JP3323114B2 - 密着力強化穴を有する表面実装用パッド - Google Patents

密着力強化穴を有する表面実装用パッド

Info

Publication number
JP3323114B2
JP3323114B2 JP27955497A JP27955497A JP3323114B2 JP 3323114 B2 JP3323114 B2 JP 3323114B2 JP 27955497 A JP27955497 A JP 27955497A JP 27955497 A JP27955497 A JP 27955497A JP 3323114 B2 JP3323114 B2 JP 3323114B2
Authority
JP
Japan
Prior art keywords
hole
surface mounting
mounting pad
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27955497A
Other languages
English (en)
Other versions
JPH11103172A (ja
Inventor
孝行 須山
進一 奈良岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27955497A priority Critical patent/JP3323114B2/ja
Publication of JPH11103172A publication Critical patent/JPH11103172A/ja
Application granted granted Critical
Publication of JP3323114B2 publication Critical patent/JP3323114B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線基板
に関し、特に、ビルトアップ多層配線基板の表面実装用
パッドの構造に関する。
【0002】
【従来の技術】従来、ビルドアップ多層配線基板は、例
えば刊行物(「回路実装学会誌、19969年、11月
号」)に記載されているように、コア基板(両面板)
に、絶縁層を塗布し、露光・現像・キュアにより接続用
のビアを形成し、無電解銅メッキにより導体パターンを
形成するという工程を、数回繰り返して製造することに
より、微細な多層配線基板を実現している。露光・現像
・キュアの代わりに、レーザー加工や、プラズマ加工を
行うドライプロセスによる製造も行われている。
【0003】従来のビルドアップ多層配線基板として、
上記刊行物(「回路実装学会誌、1996年、11月
号」、第463頁、図3(a)、(b))の記載が参照
される。ビルドアップ配線基板は、コア基板の上に絶縁
層、パターン層が交互に積層されており、電気的な接続
は、コア基板から微細なビア、パターンを通って表面パ
ターンに続いている。従って、表面実装用のパッドはそ
の最外層(表面層)に無電解銅メッキによって絶縁層の
上に形成されている。図4は、従来のビルドアップ基板
の表面実装用パッドを示す図であり、図4(A)は平面
図、図4(B)は図4(A)のA−A′線の断面図であ
る。図4において、101はコア基板、6は回路層、3
は絶縁層、1は表面実装用パッドを示している。
【0004】また、貫通ビアをもつ通常のプリント配線
基板の場合には、例えば特公平3−37879号公報に
記載されているように、表面パッドの下に、ほぼ、同じ
大きさのビアと、さらにその下にほぼ同じ大きさの補強
パッドを設けることにより、表面パッドの密着力の補強
と貫通ビアの位置精度の向上を図るプリント配線基板が
知られている。
【0005】
【発明が解決しようとする課題】微細配線を有するビル
ドアップ多層配線基板を用いて、高価なLSIを2個以
上実装するようなマルチチップモジュール(「MCM」
という)を作成する場合、1個のLSIの不良または故
障が発生したとき、残りのLSIを再利用するために、
不良のLSIを交換する必要が生じる。
【0006】しかしながら、従来のビルドアップ配線基
板においては、実装している部品を同一箇所で1回以上
のリペアを行おうとした場合、表面実装用パッドが剥が
れてしまう、という問題点を有している。
【0007】その理由は、絶縁層の上に無電解銅メッキ
で導電パターンを形成する工程を繰り返すビルドアップ
配線基板の表面実装用パッドは、無電解銅メッキである
がため、その下の絶縁層との密着力が低く、部品実装時
の半田付けの加熱による応力に弱く、これが、複数回繰
り返されるリペアに対して、全く耐えられなくなるため
である。
【0008】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ビルドアップ多
層配線基板の表面実装用パッドの密着力を上げることに
より、部品交換時の熱ストレスに強く信頼性を高める表
面実装用パッドを提供することにある。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明の表面実装用パッドは、ビルトアップ多層配
線基板において、表面層の実装用パッドの範囲内で、前
記表面層直下の絶縁層に、複数の貫通穴を設けると共
に、前記絶縁層の直下の回路層には、前記貫通穴に対向
する位置に、前記貫通穴よりも十分に大きなダミーパタ
ーンを設け、表面実装用パッド形成時に前記絶縁層に設
けられた前記貫通穴を介して前記ダミーパターンと接続
され、前記表面実装用パッドの上に半田層を備えたこと
を特徴とする。
【0010】また本発明の表面実装用パッドは、ビルド
アップ多層配線基板において、表面層の実装用パッドの
範囲内で、前記表面層直下の絶縁層に、複数個の前記絶
縁層を貫通しない穴を設け、表面実装用パッド形成時
に、前記絶縁層の穴と接続され、前記表面実装用パッド
上に半田層を備えている。
【0011】本発明は、表面実装用パッド上に半田層を
備えているため、部品実装パッド表面の酸化を防ぎ、プ
リ半田として十分な半田量を供給するため、信頼性、保
守性を向上する
【0012】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の表面実装用パッドは、その好ましい実施
の形態において、表面パッド領域のすぐ下の絶縁層(図
1の3)に、下層の配線性を損なわないために小さな複
数個の貫通穴(図1の2)を備え、絶縁層の下の回路層
(図1の6)において、貫通穴(図1の2)に対向する
位置に、貫通穴よりも大きいダミーパターン(図1の
4)を備え、無電解銅メッキにより、貫通穴(図1の
2)とダミーパターン(図1の4)とを接続すると同時
に形成される表面実装用パッド(図1の1)を有する。
【0013】また本発明は、その好ましい第2の実施の
形態において、表面実装用パッドは、表面実装用パッド
の表面を平坦化し、かつ半田の供給を行う半田層(図2
の5)を有する。
【0014】さらに本発明の表面実装用パッドは、その
好ましい第3の実施の形態において、表面パッド領域の
すぐ下の絶縁層(図3の3)に、該絶縁層を貫通しない
穴(図3の2)を複数備え、無電解銅メッキにより、貫
通しない穴(図3の2)と接続すると同時に形成される
表面実装用パッド(図3の1)を有する。
【0015】従来、無電解銅メッキにより表面層にだけ
形成され、非常に密着強度の弱かった実装用パッドが、
本発明の実施の形態においては、2個以上の貫通穴の側
面と、その下の回路面の、貫通穴の開口径よりも大きな
ダミーパターンと、を、無電解銅メッキで接続すること
により、密着面積が増えるとともに、ダミーパターンが
貫通穴に押さえられているために、密着強度を上げるこ
とができる。
【0016】また、貫通穴を形成したことによる表面実
装用パッド表面の凹部に半田層を形成することにより、
表面を平坦化することができ、さらに、プリ半田の役目
を補うものである。
【0017】また、本発明の実施の形態においては、下
の回路面にダミーパターンを形成しないまでも、絶縁層
を貫通しない穴の側面と、その底面に無電解銅メッキを
施すことにより、密着面積を増やすことができ、表面実
装用パッドの密着力を上げることができる。
【0018】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
【0019】図1は、本発明の第1の実施例の構成を示
す図であり、図1(A)は表面実装パッドを上からみた
平面図、図1(B)は図1(A)のA−A′線の断面図
である。
【0020】図1を参照すると、101はコア基板とビ
ルドアップ層の下層部分を示しており、本発明の第1の
実施例においては、さらに、ダミーパターン4と、ダミ
ーパターン4よりも十分小さい開口径の貫通穴2と、貫
通穴2とダミーパターン4とを接続すると同時に形成さ
れる表面実装用パッド1と、を備えている。
【0021】次に本発明の第1の実施例の製造方法及
び、その特徴について図1を参照して詳細に説明する。
【0022】コア基板、もしくは、すでに絶縁層、回路
層を1回以上積層した基板101に、電気的接続を有し
ないダミーパターン4を含む回路層6を、無電解銅メッ
キで形成する。ダミーパターン4は同一の回路層の配線
性をできるだけ損なわないように、φ(ファイ)120
μmの円状のものを4個(2個以上)配置した。
【0023】さらに、回路層6の上に絶縁層3を形成
し、露光・現像・キュアによる、ウェットプロセスで、
貫通穴2と、他の信号接続用のビアを形成する。このと
き、貫通穴2の大きさ(開口径)は、他のビアと同じ大
きさで、ダミーパターン4よりも小さくφ(ファイ)1
00μmとした。また、穴開けプロセスはウェットプロ
セスの他レーザなどによるドライプロセスを使っても良
い。
【0024】最後に、表面層を無電解銅メッキにより形
成する。表面実装用パッド1は、無電解銅メッキによ
り、φ(ファイ)700μmの大きさで形成され、その
領域内で、貫通穴2とダミーパターン4に同時にメッキ
される。これらは、電気的接続よりも、表面実装用パッ
ド1と貫通穴2とダミーパターン4が機械的に接続さ
れ、表面実装用パッド1の密着強度をあげる役目を果た
している。
【0025】次に、本発明の第2の実施例について図面
を参照して説明する。図2は、本発明の第2の実施例の
構成を示す図であり、図2(A)は表面実装パッドを上
からみた平面図、図2(B)は図2(A)のA−A′線
の断面図である。
【0026】図2を参照すると、コア基板とビルドアッ
プ層の下層部分を示しており、本発明の第2の実施例に
おいては、ダミーパターン4と、ダミーパターン4より
も十分小さい開口径の貫通穴2と、貫通穴2とダミーパ
ターン4を接続するようにして形成される表面実装用パ
ッド1と、表面実装用パッド1の上に形成された半田層
5と、を備えている。
【0027】半田層5は、前記第1の実施例で説明した
表面実装用バッド1の上面に、印刷法により、十分な量
のペースト状の共晶半田を塗布し、例えば210℃で溶
融することにより、表面が平滑な半田層5を形成するこ
とができる。また、部品のリード形状にかかわらず、良
好な半田付けが可能となると同時に、予備半田として、
半田量コントロールすることができる。
【0028】次に本発明の第3の実施例について図面を
参照して説明する。図3は、本発明の第2の実施例の構
成を示す図であり、図3(A)は表面実装パッドを上か
らみた平面図、図3(B)は図3(A)のA−A′線の
断面図である。
【0029】図3を参照すると、101はコア基板とビ
ルドアップ層の下層部分を示しており、本発明の第3の
実施例においては、さらに、絶縁層3を貫通しない穴
(凹部)2′と、貫通しない穴2′を含めて形成される
表面実装用パッド1と、表面実装用パッド1の上に形成
された半田層5と、を備えている。表面実装用パッド1
は、無電解銅メッキにより、貫通しない穴2′の側面、
底部と接続して形成される
【0030】絶縁層3を貫通しない穴2′の深さは、本
実施例では絶縁層3の厚さの半分までとした。
【0031】
【発明の効果】以上説明したように、本発明によれば、
ビルドアップ多層配線基板の表面実装用パッドの密着力
を高めることができ、信頼性、保守性を向上する、とい
う効果を奏する。
【0032】その理由は、表面実装用パッド領域に絶縁
層を貫通しない穴を開けることにより、無電解銅メッキ
領域を増やし、さらに、下の回路層にダミーパターンを
形成して貫通穴、無電解銅メッキで接続する、ように構
成したことによる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成を示す図であり、
(A)は平面図、(B)は(A)のA−A′線断面図で
ある。
【図2】本発明の第2の実施例の構成を示す図であり、
(A)は平面図、(B)は(A)のA−A′線断面図で
ある。
【図3】本発明の第3の実施例の構成を示す図であり、
(A)は平面図、(B)は(A)のA−A′線断面図で
ある。
【図4】従来のビルドアップ基板の表面実装用パッドを
示す図であり、(A)は平面図、(B)は(A)のA−
A′線断面図である。
【符号の説明】
101 コア基板(コア基板とビルドアップ層の下層部
分) 1 表面実装用パッド 2 貫通穴 2′ 貫通しない穴 3 絶縁層 4 ダミーバッド 5 半田層 6 回路層 7 配線パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−78850(JP,A) 実開 昭61−156269(JP,U) 実開 昭58−196870(JP,U) (58)調査した分野(Int.Cl.7,DB名) H05K 3/32 - 3/34 H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 コアプリント基板上に、絶縁層形成、穴
    開け、VIA(ビア)・パターン形成を繰り返すビルト
    アップ多層配線基板において、 表面層の実装用パッドの範囲内で、前記表面層直下の絶
    縁層に、複数の貫通穴を設けると共に、前記絶縁層の直
    下の回路層には、前記貫通穴に対向する位置に、前記貫
    通穴よりも十分に大きなダミーパターンを設け、表面実
    装用パッド形成時に前記絶縁層に設けられた前記貫通穴
    を介して前記ダミーパターンと接続され、前記表面実装
    用パッドの上に半田層を備えている、ことを特徴とする
    表面実装用パッド。
  2. 【請求項2】 表面パッド領域のすぐ下の絶縁層に貫通
    穴を複数備え、前記絶縁層の下の回路層において前記貫
    通穴に対向する位置に、前記貫通穴の開口径よりも大き
    いサイズのダミーパターンを配し、前記貫通穴及び前記
    ダミーパターンと接続して形成される表面実装用パッド
    を有し、前記表面実装用パッド上に半田層を備えてい
    る、ことを特徴とする表面実装用パッド。
JP27955497A 1997-09-26 1997-09-26 密着力強化穴を有する表面実装用パッド Expired - Lifetime JP3323114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27955497A JP3323114B2 (ja) 1997-09-26 1997-09-26 密着力強化穴を有する表面実装用パッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27955497A JP3323114B2 (ja) 1997-09-26 1997-09-26 密着力強化穴を有する表面実装用パッド

Publications (2)

Publication Number Publication Date
JPH11103172A JPH11103172A (ja) 1999-04-13
JP3323114B2 true JP3323114B2 (ja) 2002-09-09

Family

ID=17612592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27955497A Expired - Lifetime JP3323114B2 (ja) 1997-09-26 1997-09-26 密着力強化穴を有する表面実装用パッド

Country Status (1)

Country Link
JP (1) JP3323114B2 (ja)

Also Published As

Publication number Publication date
JPH11103172A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
US5317801A (en) Method of manufacture of multilayer circuit board
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JPH11233678A (ja) Icパッケージの製造方法
US6642612B2 (en) Lead-bond type chip package and manufacturing method thereof
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
KR101489798B1 (ko) 배선 기판
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2003188509A (ja) プリント配線基板
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
US7061084B2 (en) Lead-bond type chip package and manufacturing method thereof
JPS63114299A (ja) プリント配線板
JP2001308484A (ja) 回路基板及びその製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP3582645B2 (ja) 立体形配線板の製造方法
JP3527965B2 (ja) プリント配線板
JPH04263493A (ja) プリント配線板の製造方法
JPH06334067A (ja) 多層プリント配線板とその製造方法
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP2950234B2 (ja) 多層プリント配線板
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JPH0582977A (ja) 多層プリント配線板
JPH06120672A (ja) 多層プリント配線板
JPH10270856A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2002076592A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8