JP2003188509A - プリント配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 プリント配線基板の表面実装部品の密度を上
げる。 【解決手段】 プリント配線基板１００は、第１の外側
層１０２、第２の外側層１０８、第１の外側層１０２と
前記第２の外側層１０８との間の内側層１０４，１０
６、第１の外側層１０２と内側層１０４，１０６との間
にあって第１の外側層１０２上のパッド１１２，１１４
を有する少なくとも１つのビア１１８，１２０、および
第１の外側層１０２上に実装されビア１１８，１２０と
第１の外側層１０２上の同じパッド１１２，１１４を有
する少なくとも１つの表面実装部品１１０、を備える。
表面実装部品１１０およびビア１１８，１２０が多層プ
リント配線基板１００の表面１１６上の同じパッド１１
２，１１４を共有し、表面１１６上の表面実装部品１１
０の密度が上がり、表面実装部品１１０とビア１１８，
１２０との間のインピーダンスが低減される。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は一般に、プリント配
線基板（ＰＷＢ:Print Writing Board）上の表面実装部
品に関し、特に表面実装部品の密度を上げて、プリント
配線基板上のトレースのインピーダンスを下げることに
関する。 【０００２】 【従来の技術および発明が解決しようとする課題】プリ
ント配線基板は、導電材料のパターンを含んだ絶縁材料
からなる平らな板またはベースである。パターニングさ
れる導電材料は、プリント配線基板の表面上に実装され
る電子部品を電気的に接続するトレースを形成し、回路
を形成する。 【０００３】パターニングされる導電材料は、通常、は
んだで被覆されるか、またはスズもしくはスズ−鉛合金
でめっきされた銅である。一般的な絶縁材料はエポキシ
ラミネートであるが、より新しい技術では他の種々の材
料が使用されている。プリント配線基板はプリント回路
基板とも呼ばれる。 【０００４】パターニングされる導電材料は、接続トレ
ースを形成するだけでなく、プリント配線基板の表面上
の導電領域であるパッドも形成する。パッドは表面実装
部品に接続できるように基板上に設けられる。これらの
パッドは一般にはんだで被覆され、はんだのリフローに
よって接続が成される。部品のパッドまたはリード線が
プリント配線基板上のパッドと接すると、パッド上のは
んだを溶かすのに十分な熱が加えられ、リフローして部
品と接続するようにされる。部品はパッケージ上のリー
ドフレーム、個々の配線によって接続されても良いし、
またはそのパッドがプリント配線基板上のパッドと直接
的に接するリードレスチップキャリアの配置によって接
続されても良い。 【０００５】表面実装部品は、抵抗、コンデンサ、ＤＩ
Ｐ、集積回路等の回路を形成するのに使用する基本的な
電子部品のいずれであってもよい。 【０００６】単一層のプリント配線基板では、導線、ト
レース、パッドおよび表面実装部品のすべてが基板の片
側にある。単一層の基板には、トレースの交差や、部品
の空間が制限されること等の周知の問題がある。このク
ロスオーバーおよび密度の問題を克服するため、多層プ
リント配線基板が提供されている。 【０００７】多層プリント配線基板は、中間絶縁層を備
えた複数の導電性配線層を含むプリント配線基板であ
る。配線層上に接続のためのパッドを設置し、基板の配
線及び絶縁層のすべてを貫通するスルーホールを形成
し、このスルーホールを導電性材料、たとえば銅などで
被覆して、スルーホールを用いて別々の導電性配線層を
電気的に接続する方法が可能である。このようにスルー
ホールは基板の厚み全体を貫通するものと理解されてい
る。 【０００８】さらに、選択された隣接する配線層を電気
的に接続する手段として導電性のビアを用いても良い。
ビアは典型的には絶縁層においてパッドを通るように設
けられる小さな孔であり、孔の内側表面は導電性材料で
めっきされ、絶縁層の両側にある上部及び下部絶縁層を
電気的に接続する役割を果たす。多層基板においては、
このビアが内側の導電層に接続できるだけでなく、外側
の層の一方または双方に接続できる。このように、スル
ーホールがプリント配線基板の全体を貫通するのに対
し、ビアは最終のプリント配線基板における内側に位置
する導電性の孔を含むと理解される。 【０００９】プリント配線基板の層の表面上のトレース
は、信号がある表面実装部品から別の表面実装部品へと
伝送されるのを可能にする。プリント配線基板の層間の
ビアは、多層基板において信号が層から層へと伝送され
るのを可能にする。 【００１０】一般に、多層プリント配線基板には内側接
地及び電源層が設けられる。これらの内側層は、クリア
ランス孔（プリント配線基板のスルーホールパターンを
電気的に絶縁するのに必要な孔）とビアを除いては中実
である導電性の銅からなるシートであることが多い。こ
れらの接地および電源層は、ビアを介して多層プリント
回路の表面実装部品に電源電圧および電流と接地接続を
供給する。接地および電源層の第2の機能は、多層プリ
ント配線基板に対して電磁遮蔽を行い、電磁および無線
周波数干渉を低減することである。 【００１１】従来のプリント配線基板は、エポキシラミ
ネートおよび銅ラミネートを熱と圧力で接合して製造さ
れている。エポキシラミネートは銅ラミネートよりもか
なり厚く、プリント配線基板を機械的に支持する。熱と
圧力を加えることにより、エポキシが軟化し、銅ラミネ
ートに接合する。銅ラミネート表面には、化学的または
電気化学的にデンドリティック（樹枝状）処理を行い、
微視的に見るとぎざぎざした表面を形成することで、エ
ポキシラミネートへの粘着を促進する。 【００１２】次に、銅ラミネート表面上にフォトレジス
トを塗布する。最近、液体のフォトレジストの塗布に代
わり、「ドライ」フォトレジスト法が採用されている。
ドライフォトレジスト法では、熱および圧力を加えるこ
とにより、銅ラミネート表面上にフォトレジスト膜がラ
ミネートされる。 【００１３】次に、プリント配線基板の回路のためのト
レースおよびパッドの導線パターンをフォトレジスト上
に「露光する」。露光された基板は、フォトレジストを
溶解する適切な化学溶液内で「現像」され、エッチング
すべき領域に沿って銅ラミネート表面を露出する。 【００１４】銅エッチング工程において、現像された基
板が化学スプレーチャンバに通され、ここで銅を溶解す
る化学物質を噴射する。フォトレジストおよび銅エッチ
ング溶液は、噴射される化学物質が銅のみを溶解し、フ
ォトレジストは溶解しないように選択されている。銅エ
ッチング工程の最後に、フォトレジストで覆われ、きっ
ちりと規定されたトレースおよびパッドの導線パターン
がエポキシラミネート基板上に残される。 【００１５】上層のフォトレジストは、フォトレジスト
のみをエッチングし、銅をエッチングしない別の化学溶
液によってエッチング除去される。 【００１６】多層プリント配線基板は銅導電性ラミネー
トおよびエポキシラミネートの交互の層をいくつか含ん
でも良い。 【００１７】異なる層上のトレース間の相互接続は、適
切な層にスルーホールを開け、ホールに銅を堆積させ
て、薄膜でスルーホールの側壁に付着させ、導電性ビア
を形成することによって得られる。ビアはまた、プリン
ト配線基板の表面上に接続導電パッドを有する。ビアの
ための導電ライニング材料（タングステン、銅、および
金など）の選択は使用する基板−層基材の性質に依存す
る。 【００１８】次に、プリント配線基板の表面上の導電ト
レースおよびパッドパターン上の適切な所定の位置に、
必要な表面実装部品を実装する。 【００１９】図３および図４は、従来の多層プリント配
線基板１０を示す図である。これらの図において、１２
は第1の外側層、１４は内側電源層、１６は内側接地
層、１８は第２の外側層、２０は表面実装部品、２２は
第１のパッド、２４は第２のパッド、２６は第１の外側
層１２の表面、２８はトレース、３０は第１のビアパッ
ド、３２は第１のビア、３４はトレース、３６は第２の
ビアパッド、また３８は第２のビアである。 【００２０】電流は、プリント配線基板１０中を内側電
源層１４から垂直に第１のビア３２に沿って第１のビア
パッド３０に向けて流れ、そして横方向に第１の外側層
１２の表面２６に沿ってトレース２８を通って第１のパ
ッド２２に流れ、さらに表面実装部品２０に流れる。ま
た、信号は表面実装部品２０から横方向に第２のパッド
２４に向けて流れ、第１の外側層１２の表面２６上をト
レース３４を通って第２のビアパッド３６へ流れ、さら
に垂直方向に第２のビア３８に沿って内側接地層１６へ
流れる。 【００２１】プリント配線基板の設計では、同じか又は
より小さい表面積に、より多くの電子部品、トレースお
よびビアを設けることが要求されている。回路がより複
雑な機能を果たすように設計されるにつれ、部品間の電
源および入出力信号のための電気接触点の数も上昇する
一方である。 【００２２】部品の密度が上昇し、部品間の間隔が狭く
なるにつれ、隣接する電気接触部同士をショートさせる
ことなくビアを下の層に接続するのが一層難しくなって
いる。 【００２３】半導体部品はますます多くの接触点を有す
るように設計される一方である。従って、これらの半導
体が装着される多層プリント配線基板は、これまでの設
計と比較して、プリント配線基板の単位面積あたりに、
より多くの関連パッドおよびスルーホールを必要として
いる。 【００２４】プリント配線基板の層においてピッチが細
かい（すなわち間隔が密である）部品、パッド、および
ビアの間でトレースをルーティングするのは難しい。同
様に、回路基板の内側層におけるビア間、またはパッド
−ビアの組み合わせがあらゆる方向にランダムに向いて
いる基板の外側層におけるビアおよびパッド間でトレー
スをルーティングするのも難しい。 【００２５】既知のパッド−ビアの配置では、パッケー
ジの接触点密度の増大と、それに対応する回路基板の層
から層へのルーティングを必要とする信号数の増大の双
方に対応し切れていない。 【００２６】内側の接地および電源層に至るビアおよび
部品間のトレースが長いことや、そのピッチが細かい、
または密度が高いことにより、トレースが伝送する信号
におけるノイズおよびリンギングが過剰になる。 【００２７】表面実装部品のクロックおよびデータ速度
の上昇に伴い、部品間のトレースの長さが、表面実装部
品と内側接地層または内側電源層の間のインピーダンス
のより大きな部分を占めている。 【００２８】本発明の一目的は、プリント配線基板の表
面実装部品の密度を上げることである。 【００２９】 【課題を解決するための手段】本発明にかかるプリント
配線基板は、第１の外側層と、第２の外側層と、前記第
１の外側層と前記第２の外側層との間の少なくとも１つ
の内側層と、前記第１の外側層と前記少なくとも1つの
内側層との間にあって、前記第１の外側層上のパッドを
有する少なくとも１つのビアと、前記第１の外側層上に
実装され、前記ビアと前記第１の外側層上の同じパッド
を有する少なくとも１つの表面実装部品と、を備える。
本発明によれば、表面実装部品およびビアは多層プリン
ト配線基板の表面上の同じパッドを共有し、それによっ
て表面上の表面実装部品の密度を上げ、表面実装部品と
ビアの間のインピーダンスを低減することができる。 【００３０】 【発明の実施の形態】図1および図2を参照すると、本発
明による表面実装部品とビアが共通パッドを共有するプ
リント配線基板１００が示される。 【００３１】図2に示されるように、多層プリント配線
基板１００は、第１の外側層１０２、内側電源層１０
４、内側接地層１０６、および第２の外側層１０８を連
続して備える。 【００３２】図１および図２に示されるように、表面実
装部品１１０は、第１の外側層１０２の表面１１６上の
第１のパッド１１２および第２のパッド１１４上に実装
される。 【００３３】第１のビア１１８は、多層プリント配線基
板１００の第１の外側層１０２の表面１１６上の第１の
パッド１１２から、内側電源層１０４、内側接地層１０
６を介して、第２の外側層１０８へと延在する。第１の
ビア１１８は内側電源層１０４と導電接続される。第１
のビア１１８は、内側接地層１０６または第２の外側層
１０８には導電接続されない。 【００３４】電流は内側電源層１０４から垂直方向に第
１のビア１１８に沿ってプリント配線基板１００を通っ
て第１のパッド１１２へと至り、さらに表面実装部品１
１０へと至る。 【００３５】同様に、第２のビア１２０は、多層プリン
ト配線基板１００の第１の外側層１０２の表面１１６上
の第２のパッド１１４から、内側電源層１０４、内側接
地層１０６を介して、第２の外側層１０８へと延在す
る。第２のビア１２０は内側接地層１０６とは導電接続
されるが、内側電源層１０４または第２の外側層１０８
には導電接続されない。 【００３６】信号は表面実装部品１１０から垂直方向に
第１の外側層１０２の表面１１６上上の第２のパッド１
１４へと流れた後、第２のビア１２０に沿って垂直方向
に内側接地層１０６へと流れる。 【００３７】多層プリント配線基板１００は、表面実装
部品１１０とビア１１８および１２０との間にトレース
を有していない。表面実装部品１１０は第１のビア１１
８と同じパッド１１２を共有するとともに、第２のビア
１２０と同じパッド１１４を共有する。第１の外側層１
０２の表面１１６に沿って電流または信号が横方向に流
れることはない。 【００３８】従来設けられていたトレースおよびビアパ
ッドが存在しないことにより、本実施形態によれば、部
品間のトレースおよび表面実装部品のプリント配線基板
上の密度が上昇する。 【００３９】また従来設けられていた表面実装部品とビ
アの間のトレースが存在しないことにより、本実施形態
によれば、内側電源レベルから表面実装部品およびビア
へと流れる電流のインピーダンスが低減し、表面実装部
品から内側接地レベルへの信号のインピーダンスが低減
する。 【００４０】本発明の同じパッドを共有する表面実装部
品およびビアは、今日のプリント配線基板の製造および
組み立て技術と併用できるものである。本発明は、表面
実装部品パッドからトレース、ビアパッドへの接続のた
めの過剰なエッチングを排除する。

【図面の簡単な説明】 【図１】 本発明による共通パッドを表面実装部品とビ
アが共有するプリント配線基板の上面図である。 【図２】 図1に示される本発明のプリント配線基板の
側面図（一部断面図）である。 【図３】 従来のプリント配線基板の上面図である。 【図４】 図1に示される従来のプリント配線基板の側
面図（一部断面図）である。 【符号の説明】 １００ 多層プリント配線基板、１０２ 第１の外側
層、１０４ 内側電源層、１０６ 内側接地層、１０８
第２の外側層、１１０ 表面実装部品、１１２，１１
４ パッド、１１８，１２０ ビア。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 プリント配線基板であって、 第１の外側層と、 第２の外側層と、 前記第１の外側層と前記第２の外側層との間の少なくと
   も１つの内側層と、 前記第１の外側層と前記少なくとも1つの内側層との間
   にあって、前記第１の外側層上のパッドを有する少なく
   とも１つのビアと、 前記第１の外側層上に実装され、前記ビアと前記第１の
   外側層上の同じパッドを有する少なくとも１つの表面実
   装部品と、 を備えることを特徴とするプリント配線基板。