JP2002319745A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JP2002319745A JP2002319745A JP2001122470A JP2001122470A JP2002319745A JP 2002319745 A JP2002319745 A JP 2002319745A JP 2001122470 A JP2001122470 A JP 2001122470A JP 2001122470 A JP2001122470 A JP 2001122470A JP 2002319745 A JP2002319745 A JP 2002319745A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- void
- electronic component
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】基板の小型化と電子部品素子の実装密度を高め
ることができるプリント配線板を提供する。 【解決手段】電子部品素子を搭載する、表面に露出形成
した凹部２または内部に形成した空隙部６を有するプリ
ント配線板にあって、その凹部２または空隙部６の側面
部に層間接続用回路７を設けるか、または表面に露出形
成した凹部２または内部に形成した空隙部６を有するプ
リント配線板にあって、その凹部２または空隙部６の側
面部に電子部品素子の接続用端子８を設ける。
ることができるプリント配線板を提供する。 【解決手段】電子部品素子を搭載する、表面に露出形成
した凹部２または内部に形成した空隙部６を有するプリ
ント配線板にあって、その凹部２または空隙部６の側面
部に層間接続用回路７を設けるか、または表面に露出形
成した凹部２または内部に形成した空隙部６を有するプ
リント配線板にあって、その凹部２または空隙部６の側
面部に電子部品素子の接続用端子８を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は凹部または空隙部を
有するプリント配線板に関し、特にプリント配線板の凹
部または空隙部に電子部品素子を搭載するプリント配線
板に関する。
有するプリント配線板に関し、特にプリント配線板の凹
部または空隙部に電子部品素子を搭載するプリント配線
板に関する。
【０００２】
【従来の技術】従来より、電子機器において小型化が進
められており、配線を多層化するだけでなく、プリント
配線板内部に電子部品素子を実装収納する方法が採用さ
れ始めてきた。
められており、配線を多層化するだけでなく、プリント
配線板内部に電子部品素子を実装収納する方法が採用さ
れ始めてきた。
【０００３】従来の実装収納する方法について、図２に
基づいて説明する。図２（ａ）に示すように、プリント
配線板１に凹部２を設け、その内部に電子部品素子３を
搭載し、その上面絶縁基板５２に前記電子部品素子３を
覆うようにICチップやICチップその他の電子チップを搭
載するＭＣＭ（マルチチップモジュール）等の大型電子
部品素子４を搭載する場合や、図２（ｂ）に示すよう
に、内部に電子部品素子３を搭載した前記凹部上面に絶
縁基板５３を積層する、言い変えれば、空隙部６に電子
部品素子３を搭載する方法が採用されてきた。
基づいて説明する。図２（ａ）に示すように、プリント
配線板１に凹部２を設け、その内部に電子部品素子３を
搭載し、その上面絶縁基板５２に前記電子部品素子３を
覆うようにICチップやICチップその他の電子チップを搭
載するＭＣＭ（マルチチップモジュール）等の大型電子
部品素子４を搭載する場合や、図２（ｂ）に示すよう
に、内部に電子部品素子３を搭載した前記凹部上面に絶
縁基板５３を積層する、言い変えれば、空隙部６に電子
部品素子３を搭載する方法が採用されてきた。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来の構造においては層間の電気的な接続をとるために、
めっきバイアホールや導電ペーストバンプバイヤ等のバ
イヤを絶縁基板の絶縁部内部に設けており、特に、プリ
ント配線板内部に電子部品素子を実装収納する場合、必
要な層間配線面積を確保しにくくなり高密度実装の妨げ
となりやすい。
来の構造においては層間の電気的な接続をとるために、
めっきバイアホールや導電ペーストバンプバイヤ等のバ
イヤを絶縁基板の絶縁部内部に設けており、特に、プリ
ント配線板内部に電子部品素子を実装収納する場合、必
要な層間配線面積を確保しにくくなり高密度実装の妨げ
となりやすい。
【０００５】本発明は上記した従来の問題を解決するた
めになされたものでその目的とするところは、プリント
配線板の表面に露出形成した凹部または内部に形成した
空隙部を有効活用することにあり、プリント配線板内部
に電子部品素子を実装収納しても必要な層間配線面積を
確保し、高密度実装の向上を図るものである。
めになされたものでその目的とするところは、プリント
配線板の表面に露出形成した凹部または内部に形成した
空隙部を有効活用することにあり、プリント配線板内部
に電子部品素子を実装収納しても必要な層間配線面積を
確保し、高密度実装の向上を図るものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、プリント配線板の表面に露出形成した凹
部またはプリント配線板の内部に形成した空隙部を有す
るプリント配線板にあって、前記凹部または前記空隙部
の側面部に少なくとも二つ以上の層間接続用回路が設け
られていることを特徴とするプリント配線板と、電子部
品素子を搭載する、プリント配線板の表面に露出形成し
た凹部またはプリント配線板の内部に形成した空隙部を
有するプリント配線板にあって、前記凹部または前記空
隙部の側面部に少なくとも一つの層間接続用回路が設け
られていることを特徴とするプリント配線板と、プリン
ト配線板の表面に露出形成した凹部またはプリント配線
板の内部に形成した空隙部を有するプリント配線板にあ
って、前記凹部または前記空隙部の側面部に少なくとも
一つの接続用端子が設けられていることを特徴とするプ
リント配線板を提供するものである。
に、本発明は、プリント配線板の表面に露出形成した凹
部またはプリント配線板の内部に形成した空隙部を有す
るプリント配線板にあって、前記凹部または前記空隙部
の側面部に少なくとも二つ以上の層間接続用回路が設け
られていることを特徴とするプリント配線板と、電子部
品素子を搭載する、プリント配線板の表面に露出形成し
た凹部またはプリント配線板の内部に形成した空隙部を
有するプリント配線板にあって、前記凹部または前記空
隙部の側面部に少なくとも一つの層間接続用回路が設け
られていることを特徴とするプリント配線板と、プリン
ト配線板の表面に露出形成した凹部またはプリント配線
板の内部に形成した空隙部を有するプリント配線板にあ
って、前記凹部または前記空隙部の側面部に少なくとも
一つの接続用端子が設けられていることを特徴とするプ
リント配線板を提供するものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて具体的に説明する。図１は本発明の実施の形
態を説明するための断面図である。図１（ａ）は凹部を
有するプリント配線板にあって、前記凹部の側面部に層
間接続用回路７が設けられていることを説明するための
断面図である。図１（ｂ）は凹部を有するプリント配線
板にあって、前記凹部の側面部に接続用端子８が設けら
れていることを説明するための断面図である。図１
（ｃ）は空隙部を有するプリント配線板にあって、前記
空隙部の側面部に層間接続用回路が設けられていること
を説明するための断面図である。図１（ｄ）は空隙部を
有するプリント配線板にあって、前記空隙部の側面部に
接続用端子が設けられていることを説明するための断面
図である。
に基づいて具体的に説明する。図１は本発明の実施の形
態を説明するための断面図である。図１（ａ）は凹部を
有するプリント配線板にあって、前記凹部の側面部に層
間接続用回路７が設けられていることを説明するための
断面図である。図１（ｂ）は凹部を有するプリント配線
板にあって、前記凹部の側面部に接続用端子８が設けら
れていることを説明するための断面図である。図１
（ｃ）は空隙部を有するプリント配線板にあって、前記
空隙部の側面部に層間接続用回路が設けられていること
を説明するための断面図である。図１（ｄ）は空隙部を
有するプリント配線板にあって、前記空隙部の側面部に
接続用端子が設けられていることを説明するための断面
図である。
【０００８】２は凹部、６は空隙部であり、絶縁基板５
２をドリル、パンチング、サンドブラスト、ルータある
いはレーザ照射など公知の方法で形成する。特にドリル
は装置が簡便で形成も迅速しかもパンチング用の型も不
要のため推奨される。凹部２または空隙部６は絶縁材等
で充填してもよい。
２をドリル、パンチング、サンドブラスト、ルータある
いはレーザ照射など公知の方法で形成する。特にドリル
は装置が簡便で形成も迅速しかもパンチング用の型も不
要のため推奨される。凹部２または空隙部６は絶縁材等
で充填してもよい。
【０００９】７は層間接続用回路、８は接続用端子であ
り、両者は兼用することができる。７，８は側面部の全
面めっき、部分めっき、全面めっきの部分エッチング、
電着または図３で示すような凹部の側面部の端面スルー
ホール１２等により形成する。また、７，８は一つ以上
必要に応じて多数形成する。
り、両者は兼用することができる。７，８は側面部の全
面めっき、部分めっき、全面めっきの部分エッチング、
電着または図３で示すような凹部の側面部の端面スルー
ホール１２等により形成する。また、７，８は一つ以上
必要に応じて多数形成する。
【００１０】３は電子部品素子であり、一般的な半導体
素子、コンデンサ、抵抗素子、フィルター素子、発信素
子等のほか、配線回路のみからなる配線回路素子も含ま
れる。この配線回路素子の搭載により急な設計変更や多
品種対応が可能になる。また、配線回路素子の代わりに
はんだ付け等により必要な配線接続を形成してもよい。
レーザやドリルで凹部または空隙部形成した場合、１ミ
リ以下の特にチップタイプのものが一つ以上収納され
る。
素子、コンデンサ、抵抗素子、フィルター素子、発信素
子等のほか、配線回路のみからなる配線回路素子も含ま
れる。この配線回路素子の搭載により急な設計変更や多
品種対応が可能になる。また、配線回路素子の代わりに
はんだ付け等により必要な配線接続を形成してもよい。
レーザやドリルで凹部または空隙部形成した場合、１ミ
リ以下の特にチップタイプのものが一つ以上収納され
る。
【００１１】４は３よりも相対的に大きな電子部品素子
であり、ＩＣチップ、ＭＣＭ（マルチチップモジュー
ル）等によりなり、凹部をふさぐ、または一部ふさぐよ
うに搭載される。
であり、ＩＣチップ、ＭＣＭ（マルチチップモジュー
ル）等によりなり、凹部をふさぐ、または一部ふさぐよ
うに搭載される。
【００１２】５１、５２，５３は絶縁基板で、ガラスー
エポキシ樹脂の複合材や絶縁性接着材硬化物またはそれ
らの積層体等よりなる。５２は図１では単層であるが、
絶縁性接着材等であれば直接、ガラスーエポキシ樹脂の
複合材等であればプリプレグをはさんで複数積層するこ
とができる。５３によりふさぐことにより凹部が空隙部
６となる。各絶縁基板の内部には層間の電気的な接続を
とるために、めっきバイアホールや導電ペーストバンプ
バイヤ等のバイヤ９を、また、各絶縁基板表面には銅の
配線パターン１０を適宜設ける。
エポキシ樹脂の複合材や絶縁性接着材硬化物またはそれ
らの積層体等よりなる。５２は図１では単層であるが、
絶縁性接着材等であれば直接、ガラスーエポキシ樹脂の
複合材等であればプリプレグをはさんで複数積層するこ
とができる。５３によりふさぐことにより凹部が空隙部
６となる。各絶縁基板の内部には層間の電気的な接続を
とるために、めっきバイアホールや導電ペーストバンプ
バイヤ等のバイヤ９を、また、各絶縁基板表面には銅の
配線パターン１０を適宜設ける。
【００１３】図３はプリント配線板の凹部の側面部に接
続用端子を設ける方法の例を説明している斜視図であ
る。まず、図３（ａ）で示すように絶縁基板５２に導電
パターン１０とスルーホール１１を形成する。次に、図
３（ｂ）で示すようにふたつのスルーホール１１間の位
置にドリル穴１３を開ける。次にこの基板の底部に絶縁
基板５１を張り合わせる。スルーホール１１とドリル穴
１３と絶縁基板５１により凹部２を形成し、スルーホー
ル１１とドリル穴１３により端面スルーホール１２を形
成する。この端面スルーホール１２がこの場合接続用端
子となる。図３（ｃ）はこのプリント配線板の凹部２に
電子部品素子３を装着し、この接続用端子に、はんだペ
ーストを印刷後メルトした状態を示している。通常は凹
部２の上面に電子部品素子３よりも相対的に大きな電子
部品素子を搭載する。
続用端子を設ける方法の例を説明している斜視図であ
る。まず、図３（ａ）で示すように絶縁基板５２に導電
パターン１０とスルーホール１１を形成する。次に、図
３（ｂ）で示すようにふたつのスルーホール１１間の位
置にドリル穴１３を開ける。次にこの基板の底部に絶縁
基板５１を張り合わせる。スルーホール１１とドリル穴
１３と絶縁基板５１により凹部２を形成し、スルーホー
ル１１とドリル穴１３により端面スルーホール１２を形
成する。この端面スルーホール１２がこの場合接続用端
子となる。図３（ｃ）はこのプリント配線板の凹部２に
電子部品素子３を装着し、この接続用端子に、はんだペ
ーストを印刷後メルトした状態を示している。通常は凹
部２の上面に電子部品素子３よりも相対的に大きな電子
部品素子を搭載する。
【００１４】
【発明の効果】以上説明したように本発明において、プ
リント配線板の表面に露出形成した凹部または内部に形
成した空隙部を有効活用でき、プリント配線板内部に電
子部品素子を実装収納しても必要な層間配線面積を確保
し、高密度実装の向上を図ることができる。
リント配線板の表面に露出形成した凹部または内部に形
成した空隙部を有効活用でき、プリント配線板内部に電
子部品素子を実装収納しても必要な層間配線面積を確保
し、高密度実装の向上を図ることができる。
【図１】本発明の実施の形態を説明するための断面図で
ある。
ある。
【図２】本発明の従来例を説明するための断面図であ
る。
る。
【図３】本発明の凹部の側面部に接続用端子を設けるこ
とを説明するための斜視図である。
とを説明するための斜視図である。
１…プリント配線板、 ２…凹部、 ３…電子部品素
子、４…大型電子部品素子、 ５１，５２，５３…絶縁
基板、 ６…空隙部、７…層間接続用回路、 ８…接続
用端子、 ９…バイヤ、１０…配線パターン、 １１…
スルーホール、 １２…端面スルーホール、１３…ドリ
ル穴、 １４…はんだ。
子、４…大型電子部品素子、 ５１，５２，５３…絶縁
基板、 ６…空隙部、７…層間接続用回路、 ８…接続
用端子、 ９…バイヤ、１０…配線パターン、 １１…
スルーホール、 １２…端面スルーホール、１３…ドリ
ル穴、 １４…はんだ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ Ｆターム(参考） 5E317 AA24 BB02 BB12 CC32 CC33 CD25 CD32 GG14 5E319 AA03 AA10 AB05 AC02 AC11 CC22 GG01 5E336 AA08 BB03 BB15 BC26 CC31 CC52 CC53 CC55 EE01 5E338 AA03 BB03 BB19 EE23 5E346 AA21 AA43 CC09 CC32 EE01 FF01 FF07 FF15 FF18 GG15 GG17 GG22 HH25
Claims (3)
- 【請求項１】プリント配線板の表面に露出形成した凹部
またはプリント配線板の内部に形成した空隙部を有する
プリント配線板にあって、前記凹部または前記空隙部の
側面部に少なくとも二つ以上の層間接続用回路が設けら
れていることを特徴とするプリント配線板。 - 【請求項２】電子部品素子を搭載する、プリント配線板
の表面に露出形成した凹部またはプリント配線板の内部
に形成した空隙部を有するプリント配線板にあって、前
記凹部または前記空隙部の側面部に少なくとも一つの層
間接続用回路が設けられていることを特徴とするプリン
ト配線板。 - 【請求項３】プリント配線板の表面に露出形成した凹部
またはプリント配線板の内部に形成した空隙部を有する
プリント配線板にあって、前記凹部または前記空隙部の
側面部に少なくとも一つの接続用端子が設けられている
ことを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122470A JP2002319745A (ja) | 2001-04-20 | 2001-04-20 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122470A JP2002319745A (ja) | 2001-04-20 | 2001-04-20 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319745A true JP2002319745A (ja) | 2002-10-31 |
Family
ID=18972178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122470A Pending JP2002319745A (ja) | 2001-04-20 | 2001-04-20 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002319745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034759A1 (ja) * | 2002-10-08 | 2004-04-22 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2001
- 2001-04-20 JP JP2001122470A patent/JP2002319745A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034759A1 (ja) * | 2002-10-08 | 2004-04-22 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US7242591B2 (en) | 2002-10-08 | 2007-07-10 | Dai Nippon Printing Co., Ltd. | Wiring board incorporating components and process for producing the same |
| US7345888B2 (en) | 2002-10-08 | 2008-03-18 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
| US7644497B2 (en) | 2002-10-08 | 2010-01-12 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4339739B2 (ja) | 部品内蔵型多層基板 | |
| US5943216A (en) | Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board | |
| JP2003197809A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JPH07283539A (ja) | ビルドアップ多層プリント配線板 | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPS63114299A (ja) | プリント配線板 | |
| JP2004056115A (ja) | 多層配線基板 | |
| JP2002319745A (ja) | プリント配線板 | |
| KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
| JP4372407B2 (ja) | 多層プリント配線板 | |
| JPH11284300A (ja) | プリント配線板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JP3582645B2 (ja) | 立体形配線板の製造方法 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| JP2004095851A (ja) | 配線基板 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| JP2003060324A (ja) | プリント配線板 | |
| JPH11145605A (ja) | プリント配線板 | |
| US20040129453A1 (en) | Electronic substrate with direct inner layer component interconnection | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 |