JP2874734B2 - 高周波デバイス用多層配線基板 - Google Patents

高周波デバイス用多層配線基板

Info

Publication number
JP2874734B2
JP2874734B2 JP8136126A JP13612696A JP2874734B2 JP 2874734 B2 JP2874734 B2 JP 2874734B2 JP 8136126 A JP8136126 A JP 8136126A JP 13612696 A JP13612696 A JP 13612696A JP 2874734 B2 JP2874734 B2 JP 2874734B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer wiring
base material
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8136126A
Other languages
English (en)
Other versions
JPH09321442A (ja
Inventor
安昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8136126A priority Critical patent/JP2874734B2/ja
Publication of JPH09321442A publication Critical patent/JPH09321442A/ja
Application granted granted Critical
Publication of JP2874734B2 publication Critical patent/JP2874734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波デバイス用
多層配線基板に関し、特に高周波電力増幅器用に好適な
多層配線基板に関するものである。
【0002】
【従来の技術】電子機器の小型化、薄型化の趨勢に伴っ
て電子部品の実装密度の向上が求められており、またそ
の多機能化、高性能化に伴って、実装手段にも様々な機
能が要求されるようになってきている。例えば、携帯電
話用実装基板では、小型化と共に放熱性、高周波特性の
向上などの要求を同時に満たす必要がある。小型化につ
いては、配線基板の多層化によって対応するのが一般的
である。
【0003】図5は、従来の高周波デバイス用配線基板
の断面図である。同図に示されるように、最上層には表
面配線層42が、最下層には裏面GND層46が形成さ
れ、中間には基材層41を介して上層より、上層GND
層43、信号層44、電源層45が設けられている。各
層の配線層は必要に応じてスルーホール47により接続
されている。この多層配線基板は放熱については特別の
配慮がなされていないためパワー増幅器などを実装する
場合には放熱上の問題が起こる。そこで、放熱板を内部
に埋め込んだ多層配線基板が提案されている。
【0004】図6は、特開平4−127497号公報に
て提案された放熱板付き多層配線基板の製造方法を説明
するための断面図である。この多層配線基板は次のよう
に製作される。凹部を有する第1基材51と、段付きの
穴を有する第2基材52と、放熱板53とを接着材54
を介して接着し、放熱板53の表面を露出させるざぐり
穴、両基材を貫通する貫通孔を開設した後、メッキ、エ
ッチングを行って、スルーホール57により接続された
第1配線層55、第2配線層56を形成する。この両面
配線基板に、プリプレグ58を介して第3配線層60を
有する第3基材59を接着する。
【0005】
【発明が解決しようとする課題】図5に示した多層配線
基板は、通常用いられている配線基板製造技術により比
較的容易に形成することができ、従って比較的安価に提
供することができる。しかし、放熱上の考慮が払われて
いないため、パワー素子の実装用には適していない。一
方、図6に示した多層配線基板では、放熱板を使用して
いるためパワー素子の実装用に対応することができる
が、放熱板を別途用意する必要があり資材費が高く付く
ほか、段付き穴開口、接着材の塗布、放熱板の接着、ざ
ぐり加工など通常の配線基板の製造には用いられない工
程を多く用いなければならず、さらに異形の部品を使用
していることから自動化が難しく、生産性よく安価に提
供することが困難である。
【0006】したがって、本発明の解決すべき課題は、
既に確立している多層配線の製造工程をほぼそのまま使
用してかつパワー素子の実装用に使用しうる多層配線基
板を製造しうるようにすることである。
【0007】
【課題を解決するための手段】上記の課題は、通常の製
造方法を用い最下層の金属層の膜厚をメッキなどにより
厚く形成し、パワー素子搭載個所の基材層を最下層の金
属層の表面が露出するようにざぐり加工してパワー素子
を収容するキャビティを形成することにより解決するこ
とができる。
【0008】
【発明の実施の形態】本発明による高周波デバイス用多
層配線基板は、複数の配線層を有し最下層の導電体層が
他の配線層の膜厚より厚く例えば100μm以上の厚膜
の金属層(16、22、32)によって形成され、その
最下層の導電体層の上面を露出させるキャビティ(1
8、24、34)が形成されていることを特徴としてい
る。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 [第1の実施例]図1は、本発明の第1の実施例を示す
断面図である。図1に示すように、第1の実施例の多層
配線基板では、基材層11を挟んで、上層より、表面配
線層12、上層GND層13、信号層14、電源層1
5、裏面GND層16が積層され、適宜個所に各層間の
配線を接続するスルーホール17が形成されている。裏
面GND層16は約200μmと厚く形成されている。
そして、パワー素子の搭載個所には基材11にざぐり加
工が加えられてキャビティ18が形成されている。裏面
GND層16は、機械的な強度のためおよび熱抵抗低減
のために100μm以上の膜厚に形成することが好まし
い。
【0010】この多層配線基板は、ざぐり加工以外の工
程は通常の多層配線基板の製造工程をそのまま用いて製
作される。すなわち、18μmの銅箔を有しガラスエポ
キシ樹脂を基材とする両面銅張り積層板を2枚にそれぞ
れに銅箔回路を形成した後、これらと、最下層の金属層
を形成するための35μmの銅箔を有する銅張り積層板
とをプリプレグを介して張り合わせスルーホールを形成
して多層配線基板を製作する。その際に、裏面GND層
となる金属層はメッキにより厚く形成する。その後、パ
ワー素子搭載部の基材をミーリング加工によりざぐり、
裏面GND層16の表面を露出させるキャビティ18を
形成する。
【0011】この多層配線基板を用いた電子部品の実装
は次のように行われる。パワー素子はヒートシンク付き
でTCP(Tape-Carrier Package)型のものが用いられ
る。パワー素子のヒートシンクを半田にて裏面GND層
16の表面に搭載し、TABリードを表面配線層12に
OLBする。その他の部品は、SMD(Surface Mount
Device)型のものが用いられ、配線基板上に表面実装さ
れる。以上のように本実施例の多層配線基板は、特別の
資材を使用することなく、かつ従来より用いられてきた
配線基板製造技術をほぼそのまま使用して形成すること
ができるので、また自動化も容易であり比較的安価に製
造することができる。そして、厚く形成したGND層を
放熱板として用いることができるので、従来の通常の製
法により製作した多層配線基板では対応することのでき
なかったパワー素子に対しても対応することが可能にな
った。
【0012】[第2の実施例]図2は、本発明の第2の
実施例を示す斜視図である。図2に示すように、本発明
の第2の実施例は、両面配線板21を裏面GND層22
に接着材層23を介して接着し、キャビティ24を開設
して形成されたものである。図3は、第2の実施例の部
分断面図である。図3に示すように、両面配線板21
は、Al23 粉末を混ぜたガラスエポキシ基板からな
る誘電率が約10.5の高誘電率基材21cの両面に厚
さ約18μmの銅箔を張った銅張り積層板にスルーホー
ルを形成し、更に選択的エッチングを行って基材表裏面
に第1配線層21aと第2配線層21bを形成したもの
である。
【0013】一方、裏面GND層22は、図2、図3に
示すように、それぞれが厚さ100μmの銅箔からなる
第1金属層22a、第2金属層22bを、低誘電率基材
22cの両面に張り付けた両面銅張り板を用い、キャビ
ティ24に対応する位置に多数のスルーホール22dを
形成して両面の金属層22a、22bを接続し、さらに
スルーホール内を絶縁充填材22eにより埋め戻して形
成したものである。
【0014】第2の実施例は、このようにして形成され
た裏面GND層22と両面配線板21とを接着材層23
となる複数枚のプリプレグを介して貼り合わせた後、第
1の実施例の場合と同様に、ミーリングにより両面配線
板21の基材を裏面GND層22の表面が露出するまで
ざぐり加工し、さらに搭載素子のヒートシンクの半田付
けを容易に行いうるようにするために、キャビティ24
底の裏面GND層22の表面にメッキ層25を形成して
作製されたものである。なお、スルーホール22d内の
絶縁充填材22eは、メッキ層25上にパワー素子(ま
たはパワー素子に付設されたヒートシンク)を半田付け
する際に半田が外部に漏れ出すのを防止する役割を果た
すための充填物である。この充填物は導電性塗料等を用
いた導電性を有するものであってもよい。
【0015】[第3の実施例]図4は、本発明の第3の
実施例を示す断面図である。第2の実施例においては裏
面GND層を銅張り積層板により形成していたが、本実
施例ではこれに代え、厚さ250μmの1枚の銅板を用
いている。本実施例においては、この銅板からなる裏面
GND層32上に、プリプレグからなる接着材層33を
介して両面配線板31が接着される。この両面配線板3
1は、高誘電率基材31cの両面に厚さ約18μmの銅
箔を張った銅張り積層板にスルーホールを形成し、更に
選択的エッチングを行って基材表裏面に第1配線層31
aおよび第2配線層31bを形成したものである。この
両面配線板31を裏面GND層32に接着した後、ざぐ
り加工により裏面GND層32の表面を露出させるキャ
ビティ34を形成し、さらにキャビティ底の裏面GND
層表面にメッキ層35を形成して本実施例の多層配線基
板の製作が完了する。なお、本実施例においては、必ず
しもメッキ層35は設けなくてもよい。以上好ましい実
施例について説明したが、本発明はこれら実施例に限定
されるものではなく、特許請求の範囲に記載された範囲
内において適宜の変更が可能である。
【0016】
【発明の効果】以上説明したように、本発明による多層
配線基板は、通常用いられる工程を用いて最下層の金属
層が厚く形成された多層配線基板を製作し、その金属層
の表面を露出させるキャビティを開設して形成したもの
であるので、放熱板のような特別の資材を用意する必要
がなく、また自動化が容易でかつほぼ従来通りの製造工
程を用いて、放熱性のよい多層配線基板を製造すること
ができる。したがって、本発明によれば、放熱性の良好
な多層配線基板を容易にかつ安価に製造することが可能
になる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の部分断面図。
【図2】本発明の第2の実施例の斜視図。
【図3】本発明の第2の実施例の部分断面図。
【図4】本発明の第3の実施例の部分断面図。
【図5】従来の多層配線基板の断面図。
【図6】他の従来例の断面図。
【符号の説明】
11、41 基材層 12、42 表面配線層 13、43 上層GND層 14、44 信号層 15、45 電源層 16、22、32、46 裏面GND層 17、47 スルーホール 18、24、34 キャビティ 21、31 両面配線板 21a、31a 第1配線層 21b、31b 第2配線層 21c、31c 高誘電率基材 22a、32a 第1金属層 22b、32b 第2金属層 22c、32c 低誘電率基材 22d、32d スルーホール 22e、32e 絶縁充填材 23、33 接着材層 25、35 メッキ層 51 第1基材 52 第2基材 53 放熱板 54 接着材 55 第1配線層 56 第2配線層 57 スルーホール 58 プリプレグ 59 第3基材 60 第3配線層

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基材層を挟んで形成された複数の配線層
    を有し他の導電体層の金属層の膜厚よりも厚い金属層に
    よって最下層の導電体層が形成され、一部の基材層が表
    面から全膜厚にわたって除去されて前記最下層の導電体
    層の上面を露出させるキャビティが形成されていること
    を特徴とする高周波デバイス用多層配線基板。
  2. 【請求項2】 前記最下層の導電体層が、メッキ層、金
    属箔、または、メッキ層を有する金属箔によって形成さ
    れていることを特徴とする請求項1記載の高周波デバイ
    ス用多層配線基板。
  3. 【請求項3】 前記キャビティが基板表面からのざぐり
    によって形成されたものであることを特徴とする請求項
    1記載の高周波デバイス用多層配線基板。
  4. 【請求項4】 前記最下層の導電体層は、絶縁基材を挟
    む上下2層の金属層を有しており、これら2層の金属層
    は前記キャビティの下において複数のスルーホールによ
    り接続されており、該スルーホール内は充填物によって
    埋め込まれていることを特徴とする請求項1記載の高周
    波デバイス用多層配線基板。
  5. 【請求項5】 前記最下層の導電体層が100μm以上
    の厚膜の金属層によって形成されていることを特徴とす
    る請求項1記載の高周波デバイス用多層配線基板。
JP8136126A 1996-05-30 1996-05-30 高周波デバイス用多層配線基板 Expired - Fee Related JP2874734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8136126A JP2874734B2 (ja) 1996-05-30 1996-05-30 高周波デバイス用多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8136126A JP2874734B2 (ja) 1996-05-30 1996-05-30 高周波デバイス用多層配線基板

Publications (2)

Publication Number Publication Date
JPH09321442A JPH09321442A (ja) 1997-12-12
JP2874734B2 true JP2874734B2 (ja) 1999-03-24

Family

ID=15167922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8136126A Expired - Fee Related JP2874734B2 (ja) 1996-05-30 1996-05-30 高周波デバイス用多層配線基板

Country Status (1)

Country Link
JP (1) JP2874734B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components

Also Published As

Publication number Publication date
JPH09321442A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
US7087845B2 (en) Metal core multilayer printed wiring board
JPH06291216A (ja) 基板及びセラミックパッケージ
JP2005286112A (ja) プリント配線板及びその製造方法
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
SG174088A1 (en) Circuit board
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
EP1976350B1 (en) Method and structure for RF antenna module
JPH07283539A (ja) ビルドアップ多層プリント配線板
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP3086332B2 (ja) 多層プリント配線板の製造方法
JP2874734B2 (ja) 高周波デバイス用多層配線基板
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
JP2004056115A (ja) 多層配線基板
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
JP2517315B2 (ja) 電子回路パッケ―ジ
JP2784523B2 (ja) 電子部品搭載用基板
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP3168731B2 (ja) 金属ベース多層配線基板
JP2784521B2 (ja) 多層電子部品塔載用基板及びその製造法
JP4015900B2 (ja) チップ抵抗体を内蔵した多層プリント配線板の製造方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JPH06216539A (ja) プリント配線板及び半導体装置
JPH08181452A (ja) 多層プリント配線板の製造方法
JP4081718B2 (ja) ブラインドビアを有する多層基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees