KR100653247B1 - 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 - Google Patents

내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 Download PDF

Info

Publication number
KR100653247B1
KR100653247B1 KR1020050097369A KR20050097369A KR100653247B1 KR 100653247 B1 KR100653247 B1 KR 100653247B1 KR 1020050097369 A KR1020050097369 A KR 1020050097369A KR 20050097369 A KR20050097369 A KR 20050097369A KR 100653247 B1 KR100653247 B1 KR 100653247B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating layer
upper electrode
lower electrode
printed circuit
Prior art date
Application number
KR1020050097369A
Other languages
English (en)
Inventor
조정우
조한서
백상진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050097369A priority Critical patent/KR100653247B1/ko
Application granted granted Critical
Publication of KR100653247B1 publication Critical patent/KR100653247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제작방법이 개시된다. 본 발명에 따른 인쇄회로기판은, 유전물질이 충진되는 개구부를 구비한 제1절연층과, 제1절연층의 양면에 형성되며 유전물질의 상면 및 하면과 각각 접하는 상부전극 및 하부전극과, 상부전극의 상면에 형성되는 제2절연층과, 제2절연층의 상부에 실장되는 다이와, 다이의 상부에 형성되는 제3절연층과, 제3절연층의 상부에 형성되는 금속층을 포함하고, 금속층은 다이, 상부전극 및 하부전극과 전기적으로 연결되며, 이로 인해 기판의 부피를 줄이고, 회로의 임피던스 및 노이즈를 감소시키며 전원을 안정적으로 공급할 수 있게 된다.
임베딩, 커패시터, 다이

Description

내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법{PRINTED CIRCUIT BOARD HAVING EMBEDDED ELECTRIC COMPONENTS AND FABRICATING METHOD THEREFORE}
도 1은 본 발명의 일 실시예에 따른 임베디드 다이 및 커패시터를 구비한 인쇄회로기판의 단면도.
도 2는 제1금속층 상에 개구부를 구비한 제1절연층이 적층된 상태를 도시한 단면도.
도 3은 제1절연층의 개구부에 유전물질이 충진된 상태를 도시한 단면도.
도 4는 제1절연층 상에 제2금속층을 적층한 상태를 도시한 단면도.
도 5는 제1금속층 및 제2금속의 상에 드라이 필름을 적층한 상태를 도시한 단면도.
도 6은 상부전극 및 하부전극이 상하 또는 좌우 또는 상하 및 좌우 방향에 대해서 비대칭적으로 형성된 상태를 도시한 단면도.
도 7은 상부전극 상에 제2절연층이 적층된 상태를 도시한 단면도.
도 8은 제2절연층의 상부에 다이가 실장된 상태를 도시한 단면도.
도 9는 다이의 상부에 제3절연층이 적층된 상태를 도시한 단면도.
도 10은 다이, 상부전극 및 하부전극과 연결되는 비어홀 및 도통홀이 형성된 상태를 도시한 단면도.
도 11은 본 발명의 다른 실시예에 따른 임베디드 다이 및 커패시터를 구비한 인쇄회로기판의 단면도.
도 12는 제1금속층 및 제2금속층 상에 드라이 필름을 상하 방향에 대해 대칭적으로 위치시킨 상태를 도시한 단면도.
도 13은 상하 또는 좌우 또는 상하 및 좌우 방향에 대해 대칭인 상부전극 및 하부전극을 형성한 상태를 도시한 단면도.
도 14는 제2절연층 및 제3절연층을 형성한 후 상부전극 및 하부전극과 연결되는 홀을 형성한 상태를 도시한 단면도.
도 15는 제3금속층 및 제4금속층을 적층함과 동시에 비어홀을 형성한 상태를 도시한 단면도.
도 16은 제3금속층 상에 제4절연층을 형성한 상태를 나타낸 단면도.
<도면 부호의 설명>
11: 제1금속층 13: 하부전극
15: 제1절연층 17: 개구부
19: 유전물질 21: 제2금속층
23: 상부전극 25: 제2절연층
27: 다이 29: 제3절연층
31: 비어홀 33: 도통홀
35: 외측회로 39: 제3금속층
41: 제4금속층 43: 제4절연층
45: 제5절연층 47: 외층 절연층
본 발명은 임베디드 전기소자를 구비한 인쇄회로기판 및 그 제작방법에 관한 것이다.
최근 전자기기의 소형, 박형 및 경량화에 따라서 이에 사용되는 인쇄회로기판(Printed Circuit Board, PCB) 또한 소형 및 경량화가 요구되고 있다. 종래의 패키지용 인쇄회로기판에서는 IC와 같은 능동소자뿐만 아니라 콘덴서와 같은 수동소자를 인쇄회로기판의 표면에 실장하였다. 그러나 날로 소형화, 고밀도화 되어가는 전자기기에 있어서, 인쇄회로기판의 표면적 자체가 감소할 뿐 아니라 표면에 실장되는 전자부품의 수가 증가함에 따라 전기소자의 표면 실장에 많은 어려움이 발생하였고, 이로 인해 전기소자를 인쇄회로기판에 내장하는 임베딩(embedding) 공정이 널리 사용되고 있다.
임베딩 공정은 커패시터, 저항과 같은 수동소자 또는 IC와 같은 능동소자를 기판의 내부에 위치하게 함으로써, 기판의 두께 및 크기를 줄이고 회로의 길이가 짧아져 임피던스(impedance)가 감소하며, 이로 인해 노이즈(noise) 감소 및 전원이 안정적으로 공급된다.
그러나 종래의 인쇄회로기판은 능동소자 또는 수동소자 하나만을 임베딩한 후 나머지는 기판의 표면에 실장하는 구조를 갖는다. 예를 들면, 커패시터를 기판에 임베딩한 후 IC와 같은 능동소자는 기판의 표면에 실장하였다. 따라서, 종래의 인쇄회로기판은 기판의 표면에 실장된 능동소자 또는 수동소자로 인해 기판의 부피가 증가하고, 회로의 길이가 길어져 임피던스가 증가할 뿐만 아니라 노이즈가 증가하는 등의 문제점이 있다.
본 발명은 기판의 부피를 줄이고, 회로의 임피던스 및 노이즈를 감소시키며 전원을 안정적으로 공급할 수 있는 인쇄회로기판 및 그 제작방법을 제공하는 것이다.
본 발명의 일 측면에 따른 인쇄회로기판은, 유전물질이 충진되는 개구부를 구비한 제1절연층과, 제1절연층의 양면에 형성되며 유전물질의 상면 및 하면과 각각 접하는 상부전극 및 하부전극과, 상부전극의 상면에 형성되는 제2절연층과, 제2절연층의 상부에 실장되는 다이와, 다이의 상부에 형성되는 제3절연층과, 제3절연층의 상부에 형성되는 금속층을 포함하고, 금속층은 다이, 상부전극 및 하부전극과 전기적으로 연결된다.
본 발명에 따른 인쇄회로기판의 실시예들은 다음과 같은 하나 또는 그 이상의 특징을 포함할 수 있다. 예를 들면, 상부전극 및 하부전극은 상하 또는 좌우 또 는 상하 및 좌우 비대칭적으로 위치할 수 있다. 상부전극 및 하부전극은 유전물질의 양 측면에서 좌우로 연장될 수 있다.
금속층과 상부전극 및 하부전극은 도통홀에 의해 전기적으로 연결되고, 금속층과 다이는 비어홀에 의해 전기적으로 연결될 수 있다.
금속층 또는 상부전극 및 하부전극은 동박일 수 있다. 그리고 상부전극 및 하부전극은 동일한 재질 및 크기를 갖을 수 있다.
상부전극 및 하부전극은 상하 또는 좌우 또는 상하 및 좌우로 대칭적으로 위치하며, 인쇄회로기판은 상부전극 및 하부전극과 각각 전기적으로 연결되는 제1금속층 및 제2금속층을 구비하고, 금속층은 제1금속층 및 제2금속층과 전기적으로 연결될 수 있다.
상부전극 및 하부전극은 유전물질의 양 측면에서 좌우로 연장될 수 있다. 그리고 금속층과 다이는 비어홀에 의해 연결되고, 상부전극과 제1금속층 및 하부전극과 제2금속층은 도통홀에 의해 전기적으로 연결될 수 있다.
금속층, 제1금속층 및 제2금속층은 동박일 수 있다. 또한, 상부전극 및 하부전극은 동박일 수 있다. 그리고 상부전극 및 하부전극은 동일한 재질 및 크기를 갖을 수 있다.
본 발명의 일 측면에 따른 인쇄회로기판의 제작방법은, 제1금속층 상에 개구부가 형성된 제1절연층을 적층한 후 개구부에 유전물질을 충진하는 단계와, 제1절연층 상에 제2금속층을 적층한 후, 제1금속층 및 제2금속층의 일부를 제거하여 상부전극 및 하부전극을 상하 또는 좌우 또는 상하 및 좌우 방향에 대해 비대칭적 으로 형성하는 단계와, 제1절연층 및 상부전극 상에 제2절연층을 형성한 후 다이를 실장하는 단계와, 다이 및 제2절연층 상에 제3절연층 및 제3금속층을 순차적으로 형성한 후 제3금속층과 다이, 상부전극 및 하부전극을 각각 전기적으로 연결하는 단계를 포함한다.
본 발명의 인쇄회로기판의 제작방법의 실시예들은 다음과 같은 하나 또는 그 이상의 특징들을 포함할 수 있다.
예를 들면, 유전물질은 스크린 인쇄에 의해 개구부에 충진될 수 있다. 상부전극 및 하부전극은 제1금속층 및 제2금속층 상에 드라이 필름을 위치시킨 후 노광 및 현상을 통해 제거함으로써 형성될 수 있다.
제2절연층 및 제3절연층은 레진 코팅 동박(resin coating copper)을 적층한 후 연마공정을 통해 레진 코팅 동박의 동박을 제거함으로써 형성하거나, 절연재료를 사용함으로써 형성 될 수 있다.
다이와 제3금속층은 비어홀에 의해 전기적으로 연결되고, 상부전극 및 하부전극은 제3금속층과 도통홀에 의해 전기적으로 연결될 수 있다.
본 발명의 다른 측면에 따른 인쇄회로기판의 제작방법은, 제1금속층 상에 개구부가 형성된 제1절연층을 적층한 후 개구부에 유전물질을 충진하는 단계와, 제1절연층 상에 제2금속층을 적층한 후, 제1금속층 및 제2금속층의 일부를 제거하여 상부전극 및 하부전극을 상하 또는 좌우 또는 상하 및 좌 방향에 대해 대칭적으로 형성하는 단계와, 상부전극 및 하부전극 상에 각각 제2절연층 및 제3절연층을 형성하는 단계와, 제2절연층 및 제3절연층 상에 상부전극 및 하부전극과 각각 연결되는 제3금속층 및 제4금속층을 형성한 후 제3금속층 상에 제4절연층을 개재한 상태에서 다이를 실장하는 단계와, 다이 및 제4절연층 상에 제5절연층 및 제5금속층을 순차적으로 형성한 후, 제5금속층과 다이, 제3금속층 및 제4금속층을 각각 전기적으로 연결하는 단계를 포함한다.
본 발명에 따른 인쇄회로기판의 제작방법의 실시예들은 다음과 같은 하나 또는 그 이상의 특징들을 포함할 수 있다.
예를 들면, 유전물질은 스크린 인쇄에 의해 개구부에 충진될 수 있다. 상부전극 및 하부전극은 제1금속층 및 제2금속층 상에 드라이 필름을 위치시킨 후 노광 및 현상을 통해 제거함으로써 형성될 수 있다.
제2절연층, 제3절연층, 제4절연층 및 제5절연층은 레진 코팅 동박(resin coating copper)을 적층한 후 연마공정을 통해 레진 코팅 동박의 동박을 제거함으로써 형성될 수 있다.
다이와 제5금속층은 비어홀에 의해 전기적으로 연결되고, 제5금속층과 제3금속층 및 제4금속층은 도통홀에 의해 전기적으로 연결될 수 있다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제작방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 유전물질 (19)이 충진되는 개구부(17)를 구비한 제1절연층(15)과, 제1절연층(15)의 양면에 형성되며 유전물질(19)의 상면 및 하면과 각각 접하는 상부전극(23) 및 하부전극(13)과, 상부전극(23)의 상면에 형성되는 제2절연층(25)과, 제2절연층(25)의 상부에 실장되는 다이(27)와, 다이(27)의 상부에 형성되는 제3절연층(29)과, 제3절연층(29)의 상부에 형성되는 제3금속층(39)을 포함한다. 그리고 제3금속층(39)은 다이(27), 상부전극(23) 및 하부전극(13)과 전기적으로 연결된다. 그리고 하부전극(13) 및 제3금속층(39) 상에는 절연층(47)이 적층된 후 외층회로(35)가 형성될 수 있다.
제1절연층(15)의 중앙에는 소정의 형상을 갖는 개구부(17)가 형성되어 있으며, 개구부(17)에는 유전물질(19)이 충진된다. 제1절연층(15)은 상부전극(23) 및 하부전극(13) 사이에 개재되어 이들을 전기적으로 절연시키는 역할을 한다. 제1절연층(15)으로는 일반적인 레진 또는 에폭시 계열의 수지 등을 사용할 수 있다. 유전물질(19)로는 일반적인 커패시터 파우더(capacitor powder)를 사용할 수 있는데, 높은 전기용량(capacitance)를 갖는 물질일 수 있다. 예를 들면, 1,000~10,000 사이의 유전 상수(dielectric constant)를 갖는 BaTiO3 세라믹 파우더, 열경화성 에폭시 수지 또는 폴리이미드일 수 있다. 유전물질(19)의 두께를 얇게 함으로써 커패시터의 전기용량을 크게 할 수 있다. 그리고 유전물질(19)이 충진되는 높이는 개구부(17)의 높이와 거의 동일하게 할 수 있다.
상부전극(23) 및 하부전극(13)은 그 일부가 유전물질(19)의 상면 및 하면과 접하고 있다. 그리고 상부전극(23) 및 하부전극(13)은, 도 1에 도시된 바와 같이, 상하 또는 좌우 또는 상하 및 좌우 비대칭적으로 형성되어 있는데, 이는 도통홀(33)을 통해 제3금속층(39)과 전기적으로 연결되기 위해서이다. 즉, 상부전극(23)은 유전물질(19)에 대해서 그 중심이 우측으로 편향되고 하부전극(13)은 좌측으로 편향되어 일정한 길이만큼 좌우로 연장된다. 상부전극(23) 및 하부전극(13) 그리고 이들 사이에 개재된 유전물질(19)은 임베디드 커패시터를 형성한다.
상부전극(23)의 상부 및 제1절연층(15)의 상부에는 다이(27)의 적층을 위해서 제2절연층(25)이 적층된다. 제2절연층(25)은 제1절연층과 같은 레진 또는 에폭시계 수지일 수 있다. 그리고 제2절연층(25)의 상부에는 다이(27)가 실장되는데, 다이는 IC와 같은 능동소자일 수 있다. 제2절연층(25)의 상부에는 제3절연층(29)이 적층되는데, 제3절연층(29)은 다이(27)를 매몰시켜 제2절연층(25) 상에 고정되게 한다.
제3금속층(39)은 제3절연층(29)의 상부에 형성되며, 추후 공정에 의해 회로패턴이 형성될 수 있다. 그리고 제3금속층(39)은 도통홀(33)에 의해 상부전극(23) 및 하부전극(13)과 전기적으로 연결되고, 비어홀(31)에 의해 다이(27)와 전기적으로 연결된다. 제3금속층(39) 및 하부전극(13)에는 절연물질(47) 및 동박이 적층된 후 외층회로(35)가 형성될 수 있다.
이와 같은 실시예에 따른 인쇄회로기판은 다이(27)와 커패시터가 모두 내장되어 있기 때문에 기판의 부피 및 두께를 줄일 수 있다. 또한, 다이(27)와 커패시터를 연결하는 회로의 경로가 짧아져서 임피던스(impedence) 및 노이즈(noise)를 줄일 수 있게 된다. 그리고 커패시터가 다이(27)에 전원을 안정적으로 공급할 수 있다.
이하에서는, 도 2 내지 도 10을 참조하면서 본 발명의 일 실시예에 따른 인쇄회로기판의 제작방법에 대해 구체적으로 설명하기로 한다.
도 2를 참조하면, 동박 등과 같은 제1금속층(11)의 상부에 개구부(17)가 형성된 제1절연층(15)을 적층한다. 개구부(17)는 레이저, 라우터 또는 드릴 등에 의해 천공될 수 있다. 그리고 커패시터의 전기용량을 크게하기 위해서 개구부(17)의 높이를 작게할 수 있다. 제1금속층(11)은 추후 에칭 공정 등에 의해 하부전극(13)으로 된다.
도 3을 참조하면, 개구부(17)에는 유전물질(19)이 충진된다. 유전물질(19)은 메탈 마스크를 이용한 스크린 인쇄 등에 의해 충진될 수 있으며, 이에 한정되는 것은 아니다. 유전물질(19)의 높이를 개구부(17)의 높이와 거의 동일하게 하기 위해서, 유전물질의 충진 후 그라인딩(grinding) 등에 의해 유전물질(19)을 일부 제거할 수 있다.
도 4를 참조하면, 유전물질(19) 및 제1절연층(15) 상에는 제2금속층(21)이 적층된다. 제2금속층(21)은 얇은 동박일 수 있다. 제2금속층(21)은 추후 에칭 공정 등에 의해 그 일부가 제거되어 상부전극(23)이 된다.
도 5를 참조하면, 제1금속층(11)및 제2금속층(21)에는 드라이 필름(27)이 위치하는데, 드라이 필름(27)은 상하 방향으로 비대칭적으로 위치한다. 이는, 위에서 설명한 바와 같이, 하나의 제3금속층(39)에 의해 상부전극(23) 및 하부전극(13)을 연결하기 위함이다. 그 후, 드라이 필름(27)을 부착한 상태에서 노광 및 현상을 실시하여 제1금속층(11) 및 제2금속층(21)의 일부를 제거함으로써, 도 6에 도시한 바와 같이, 상부전극(23) 및 하부전극(13)을 형성한다.
도 7을 참조하면, 상부전극(23) 및 제1절연층(15)의 상부에는 제2절연층(25)이 적층된다. 제2절연층(25)은 레진에 동박이 부착된 레진 코팅 동박(Resin Coating Copper, 이하 "RCC"라고 함)을 레진이 상부전극(23)을 향하도록 적층한 후 동박을 제거함으로써 형성될 수 있다. 동박은 연마공정 등에 의해 제거될 수 있다. 그리고 제2절연층(25)은 절연물질을 직접 적층함으로써 형성될 수도 있다.
도 8을 참조하면, 제2절연층(25)의 상부에는 다이(27)가 실장된다. 다이(27)의 실장 방법으로는 일반적인 칩 마운터 등을 이용할 수 있다. 다이(27)의 실장위치는 가능한 유전물질(19)과 인접하게 형성할 수 있다.
도 9를 참조하면, 제2절연층(25)의 상부에는 제3절연층(29)이 적층되어 다이(27)를 제2절연층(25)의 상부에 고정한다. 제3절연층(29)도 제2절연층(25)과 마찬가지의 방법에 의해 형성될 수 있다.
도 10을 참조하면, 제3금속층(39)과 상부전극(23), 하부전극(13) 및 다이(27)를 각각 연결하기 위하여 제1절연층(15), 제2절연층(25) 및 제3절연층(29)을 모두 또는 일부 관통하는 도통홀(33) 및 다이(27)의 상부에 위치하는 비어홀(31)을 드릴링한다. 그리고 구리 도금 등의 방법에 의해서 제3금속층(39)을 형성하는데, 이 과정에서 도통홀(33)의 내주면 및 비어홀의 내부가 도금되어 전기적인 연결이 가능하게 된다. 또한, 하부전극(13) 및 제3금속층(39) 상에 절연층(47) 및 동박을 순차적으로 적층한 후 외층회로(35)를 형성함으로써 다층 인쇄회로기판을 제작할 수도 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판은, 도 11에 도시된 바와 같이, 제1절연층(15)에 구비된 개구부(17)에 충진된 유전물질(19) 및 유전물질(19)과 접하며 상하 또는 좌우 또는 상하 및 좌우 방향으로 대칭되게 위치하는 상부전극(23) 및 하부전극(13)으로 이루어지는 커패시터(capacitor)를 포함한다. 그리고 상부전극(23)은 비어홀(31)에 의해 제3금속층(39)과 전기적으로 연결되며, 양자의 사이에는 제3절연층(29)이 개재된다. 그리고 하부전극(13)은 제4금속층(41)과 비어홀(31)에 의해 연결되며, 그 사이에는 제2절연층(25)이 개재된다. 그리고 다이(die)를 실장하기 위해서, 제3금속층(39) 상에 제4절연층(43)을 적층한 후 다이(27)를 실장한다. 다이(27)와 커패시터의 전기적인 연결을 위해서 다이(27) 상에 제5절연층(45)을 개재한 상태에서 제5금속층(47)이 적층되고, 비어홀(31) 및 도통홀(33)에 의해 커패시터의 상부전극(23)과 하부전극(13) 및 다이(27)가 전기적으로 연결된다.
제1절연층(15), 제2절연층(25), 제3절연층(29), 제4절연층(43) 및 제5절연층(45)은 레진 또는 에폭시계 수지로 이루어지는 절연층일 수 있다. 그리고 제1절연층(15)의 두께는, 상부전극(23) 및 하부전극(13) 사이의 간격을 줄여 커패시터의 전기용량(C)를 크게 하기 위하여, 두께를 얇게 형성할 수 있다. 제2절연층(25), 제3절연층(29), 제4절연층(43) 및 제5절연층(45)은 RCC에서 동박을 제거함으로써 형성될 수도 있다.
절연층에는 도통홀 또는 비어홀을 형성하기 위한 홀이 천공된다. 즉, 제4 금속층(41) 및 제5금속층(47)을 연결하는 도통홀(33)을 형성하기 위해서, 제1절연층 내지 제5절연층(15, 25, 29, 43, 45)을 관통하는 홀이 드릴링된다. 그리고 제3금속층(39)과 제5금속층(47)을 연결하기 위해서 제4절연층(43)과 제5절연층(45)을 관통하는 홀이 드릴링된다. 또한, 제3금속층(39)과 상부전극(23) 및 제4금속층(41)과 하부전극(13)을 연결하는 비어홀을 형성하기 위해서 제2절연층(25)과 제3절연층(29)을 관통하는 홀이 드릴링된다. 마지막으로, 다이(27)와 제5금속층(47)을 연결하는 비어홀(31)을 형성하기 위해서 제5절연층(45)에서 다이(27)의 상면과 연결되는 홀이 드릴링된다.
제3금속층(39), 제4금속층(41) 및 제5금속층(47)은 일반적인 동박일 수 있다. 그리고 상부전극(23) 및 하부전극(13)은 동박과 같은 금속층을 적층한 후 에칭 등의 공정에 의해 제거됨으로써 형성될 수 있는데, 더욱 구체적인 내용에 대해서는 아래에서 설명하기로 한다. 제4금속층(41) 및 제5금속층(47)의 상부에는 추가적인 적층을 위해서 절연층 및 금속층이 순차적으로 적층된 후 외층회로가 형성될 수도 있다.
이와 같은 실시예에 따른 인쇄회로기판은 다이(27)와 커패시터가 모두 내장되어 있기 때문에 기판의 부피 및 두께를 줄일 수 있게 된다. 또한, 다이(27)와 커패시터를 연결하는 회로의 경로가 짧아져서 임피던스(impedence) 및 노이즈(noise)를 줄일 수 있게 된다. 그리고 커패시터가 다이(27)에 전원을 안정적으로 공급할 수 있다.
이하에서는 도 12 내지 도 16을 참조하면서, 본 발명의 다른 실시예에 따 른 인쇄회로기판의 제작방법에 대해서 설명하기로 한다. 도 11에서 설명된 실시예에 따른 인쇄회로기판의 제작방법에서, 제1절연층(15)의 개구부(17)에 유전물질(19)을 충진한 후 제1절연층(15)의 상부에 제2금속층(21)을 적층하는 공정은 앞서 도 2 내지 도 4를 참조하여 설명한 바와 같으므로, 이하에서는 추후의 공정에 대해서 설명하기로 한다.
도 12를 참조하면, 제1금속층(11) 및 제2금속층(21)의 상부에는 상부전극 및 하부전극을 형성하기 위하여 드라이 필름(27)이 상하 방향으로 대칭되게 위치한다. 드라이 필름(27)에 의해 차폐된 부분에 해당하는 금속층은 추후의 노광 및 에칭 공정 등에 의해 제거되지 않게 된다. 드라이 필름(27)의 크기는 제1절연층(15)의 개구부(17)의 크기보다 다소 큰 것이 사용될 수 있다.
도 13을 참조하면, 제1금속층(11) 및 제2금속층(21)의 일부는 제거되어 상부전극(23) 및 하부전극(13)으로 된다. 상부전극(23) 및 하부전극(13)은 유전물질(19)의 상면 및 하면을 커버하며, 유전물질(19)의 좌우 방향으로 대칭적으로 연장될 수 있다.
도 14에 도시된 바와 같이, 상부전극(23) 및 제1절연층(15)의 상면에 제3절연층(29)을 그리고 하부전극(13) 및 제1절연층(15)의 하면에 제2절연층(25)을 적층한다. 제2절연층(25) 및 제3절연층(29)은 RCC(미도시)를 제1절연층(15)의 상면과 하면에 각각 적층한 후 연마 공정 등에 의해 동박을 제거함으로써 형성될 수 있다. 또한, 제2절연층(25) 및 제3절연층(29)은 레진 또는 에폭시계 수지 등과 같은 절연물질을 직접 적층할 수도 있다. 그리고 상부전극(23) 및 하부전극(13)을 전기적으 로 연결하기 위해서 상부전극(23) 및 하부전극(13)의 일부가 노출되도록 하는 홀(32)을 각각 천공한다. 홀(32)의 위치는 상하 방향에 대해 대칭적으로 형성할 수 있다.
도 15를 참조하면, 구리 도금 등을 통하여 제3금속층(39) 및 제4금속층(41)을 형성하는데, 이때 홀(32)이 충진되어 비어홀(31)이 형성된다. 제3금속층(39) 및 제4금속층(41)은 상부전극(23) 및 하부전극(13)과 각각 연결되며, 추후의 공정에 의해 다이(27)와 전기적으로 연결된다.
도 16을 참조하면, 다이(27)를 실장하기 위해서 제3금속층(39) 상에 제4절연층(43)을 적층한다. 제4절연층(43)은, 제2절연층(25)과 제3절연층(29)과 마찬가지로, RCC(미도시)를 제3금속층(39) 상에 적층한 후 연마 공정 등에 의해 동박을 제거함으로써 형성될 수 있다. 제4절연층(43) 상에는, 다이(27)가 실장된다. 실장 방법으로는 일반적인 칩 마운터 등을 이용할 수 있다. 다이(27)가 고정되는 위치는 상부전극(23)의 중심선 상에 위치할 수 있다.
추후, 도 11에 도시한 바와 같이, 제5절연층(45)을 적층한 후 비어홀(31) 및 도통홀(33)을 형성하기 위해 각각의 절연층을 관통하는 홀을 드릴링한다. 그리고 구리 도금을 통하여 제5금속층(47)을 형성함과 동시에 상부전극(23) 및 하부전극(13)과 다이(27)를 각각 연결하는 도통홀(33) 및 비어홀(31)을 형성한다.
이상에서 본 발명의 실시예를 설명하였지만, 본 발명의 다양한 변경예와 수정예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다.
본 발명은 기판의 부피를 줄이고, 회로의 임피던스 및 노이즈를 감소시키며 전원을 안정적으로 공급할 수 있는 인쇄회로기판 및 그 제작방법을 제공할 수 있다.

Claims (27)

  1. 유전물질이 충진되는 개구부를 구비한 제1절연층과;
    상기 제1절연층의 양면에 형성되며 상기 유전물질의 상면 및 하면과 각각 접하는 상부전극 및 하부전극과;
    상기 상부전극의 상면에 형성되는 제2절연층과;
    상기 제2절연층의 상부에 실장되는 다이와;
    상기 다이의 상부에 형성되는 제3절연층과;
    상기 제3절연층의 상부에 형성되는 금속층을 포함하고,
    상기 금속층은 상기 다이, 상기 상부전극 및 상기 하부전극과 연결되는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상하로 비대칭적으로 위치하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 좌우로 비대칭적으로 위치하는 인쇄회 로기판.
  4. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상하 및 좌우로 비대칭적으로 위치하는 임베디드 인쇄회로기판.
  5. 제 2 항 내지 제 4 항 중 어느 하나에 있어서,
    상기 상부전극 및 상기 하부전극은 상기 유전물질의 양 측면에서 좌우로 연장된 인쇄회로기판.
  6. 제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 금속층과 상기 상부전극 및 상기 하부전극은 도통홀에 의해 전기적으로 연결되고,
    상기 금속층과 상기 다이는 비어홀에 의해 전기적으로 연결되는 인쇄회로기판.
  7. 제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 금속층은 동박인 인쇄회로기판.
  8. 제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 상부전극 및 상기 하부전극은 동박인 인쇄회로기판.
  9. 제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 상부전극 및 상기 하부전극은 동일한 재질 및 크기를 갖는 인쇄회로기판.
  10. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상하 대칭적으로 위치하며,
    상기 인쇄회로기판은 상기 상부전극 및 상기 하부전극과 각각 전기적으로 연결되는 제1금속층 및 제2금속층을 구비하고,
    상기 금속층은 상기 제1금속층 및 상기 제2금속층과 전기적으로 연결되는 인쇄회로기판.
  11. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 좌우 대칭적으로 위치하며,
    상기 인쇄회로기판은 상기 상부전극 및 상기 하부전극과 각각 전기적으로 연결되는 제1금속층 및 제2금속층을 구비하고,
    상기 금속층은 상기 제1금속층 및 상기 제2금속층과 전기적으로 연결되는 인쇄회로기판.
  12. 제 1 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상하 및 좌우 대칭적으로 위치하며,
    상기 인쇄회로기판은 상기 상부전극 및 상기 하부전극과 각각 전기적으로 연결되는 제1금속층 및 제2금속층을 구비하고,
    상기 금속층은 상기 제1금속층 및 상기 제2금속층과 전기적으로 연결되는 인쇄회로기판.
  13. 제 10 항 내지 제 12 항 중 어느 하나의 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상기 유전물질의 양 측면에서 좌우로 연장된 인쇄회로기판.
  14. 제 10 항 내지 제 12 항 중 어느 하나의 항에 있어서,
    상기 금속층과 상기 다이는 비어홀에 의해 연결되고,
    상기 상부전극과 상기 제1금속층 및 상기 하부전극과 상기 제2금속츠은 도통홀에 의해 전기적으로 연결되는 인쇄회로기판.
  15. 제 10 항 내지 제 12 항 중 어느 하나의 항에 있어서,
    상기 금속층, 상기 제1금속층 및 상기 제2금속층은 동박인 인쇄회로기판.
  16. 제 10 항 내지 제 12 항 중 어느 하나의 항에 있어서,
    상기 상부전극 및 상기 하부전극은 동박인 인쇄회로기판.
  17. 제 10 항 내지 제 12 항 중 어느 하나의 항에 있어서,
    상기 상부전극 및 상기 하부전극은 동일한 재질 및 크기를 갖는 인쇄회로기판.
  18. (a) 제1금속층 상에 개구부가 형성된 제1절연층을 적층한 후 상기 개구부에 유전물질을 충진하는 단계와;
    (b) 상기 제1절연층 상에 제2금속층을 적층한 후, 상기 제1금속층 및 상기 제2금속층의 일부를 제거하여 상부전극 및 하부전극을 상하 또는 좌우 또는 상하 및 좌우 방향에 대해 비대칭적으로 형성하는 단계와;
    (c) 상기 제1절연층 및 상기 상부전극 상에 제2절연층을 형성한 후 다이를 실장하는 단계와;
    (d) 상기 다이 및 상기 제2절연층 상에 제3절연층 및 제3금속층을 순차적으로 형성한 후 상기 제3금속층과 상기 다이, 상기 상부전극 및 상기 하부전극을 각각 전기적으로 연결하는 단계를 포함하는 인쇄회로기판 제작방법.
  19. 제 18 항에 있어서,
    상기 유전물질은 스크린 인쇄에 의해 상기 개구부에 충진되는 인쇄회로기판 제작방법.
  20. 제 18 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상기 제1금속층 및 상기 제2금속층 상에 드라이 필름을 위치시킨 후 노광 및 현상을 통해 제거함으로써 형성되는 인쇄회로기판 제작방법.
  21. 제 18 항에 있어서,
    상기 제2절연층 및 상기 제3절연층은 레진 코팅 동박(resin coating copper)을 적층한 후 연마공정을 통해 상기 레진 코팅 동박의 동박을 제거함으로써 형성되는 인쇄회로기판 제작방법.
  22. 제 18 항에 있어서,
    상기 다이와 상기 제3금속층은 비어홀에 의해 전기적으로 연결되고,
    상기 상부전극 및 상기 하부전극은 상기 제3금속층과 도통홀에 의해 전기적으로 연결되는 인쇄회로기판 제작방법.
  23. (a) 제1금속층 상에 개구부가 형성된 제1절연층을 적층한 후 상기 개구부에 유전물질을 충진하는 단계와;
    (b) 상기 제1절연층 상에 제2금속층을 적층한 후, 상기 제1금속층 및 상기 제2금속층의 일부를 제거하여 상부전극 및 하부전극을 상하 또는 좌우 또는 상 하 및 좌우 방향에 대해 대칭적으로 형성하는 단계와;
    (c) 상기 상부전극 및 상기 하부전극 상에 각각 제2절연층 및 제3절연층을 형성하는 단계와;
    (d) 상기 제2절연층 및 상기 제3절연층 상에 상기 상부전극 및 상기 하부전극과 각각 연결되는 제3금속층 및 제4금속층을 형성한 후 상기 제3금속층 상에 제4절연층을 개재한 상태에서 다이를 실장하는 단계와;
    (e) 상기 다이 및 상기 제4절연층 상에 제5절연층 및 제5금속층을 순차적으로 형성한 후, 상기 제5금속층과 상기 다이, 상기 제3금속층 및 상기 제4금속층을 각각 전기적으로 연결하는 단계를 포함하는 인쇄회로기판 제작방법.
  24. 제 23 항에 있어서,
    상기 유전물질은 스크린 인쇄에 의해 상기 개구부에 충진되는 인쇄회로기판 제작방법.
  25. 제 23 항에 있어서,
    상기 상부전극 및 상기 하부전극은 상기 제1금속층 및 상기 제2금속층 상에 드라이 필름을 위치시킨 후 노광 및 현상을 통해 제거함으로써 형성되는 인쇄회로기판 제작방법.
  26. 제 23 항에 있어서,
    상기 제2절연층, 상기 제3절연층, 상기 제4절연층 및 상기 제5절연층은 레진 코팅 동박(resin coating copper)을 적층한 후 연마공정을 통해 상기 레진 코팅 동박의 동박을 제거함으로써 형성되는 인쇄회로기판 제작방법.
  27. 제 23 항에 있어서,
    상기 다이와 상기 제5금속층은 비어홀에 의해 전기적으로 연결되고,
    상기 제5금속층과 상기 제3금속층 및 상기 제4금속층은 도통홀에 의해 전기적으로 연결되는 인쇄회로기판 제작방법.
KR1020050097369A 2005-10-17 2005-10-17 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 KR100653247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097369A KR100653247B1 (ko) 2005-10-17 2005-10-17 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097369A KR100653247B1 (ko) 2005-10-17 2005-10-17 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Publications (1)

Publication Number Publication Date
KR100653247B1 true KR100653247B1 (ko) 2006-12-01

Family

ID=37731891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097369A KR100653247B1 (ko) 2005-10-17 2005-10-17 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Country Status (1)

Country Link
KR (1) KR100653247B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122535A1 (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122535A1 (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판
US11470721B2 (en) 2018-12-10 2022-10-11 Lg Innotek Co., Ltd. Printed circuit board
US11979985B2 (en) 2018-12-10 2024-05-07 Lg Innotek Co., Ltd. Printed circuit board

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
US9119322B2 (en) Wiring board and method for manufacturing the same
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP5404312B2 (ja) 電子装置
US8693209B2 (en) Wiring board and method for manufacturing the same
JP5111342B2 (ja) 配線基板
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101343296B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
JP2009267310A (ja) キャパシタ部品およびその製造方法ならびに半導体パッケージ
JP5182448B2 (ja) 部品内蔵基板
TW201536130A (zh) 內建零件的配線基板及其製造方法
KR20180128766A (ko) 전자부품 내장 인쇄회로기판
JP5286072B2 (ja) 配線基板及びその製造方法
US20080251493A1 (en) Method for manufacturing printed wiring board with built-in capacitor
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP5171664B2 (ja) 配線基板及び積層セラミックコンデンサ
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4772586B2 (ja) 回路基板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2018160569A (ja) 半導体素子搭載基板
JP4795860B2 (ja) コンデンサ、配線基板
JP2023047754A (ja) 配線基板
KR100782935B1 (ko) 칩 내장형 인쇄회로기판 및 그 제작방법
JP2010129991A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee