JP5171664B2 - 配線基板及び積層セラミックコンデンサ - Google Patents

Description

本発明は、コア材に開口された収容穴部に内蔵部品を収容した配線基板と、この配線基板の収容穴部に収容可能な内蔵部品としての積層セラミックコンデンサに関するものである。

従来から、多数の回路素子を形成した半導体チップを載置するためのパッケージが広く用いられている。パッケージの構造としては、例えば、コア材を配置し、その上下に導体層及び絶縁層を交互に積層した配線積層部を形成した配線基板が知られている。このような配線基板には、載置される半導体チップに対して電源供給のための電源配線、グランド配線、データや制御信号の送受信のための信号配線などの配線構造を設ける必要がある。半導体チップが載置された配線基板は、プリント基板等の外部基材に実装され、半導体チップの多数の端子と外部基材が配線基板の配線構造を経由して電気的に接続される。

一方、半導体チップに供給される電源を安定化させるために、パッケージにコンデンサを配置して電源配線に接続することが望ましい。この場合、コンデンサを配線基板上に搭載する構成では、コンデンサの配置領域を確保するために他の搭載部品の配置の自由度が低下するとともに、コンデンサや半導体チップとの配線距離が他の配線等に制限されるために長くなる。そのため、信号配線の配線抵抗やインダクタンスが大きくなるので、半導体チップに供給される電源電圧の降下などの特性劣化を招くとともに、配線基板の完成後にコンデンサを搭載する必要があるため製造工程が複雑になる。これらの欠点を是正すべく、配線基板の内部にコンデンサを内蔵する手法が提案されている（例えば、特許文献１参照）。このようにコンデンサを配線基板に内蔵すれば、配線基板上に搭載する場合に比べて搭載部品に近接してコンデンサを配置することができる。

しかし、配線基板にコンデンサを内蔵する場合、配線基板の中央上部に載置された半導体チップの信号端子から延伸される信号配線は、直下のコンデンサの領域を避けて引き回す配置にせざるを得ない。そのため、半導体チップから周辺領域を経由して信号配線を延伸し、それをビア導体で積層方向に接続する配線構造となるため、配線の自由度が小さくなり、さらにはパッケージサイズの増大につながる。

一方、ビアアレイタイプのコンデンサを配線基板に内蔵する場合、正極用の配線と負極用の配線に加えて、信号配線として用いる配線構造を付加することが考えられる。一般に、積層セラミックにて構成されるビアアレイタイプのコンデンサにおいて、一部のビア導体を信号配線として用いる場合、コンデンサの材料の誘電率が比較的大きいために信号配線の伝送遅延の増大やインピーダンスの不整合を生じる懸念がある。よって、コンデンサ部を取り囲む低誘電率部を設け、この低誘電率部に信号配線を形成する手法が提案されている（例えば、特許文献２参照）。

特開２００４−２２８１９０号公報 特開２００５−３９００６号公報

上記特許文献２に開示された手法では、低誘電率部を貫通する信号配線は、コンデンサ部を貫通する正極用のビア導体及び負極用のビア導体と同様の構造で形成される。積層セラミックコンデンサを用いる場合、焼結温度が高いセラミックの焼結体を前提にすると、信号配線の材料及び正極及び負極用の各ビア導体の材料は、ニッケル等の比較的導電率が低い金属が用いられる。一方、焼結温度が低いセラミックの焼結体は、一般に誘電率が低くなり、コンデンサの容量を大きくすることが難しい。よって、コンデンサ部に形成される信号配線の抵抗成分が大きくなり、伝送信号の損失の増加を招き、これにより信号伝送エラーや発熱等が生じるという問題がある。

本発明はこれらの問題を解決するためになされたものであり、載置された搭載部品の直下の領域に内蔵部品を収容した配線基板において、内蔵部品の領域を避けることなく半導体チップと外部基材との間に導電率の高い信号配線を配置し、その周囲に低誘電率の材料を設け、低損失かつ遅延の小さい信号配線を実現可能で小型化に適した配線基板を提供することを目的とする。

上記課題を解決するために、本発明の配線基板は、搭載部品を載置し、当該搭載部品と外部基材との間を電気的に接続する配線基板であって、上面及び下面を貫通する収容穴部が開口されたコア材と、前記収容穴部に収容され、上面及び下面を貫通する一又は複数の第１スルーホール導体と、前記第１スルーホール導体の側面を取り囲むように形成された第２スルーホール導体とを有する内蔵部品と、前記コア材の上面側に絶縁層及び導体層を交互に積層形成した第１配線積層部と、前記コア材の下面側に絶縁層及び導体層を交互に積層形成した第２配線積層部とを備え、前記内蔵部品は、セラミック誘電体層と内部電極層とを交互に積層し、前記内部電極層に接続された複数のビア導体をアレイ状に配置したセラミックコンデンサであり、前記第１スルーホール導体を、前記第１配線積層部を介して前記搭載部品に接続される信号配線として用い、前記第２スルーホール導体は、前記信号配線をシールドするために、前記内部電極層の正極又は負極と同じ電位に接続され、前記第１スルーホール導体の内側の領域に前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料を充填し、前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域に前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料を充填し、前記第１スルーホール導体及び前記第２スルーホール導体は、前記搭載部品の中央部の直下にのみ位置することを特徴としている。

なお、本明細書において「スルーホール導体」の文言は、配線基板もしくは内蔵部品の層間を導通させる管状の導体の意味で用いるものとする。

本発明の配線基板によれば、コア材の収容穴部に内蔵部品を収容し、内蔵部品を上下に貫通する第１スルーホール導体を形成し、これを搭載部品に接続される信号配線として用いる構造を実現した。これにより、搭載部材から外部基材に信号配線を延伸する場合、コンデンサの配置に制約されることなく直下の経路を活用できるとともに、信号配線の周囲の材料を低い誘電率で形成することができる。よって、配線基板のパッケージの小型化を実現しつつ、搭載部品に入出力される伝送信号の遅延を防止して良好な伝送特性を確保することができる。

本発明において、前記第１スルーホール導体は、前記内蔵部品の内部導体の導電率よりも高い導電率を有する金属を用いて形成することが望ましい。これにより、第１スルーホール導体を用いた信号配線は、周囲の材料が低い誘電率であることに加え、それ自体が高い導電率の材料で形成されるので、信号配線の低損失化を図るとともに、伝送信号の遅延を一層抑制することができる。

本発明において、前記内蔵部品として、セラミック焼結体を用いて構成されたコンデンサを用いることができる。この場合、前記内蔵部品には、前記信号配線をシールドするための第２スルーホール導体を前記第１スルーホール導体の側面を取り囲むように形成し、前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域に前記内蔵部品の材料の誘電率よりも低い誘電率を有する材料を充填してもよい。さらに、前記第１スルーホール導体及び前記第２スルーホール導体は、前記搭載部品の中央部の直下の位置に形成してもよい。ここで、前記搭載部品が所定の平面形状（例えば、正方形）を有する場合において、その「中央部」は、前記搭載部品の平面形状の中心から、その平面形状の略半分のサイズの形状部分の範囲内であることが望ましい。

上記課題を解決するために、本発明の積層セラミックコンデンサは、セラミック誘電体層と内部電極層とを交互に積層し、前記内部電極層に接続された複数のビア導体をアレイ状に配置した積層セラミックコンデンサであって、前記複数のビア導体が配置されていない領域の上面及び下面を貫通し、前記内部電極層及び前記ビア導体の導電率よりも高い導電率を有する金属を用いて形成された一又は複数の第１スルーホール導体と、前記第１スルーホール導体の側面を取り囲むように形成され、前記内部電極層の正極又は負極と同じ電位に接続された第２スルーホール導体と、を備え、前記第１スルーホール導体の内側の領域に前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料を充填し、前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域に前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料を充填した構造を有している。

本発明の積層セラミックコンデンサにおいて、前記第１スルーホール導体の側面を取り囲むように形成された第２スルーホール導体をさらに設け、前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域に前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料を充填してもよい。この場合、前記第１スルーホール導体及び前記第２スルーホール導体は、銅めっきにより形成してもよい。さらに、前記第２スルーホール導体は、前記内部電極層の正極又は負極と同じ電位に接続してもよい。

本発明によれば、搭載部品を載置する配線基板にコンデンサ等の内蔵部品を収容する場合、内蔵部品を貫通する一又は複数の第１スルーホール導体を形成し、これを信号配線として用い、その内側の領域および外側近傍の領域を低誘電率の材料を用いて形成する構造を採用したので、配線基板上で直下のコンデンサを避けることなく信号配線を引き回すとともに、信号配線を経由して入出力される伝送信号の遅延を防止して伝送性能の向上が可能となる。また、第１スルーホール導体を高導電率の金属で形成し、その周囲に低誘電率の材料を設けることができるので、低損失かつ伝送遅延を一層抑制可能な信号配線を構成し、信号伝送エラーや発熱等の問題が生じることを防止し得る配線基板を実現することができる。

本実施形態の配線基板の概略の断面構造を示す図である。 図１のコンデンサの断面図である。 図１のコンデンサの上面図である。 本実施形態の配線基板の製造方法を説明する第１の図である。 本実施形態の配線基板の製造方法を説明する第２の図である。 本実施形態の配線基板の製造方法を説明する第３の図である。 本実施形態の配線基板の製造方法を説明する第４の図である。 本実施形態の配線基板の製造方法を説明する第５の図である。 本実施形態の配線基板の製造方法を説明する第６の図である。 本実施形態の変形例として、スルーホール導体及び閉塞体の形成方法を変更した場合の配線基板の概略の断面構造を示す図である。

以下、本発明を適用した配線基板の好適な実施形態について、図面を参照しながら説明する。

図１は、本実施形態の配線基板の概略の断面構造を示す図である。図１に示す配線基板１０は、コア材１１と、コア材１１の上面側の第１配線積層部１２と、コア材１１の下面側の第２配線積層部１３とを含む構造を有している。本実施形態の配線基板１０は、その内部に内蔵部品としてのコンデンサ１００が内蔵されているとともに、上部に搭載部品としての半導体チップ２００が載置されている。

コア材１１は、例えば、ＳｉＯ_２などのフィラー材を含有するエポキシ樹脂からなる。コア材１１の上面には導体層２１が形成され、コア材１１の下面には導体層２２が形成されている。コア材１１には、中央を矩形状に貫通する収容穴部１１ａが開口され、この収容穴部１１ａにコンデンサ１００が埋め込まれた状態で収容されている。コア材１１の収容穴部１１ａとコンデンサ１００の側面との間隙部には、樹脂充填材５０が充填されている。樹脂充填材５０としては、例えば高分子材料からなる熱硬化性樹脂が用いられる。樹脂充填材５０はコンデンサ１００を固定する役割を有し、コンデンサ１００及びコア材１１の変形を樹脂充填材５０が吸収するように作用する。

コンデンサ１００は、ビアアレイタイプの積層セラミックコンデンサであり、その中央部に信号配線及びシールド構造を形成した点が特徴的である。すなわち、コンデンサ１００の中央部には、所定箇所を積層方向に貫通する２重構造の複数のスルーホール導体６０、６１が形成されている。各々のスルーホール導体６０の内部は閉塞体６２で埋められるとともに、各々のスルーホール導体６０、６１に挟まれた領域は閉塞体６３で埋められている。内周側のスルーホール導体６０（本発明の第１スルーホール導体）は、半導体チップ２００と外部基材（不図示）の間の信号配線として用いられ、外周側のスルーホール導体６１（本発明の第２スルーホール導体）は、信号配線を取り囲むシールド構造として用いられる。それぞれのスルーホール導体６０、６１は例えば銅メッキにより形成され、それぞれの閉塞体６２、６３は例えば低誘電率のエポキシ樹脂など、コンデンサ１００の材料の誘電率よりも低い誘電率を有する材料からなる。なお、コンデンサ１００の詳細な構造については後述する。

コア材１１には、所定箇所を積層方向に貫通する複数のスルーホール導体３０が形成されている。スルーホール導体３０の内部は、例えばエポキシ樹脂からなる閉塞体３１で埋められている。スルーホール導体３０は、各導体層２１、２２における任意の配線パターンを積層方向に接続導通する役割を有する。

第１配線積層部１２は、コア材１１の上面側に積層形成された樹脂絶縁層１４、１６と、樹脂絶縁層１４の上面に形成された導体層２３と、樹脂絶縁層１６の上面に形成された複数の端子パッド２５と、樹脂絶縁層１６の上面を覆うソルダーレジスト層１８とからなる構造を有する。樹脂絶縁層１４の所定位置には、各導体層２１、２３を積層方向に接続導通する複数のビア導体３２が設けられ、樹脂絶縁層１６の所定位置には、導体層２３と端子パッド２５を積層方向に接続導通する複数のビア導体３４が設けられている。ソルダーレジスト層１８は、複数箇所が開口されて複数の端子パッド２５が露出し、そこに複数の半田バンプ４０が形成されている。各々の半田バンプ４０は、配線基板１０に載置される半導体チップ２００の各パッド２０１に接続される。

第２配線積層部１３は、コア材１１の下面側に積層形成された樹脂絶縁層１５、１７と、樹脂絶縁層１５の下面に形成された導体層２４と、樹脂絶縁層１７の下面に形成された複数のＢＧＡ用パッド２６と、樹脂絶縁層１７の下面を覆うソルダーレジスト層１９とからなる構造を有する。樹脂絶縁層１５の所定位置には、各導体層２２、２４を積層方向に接続導通する複数のビア導体３３が設けられ、樹脂絶縁層１７の所定位置には、導体層２４とＢＧＡ用パッド２６を積層方向に接続導通する複数のビア導体３５が設けられている。ソルダーレジスト層１９は、複数箇所が開口されて複数のＢＧＡ用パッド２６が露出し、そこに複数の半田ボール４１が接続される。配線基板１０をＢＧＡパッケージとして用いる場合、複数の半田ボール４１を介して、外部基材と配線基板１０の各部との電気的接続が可能となる。

上述したように、本実施形態の配線基板１０の構造上の特徴は、内蔵されるコンデンサ１００を貫通するスルーホール導体６０を信号配線として用いる点である。本来、コンデンサ１００には、電源とグランドを内部電極層に供給するためのビア導体のみが積層方向の配線として形成されるが、本実施形態の構造によればコンデンサ１００自体には供給されない信号配線を配線基板１０の中央領域に配置することができる。そのため、半導体チップ２００のパッド２０１から半田ボール４１に至る信号経路は、スルーホール導体６０を含む最短の経路を構成することができる。また、コンデンサ１００に形成されるビア導体は誘電率が高いセラミックに囲まれるのに比べ、スルーホール導体６０の近傍の閉塞体６２、６３は、コンデンサ１００の材料（例えば、チタン酸バリウム）に比べて誘電率を低くすることができる。さらに、コンデンサ１００のビア導体には導電率が比較的低いニッケルが用いられるのに対し、スルーホール導体６０は、銅などの高い導電率の金属材料を用いることができる。従って、本実施形態の信号配線により高導電率かつ低誘電率の伝送路を構成できるので、信号の遅延を防止して良好な伝送性能を確保できるとともに、抵抗成分の増加による信号伝送エラーや発熱などの不具合を防止することができる。

また、コンデンサ１００には、信号配線となるスルーホール導体６０の周囲に、閉塞体６３を挟んでシールド構造となるスルーホール導体６１が形成されているので、信号配線への電磁的干渉を有効に抑制することができる。この場合、信号配線と外部との間の電磁的干渉を抑制する効果に加え、複数の信号配線の各々に対し個別にシールド構造が形成されるので、信号配線同士の電磁的干渉を抑制する効果がある。さらに、スルーホール導体６１をグランドに接続して信号配線のグランドを強化することも可能であり、これにより信号の遅延を一層抑えることができる。

なお、本実施形態では簡単のため、コンデンサ１００に４本の信号配線（２×２）を貫通させる場合を例にとって説明するが、信号配線の本数は適宜に変更できる。この場合、４本の信号配線を取り囲む４つのシールド構造を形成する場合に限らず、１つのシールド構造で４本の信号配線を取り囲む構造としてもよい。また、コンデンサ１００に、信号配線となるスルーホール導体６０及びその内部の閉塞体６２のみを形成し、シールド構造となるスルーホール導体６１及びその内部の閉塞体６３を設けない構造を採用することができる。

次に、図１のコンデンサ１００の構造について、図２及び図３を参照して説明する。それぞれ、図２にコンデンサ１００の断面図を示し、図３にコンデンサ１００の上面図を示している。本実施形態のコンデンサ１００は、上述したようにビアアレイタイプのコンデンサであり、セラミック焼結体１０１を用いて複数のセラミック誘電体層１０２を積層形成した構造を有する。セラミック焼結体１０１は、例えばチタン酸バリウム等の高誘電率セラミックからなる。各々のセラミック誘電体層１０２の間には、第１内部電極層１１０ａと第２内部電極層１１０ｂが交互に配置されている。第１内部電極層１１０ａは電源用の電極として機能し、第２内部電極層１１０ｂはグランド用の電極として機能し、両電極が絶縁体である各セラミック誘電体層１０２を挟んで対向配置されることで所定の容量が形成される。

図３に示すように、セラミック焼結体１０１の上面の周辺領域には、複数の第１端子電極１０７ａ及び複数の第２端子電極１０７ｂがアレイ状に配置されている。一方、セラミック焼結体の中央領域には、上述の４つのスルーホール導体６０の上端の位置に４つの端子電極１０７ｃが配置されるとともに、これらの各端子電極１０７ｃは閉塞体６２（図１）を挟んで４つのスルーホール導体６１により取り囲まれている。なお、セラミック焼結体１０１の下面には、図３と同様の配置で、複数の第１端子電極１０８ａと、複数の第２端子電極１０８ｂと、４つの端子電極１０８ｃが形成されている。

また、セラミック焼結体１０１には、全てのセラミック誘電体層１０２を貫通する多数のビアホールにニッケル等を埋め込んだ複数の第１ビア導体１０９ａ及び複数の第２ビア導体１０９ｂが形成されている。そして、各々の第１ビア導体１０９ａは、上方の第１端子電極１０７ａと下方の第１端子電極１０８ａとを積層方向に接続導通している。また、各々の第２ビア導体１０９ｂは、上方の第２端子電極１０７ｂと下方の第２端子電極１０８ｂとを積層方向に接続導通している。

図１及び図２において、半導体チップ２００における電源用のパッド２０１は、半田バンプ４０、端子パッド２５、ビア導体３４、導体層２３、ビア導体３２、第１端子電極１０７ａ、第１ビア導体１０９ａを経由して第１内部電極層１１０ａに接続されるとともに、さらに第１端子電極１０８ａ、ビア導体３３、導体層２４、ビア導体３５、ＢＧＡ用パッド２６を経由して、電源用の半田ボール４１に接続される。また、半導体チップ２００におけるグランド用のパッド２０１は、上記のような経路を経て、第２端子電極１０７ｂ、第２ビア導体１０９ｂ、第２内部電極層１１０ｂに接続され、最終的にグランド用の半田ボール４１に接続される。

本実施形態のコンデンサ１００において、スルーホール導体６０を用いて信号配線を構成することは、ビア導体を用いるよりも伝送性能の面で有利である。すなわち、一般に、エポキシ樹脂からなる閉塞体６２、６３の誘電率は、コンデンサ１００の材料であるチタン酸バリウム等と比べて十分に低いため、スルーホール導体６０を用いた信号配線は、コンデンサ１００のビア導体に比べて、伝送信号の遅延を抑制することができる。また、コンデンサ１００を同時焼成する場合の制約からビア導体はニッケル等の材料を用いて形成せざるを得ないが、スルーホール導体６０は、導電率の高い銅めっきを用いて形成できるので、信号配線の抵抗成分を小さくすることができる。

なお、コンデンサ１００に形成される第１ビア導体１０９ａ及び第２ビア導体１０９ｂのサイズと間隔は適宜に変更することができ、それに伴い第１端子電極１０７ａ、１０８ａ及び第２端子電極１０７ｂ、１０８ｂの配置も変化する。また、信号配線として用いられるスルーホール導体６０、６１の個数や位置も適宜に変更することができる。なお、コンデンサ１００におけるスルーホール導体６０、６１の位置は、必ずしも中央部に限られないが、信号配線の引き回しの自由度を高くする観点からコンデンサ１００の中央付近であることが好ましい。

また、コンデンサ１００において、シールド構造となるスルーホール導体６１は、正極又は負極と同電位に保つことが望ましい。例えば、図３において、スルーホール導体６１と近傍のグランド用の第２端子電極１０７ｂとの間を接続する配線パターンを設ければよい。これにより、信号配線に対するシールドの効果が向上する。なお、スルーホール導体６１を他の配線には接続せずにフローティング状態に保ってもよい。

次に、本実施形態の配線基板１０の製造方法について、図４〜図９を参照して説明する。まず、図４に示すように、収容穴部１１ａを有するコア材１１を作製して準備する。コア材１１の作製に際しては、例えば、一辺が４００ｍｍ程度の正方形の平面形状と厚さ０．８ｍｍ程度の基材の両面に銅箔が貼付された銅張積層板を用意する。そして銅張積層板にルータを用いて穴あけ加工を施し、収容穴部１１ａとなる貫通孔を所定位置にあらかじめ形成しておく。

一方、配線基板１０に内蔵するコンデンサ１００を作製して準備する。コンデンサ１００の作製に際しては、セラミックのグリーンシートにニッケルペーストをスクリーン印刷し、第１内部電極層１１０ａとなる塗布膜及び第２内部電極層１１０ｂとなる塗布膜をそれぞれ形成する。そして、第１内部電極層１１０ａとなる塗布膜が形成されたグリーンシートと第２内部電極層１１０ｂとなる塗布膜が形成されたグリーンシートとを交互に積層し、積層方向に押圧力を付与して各グリーンシートを一体化し、積層体を形成する。続いて、レーザー加工機を用いて積層体に複数のビアホールを貫通形成し、ニッケルペーストを各ビアホールに充填して第１ビア導体１０９ａとなる充填体及び第２ビア導体１０９ｂとなる充填体を形成する。そして、積層体の上面にペーストを印刷し、第１端子電極１０７ａ及び第２端子電極１０７ｂのメタライズ層を形成する。同様に、積層体の下面にペーストを印刷し、第１端子電極１０８ａ及び第２端子電極１０８ｂのメタライズ層を形成する。

次いで、ドリル機を用いた孔あけ加工により、シールド構造となるスルーホール導体６１の形成位置に貫通孔（例えば、直径０．６ｍｍ）を形成する。なお、ドリル機の代わりに、レーザー加工機やパンチング機を用いて貫通孔を形成してもよい。積層体を乾燥させた後に脱脂し、積層体を所定温度で所定時間焼成すると、チタン酸バリウム及びペースト中のニッケルが同時焼結してセラミック焼結体１０１が得られる。その後、貫通孔に対して無電解銅めっき及び電解銅めっきを施すことによりスルーホール導体６１を形成する。また、貫通孔形成後に、ニッケル等のペーストのスルーホール印刷を行い、焼成することによりスルーホール導体６１を形成してもよい。さらに、スルーホール導体６１の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体６３を形成する。そして、セラミック焼結体１０１の第１端子電極１０７ａ、１０８ａ、第２端子電極１０７ｂ、１０８ｂのそれぞれに対し、例えば、厚さ１０μｍ程度の電解銅めっきを施して銅めっき層を形成し、コンデンサ１００が完成する。

次に図５に示すように、収容穴部１１ａの底部に、剥離可能な粘着テープ７０を密着配置する。この粘着テープ７０は支持台７１により支持される。そして、マウント装置を用いて、収容穴部１１ａ内にコンデンサ１００を収容し、粘着テープ７０にコンデンサ１００を貼り付けて仮固定する。なお、図５においては、図１のコア材１１及びコンデンサ１００の各上面を下方に向けた状態を示している（図６も同様）。

続いて図６に示すように、ディスペンサ装置を用いて、収容穴部１１ａとコンデンサ１００の側面との間隙部に樹脂充填材５０を充填する。樹脂充填材５０は熱硬化性樹脂からなるので加熱処理により硬化する。コンデンサ１００は、硬化した樹脂充填材５０により収容穴部１１ａの内部で固定され、コア材１１と一体化される。このとき、コア材１１の導体層２１と、コンデンサ１００の第１端子電極１０７ａ、第２端子電極１０７ｂが粘着テープ７０と接するので、積層方向で位置が揃ったフラットな面に形成される。なお、樹脂充填材５０を充填する方法はディスペンサ装置に限られず、例えば、フィルム状絶縁樹脂材料を押圧して充填する方法を用いてもよい。

次いで、コンデンサ１００の固定後に粘着テープ７０を剥離する。その後、コア材１１の上面とコンデンサ１００の上面に対し酸性脱脂で溶剤洗浄を施してから研磨することにより、剥離した粘着テープ７０の残存する粘着剤を除去する。続いて、第１端子電極１０７ａ、第２端子電極１０７ｂの上部の銅めっき層の表面を粗化するとともに、コア材１１の上部の導体層２１の表面を粗化する。粗化の終了後には、コア材１１及びコンデンサ１００を洗浄する。

その後、図７に示すように、ドリル機を用いた孔あけ加工により、コア材１１のスルーホール導体３０の形成位置に貫通孔を形成するとともに、コンデンサ１００の閉塞体６３の中央付近におけるスルーホール導体６０の形成位置に貫通孔（例えば、直径０．３ｍｍ）を形成する。スルーホール導体３０、６０となるそれぞれの貫通孔に対し、無電解銅めっき及び電解銅めっきを施すことによりスルーホール導体３０、６０を形成する。また、スルーホール導体３０、６０のそれぞれの空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体３１、６２を形成する。

さらに、コンデンサ１００と一体化されたコア材１１の両面の銅箔にエッチングを行い、例えばサブトラクティブ法を用いて、上下の導体層２１、２２、端子電極１０７ｃ、１０８ｃを形成する。具体的には、無電解銅めっきを施し、その部分を共通電極として電解銅めっきを施した後、ドライフィルムをラミネートして露光及び現像を行うことにより、所定パターンのドライフィルムを形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層、銅箔をエッチングでそれぞれ除去した後、ドライフィルムを剥離する。

次に、コア材１１及びコンデンサ１００の上下の各面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層する。そして、真空下にて加圧加熱することにより絶縁樹脂材料を硬化させ、図８に示すように、上面側の樹脂絶縁層１４と下面側の樹脂絶縁層１５とを形成する。続いて、図９に示すように、樹脂絶縁層１４には複数のビア導体３２を形成するとともに、樹脂絶縁層１５には複数のビア導体３３を形成する。このとき、レーザー加工により樹脂絶縁層１４、１５に複数のビアホールを形成し、その中のスミアを除去するデスミア処理を施した後、各ビアホール内にビア導体３２、３３を形成する。なお、図７〜図９においては、コア材１１及びコンデンサ１００の各上面を上方に向けた状態を示している。

その後、図１に示すように、樹脂絶縁層１４、１５の表面にパターニングを施し、導体層２３、２４をそれぞれ形成する。次いで、樹脂絶縁層１４の上面と樹脂絶縁層１５の下面に、それぞれ上述のフィルム状絶縁樹脂材料を積層し、真空下にて加圧加熱することにより絶縁樹脂材料を硬化させ、樹脂絶縁層１６、１７を形成する。そして、樹脂絶縁層１６、１７には、上述のビア導体３２、３３と同様の手法で、複数のビア導体３４、３５を形成する。続いて、樹脂絶縁層１６の上部に複数の端子パッド２５を形成し、樹脂絶縁層１７の下部に複数のＢＧＡ用パッド２６を形成する。次に、樹脂絶縁層１６の上面と樹脂絶縁層１７の下面に、それぞれ感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層１８、１９を形成する。その後、ソルダーレジスト層１８に開口部をパターニングし、複数の端子パッド２５に接続される複数の半田バンプ４０を形成する。また、ソルダーレジスト層１９に開口部をパターニングし、複数のＢＧＡ用パッド２６に接続される複数の半田ボール４１を形成する。以上の手順により本実施形態の配線基板１０が完成する。

なお、図４〜図９に基づく配線基板１０の製造方法は一例であって、異なる手順に従って配線基板１０を製造可能である。例えば、上述の例では、配線基板１０の収容穴部１１ａに収容する前のコンデンサ１００には、予めシールド構造となるスルーホール導体６１及び閉塞体６３のみが形成されているが、信号配線となるスルーホール導体６０及び閉塞体６２を併せて予め形成してもよい。また例えば、信号配線の周囲にシールド構造が不要である場合は、スルーホール導体６０及び閉塞体６２のみが予め形成されたコンデンサ１００を用いてもよい。

以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。図１０は、本実施形態の変形例として、図１のスルーホール導体３０、６０及び閉塞体３１、６２の形成方法を変更した場合の配線基板１０の概略の断面構造を示している。図１０に示す配線基板１０は、図１のスルーホール導体３０、６０及び閉塞体３１、６２と比べると、積層方向に延伸されて上下の樹脂絶縁層１４、１５を貫くスルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６２ａを形成した点で相違する。よって、配線基板１０の製造時には、コア材１１の上下に樹脂絶縁層１４、１５を形成した後に、スルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６２ａを形成する必要がある。なお、図１０の配線基板１０において、スルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６２ａ以外の構造は図１と同様である。

１０…配線基板
１１…コア材
１１ａ…収容穴部
１２…第１配線積層部
１３…第２配線積層部
１４、１５、１６、１７…樹脂絶縁層
１８、１９…ソルダーレジスト層
２１、２２、２３、２４…導体層
２５…端子パッド
２６…ＢＧＡ用パッド
３０、３０ａ、６０、６０ａ、６１…スルーホール導体
３１、３１ａ、６２、６２ａ、６３…閉塞体
３２、３３、３４、３５…ビア導体
４０…半田バンプ
４１…半田ボール
５０…樹脂充填材
１００…コンデンサ
２００…半導体チップ
２０１…パッド

Claims (4)

1. 搭載部品を載置し、当該搭載部品と外部基材との間を電気的に接続する配線基板であって、
   上面及び下面を貫通する収容穴部が開口されたコア材と、
   前記収容穴部に収容され、上面及び下面を貫通する一又は複数の第１スルーホール導体と、前記第１スルーホール導体の側面を取り囲むように形成された第２スルーホール導体とを有する内蔵部品と、
   前記コア材の上面側に絶縁層及び導体層を交互に積層形成した第１配線積層部と、
   前記コア材の下面側に絶縁層及び導体層を交互に積層形成した第２配線積層部と、
   を備え、
   前記内蔵部品は、セラミック誘電体層と内部電極層とを交互に積層し、前記内部電極層に接続された複数のビア導体をアレイ状に配置したセラミックコンデンサであり、
   前記第１スルーホール導体は、前記第１配線積層部を介して前記搭載部品に接続される信号配線として用いられ、
   前記第２スルーホール導体は、前記信号配線をシールドするために、前記内部電極層の正極又は負極と同じ電位に接続され、
   前記第１スルーホール導体の内側の領域には前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料が充填され、
   前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域には前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料が充填され、
   前記第１スルーホール導体及び前記第２スルーホール導体は、前記搭載部品の中央部の直下にのみ位置する、
   ことを特徴とする配線基板。
2. 前記第１スルーホール導体は、前記内蔵部品の内部導体の導電率よりも高い導電率を有する金属を用いて形成されていることを特徴とする請求項１に記載の配線基板。
3. セラミック誘電体層と内部電極層とを交互に積層し、前記内部電極層に接続された複数のビア導体をアレイ状に配置した積層セラミックコンデンサであって、
   前記複数のビア導体が配置されていない領域の上面及び下面を貫通し、前記内部電極層及び前記ビア導体の導電率よりも高い導電率を有する金属を用いて形成された一又は複数の第１スルーホール導体と、
   前記第１スルーホール導体の側面を取り囲むように形成され、前記内部電極層の正極又は負極と同じ電位に接続された第２スルーホール導体と、
   を備え、
   前記第１スルーホール導体の内側の領域には前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料が充填され、
   前記第１スルーホール導体と前記第２スルーホール導体とに挟まれた領域には前記セラミック誘電体層の誘電率よりも低い誘電率を有する材料が充填されている、
   ことを特徴とする積層セラミックコンデンサ。
4. 前記第１スルーホール導体及び前記第２スルーホール導体は、銅めっきにより形成されていることを特徴とする請求項３に記載の積層セラミックコンデンサ。

Images