JP5249132B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5249132B2
JP5249132B2 JP2009134005A JP2009134005A JP5249132B2 JP 5249132 B2 JP5249132 B2 JP 5249132B2 JP 2009134005 A JP2009134005 A JP 2009134005A JP 2009134005 A JP2009134005 A JP 2009134005A JP 5249132 B2 JP5249132 B2 JP 5249132B2
Authority
JP
Japan
Prior art keywords
core substrate
pad
wiring
linear conductors
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009134005A
Other languages
English (en)
Other versions
JP2010283056A5 (ja
JP2010283056A (ja
Inventor
道夫 堀内
安衛 徳武
勇一 松田
昌夫 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009134005A priority Critical patent/JP5249132B2/ja
Priority to US12/792,334 priority patent/US8362369B2/en
Publication of JP2010283056A publication Critical patent/JP2010283056A/ja
Publication of JP2010283056A5 publication Critical patent/JP2010283056A5/ja
Application granted granted Critical
Publication of JP5249132B2 publication Critical patent/JP5249132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、半導体素子（チップ）等の電子部品を実装するのに用いられる配線基板に関し、特に、ベース基材として用いられるコア基板を有し、このコア基板の両面に配線層が積層された構造を有する配線基板に関する。
かかる配線基板は、半導体素子（チップ）等を実装する役割を果たすという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
ＢＧＡ(Ball Grid Array) やＬＧＡ(Land Grid Array) 、ＰＧＡ(Pin Grid Array)等の半導体パッケージを製造する場合、一般的には、当該パッケージのベース基材として供されるコア層（コア基板）を用意し、その両面もしくは片面に、例えばビルドアップ法により、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた導体パターン（配線層）の形成を順次繰り返して多層配線構造とし、最終的に最表面を保護膜で被覆し、その保護膜の所要の箇所を開口して導体パターンの一部（パッド）を露出させている。さらに、ＢＧＡやＰＧＡの場合、その露出しているパッドに外部接続端子としてのボールやピンを接合している。
このような半導体パッケージは、一方の面に半導体素子等のチップ部品が搭載され、他方の面に設けられた外部接続端子を介してマザーボード等の実装用基板に実装されるようになっている。つまり、半導体パッケージを介してチップ部品と実装用基板とが電気的に接続されるようになっている。このため、パッケージのベース基材として用いられるコア基板には、その両面間を電気的に導通させるための手段としてスルーホールが形成され、このスルーホールに導電性材料が充填されている。そして、このスルーホールに充填された導体の両端（コア基板の面上）には、コア基板の両側の各配線層との層間接続を行い易くするための接続用パッド（「受けパッド」とも呼ばれる）が設けられている。
従来の方法では、パッケージの種類や搭載されるチップ部品の機能等に応じて所定のサイズ及び厚さのベース基材（例えば、プラスチックパッケージであれば両面銅張積層板、セラミックパッケージであればアルミナや窒化アルミニウム等の粉末を有機樹脂で結合したグリーンシート）を用意し、このベース基材の所要の箇所に、機械ドリル等による穴明け加工によりスルーホール（現状の技術では、直径が３００μｍ程度）を形成した後、セラミックパッケージであればその表面にメタライジング加工を施し、さらにその表面に、プラスチックパッケージであれば電解めっき等により、セラミックパッケージであれば導電性ペーストを用いたスクリーン印刷法等により、スルーホールを充填するようにして導体パターン（上記の受けパッドを含む）を形成している。
つまり、要求されるパッケージ毎に１枚ずつ特定のコア基板を用意し、そのコア基板に対して穴明け加工（スルーホールの形成）、メタライジング加工（金属層の形成）、穴埋め処理（スルーホール内への導体の充填）等を行う必要があった。
かかる従来技術に関連する技術の一例は、下記の特許文献１に記載されている。この文献に開示された配線基板の構造では、コア基板に貫通フィルドビアが３００μｍ以下の同径でかつ２ｍｍ以下の等ピッチでマトリクス状に形成され、該コア基板の表面に、絶縁層を介して平面配線パターンが形成され、該配線パターンの各パッド部が絶縁層を貫通する連絡ビアを介してフィルドビアの対応する各ビアと１対１で電気的に接続されている。
また、これに関連する他の技術として、下記の特許文献２に記載されているように、貫通孔が多数形成されている多孔質金属酸化膜からなる基板をベース基材として用いた配線基板がある。この基板に設けられた各貫通孔には、基板の電極が配置される位置に形成されている貫通孔についてはその内部に導電材料が埋め込まれ、他の貫通孔についてはその内部に絶縁材料が埋め込まれている。
特開平１０−３０８５６５号公報 特開２００４−２７３４８０号公報
上述したように従来の配線基板（パッケージ）においては、コア基板の両側の各配線層間を電気的に接続するための手段として、コア基板にスルーホールを形成し、さらにこのスルーホール（充填導体）の両面に受けパッドを形成する必要があった。そして、このスルーホール（受けパッドを含む）を形成するにあたり、当該パッケージの種類や搭載されるチップ部品の機能等に応じて、１枚ずつ特定のコア基板を用意し、そのコア基板に対して穴明け、メタライジング、穴埋め等の加工を行わなければならなかった。
このため、当該パッケージに適したコア基板を製造するのに長時間を要し、目的とするコア基板を効率良く製造することができず、また、コア基板の製造に要する時間が長期化するため、コストが高くなるといった課題があった。
一方、コア基板に対するスルーホールの加工精度やアライメント精度、配線層の積層精度などに依存して、受けパッドの径を大きくする必要があった。このため、配線設計の自由度が阻害され、配線密度が制約されるといった課題もあった。特に、電子機器の更なる小型化等の要求に伴い、現状の技術ではスルーホールの直径及び配設ピッチも限界にきているため、配線基板全体の配線密度はより一層制約されることになる。
本発明は、かかる従来技術における課題に鑑み創作されたもので、コア基板の共通化を図り、コストの低減化を図るとともに、配線密度を高め、配線設計の自由度を向上させることができる配線基板を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の基本形態によれば、絶縁性基材にその厚さ方向に貫通する多数の線状導体が密に設けられた構造を有するコア基板を備え、該コア基板の両面に、複数の線状導体を共有する形でその両端に電気的に接続された配線層の一部からなるパッドが対向配置され、該パッドを介して前記コア基板の一方の面側と他方の面側との配線接続が形成されていることを特徴とする配線基板が提供される。
本発明に係る配線基板の構成によれば、コア基板の両面に、絶縁性基材の厚さ方向に貫通形成された複数の線状導体を共有する形でパッド（配線層の一部）が対向配置されているので、コア基板の一方の面側の配線と他方の面側の配線とは、この対向配置されたパッドを介して電気的に接続することができる。
つまり、従来のように配線基板の種類や搭載されるチップ部品の機能等に応じて１枚ずつ特定のコア基板を用意しなくても、コア基板の両面に配置される各パッドのサイズや位置を適宜変更するだけで、当該パッド及びこれにつながる複数の線状導体を介してコア基板の両面間を容易に接続することができる。
このように本発明によれば、コア基板を共通化できるので、低コスト化を図ることができる。また、従来技術で行われていたような、コア基板に対するアライメント精度等に依存して受けパッドの径を大きくする必要がないため、配線設計の自由度を高めることができ、同時に配線密度の向上も図ることができる。
本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。 図１の配線基板における要部の構成（コア基板における線状導体とこれに接続されるパッドとの相対関係）を模式的に示す拡大斜視図である。 図１の配線基板の製造工程の一例を示す断面図である。 図３の製造工程に続く工程を示す断面図である。 図４の製造工程に続く工程を示す断面図である。 図１の配線基板に半導体素子（チップ）を実装した状態（半導体装置）を示す断面図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図１は、本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を断面図の形態で示したものである。本実施形態の配線基板（パッケージ）３０は、後述するように一方の面に半導体素子（シリコンチップ）を実装し、他方の面に設けられた外部接続端子を介してマザーボード等の実装用基板に実装されて用いられることを意図している。
本実施形態に係る配線基板３０は、図示のようにそのベース基材として用いられるコア基板１０と、このコア基板１０の両面にそれぞれ所要の層数分積層されたビルドアップ層２０とを備えている。各ビルドアップ層２０は、コア基板１０上に形成された絶縁層２１と、この絶縁層２１の所要の箇所に形成されたビアホールを充填して絶縁層２１上に所要の形状にパターニングされた導体層（１層目の配線層）２２と、この配線層２２上に形成された絶縁層２３と、この絶縁層２３の所要の箇所に形成されたビアホールを充填して絶縁層２３上に所要の形状にパターニングされた導体層（２層目の配線層）２４とを備えており、さらに、当該配線層２４の所要の箇所に画定されたパッドの部分を露出させてその表面を覆うように形成された保護膜としての絶縁層（ソルダレジスト層）２５とを備えている。配線層２２，２４の材料としては、典型的に銅（Ｃｕ）が用いられ、絶縁層２１，２３，２５の材料としては、エポキシ系樹脂等に代表される樹脂が用いられる。
ベース基材として用いられるコア基板１０は、本発明を特徴付ける部材であり、所要の厚さを有した絶縁性基材１１に、その厚さ方向に貫通する微小径の線状導体１２が所定の間隔で高密度に設けられた構造を有している。つまり、線状導体１２は、その両端が絶縁性基材１１の両面に露出するように形成されている。
この絶縁性基材１１には、後述するようにコア基板１０の一部がキャパシタとして利用されることから、可能な限り誘電率の高い材料を使用するのが望ましい。例えば、アルミナ（酸化アルミニウム）等の無機誘電体を好適に使用することができる。また、アルミナ等の無機材料を使用することで、コア基板１０全体としての熱膨張係数（ＣＴＥ）、ひいてはパッケージ３０全体としてのＣＴＥを、本パッケージ３０に実装される半導体（シリコン）チップのＣＴＥに近づけることができる。ちなみに、チップを構成するシリコンのＣＴＥは３ｐｐｍ／℃程度であるのに対し、絶縁性基材１１を構成するアルミナのＣＴＥは６〜７ｐｐｍ／℃程度である。
さらに、このコア基板１０の両面には、それぞれ所要の箇所に、配線層２２の一部から構成される（つまり、配線層２２を形成したときに同時に形成される）パッドが配置されている。図２は、そのパッドの配置形態（コア基板１０における線状導体１２とこれに接続されるパッドとの相対関係）を模式的に示している。
すなわち、コア基板１０の両面に形成されるパッドには、図２（ａ）に示すように複数の線状導体１２を一群として各群毎に当該線状導体１２を共有する形でその両端に対向配置（接続）された１対のパッドＰ１，Ｐ２と、図２（ｂ）に示すように複数の線状導体１２を一群として各群毎に当該線状導体１２の一端側にのみ接続されたパッドＰ３，Ｐ４とが含まれている。図２（ａ）に示す配置形態では、対向配置されたパッドＰ１，Ｐ２は、当該複数の線状導体１２を介して電気的に接続されている。これに対し、図２（ｂ）に示す配置形態では、一方の面に形成されたパッドＰ３（Ｐ４）及びこれに接続された複数の線状導体１２と、他方の面に形成されたパッドＰ４（Ｐ３）及びこれに接続された複数の線状導体１２とは、電気的には接続されておらず、誘電体（絶縁性基材１１）のみを介して容量結合されている。
このようにコア基板１０に設けられた多数の線状導体１２は、図２に例示したように複数の線状導体１２を一群として各群毎にいずれかのパッドＰ１，Ｐ２，Ｐ３，Ｐ４に電気的に接続されているが、図示のように、いずれのパッドＰ１〜Ｐ４にも接続されていない孤立した線状導体１２も含まれている。
この線状導体１２は、後述するように絶縁性基材１１に形成された貫通孔に金属材料を充填することによって形成される。そして、この線状導体１２の役割は、本実施形態では大きく分けて２つある。その一つは、図２（ａ）に例示したように、線状導体１２の一端側（対向配置されたパッドＰ１，Ｐ２の一方の側のパッド）で信号を受けて他端側（他方の側のパッド）に確実に伝えることである。つまり、コア基板１０を介して一方の面側の配線層２２，２４と他方の面側の配線層２２，２４とを電気的に接続するための役割を果たす。これは、従来のコア基板に設けられたスルーホール（に充填された導体）の役割に相当する。
もう一つの役割は、図２（ｂ）に例示したように、（ａ）とは異なり、直接的に接続されていないパッドＰ３，Ｐ４の一方を電源ラインに、他方をグランドラインにそれぞれ接続することにより、両者間のキャパシタとして機能させ、電源ラインを通じてひき起こされる回路から回路への不都合な信号結合（ノイズ）を防止することにある。また、この容量成分には、瞬時電流を供給する役割もある。
このようにコア基板１０に設けた線状導体１２は重要な役割を果たす必要があるため、設計の際にその信号の接続部分として絶縁性基材１１上の任意の領域を選択したときに、その選択したいずれの領域においても平均的に多数の線状導体１２が含まれていることが望ましい。従って、可能な限り絶縁性基材１１における金属充填密度を高くする必要があり、このため、上述したように微小径の線状導体１２を高密度に配置している。
本実施形態では、コア基板１０に設けられる線状導体１２は、隣り合う線状導体１２間の距離（Ｄ）が線状導体１２の直径（ｄ）よりも小さくなるように（Ｄ＜ｄ）、配置されている。さらに好適には、線状導体１２の直径（ｄ）が３０ｎｍ〜２μｍ程度となるように選定している。各線状導体１２の配置形態については、Ｄ＜ｄを満たしていれば、特に限定されない。例えば、ヘキサゴナル状に配置されていてもよいし、グリッド状に配置されていてもよい。また、コア基板１０の両面に形成される各パッドＰ１，Ｐ２，Ｐ３，Ｐ４は、上述したように複数の線状導体１２を一群として各群毎に配置されているが、例えば、パッドの直径を９０〜１００μｍ程度に選定すると、当該パッドには数千本の線状導体１２が接続されることになる。
このように構成されたコア基板１０の両面には、それぞれ各パッドＰ１，Ｐ３間の領域及び各パッドＰ２，Ｐ４の間の領域を被覆するように絶縁層２１が形成されている。正確には、後述するようにコア基板１０の両面に絶縁層２１が形成された後、その絶縁層２１の所要の箇所（パッドを形成すべき位置）に形成されたビアホールに導電性材料を充填することで、当該パッドが形成される。そして、その導電性材料の充填の際に１層目の配線層２２も同時に形成される。つまり、各パッドＰ１〜Ｐ４は、対応する配線層２２と一体的に形成されている。さらに、各配線層２２上に、それぞれ絶縁層２３、２層目の配線層２４、最外層の絶縁層（ソルダレジスト層）２５が順次形成されている。
以下、本実施形態に係る配線基板（パッケージ）３０を製造する方法について、その製造工程の一例を示す図３〜図５を参照しながら説明する。
先ず最初の工程では（図３（ａ）参照）、絶縁性基材１１として、アルミナ（酸化アルミニウム）のグリーンシート（厚さは７０〜１００μｍ程度で、大きさは１０×１０ｍｍ程度を用意し、このシート全体に亘りその厚さ方向に、パンチャ等により多数の貫通孔ＴＨを形成する。すなわち、この貫通孔ＴＨには線状導体１２が充填されるので、上述した所定の関係：Ｄ（線状導体１２間の距離）＜ｄ（線状導体１２の直径）を満たすように貫通孔ＴＨを高密度に形成する。
本実施形態では、上述したように可能な限り絶縁性基材１１における金属充填密度を高くすることを意図している。このため、線状導体１２の直径（ｄ）は可能な限り小さい方が望ましい（好適には、３０ｎｍ〜２μｍ程度）。このような微小径の孔（貫通孔ＴＨ）は、陽極酸化法を用いて形成することができる。
例えば、アルミニウム（Ａｌ）基板の一方の面を絶縁被膜したものを用意し、このＡｌ基板の表面を洗浄後、電解液（好適には硫酸水溶液）中に浸漬し、このＡｌ基板を陽極とし、これに対向配置される白金（Ｐｄ）電極を陰極として通電（パルス電圧を印加）することで、Ａｌ基板の表面に多孔質金属酸化膜（微小径の孔が規則正しく形成された酸化アルミニウムの膜）を形成することができる。この後、陽極酸化とは逆電位の電圧を各電極に印加（Ａｌ基板を陰極とし、Ｐｄ電極を陽極として通電）することで、多孔質金属酸化膜をＡｌ基板から分離する。これによって、所望の微小径（３０ｎｍ〜２μｍ程度）の貫通孔ＴＨが高密度に形成された絶縁性基材（アルミナ）１１が得られる。
なお、絶縁性基材１１の材料としては、アルミナ（酸化アルミニウム）以外に、酸化チタニウム、窒化アルミニウム、ムライト、ガラスセラミックス（ガラスとセラミックスの複合材料）等の無機材料を使用することができる。また、ペロブスカイト型構造の金属酸化物、例えば、ＢＴＯ（チタン酸バリウム）、ＳＴＯ（チタン酸ストロンチウム）、ＢＳＴ（チタン酸バリウムストロンチウム）、ＰＺＴ（チタンジルコン酸鉛）等の無機材料を使用することも可能である。
本実施形態では、コア基板１０の一部をキャパシタとして機能させることを意図しているので、かかる無機材料は比較的高い誘電率を有している点で、絶縁性基材１１の材料としては好適である。例えば、ムライトを使用した場合、誘電率の点ではアルミナよりも若干劣る（アルミナの誘電率が８〜１０程度であるのに対し、ムライトの誘電率は６．５である）が、信号伝播の高速化という点で有利であり、高速のスイッチング動作が要求されるチップ部品を搭載するパッケージのコア基板として使用する場合に特に有用である。
次の工程では（図３（ｂ）参照）、絶縁性基材１１に形成された貫通孔ＴＨに金属材料を充填して線状導体１２を形成する。例えば、銀（Ａｇ）や銅（Ｃｕ）等の導電性ペーストを用いたスクリーン印刷法やインクジェット法等により、貫通孔ＴＨを当該金属材料で充填する。
さらに、必要に応じて機械研磨、化学機械研磨（ＣＭＰ）等により両面を研磨して平坦化し、線状導体１２の両端を絶縁性基材１１の両面に露出させる。これによって、図示のように絶縁性基材１１にその厚さ方向に貫通する微小径の線状導体１２が高密度に設けられた構造体、すなわち、コア基板１０が作製されたことになる。
次の工程では（図３（ｃ）参照）、そのコア基板１０の両面に、それぞれ絶縁層２１Ａを形成する。この絶縁層２１Ａの材料としては、ビルドアップ多層配線板において一般に用いられているエポキシ系樹脂やポリイミド系樹脂等が用いられる。樹脂のタイプとしては、熱硬化性樹脂、感光性樹脂のいずれも使用可能であるが、本実施形態では熱硬化性のエポキシ系樹脂を使用している。また、樹脂の形態としては、液状のものに限らず、フィルム状に成形されたものも使用可能である。つまり、コア基板１０上に熱硬化性のエポキシ系樹脂をコーティングし、又は熱硬化性のエポキシ系樹脂フィルムをラミネートし、熱硬化させて、所要の絶縁層２１Ａを形成している。
次の工程では（図３（ｄ）参照）、コア基板１０の両面に形成された各絶縁層２１Ａに対し、炭酸ガスレーザ、エキシマレーザ等により、それぞれ所要の箇所を開口して、コア基板１０に達するビアホールＶＨ１，ＶＨ２を形成する（絶縁層２１の形成）。各ビアホールＶＨ１，ＶＨ２は、コア基板１０の両面に形成すべき各パッドＰ１，Ｐ３，Ｐ２，Ｐ４の形状に従って形成される。
次の工程では（図３（ｅ）参照）、コア基板１０の両面の各絶縁層２１上に、それぞれ絶縁層２１に形成されたビアホールＶＨ１，ＶＨ２を充填するようにして導体層２２Ａを形成する。例えば、以下のようにして形成することができる。
先ず、コア基板１０の両面（絶縁層２１上）に、スパッタリングや無電解めっき等により、シード層を形成する。例えば、両面にスパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し、更にその上にスパッタリングにより銅（Ｃｕ）の導体層を０．５μｍ程度の厚さに形成して、２層構造（Ｔｉ／Ｃｕ）のシード層を形成する。このシード層の下層のＴｉ層は、その下層の絶縁層２１及び絶縁性基材１１と上層のＣｕ層との密着性を高めるための金属層である。Ｔｉの代わりに、クロム（Ｃｒ）を用いてもよい。次に、各シード層上に、それぞれ当該シード層を給電層として利用した電解Ｃｕめっきにより、所要の厚さの導体（Ｃｕ）層２２Ａを形成する。
このようにして形成された導体層２２Ａを構成する部分のうち、各ビアホールＶＨ１，ＶＨ２に充填された導体部分は、それぞれパッドＰ１，Ｐ３，Ｐ２，Ｐ４を構成する。
次の工程では（図４（ａ）参照）、コア基板１０の両面（絶縁層２１上）に形成された各導体層２２Ａ（図３（ｅ））に対し、それぞれ所要の形状にパターニングして、１層目の配線層２２を形成する。例えば、以下のようにして形成することができる。
先ず、コア基板１０の両面（絶縁層２１上）に、パターニング材料を使用してエッチング用レジストを形成し、それぞれ所要の箇所を開口する（開口部を備えたレジスト層の形成）。各開口部は、形成すべき配線層２２のパターン形状に従って当該パターン部分のみが残存するようにパターニングされる。パターニング材料としては、感光性のドライフィルム（レジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のフィルム）、又は液状のフォトレジスト（例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
例えば、ドライフィルムを使用する場合、各導体層２２Ａの表面を洗浄した後、その表面にドライフィルム（セパレータシートを剥離したもの）を熱圧着によりラミネートし、このドライフィルムに対し、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらにカバーシートを剥離した後、所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いて当該部分をエッチングし、所要のレジスト層（図示せず）を形成する。同様に液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層（図示せず）を形成することができる。
次に、このレジスト層をマスクにして、露出している導体層（Ｃｕ）２２Ａの部分を除去し、さらに、その除去後に露出しているシード層（Ｔｉ／Ｃｕ）の部分を除去する。例えば、Ｃｕに対してのみ可溶性の薬液を用いたウエットエッチングを施し、次に、Ｔｉに対してのみ可溶性の薬液を用いたウエットエッチングを施す。
この後、エッチング用レジストとして用いたレジスト層を除去する。エッチング用レジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去することができ、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。そして、所定の表面洗浄を行う。
これによって、図示のようにコア基板１０の両面に複数の線状導体１２を共有する形で対向配置（接続）されたパッドＰ１，Ｐ２が露出するとともに、複数の線状導体１２を一群としてその一端側にのみ接続されたパッドＰ３，Ｐ４がそれぞれ対応する配線層２２と一体的に形成されてなる構造体が作製されたことになる。
次の工程では（図４（ｂ）参照）、図３（ｃ）の工程で行った処理と同様にして、各面側の配線層２２及び露出している絶縁層２１（露出しているパッドＰ１，Ｐ２を含む）上に、熱硬化性のエポキシ系樹脂をコーティングし、又は熱硬化性のエポキシ系樹脂フィルムをラミネートし、熱硬化させて、所要の絶縁層２３Ａを形成する。
次の工程では（図４（ｃ）参照）、図３（ｄ）の工程で行った処理と同様にして、各絶縁層２３Ａに対し、炭酸ガスレーザ、エキシマレーザ等により、それぞれ所要の箇所を開口して、ビアホールＶＨ３，ＶＨ４を形成する（絶縁層２３の形成）。各ビアホールＶＨ３，ＶＨ４は、コア基板１０の両面に対向配置された各パッドＰ１，Ｐ２、及び各配線層２２に画定される各パッド（図示せず）の形状に従って形成される。
次の工程では（図５（ａ）参照）、図３（ｅ）の工程で行った処理と同様にして、各面側の各絶縁層２３上に、それぞれ絶縁層２３に形成されたビアホールＶＨ３，ＶＨ４（図４（ｃ））を充填するようにして導体（Ｃｕ）層２４Ａを形成する。
次の工程では（図５（ｂ）参照）、図４（ａ）の工程で行った処理と同様にして、各面側の各導体層２４Ａに対し、それぞれ所要の形状にパターニングして、２層目の配線層２４を形成する。
最後の工程では（図５（ｃ）参照）、各面側の配線層２４及び露出している絶縁層２３上に、各配線層２４の所要の箇所にそれぞれ画定されたパッドの部分を露出させてその表面を覆うようにソルダレジスト層２５を形成する。例えば、感光性のエポキシ系樹脂（ソルダレジスト）をその表面に塗布し、各樹脂層をそれぞれ所要の形状（当該パッドの部分を露出させた形状）にパターニングすることで、ソルダレジスト層２５を形成することができる。
各ソルダレジスト層２５の開口部からそれぞれ露出する各パッド（配線層２４の一部）には、本パッケージ３０に実装されるチップの電極端子、本パッケージ３０をマザーボード等に実装する際に使用される外部接続端子（はんだボールや金属ピン等）が接合されるので、当該パッド（Ｃｕ）上にＮｉめっき及びＡｕめっきをこの順に施しておくのが望ましい。ここで、Ｎｉ層は、Ｃｕ層とＡｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するために設けられており、最外層のＡｕ層は、最終的にチップの電極端子等が接合されたときのコンタクト性を良くするために設けられている。
これによって、図示のように本実施形態の配線基板（パッケージ）３０が作製されたことになる。この配線基板（パッケージ）３０は、上述したように一方の面に半導体素子を実装し、他方の面に設けられた外部接続端子を介してマザーボード等の実装用基板に実装されて用いられることを意図している。
図６はその実装状態の一例を示したものであり、配線基板（パッケージ）３０に半導体素子（シリコンチップ４１）を実装した状態（半導体装置４０）を示している。この半導体装置４０において、チップ４１の電極端子４２は、はんだバンプ等の導電性材料を介して配線基板３０上の対応する配線層２４のパッドに電気的に接続されている（フリップチップ実装）。さらに、その実装したチップ４１と配線基板３０の間の空隙には、熱硬化性のエポキシ系樹脂等のアンダーフィル樹脂４３が充填され、熱硬化されて、チップ４１と配線基板３０との機械的な接合が確保されている。
一方、チップ実装面側と反対側のソルダレジスト層２５から露出する配線層２４のパッドには、外部接続端子として用いられるはんだボール４５が接合されている。このはんだボール４５を介して配線基板３０はマザーボード等に実装される。
以上説明したように、本実施形態に係る配線基板（パッケージ）３０の構成によれば、コア基板１０の絶縁性基材１１に、その厚さ方向に貫通する微小径の線状導体１２が高密度に設けられ、そのコア基板１０の両面に、それぞれ所要の箇所において配線層２２の一部から構成される２種類のパッド（図２参照）、すなわち、複数の線状導体１２を一群として各群毎に当該線状導体１２を共有する形でその両端に接続（対向配置）されたパッドＰ１，Ｐ２と、複数の線状導体１２を一群として各群毎に当該線状導体１２の一端側にのみ接続されたパッドＰ３，Ｐ４が形成されている。
これにより、コア基板１０の一方の面側に形成された配線層２２（及びこれにつながる配線層２４）と、他方の面側に形成された配線層２２（及びこれにつながる配線層２４）とは、コア基板１０上で対向配置された１対のパッドＰ１，Ｐ２及びこれにつながる複数の線状導体１２を介して電気的に接続することができる。つまり、従来のようにパッケージの種類や搭載されるチップ部品の機能等に応じて１枚ずつ特定のコア基板を用意する必要がなく、コア基板１０の両面に配置されるパッドＰ１，Ｐ２のサイズや位置を適宜変更するだけで、コア基板１０に形成された微小径の線状導体１２を介してコア基板１０の両面間を容易に接続することができる。
このように本実施形態によれば、コア基板１０の共通化を図ることができるので、製造にかかるコストを低減することが可能となる。また、従来技術で行われていたような、コア基板に対するアライメント精度等に依存して受けパッドの径を大きくする必要がないため、配線設計の自由度を高めることができるとともに、配線基板全体の配線密度を向上させることが可能となる。
また、コア基板１０の両面に、図２（ｂ）に例示したように特定の配置形態で各パッドＰ３，Ｐ４を配置しているので、これらのパッドＰ３，Ｐ４をキャパシタ電極として利用し、かつ、コア基板１０における絶縁性基材１１を誘電体として利用することで、コア基板１０の一部（パッドＰ３，Ｐ４が形成されている領域）をキャパシタとして機能させることができる。つまり、パッケージ３０内にキャパシタ機能を容易に内蔵させることができる。
最近のモバイル機器や携帯機器等の電子機器の小型化及び薄型化に伴い、基板（パッケージ）にキャパシタ機能を内蔵する技術が実用化されているが、従来の技術で実用化されているいずれの方法（典型的には、予めフィルム状に形成したキャパシタを基板内に埋め込み、配線層に接続する方法や、高誘電体層を基板内の電極層（導体層）上に形成する方法など）においても、設計上の制約により、所要のデカップリング効果を奏するのに十分な大容量を得るのが難しいといった問題が指摘されている。特に、大容量を得るための手段として誘電体を挟み込んでいる電極（導体層の一部分）の対向面積を大きくするためには、当該導体層のほとんどの部分を電極専用として割り当てる必要があり、そのため、他の配線パターンの設計自由度が阻害されることになる。
これに対し、本実施形態のパッケージ３０の構成によれば、コア基板１０の両面に配置されるキャパシタ電極（パッドＰ３，Ｐ４）のサイズや相対位置を適宜変更し設計することで、キャパシタ容量を容易に変更することができ、大容量化に対応することができる。また、キャパシタが内蔵されるのはコア基板１０の部分であるため、ビルドアップ層２０における配線パターンの設計自由度に影響を与えることもない。
例えば、このようなキャパシタ構造（コア基板１０の一部）を、本パッケージ３０に実装されるチップ４１（図６）の電源端子につながる配線層に接続されたパッドと、チップ４１のグランド端子につながる配線層に接続されたパッドとの間に介在するように設けた場合、当該キャパシタとチップ４１とを接続する配線のインダクタンスを等価的に下げることができる。これにより、電源ライン等を効果的にデカップリングすることが可能となる。特に、実装されるチップ４１がＭＰＵ等の高速スイッチング動作を必要とするデバイスである場合、このような「デカップリング」は有用である。
また、本パッケージ３０のベース基材としてのコア基板１０（絶縁性基材１１）を構成する材料には、実装されるシリコンチップ４１（図６）の熱膨張係数（ＣＴＥ：３ｐｐｍ／℃程度）に極力近づけたアルミナ（ＣＴＥ：６〜７ｐｐｍ／℃程度）を使用しているので、チップ実装の際及びその後の使用時（通電時）においてチップ４１とパッケージ３０のＣＴＥの違いに起因して両者間に応力（熱ストレス）が発生した場合でも、その発生した熱ストレス（これは、パッケージの反りをひき起こす要因になり得る）をコア基板１０において有効に吸収（緩和）することができる。これは、実装するチップ４１とパッケージ３０の接続信頼性の向上に寄与する。
また、対向配置（接続）されたパッドＰ１，Ｐ２を信号端子として利用した場合、当該パッドＰ１，Ｐ２に接続された複数の線状導体１２の周囲に、グランド配線につながるパッドに接続された線状導体１２を配置することで、特有の効果をもたせることができる。すなわち、この構成は一種の同軸線路と同等の構造を有しているので、シールド（遮蔽）効果を奏することができる。また、各パッドＰ１，Ｐ２の周囲を囲むようにグランド層が配置された構成となっているので、当該パッドＰ１，Ｐ２（信号端子）とその隣りの信号端子（同様に対向配置されたパッドＰ１，Ｐ２）との間に生じる電気的結合（容量結合）を低減することができる。これにより、その信号端子自体がノイズ源となるのを防ぐことが可能となる。
上述した実施形態では、コア基板１０の絶縁性基材１１を構成する材料としてアルミナ等の無機誘電体を使用した場合を例にとって説明したが、基板の材料がこれに限定されないことはもちろんである。すなわち、本発明の要旨（コア基板の共通化を図り、配線密度を高め、配線設計の自由度を高めること）からも明らかなように、コア基板をキャパシタとして機能させる必要がない場合には、基板の材料として必ずしも無機誘電体を使用する必要はない。例えば、エポキシ系樹脂やポリイミド系樹脂等に代表される有機系の樹脂を使用することも可能である。
ただし、有機系の樹脂を絶縁性基材１１の材料として用いる場合、シリカ等の無機フィラーを高密度に混合させたものを使用するのが望ましい。シリカの熱膨張係数（ＣＴＥ）は０．５ｐｐｍ／℃と小さいため、コア基板１０全体のＣＴＥを下げるのに寄与する。つまり、パッケージ３０のベース基材であるコア基板１０のＣＴＥを下げることで、パッケージ３０全体としてのＣＴＥを、実装される半導体チップのＣＴＥに近づけている。これにより、アルミナ等の無機誘電体を使用した場合と同様に、チップ実装状態においてチップとパッケージ３０のＣＴＥの違いに起因して両者間に発生し得る応力（熱ストレス）をコア基板１０において有効に緩和することができる。なお、樹脂に添加される無機フィラーとしては、シリカ以外に、アルミナ、窒化シリコン、窒化アルミニウム等を使用することができる。
また、絶縁性基材１１として有機系の樹脂を使用した場合、図３（ａ）の工程において絶縁性基材１１に設けられる貫通孔ＴＨは、炭酸ガスレーザ、エキシマレーザ等を用いた穴明け加工により形成される。さらに、図３（ｂ）の工程において貫通孔ＴＨへの金属材料の充填は、めっき法により行うことができる。金属材料としては、入手のし易さ、加工のし易さ等の点で、Ｃｕ、Ｎｉ等が好適に用いられる。例えば、金属材料としてＣｕを用いる場合、絶縁性基材１１の表面（貫通孔ＴＨの内壁面を含む）に、無電解Ｃｕめっきによりシード層を形成し、このシード層を給電層として利用した電解Ｃｕめっきにより、貫通孔ＴＨに導体（Ｃｕ）を充填する。これに代えて、無電解Ｃｕめっきのみで充填してもよい。
１０…コア基板（ベース基材）、
１１…絶縁性基材、
１２…線状導体、
２０…ビルドアップ層、
２１，２３…樹脂層（絶縁層）、
２２，２４…導体層（配線層）、
２５…ソルダレジスト層（保護膜／絶縁層）、
３０…配線基板（半導体パッケージ）、
４０…半導体装置（パッケージに半導体素子を実装した構造）、
Ｐ１，Ｐ２，Ｐ３，Ｐ４…パッド（配線層の一部から構成される部分）。

Claims (6)

  1. 無機誘電体からなる絶縁性基材にその厚さ方向に貫通する多数の線状導体が密に設けられた構造を有するコア基板と、
    前記コア基板の一方の面に形成され、前記多数の線状導体のうちの第１の複数の線状導体の一端に電気的に接続された第１のパッドと、
    前記コア基板の他方の面に形成され、前記第１のパッドに対向して配置され、前記第１の複数の線状導体の他端に電気的に接続された第２のパッドと、
    前記コア基板の一方の面に形成され、前記多数の線状導体のうちの第２の複数の線状導体の一端に電気的に接続された第３のパッドと、
    前記コア基板の他方の面に形成され、平面視において前記第３のパッドと隣り合い且つ前記第３のパッドと重ならずに配置され、前記多数の線状導体のうちの第３の複数の線状導体の一端に電気的に接続された第４のパッドと
    を有し、
    前記第１及び前記第２のパッドを介して前記コア基板の一方の面側と他方の面側との配線接続が形成されているとともに、
    前記第３のパッド及び前記第２の複数の線状導体と前記第４のパッド及び前記第３の複数の線状導体とは前記絶縁性基材を介して容量結合されていることを特徴とする配線基板。
  2. 前記コア基板の絶縁性基材における多数の線状導体は、隣り合う線状導体間の距離が当該線状導体の直径よりも小さくなるように配置されていることを特徴とする請求項１に記載の配線基板。
  3. 前記コア基板の一方の面に形成され、前記第１及び前記第３のパッド間の領域を被覆する第１の絶縁層と、
    前記第１の絶縁層上に前記第１のパッドと一体的に形成された第１の配線層と、
    前記第１の絶縁層上に前記第３のパッドと一体的に形成された第２の配線層と、
    前記コア基板の他方の面に形成され、前記第２及び前記第４のパッド間の領域を被覆する第２の絶縁層と、
    前記第２の絶縁層上に前記第２のパッドと一体的に形成された第３の配線層と、
    前記第２の絶縁層上に前記第４のパッドと一体的に形成された第４の配線層と
    を有することを特徴とする請求項２に記載の配線基板。
  4. 前記コア基板の絶縁性基材における多数の線状導体は、前記第１、前記第２、前記第３及び前記第４のパッドのいずれのパッドにも接続されていない孤立した線状導体を含むことを特徴とする請求項３に記載の配線基板。
  5. 前記コア基板の絶縁性基材における多数の線状導体は、信号配線につながる前記第１及び前記第２のパッドに接続された前記第１の複数の線状導体の周囲に位置する線状導体であってグランド配線につながるパッドに接続された線状導体を含むことを特徴とする請求項４に記載の配線基板。
  6. 前記線状導体は、直径が３０ｎｍ以上で２μｍ以下の範囲内で形成されていることを特徴とする請求項２に記載の配線基板。
JP2009134005A 2009-06-03 2009-06-03 配線基板 Active JP5249132B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009134005A JP5249132B2 (ja) 2009-06-03 2009-06-03 配線基板
US12/792,334 US8362369B2 (en) 2009-06-03 2010-06-02 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134005A JP5249132B2 (ja) 2009-06-03 2009-06-03 配線基板

Publications (3)

Publication Number Publication Date
JP2010283056A JP2010283056A (ja) 2010-12-16
JP2010283056A5 JP2010283056A5 (ja) 2012-05-24
JP5249132B2 true JP5249132B2 (ja) 2013-07-31

Family

ID=43299941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134005A Active JP5249132B2 (ja) 2009-06-03 2009-06-03 配線基板

Country Status (2)

Country Link
US (1) US8362369B2 (ja)
JP (1) JP5249132B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460155B2 (ja) * 2009-07-14 2014-04-02 新光電気工業株式会社 キャパシタ及び配線基板
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
JP2014216552A (ja) * 2013-04-26 2014-11-17 富士通株式会社 積層構造体及びその製造方法
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
US20230074009A1 (en) * 2020-03-12 2023-03-09 Rohm Co., Ltd. Capacitor and method for producing capacitor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141595A (ja) 1982-02-17 1983-08-22 アルプス電気株式会社 回路板の形成方法
US4463084A (en) * 1982-02-09 1984-07-31 Alps Electric Co., Ltd. Method of fabricating a circuit board and circuit board provided thereby
JPS58137915A (ja) 1982-02-09 1983-08-16 アルプス電気株式会社 回路板の形成方法
JPH01124296A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd 配線板の製造法
JPH07207450A (ja) * 1994-01-13 1995-08-08 Nitto Denko Corp フッ素樹脂製部分メッキ多孔質シートの製法
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
JPH1168319A (ja) * 1997-08-11 1999-03-09 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
JP2001102749A (ja) * 1999-09-17 2001-04-13 Internatl Business Mach Corp <Ibm> 回路基板
JP2001207288A (ja) * 2000-01-27 2001-07-31 Canon Inc 細孔内への電着方法及び構造体
JP2004273480A (ja) * 2003-03-05 2004-09-30 Sony Corp 配線基板およびその製造方法および半導体装置
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5344667B2 (ja) * 2007-12-18 2013-11-20 太陽誘電株式会社 回路基板およびその製造方法並びに回路モジュール
JP5426261B2 (ja) * 2009-07-17 2014-02-26 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20100307808A1 (en) 2010-12-09
US8362369B2 (en) 2013-01-29
JP2010283056A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5249132B2 (ja) 配線基板
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5280309B2 (ja) 半導体装置及びその製造方法
JP4838068B2 (ja) 配線基板
JP4695192B2 (ja) インターポーザ
US6828224B2 (en) Method of fabricating substrate utilizing an electrophoretic deposition process
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7704548B2 (en) Method for manufacturing wiring board
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US7889509B2 (en) Ceramic capacitor
US8304664B2 (en) Electronic component mounted structure
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
JP5138395B2 (ja) 配線基板及びその製造方法
JP2010129992A (ja) 配線基板
JP2007258542A (ja) 配線基板
JP4954765B2 (ja) 配線基板の製造方法
JP2013004576A (ja) 半導体装置
TW201536130A (zh) 內建零件的配線基板及其製造方法
JP4907273B2 (ja) 配線基板
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4705867B2 (ja) 配線基板の製造方法
JP3918780B2 (ja) 印刷配線板及びその製造方法
JP2008244031A (ja) コンデンサ内蔵配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5249132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3