JPH1168319A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法Info
- Publication number
- JPH1168319A JPH1168319A JP9216176A JP21617697A JPH1168319A JP H1168319 A JPH1168319 A JP H1168319A JP 9216176 A JP9216176 A JP 9216176A JP 21617697 A JP21617697 A JP 21617697A JP H1168319 A JPH1168319 A JP H1168319A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- metal foil
- film
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ビルドアップ法によって得られた樹脂の多層
回路基板において、チップコンデンサ等を設けることな
く電源ライン等のデカップリングが可能な多層回路基板
を提供する。 【解決手段】 熱硬化性樹脂から成る樹脂フィルムの片
面に金属箔が接着された複数枚の片面金属箔フィルムが
コア基板１２の両面に積層されて形成され、且つ前記金
属箔から形成された導体パターン１８ａ〜ｅ、２０ａ〜
ｅの各々が、前記樹脂フィルムから成る樹脂層１４ａ〜
ｄ、１６ａ〜ｄの間に挟まれいると共に、樹脂層１４ａ
〜ｄ、１６ａ〜ｄを貫通するヴィア２４、２４・・によ
って電気的に接続されている多層回路基板１０におい
て、該多層回路基板１０を形成すると共に、電源ライン
用の導体パターンと接地ライン用の導電パターンとに挟
まれている樹脂層１４ｃ、１６ｃ、及びコア基板１２
が、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されていることを特徴
とする。
回路基板において、チップコンデンサ等を設けることな
く電源ライン等のデカップリングが可能な多層回路基板
を提供する。 【解決手段】 熱硬化性樹脂から成る樹脂フィルムの片
面に金属箔が接着された複数枚の片面金属箔フィルムが
コア基板１２の両面に積層されて形成され、且つ前記金
属箔から形成された導体パターン１８ａ〜ｅ、２０ａ〜
ｅの各々が、前記樹脂フィルムから成る樹脂層１４ａ〜
ｄ、１６ａ〜ｄの間に挟まれいると共に、樹脂層１４ａ
〜ｄ、１６ａ〜ｄを貫通するヴィア２４、２４・・によ
って電気的に接続されている多層回路基板１０におい
て、該多層回路基板１０を形成すると共に、電源ライン
用の導体パターンと接地ライン用の導電パターンとに挟
まれている樹脂層１４ｃ、１６ｃ、及びコア基板１２
が、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されていることを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は多層回路基板及びそ
の製造方法に関し、更に詳細には熱硬化性樹脂又は熱可
塑性樹脂から成る樹脂フィルムの片面に金属箔が接着さ
れた複数枚の片面金属箔フィルムが樹脂基板の片面又は
両面に積層されて形成され、且つ前記金属箔から形成さ
れた導体パターンの各々が、前記樹脂フィルムから成る
樹脂層の間に挟まれていると共に、前記樹脂層を貫通す
るヴィアによって電気的に接続されて成る多層回路基板
及びその製造方法に関する。
の製造方法に関し、更に詳細には熱硬化性樹脂又は熱可
塑性樹脂から成る樹脂フィルムの片面に金属箔が接着さ
れた複数枚の片面金属箔フィルムが樹脂基板の片面又は
両面に積層されて形成され、且つ前記金属箔から形成さ
れた導体パターンの各々が、前記樹脂フィルムから成る
樹脂層の間に挟まれていると共に、前記樹脂層を貫通す
るヴィアによって電気的に接続されて成る多層回路基板
及びその製造方法に関する。
【０００２】
【従来の技術】樹脂製の回路基板にも、半導体素子の集
積度の向上等に対応すべく、多層回路基板が用いられつ
つある。かかる多層回路基板は、図６に示すビルドアッ
プ法によって形成される。このビルドアップ法では、先
ず、図６（ａ）に示すように、銅箔１００が片面又は両
面に貼られた樹脂基板１０２を用い、銅箔１００にサブ
トラクティブ法によって導体パターン１０４、１０４・
・を形成する〔図６（ｂ）の工程〕。次いで、樹脂基板
１０２の導体パターン形成面に、熱硬化性樹脂であるポ
リイミド樹脂から成る樹脂フィルム１０６の片面に銅箔
１０８が接着された片面金属箔フィルムを接着した後
〔図６（ｃ）の工程〕、ヴィア形成箇所に導体パターン
１０４のランド部に達するヴィア形成用穴１１０、１１
０・・をレーザ光によって形成する〔図６（ｄ）の工
程〕。形成されたヴィア形成用穴１１０の内壁面には、
銅箔１０８と電気的に接続されている銅層１１２を無電
解銅めっきによって形成する〔図６（ｅ）の工程〕。こ
の無電解銅めっきを施す際に、ヴィア形成用穴１１０を
除いて銅箔１０８をレジスト１１４によって覆ってお
く。その後、レジスト１１４を除去し、銅箔１０８にサ
ブトラクティブ法によって導体パターン１１６を形成す
る。この様にして形成された下層の導体パターン１０４
と上層の導体パターン１１６とは、ヴィア１１８を介し
て互いに電気的に接続されている。かかる（ｃ）〜
（ｆ）の工程を繰り返すことによって所定層の多層回路
基板を得ることができる。
積度の向上等に対応すべく、多層回路基板が用いられつ
つある。かかる多層回路基板は、図６に示すビルドアッ
プ法によって形成される。このビルドアップ法では、先
ず、図６（ａ）に示すように、銅箔１００が片面又は両
面に貼られた樹脂基板１０２を用い、銅箔１００にサブ
トラクティブ法によって導体パターン１０４、１０４・
・を形成する〔図６（ｂ）の工程〕。次いで、樹脂基板
１０２の導体パターン形成面に、熱硬化性樹脂であるポ
リイミド樹脂から成る樹脂フィルム１０６の片面に銅箔
１０８が接着された片面金属箔フィルムを接着した後
〔図６（ｃ）の工程〕、ヴィア形成箇所に導体パターン
１０４のランド部に達するヴィア形成用穴１１０、１１
０・・をレーザ光によって形成する〔図６（ｄ）の工
程〕。形成されたヴィア形成用穴１１０の内壁面には、
銅箔１０８と電気的に接続されている銅層１１２を無電
解銅めっきによって形成する〔図６（ｅ）の工程〕。こ
の無電解銅めっきを施す際に、ヴィア形成用穴１１０を
除いて銅箔１０８をレジスト１１４によって覆ってお
く。その後、レジスト１１４を除去し、銅箔１０８にサ
ブトラクティブ法によって導体パターン１１６を形成す
る。この様にして形成された下層の導体パターン１０４
と上層の導体パターン１１６とは、ヴィア１１８を介し
て互いに電気的に接続されている。かかる（ｃ）〜
（ｆ）の工程を繰り返すことによって所定層の多層回路
基板を得ることができる。
【０００３】
【発明が解決しようとする課題】図６に示すビルドアッ
プ法によって得られた多層回路基板によれば、集積度等
が進展した半導体素子でも搭載可能である。しかし、導
体パターンが高密度に形成された多層回路基板において
は、信号ラインや電源ラインをデカップリングして信号
ライン間のクロストークや電源ラインの電位のふらつき
に因る影響等を防止すべく、チップコンデンサ等を設け
ることが必要となるが、チップコンデサ等を設けた多層
回路基板では、導体パターンの設計自由度が制限された
り、或いは導体パターンの引回し距離が長くなって、イ
ンピーダンスの増加を招くことがある。また、チップコ
ンデンサ等を基板に設けるため、多層回路基板が大型化
し且つ重くなるおそれもある。かかるチップコンデンサ
等を基板に設ける必要性は、スイッチング速度の速い高
周波用の半導体素子を搭載する多層回路基板では、更に
一層高くなる。そこで、本発明の課題は、ビルドアップ
法によって得られた樹脂の多層回路基板において、チッ
プコンデンサ等を設けることなく電源ライン等のデカッ
プリングが可能な多層回路基板及びその製造方法を提供
することにある。
プ法によって得られた多層回路基板によれば、集積度等
が進展した半導体素子でも搭載可能である。しかし、導
体パターンが高密度に形成された多層回路基板において
は、信号ラインや電源ラインをデカップリングして信号
ライン間のクロストークや電源ラインの電位のふらつき
に因る影響等を防止すべく、チップコンデンサ等を設け
ることが必要となるが、チップコンデサ等を設けた多層
回路基板では、導体パターンの設計自由度が制限された
り、或いは導体パターンの引回し距離が長くなって、イ
ンピーダンスの増加を招くことがある。また、チップコ
ンデンサ等を基板に設けるため、多層回路基板が大型化
し且つ重くなるおそれもある。かかるチップコンデンサ
等を基板に設ける必要性は、スイッチング速度の速い高
周波用の半導体素子を搭載する多層回路基板では、更に
一層高くなる。そこで、本発明の課題は、ビルドアップ
法によって得られた樹脂の多層回路基板において、チッ
プコンデンサ等を設けることなく電源ライン等のデカッ
プリングが可能な多層回路基板及びその製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討した結果、多層回路基板の樹脂層の所
定層を、チタン酸バリウム等の誘電材粉末が配合された
樹脂によって形成することによって、チップコンデンサ
等を設けることなく電源ライン等のデカップリングが可
能であること、及びかかる所定層は、誘電材粉末が配合
された樹脂によって形成された樹脂フィルムから成る片
面金属箔フィルムを用いることによって容易に形成され
ることを見出し、本発明に到達した。すなわち、本発明
は、熱硬化性樹脂又は熱可塑性樹脂から成る樹脂フィル
ムの片面に金属箔が接着された複数枚の片面金属箔フィ
ルムが樹脂基板の片面又は両面に積層されて形成され、
且つ前記金属箔から形成された導体パターンの各々が、
前記樹脂フィルムから成る樹脂層の間に挟まれていると
共に、前記樹脂層を貫通するヴィアによって電気的に接
続されて成る多層回路基板において、該多層回路基板を
形成する樹脂層の少なくとも一層及び／又は樹脂基板
が、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されていることを特徴
とする多層回路基板にある。
を解決すべく検討した結果、多層回路基板の樹脂層の所
定層を、チタン酸バリウム等の誘電材粉末が配合された
樹脂によって形成することによって、チップコンデンサ
等を設けることなく電源ライン等のデカップリングが可
能であること、及びかかる所定層は、誘電材粉末が配合
された樹脂によって形成された樹脂フィルムから成る片
面金属箔フィルムを用いることによって容易に形成され
ることを見出し、本発明に到達した。すなわち、本発明
は、熱硬化性樹脂又は熱可塑性樹脂から成る樹脂フィル
ムの片面に金属箔が接着された複数枚の片面金属箔フィ
ルムが樹脂基板の片面又は両面に積層されて形成され、
且つ前記金属箔から形成された導体パターンの各々が、
前記樹脂フィルムから成る樹脂層の間に挟まれていると
共に、前記樹脂層を貫通するヴィアによって電気的に接
続されて成る多層回路基板において、該多層回路基板を
形成する樹脂層の少なくとも一層及び／又は樹脂基板
が、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されていることを特徴
とする多層回路基板にある。
【０００５】また、本発明は、熱硬化性樹脂又は熱可塑
性樹脂から成る樹脂フィルムの片面に金属箔を接着した
複数枚の片面金属箔フィルムを樹脂基板の片面又は両面
に積層して形成し、且つ前記金属箔から形成した導体パ
ターンの各々を、前記樹脂フィルムから成る樹脂層の間
に挟み込むと共に、前記樹脂層を貫通するヴィアによっ
て電気的に接続して成る多層回路基板を製造する際に、
少なくとも一枚の前記片面金属箔フィルム及び／又は樹
脂基板として、１ＭＨｚにおける比誘電率が１００以上
の誘電材粉末を配合した樹脂から成る樹脂フィルム及び
／又は樹脂基板を用いることを特徴とする多層回路基板
の製造方法にある。
性樹脂から成る樹脂フィルムの片面に金属箔を接着した
複数枚の片面金属箔フィルムを樹脂基板の片面又は両面
に積層して形成し、且つ前記金属箔から形成した導体パ
ターンの各々を、前記樹脂フィルムから成る樹脂層の間
に挟み込むと共に、前記樹脂層を貫通するヴィアによっ
て電気的に接続して成る多層回路基板を製造する際に、
少なくとも一枚の前記片面金属箔フィルム及び／又は樹
脂基板として、１ＭＨｚにおける比誘電率が１００以上
の誘電材粉末を配合した樹脂から成る樹脂フィルム及び
／又は樹脂基板を用いることを特徴とする多層回路基板
の製造方法にある。
【０００６】かかる本発明において、片面金属箔フィル
ムとして、樹脂フィルムを形成する熱硬化性樹脂が接着
能を残存する程度に半硬化されてＢステージ状態にある
片面金属箔フィルムを用いることによって、片面金属箔
フィルムの取扱性を向上できる。また、樹脂基板とし
て、複数本の金属線が互いに平行に貫通し且つ１ＭＨｚ
における比誘電率が１００以上の誘電材粉末が配合され
た樹脂から成る柱状体を、前記金属線に対して垂直に切
断して所定幅に形成した樹脂基板を用いることによっ
て、多層回路基板の製造工程において、樹脂基板にヴィ
アを形成するヴィア形成工程を省略できる。更に、誘電
材粉末として、セラミック粉末を用いることが好まし
く、特にＴｉ含有の酸化物を用いることが好適である。
ムとして、樹脂フィルムを形成する熱硬化性樹脂が接着
能を残存する程度に半硬化されてＢステージ状態にある
片面金属箔フィルムを用いることによって、片面金属箔
フィルムの取扱性を向上できる。また、樹脂基板とし
て、複数本の金属線が互いに平行に貫通し且つ１ＭＨｚ
における比誘電率が１００以上の誘電材粉末が配合され
た樹脂から成る柱状体を、前記金属線に対して垂直に切
断して所定幅に形成した樹脂基板を用いることによっ
て、多層回路基板の製造工程において、樹脂基板にヴィ
アを形成するヴィア形成工程を省略できる。更に、誘電
材粉末として、セラミック粉末を用いることが好まし
く、特にＴｉ含有の酸化物を用いることが好適である。
【０００７】本発明によれば、ビルドアップ法によって
得られた樹脂製の多層回路基板において、導体パターン
に挟まれた所定の樹脂層を誘電材粉末が配合された樹脂
によって形成できる。このため、多層回路基板内の任意
の樹脂層をデカップリングコンデンサに形成できる結
果、チップコンデンサを用いることなく信号ライン間の
クロストークや電源ラインの電位のふらつきに因る影響
等を防止できる。
得られた樹脂製の多層回路基板において、導体パターン
に挟まれた所定の樹脂層を誘電材粉末が配合された樹脂
によって形成できる。このため、多層回路基板内の任意
の樹脂層をデカップリングコンデンサに形成できる結
果、チップコンデンサを用いることなく信号ライン間の
クロストークや電源ラインの電位のふらつきに因る影響
等を防止できる。
【０００８】
【発明の実施の形態】本発明に係る多層回路基板の一例
を図１に示す。図１の多層回路基板１０は、樹脂基板と
してのコア基板１２の両面の各々に、樹脂層（１４ａ〜
１４ｄ、１６ａ〜１６ｄ）を介して導体パターン（１８
ａ〜１８ｅ、２０ａ〜２０ｄ）が形成されている。これ
らの導体パターンのうち、導体パターン１８ｂ、１８
ｅ、２０ｂは信号ラインであり、導体パターン１８ａ、
１８ｄ、２０ｃは電源ラインである。更に、導体パター
ン１８ｃ、２０ａ、２０ｄは接地ラインである。尚、導
体パターン２０ｅに設けられたパッドには、外部接続端
子としてのはんだボール２２、２２・・が装着されてお
り、はんだボール２２、２２・・が装着された導体パタ
ーン２０ｅは、ソルダレジスト２９によって覆われてい
る。
を図１に示す。図１の多層回路基板１０は、樹脂基板と
してのコア基板１２の両面の各々に、樹脂層（１４ａ〜
１４ｄ、１６ａ〜１６ｄ）を介して導体パターン（１８
ａ〜１８ｅ、２０ａ〜２０ｄ）が形成されている。これ
らの導体パターンのうち、導体パターン１８ｂ、１８
ｅ、２０ｂは信号ラインであり、導体パターン１８ａ、
１８ｄ、２０ｃは電源ラインである。更に、導体パター
ン１８ｃ、２０ａ、２０ｄは接地ラインである。尚、導
体パターン２０ｅに設けられたパッドには、外部接続端
子としてのはんだボール２２、２２・・が装着されてお
り、はんだボール２２、２２・・が装着された導体パタ
ーン２０ｅは、ソルダレジスト２９によって覆われてい
る。
【０００９】信号ラインである導体パターン１８ｂ、１
８ｅ、２０ｂ、２０ｅの間において、導体パターン相互
は樹脂層を貫通するヴィア２４、２６、及びコア基板１
２を貫通するヴィア２８によって電気的に接続がなされ
ている。かかるヴィア２４、２６、２８は、電源ライン
である導体パターン１８ａ、１８ｄ、２０ｃ、及び接地
ラインである導体パターン１８ｃ、２０ａ、２０ｄに接
触することなく形成されている。尚、ヴィア２４、２６
は、後述する様に、多層回路基板１０を形成する際に、
順次形成されたものであり、ヴィア２８はコア基板１２
内に銅線等の金属線によって予め形成されていたもので
ある。
８ｅ、２０ｂ、２０ｅの間において、導体パターン相互
は樹脂層を貫通するヴィア２４、２６、及びコア基板１
２を貫通するヴィア２８によって電気的に接続がなされ
ている。かかるヴィア２４、２６、２８は、電源ライン
である導体パターン１８ａ、１８ｄ、２０ｃ、及び接地
ラインである導体パターン１８ｃ、２０ａ、２０ｄに接
触することなく形成されている。尚、ヴィア２４、２６
は、後述する様に、多層回路基板１０を形成する際に、
順次形成されたものであり、ヴィア２８はコア基板１２
内に銅線等の金属線によって予め形成されていたもので
ある。
【００１０】この様な、多層回路基板１０において、電
源ラインである導体パターン１８ｄと、接地ラインであ
る導体パターン１８ｃとの間の樹脂層１４ｃ、及び電源
ラインである導体パターン２０ｃと、接地ラインである
導体パターン２０ｄとの間の樹脂層１６ｃの各々は、１
ＭＨｚにおける比誘電率が１００以上の誘電材粉末が配
合された樹脂によって形成されている。更に、両面の各
々に電源ラインである導体パターン１８ａと接地ライン
である導体パターン２０ａとが形成されたコア基板１２
も、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されている。かかる誘
電材粉末が配合された樹脂によって形成された樹脂層１
４ｃ、１６ｃ及びコア基板１２によって、多層回路基板
１０内にコンデンサー機能を奏する層が形成され、電源
ラインの電位のふらつきに因る影響等を防止するための
チップコンデンサーを不要にできる。この１ＭＨｚにお
ける比誘電率が１００以上の誘電材粉末としては、セラ
ミック粉末を使用でき、ペロブスカイト型構造のセラミ
ック粉末が好ましい。特に、Ｔｉ含有の酸化物を好適に
使用できる。かかる誘電材粉末の具体例としては、Ｂａ
ＴｉＯ3 、ＰｂＺｒＯ3 、Ｐｂ（Ｔａ0.5 Ｆｅ0.5 ）Ｏ
3 、Ｂａ4 Ｔｉ3 Ｏ12、ＰｂＴｉＯ3 、ＳｒＴｉＯ3 等
を挙げることができる。これら誘電材粉末は、市販品の
ものを用いることができるが、加熱処理を施してから使
用することが好ましい、この加熱処理としては、ＳｒＴ
ｉＯ3 の場合、大気中において６００℃以上の加熱温度
で１時間以上の処理を行うことが好ましい。更に、必要
に応じて再粉砕してもよい。尚、誘電材粉末の樹脂に対
する配合量は、６０vol ％以上とすることが好ましい。
源ラインである導体パターン１８ｄと、接地ラインであ
る導体パターン１８ｃとの間の樹脂層１４ｃ、及び電源
ラインである導体パターン２０ｃと、接地ラインである
導体パターン２０ｄとの間の樹脂層１６ｃの各々は、１
ＭＨｚにおける比誘電率が１００以上の誘電材粉末が配
合された樹脂によって形成されている。更に、両面の各
々に電源ラインである導体パターン１８ａと接地ライン
である導体パターン２０ａとが形成されたコア基板１２
も、１ＭＨｚにおける比誘電率が１００以上の誘電材粉
末が配合された樹脂によって形成されている。かかる誘
電材粉末が配合された樹脂によって形成された樹脂層１
４ｃ、１６ｃ及びコア基板１２によって、多層回路基板
１０内にコンデンサー機能を奏する層が形成され、電源
ラインの電位のふらつきに因る影響等を防止するための
チップコンデンサーを不要にできる。この１ＭＨｚにお
ける比誘電率が１００以上の誘電材粉末としては、セラ
ミック粉末を使用でき、ペロブスカイト型構造のセラミ
ック粉末が好ましい。特に、Ｔｉ含有の酸化物を好適に
使用できる。かかる誘電材粉末の具体例としては、Ｂａ
ＴｉＯ3 、ＰｂＺｒＯ3 、Ｐｂ（Ｔａ0.5 Ｆｅ0.5 ）Ｏ
3 、Ｂａ4 Ｔｉ3 Ｏ12、ＰｂＴｉＯ3 、ＳｒＴｉＯ3 等
を挙げることができる。これら誘電材粉末は、市販品の
ものを用いることができるが、加熱処理を施してから使
用することが好ましい、この加熱処理としては、ＳｒＴ
ｉＯ3 の場合、大気中において６００℃以上の加熱温度
で１時間以上の処理を行うことが好ましい。更に、必要
に応じて再粉砕してもよい。尚、誘電材粉末の樹脂に対
する配合量は、６０vol ％以上とすることが好ましい。
【００１１】図１に示す多層回路基板１０を製造する
際、図２（ａ）に示す樹脂板３０を図１のコア基板１２
を形成する樹脂板として用いる。この樹脂板３０は、誘
電材粉末が配合された樹脂によって形成され、樹脂板３
０内には、互いに平行な銅線から成るヴィア２８、２８
・・が樹脂基板３０を貫通している。かかる樹脂板３０
は、図２（ｂ）に示すように、複数本の銅線２９、２９
・・が互いに平行に貫通し且つ誘電材粉末が配合された
樹脂から成る柱状体３２を、銅線２９、２９・・に対し
て垂直面で切断して所定幅に形成することによって得る
ことができる。得られた樹脂板３０には、その両面に無
電解銅めっき及び電解銅めっきを施して所定厚さの銅層
を形成し、コア基板１２（図１）とする。ところで、柱
状体３２は、その横断面形状が円形であっても矩形であ
ってもよく、図２（ｃ）に示す容器６を用いることによ
って容易に得ることができる。この容器６には、上下の
ワイヤガイド板２、４を介して銅線２９を平行に張設し
てあり、容器６内に誘電材粉末が配合された樹脂を注入
し固化することによって得ることができる。かかる樹脂
として、変成エポキシ等の熱硬化性樹脂を用いる場合に
は、容器６に注入した熱硬化性樹脂を加温し接着能が残
存する程度に半硬化してＢステージ状態としておくこと
が、柱状体３２の取扱性等を向上でき好ましい。尚、銅
線２９に代えて、金線、アルミニウム線等を使用でき、
誘電材粉末としては、Ｔｉ含有の酸化物（好ましくはＳ
ｒＴｉＯ3 やＢａＴｉＯ3 ）を使用できる。
際、図２（ａ）に示す樹脂板３０を図１のコア基板１２
を形成する樹脂板として用いる。この樹脂板３０は、誘
電材粉末が配合された樹脂によって形成され、樹脂板３
０内には、互いに平行な銅線から成るヴィア２８、２８
・・が樹脂基板３０を貫通している。かかる樹脂板３０
は、図２（ｂ）に示すように、複数本の銅線２９、２９
・・が互いに平行に貫通し且つ誘電材粉末が配合された
樹脂から成る柱状体３２を、銅線２９、２９・・に対し
て垂直面で切断して所定幅に形成することによって得る
ことができる。得られた樹脂板３０には、その両面に無
電解銅めっき及び電解銅めっきを施して所定厚さの銅層
を形成し、コア基板１２（図１）とする。ところで、柱
状体３２は、その横断面形状が円形であっても矩形であ
ってもよく、図２（ｃ）に示す容器６を用いることによ
って容易に得ることができる。この容器６には、上下の
ワイヤガイド板２、４を介して銅線２９を平行に張設し
てあり、容器６内に誘電材粉末が配合された樹脂を注入
し固化することによって得ることができる。かかる樹脂
として、変成エポキシ等の熱硬化性樹脂を用いる場合に
は、容器６に注入した熱硬化性樹脂を加温し接着能が残
存する程度に半硬化してＢステージ状態としておくこと
が、柱状体３２の取扱性等を向上でき好ましい。尚、銅
線２９に代えて、金線、アルミニウム線等を使用でき、
誘電材粉末としては、Ｔｉ含有の酸化物（好ましくはＳ
ｒＴｉＯ3 やＢａＴｉＯ3 ）を使用できる。
【００１２】また、コア基板１２に積層する片面金属箔
フィルムとして、図３（ａ）（ｂ）に示す片面金属箔フ
ィルム３４、３６を用いる。この片面金属箔フィルム３
４は、変成エポキシ等の熱硬化性樹脂から成る樹脂フィ
ルム３４ａの一面側に、銅箔３４ｂが形成されているも
のであり、片面金属箔フィルム３６は、変成エポキシ等
の熱硬化性樹脂中に、誘電材粉末としてのＴｉ含有の酸
化物（好ましくはＳｒＴｉＯ3 やＢａＴｉＯ3 ）を配合
した樹脂から成る樹脂フィルム３６ａの一面側に、銅箔
３６ｂが形成されているものである。かかる樹脂フィル
ム３４ａ、３６ａを形成する熱硬化性樹脂は、接着能が
残存する程度に半硬化されてＢステージ状態にあり、熱
硬化性樹脂の接着能は加熱によって発現する。このた
め、室温では、熱硬化性樹脂の接着能は発現せず、片面
金属箔フィルム３４、３６の取扱性を良好としている。
フィルムとして、図３（ａ）（ｂ）に示す片面金属箔フ
ィルム３４、３６を用いる。この片面金属箔フィルム３
４は、変成エポキシ等の熱硬化性樹脂から成る樹脂フィ
ルム３４ａの一面側に、銅箔３４ｂが形成されているも
のであり、片面金属箔フィルム３６は、変成エポキシ等
の熱硬化性樹脂中に、誘電材粉末としてのＴｉ含有の酸
化物（好ましくはＳｒＴｉＯ3 やＢａＴｉＯ3 ）を配合
した樹脂から成る樹脂フィルム３６ａの一面側に、銅箔
３６ｂが形成されているものである。かかる樹脂フィル
ム３４ａ、３６ａを形成する熱硬化性樹脂は、接着能が
残存する程度に半硬化されてＢステージ状態にあり、熱
硬化性樹脂の接着能は加熱によって発現する。このた
め、室温では、熱硬化性樹脂の接着能は発現せず、片面
金属箔フィルム３４、３６の取扱性を良好としている。
【００１３】図２及び図３に示す樹脂板３０及び片面金
属箔フィルム３４、３６を用いて図１に示す多層回路基
板１０を製造する工程を図４及び図５に示す。図１の多
層回路基板１０は、コア基板１２の両面で同時に片面金
属箔フィルム３４、３６を積層して得たものであるが、
図４及び図５においては、コア基板１２の片面に片面金
属箔フィルム３４、３６を積層する状況を示し、コア基
板１２の他方面の片面金属箔フィルム３４、３６を積層
する状況を省略した。かかる工程においては、図４
（ａ）に示す様に、誘電材粉末が配合された樹脂によっ
て形成され、互いに平行な銅線から成るヴィア２８、２
８・・が貫通している樹脂板３０の両面に、無電解銅め
っき及び電解銅めっきを施して所定厚さの銅層を形成し
たコア基板１２を用い、コア基板１２の一面側の銅層１
３にサブトラクティブ法によって、電源ラインとしての
導体パターン１８ａを形成する〔図４（ｂ）〕。かかる
コア基板１２の導体パターン１８ａの形成面に、図３
（ａ）に示す片面金属箔フィルム３４を積層して加熱圧
着した後〔図４（ｃ）〕、片面金属箔フィルム３４の銅
箔３４ｂの所定箇所にエキシマレーザによって、すり鉢
状のヴィア形成用穴３８、３８・・を形成する〔図４
（ｄ）〕。このヴィア形成用穴３８の底面には、ヴィア
２８に接続するランド部が露出する。
属箔フィルム３４、３６を用いて図１に示す多層回路基
板１０を製造する工程を図４及び図５に示す。図１の多
層回路基板１０は、コア基板１２の両面で同時に片面金
属箔フィルム３４、３６を積層して得たものであるが、
図４及び図５においては、コア基板１２の片面に片面金
属箔フィルム３４、３６を積層する状況を示し、コア基
板１２の他方面の片面金属箔フィルム３４、３６を積層
する状況を省略した。かかる工程においては、図４
（ａ）に示す様に、誘電材粉末が配合された樹脂によっ
て形成され、互いに平行な銅線から成るヴィア２８、２
８・・が貫通している樹脂板３０の両面に、無電解銅め
っき及び電解銅めっきを施して所定厚さの銅層を形成し
たコア基板１２を用い、コア基板１２の一面側の銅層１
３にサブトラクティブ法によって、電源ラインとしての
導体パターン１８ａを形成する〔図４（ｂ）〕。かかる
コア基板１２の導体パターン１８ａの形成面に、図３
（ａ）に示す片面金属箔フィルム３４を積層して加熱圧
着した後〔図４（ｃ）〕、片面金属箔フィルム３４の銅
箔３４ｂの所定箇所にエキシマレーザによって、すり鉢
状のヴィア形成用穴３８、３８・・を形成する〔図４
（ｄ）〕。このヴィア形成用穴３８の底面には、ヴィア
２８に接続するランド部が露出する。
【００１４】次いで、すり鉢状のヴィア用穴３８、３８
・・の内壁面に銅箔３４ｂと電気的に接続される銅層３
５を無電解銅めっきによって形成する〔図４（ｅ）〕。
この無電解銅めっきを施す際には、ヴィア形成用穴３８
を除いて銅箔３４ｂをレジスト４０によって覆ってお
く。その後、レジスト４０を除去し、銅箔４３ｂにサブ
トラクティブ法によって信号ラインとしての導体パター
ン１８ｂを形成する〔図４（ｆ）〕。この導体パターン
１８ｂは、下層の導体パターン１８ａに接触することな
く樹脂層１４ａを貫通するヴィア２４を介し、コア基板
１２を貫通するヴィア２８に電気的に接続されている。
更に、図４（ｃ）〜（ｆ）の工程を繰り返すことによっ
て、図５（ａ）に示す様に、導体パターン１８ｂ上に、
樹脂層１４ｂを介して接地ラインとしての導体パターン
１８ｃを形成する。尚、樹脂層１４ｂを貫通するヴィア
２４は、導体パターン１８ｃと接触することなく導体パ
ターン１８ｂのランド部に接続されている。
・・の内壁面に銅箔３４ｂと電気的に接続される銅層３
５を無電解銅めっきによって形成する〔図４（ｅ）〕。
この無電解銅めっきを施す際には、ヴィア形成用穴３８
を除いて銅箔３４ｂをレジスト４０によって覆ってお
く。その後、レジスト４０を除去し、銅箔４３ｂにサブ
トラクティブ法によって信号ラインとしての導体パター
ン１８ｂを形成する〔図４（ｆ）〕。この導体パターン
１８ｂは、下層の導体パターン１８ａに接触することな
く樹脂層１４ａを貫通するヴィア２４を介し、コア基板
１２を貫通するヴィア２８に電気的に接続されている。
更に、図４（ｃ）〜（ｆ）の工程を繰り返すことによっ
て、図５（ａ）に示す様に、導体パターン１８ｂ上に、
樹脂層１４ｂを介して接地ラインとしての導体パターン
１８ｃを形成する。尚、樹脂層１４ｂを貫通するヴィア
２４は、導体パターン１８ｃと接触することなく導体パ
ターン１８ｂのランド部に接続されている。
【００１５】更に、導体パターン１８ｃ上には、図５
（ｂ）に示す様に、変成エポキシ等の熱硬化性樹脂中
に、誘電材粉末としてのＴｉ含有の酸化物（好ましくは
ＳｒＴｉＯ3 やＢａＴｉＯ3 ）を配合した樹脂から成る
樹脂フィルム３６ａの一面側に、銅箔３６ｂが形成され
ている図３（ｂ）に示す片面金属箔フィルム３６を積層
して加熱接着する。この片面金属箔フィルム３６の銅箔
３６ｂの所定箇所に炭酸ガスレーザによって、すり鉢状
のヴィア形成用穴４２、４２・・を形成する〔図５
（ｃ）〕。このヴィア形成用穴４２の底面には、導体パ
ターン１８ｃに接触することなく形成されたヴィア２４
のランド部が露出する。次いで、すり鉢状のヴィア用穴
４２、４２・・の内壁面に銅箔３６ｂと電気的に接続さ
れる銅層４４を無電解銅めっきによって形成する〔図５
（ｄ）〕。この無電解銅めっきを施す際には、ヴィア形
成用穴４２を除いて銅箔３６ｂをレジスト４６によって
覆っておく。その後、レジスト４６を除去し、銅箔３６
ｂにサブトラクティブ法によって電源ラインとしての導
体パターン１８ｄを形成する〔図５（ｅ）〕。この導体
パターン１８ｄに接触することなく形成されたヴィア２
４は、下層の接地ラインとしての導体パターン１８ｃと
接触することなく形成されたヴィア２４のランド部に接
続されている。この様にして、電源ラインとしての導体
パターン１８ｄと接地ラインとしての導体パターン１８
ｃとの間に、デカップリングコンデンサが形成される。
尚、この導体パターン１８ｄ上には、図４（ｃ）〜
（ｆ）の工程を繰り返すことによって、信号ラインであ
る導体パターン１８ｅを形成する。
（ｂ）に示す様に、変成エポキシ等の熱硬化性樹脂中
に、誘電材粉末としてのＴｉ含有の酸化物（好ましくは
ＳｒＴｉＯ3 やＢａＴｉＯ3 ）を配合した樹脂から成る
樹脂フィルム３６ａの一面側に、銅箔３６ｂが形成され
ている図３（ｂ）に示す片面金属箔フィルム３６を積層
して加熱接着する。この片面金属箔フィルム３６の銅箔
３６ｂの所定箇所に炭酸ガスレーザによって、すり鉢状
のヴィア形成用穴４２、４２・・を形成する〔図５
（ｃ）〕。このヴィア形成用穴４２の底面には、導体パ
ターン１８ｃに接触することなく形成されたヴィア２４
のランド部が露出する。次いで、すり鉢状のヴィア用穴
４２、４２・・の内壁面に銅箔３６ｂと電気的に接続さ
れる銅層４４を無電解銅めっきによって形成する〔図５
（ｄ）〕。この無電解銅めっきを施す際には、ヴィア形
成用穴４２を除いて銅箔３６ｂをレジスト４６によって
覆っておく。その後、レジスト４６を除去し、銅箔３６
ｂにサブトラクティブ法によって電源ラインとしての導
体パターン１８ｄを形成する〔図５（ｅ）〕。この導体
パターン１８ｄに接触することなく形成されたヴィア２
４は、下層の接地ラインとしての導体パターン１８ｃと
接触することなく形成されたヴィア２４のランド部に接
続されている。この様にして、電源ラインとしての導体
パターン１８ｄと接地ラインとしての導体パターン１８
ｃとの間に、デカップリングコンデンサが形成される。
尚、この導体パターン１８ｄ上には、図４（ｃ）〜
（ｆ）の工程を繰り返すことによって、信号ラインであ
る導体パターン１８ｅを形成する。
【００１６】図４及び図５では、コア基板１２の一面側
に導体パターンを積層する状況について説明してきた
が、コア基板１２の他面側においても、コア基板１２の
一面側と同時に導体パターン等が形成される。但し、導
体パターン２０ｅのランド部には、外部接続端子として
のはんだボール２２、２２・・（図１）を装着し、更に
装着したはんだボール２２、２２・・を除き、導体パタ
ーン２０ｅをソルダレジスト２９によって被覆する。以
上、説明してきた片面金属箔フィルムには、熱硬化性樹
脂によって形成されてた樹脂フィルムが用いられていた
が、熱可塑性樹脂によって形成した樹脂フィルムを用い
た片面金属箔フィルムであっても使用できる。また、図
１〜図５においては、電源ラインと接地ラインとの間
に、デカップリングコンデンサを形成しているが、信号
ライン間、電源ラインと信号ラインとの間、或いは接地
ラインと信号ラインとの間にデカップリングコンデンサ
を形成してもよく、任意の樹脂層をデカップリングコン
デンサに形成できる。
に導体パターンを積層する状況について説明してきた
が、コア基板１２の他面側においても、コア基板１２の
一面側と同時に導体パターン等が形成される。但し、導
体パターン２０ｅのランド部には、外部接続端子として
のはんだボール２２、２２・・（図１）を装着し、更に
装着したはんだボール２２、２２・・を除き、導体パタ
ーン２０ｅをソルダレジスト２９によって被覆する。以
上、説明してきた片面金属箔フィルムには、熱硬化性樹
脂によって形成されてた樹脂フィルムが用いられていた
が、熱可塑性樹脂によって形成した樹脂フィルムを用い
た片面金属箔フィルムであっても使用できる。また、図
１〜図５においては、電源ラインと接地ラインとの間
に、デカップリングコンデンサを形成しているが、信号
ライン間、電源ラインと信号ラインとの間、或いは接地
ラインと信号ラインとの間にデカップリングコンデンサ
を形成してもよく、任意の樹脂層をデカップリングコン
デンサに形成できる。
【００１７】
【発明の効果】本発明によれば、樹脂製の多層回路基板
の任意の箇所にコンデンサ機能を発揮し得る部分を形成
できるため、チップコンデンサ等を新たに設けることを
要せず、軽量で且つ信号ライン間のクロストークや電源
ラインの電位のふらつきに因る影響等を効果的に防止し
得る多層回路基板を提供できる。このため、本発明に係
る多層回路基板は、高周波特性も良好であり、スイチッ
チング速度の速い高周波用の半導体素子を搭載可能であ
る。
の任意の箇所にコンデンサ機能を発揮し得る部分を形成
できるため、チップコンデンサ等を新たに設けることを
要せず、軽量で且つ信号ライン間のクロストークや電源
ラインの電位のふらつきに因る影響等を効果的に防止し
得る多層回路基板を提供できる。このため、本発明に係
る多層回路基板は、高周波特性も良好であり、スイチッ
チング速度の速い高周波用の半導体素子を搭載可能であ
る。
【図１】本発明に係る多層回路基板の一例を説明するた
めの部分断面図である。
めの部分断面図である。
【図２】図１に示す多層回路基板のコア基板用に用いる
樹脂板の断面図である。
樹脂板の断面図である。
【図３】図１に示す多層回路基板の導体パターンを形成
する片面金属箔フィルムの断面図である。
する片面金属箔フィルムの断面図である。
【図４】図１に示す多層回路基板の製造工程の一部を説
明するための工程図である。
明するための工程図である。
【図５】図１に示す多層回路基板の製造工程の一部を説
明するための工程図である。
明するための工程図である。
【図６】従来の多層回路基板の製造工程を説明するため
の工程図である。
の工程図である。
１０ 多層回路基板 １２ コア基板 １４ａ〜ｄ 樹脂層 １６ａ〜ｄ 樹脂層 １８ａ〜ｅ 導体パターン ２０ａ〜ｅ 導体パターン ２２ はんだボール ２４、２８ ヴィア ３０ 樹脂板 ３４、３６ 片面金属箔フィルム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｎ
Claims (10)
- 【請求項１】 熱硬化性樹脂又は熱可塑性樹脂から成る
樹脂フィルムの片面に金属箔が接着された複数枚の片面
金属箔フィルムが樹脂基板の片面又は両面に積層されて
形成され、 且つ前記金属箔から形成された導体パターンの各々が、
前記樹脂フィルムから成る樹脂層の間に挟まれていると
共に、前記樹脂層を貫通するヴィアによって電気的に接
続されて成る多層回路基板において、 該多層回路基板を形成する樹脂層の少なくとも一層及び
／又は樹脂基板が、１ＭＨｚにおける比誘電率が１００
以上の誘電材粉末が配合された樹脂によって形成されて
いることを特徴とする多層回路基板。 - 【請求項２】 片面金属箔フィルムの樹脂フィルムを形
成する熱硬化性樹脂が、接着能が残存する程度に半硬化
されてＢステージ状態にある請求項１記載の多層回路基
板。 - 【請求項３】 樹脂基板として、前記樹脂基板を貫通す
る金属線から成るヴィアが形成されている樹脂基板が用
いられている請求項１又は請求項２記載の多層配線基
板。 - 【請求項４】 誘電材粉末がセラミック粉末である請求
項１〜３のいずれか一項記載の多層配線基板。 - 【請求項５】 誘電材粉末がＴｉ含有の酸化物である請
求項１〜４のいずれか一項記載の多層配線基板。 - 【請求項６】 熱硬化性樹脂又は熱可塑性樹脂から成る
樹脂フィルムの片面に金属箔を接着した複数枚の片面金
属箔フィルムを樹脂基板の片面又は両面に積層して形成
し、 且つ前記金属箔から形成した導体パターンの各々を、前
記樹脂フィルムから成る樹脂層の間に挟み込むと共に、
前記樹脂層を貫通するヴィアによって電気的に接続して
成る多層回路基板を製造する際に、 少なくとも一枚の前記片面金属箔フィルム及び／又は樹
脂基板として、１ＭＨｚにおける比誘電率が１００以上
の誘電材粉末を配合した樹脂から成る樹脂フィルム及び
／又は樹脂基板を用いることを特徴とする多層回路基板
の製造方法。 - 【請求項７】 片面金属箔フィルムとして、樹脂フィル
ムを形成する熱硬化性樹脂が接着能を残存する程度に半
硬化されてＢステージ状態にある片面金属箔フィルムを
用いる請求項７記載の多層回路基板の製造方法。 - 【請求項８】 樹脂基板として、複数本の金属線が互い
に平行に貫通し且つ１ＭＨｚにおける比誘電率が１００
以上の誘電材粉末が配合された樹脂から成る柱状体を、
前記金属線に対して垂直に切断して所定幅に形成した樹
脂基板を用いる請求項６又は請求項７記載の多層配線基
板の製造方法。 - 【請求項９】 柱状体を形成する樹脂に熱硬化性樹脂を
用い、且つ接着能が残存する程度に前記熱硬化性樹脂を
半硬化してＢステージ状態とする請求項８記載の多層配
線基板の製造方法。 - 【請求項１０】 誘電材粉末として、Ｔｉ含有の酸化物
を用いる請求項６〜９のいずれか一項記載の多層配線基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9216176A JPH1168319A (ja) | 1997-08-11 | 1997-08-11 | 多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9216176A JPH1168319A (ja) | 1997-08-11 | 1997-08-11 | 多層回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168319A true JPH1168319A (ja) | 1999-03-09 |
Family
ID=16684486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9216176A Pending JPH1168319A (ja) | 1997-08-11 | 1997-08-11 | 多層回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168319A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000338667A (ja) * | 1999-03-24 | 2000-12-08 | Fujitsu Ltd | 感光性高誘電体組成物、その組成物からなる感光性高誘電体膜のパターン形成方法、及びその組成物を用いて製造したコンデンサ内蔵型多層回路基板 |
| JP2001015928A (ja) * | 1999-07-02 | 2001-01-19 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2003031719A (ja) * | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
| JP2003174265A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Ltd | 多層配線回路基板 |
| JP2004319561A (ja) * | 2003-04-11 | 2004-11-11 | Toppan Printing Co Ltd | 素子内蔵基板及びその製造方法 |
| JP2005026670A (ja) * | 2003-06-10 | 2005-01-27 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| JP2005072229A (ja) * | 2003-08-25 | 2005-03-17 | Toppan Printing Co Ltd | キャパシタ素子内蔵多層プリント配線板 |
| JP2005129619A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 共振抑制用多層配線基板 |
| US6999299B2 (en) | 2003-08-26 | 2006-02-14 | Shinko Electric Industries Co., Ltd. | Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board |
| US7038904B2 (en) | 2003-10-22 | 2006-05-02 | Shinko Electric Industries Co., Ltd. | Capacitor and method of producing same |
| JP2006521708A (ja) * | 2003-03-28 | 2006-09-21 | ジョージア テック リサーチ コーポレーション | ３次元全有機相互接続構造体の作製方法 |
| US7279771B2 (en) | 2004-03-31 | 2007-10-09 | Shinko Electric Industries Co., Ltd. | Wiring board mounting a capacitor |
| CN100390969C (zh) * | 2001-05-30 | 2008-05-28 | 株式会社日立制作所 | 半导体器件 |
| US7403370B2 (en) | 2004-12-24 | 2008-07-22 | Shinko Electric Industries Co., Ltd. | Capacitor parts |
| EP2071622A2 (en) | 2007-12-13 | 2009-06-17 | Shinko Electric Industries Co., Ltd. | Package for semiconductor device and method of manufacturing the same |
| JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
| US7881069B2 (en) * | 1999-09-02 | 2011-02-01 | Ibiden Co., Ltd. | Printed circuit board |
| JP2012160560A (ja) * | 2011-01-31 | 2012-08-23 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2020054661A (ja) * | 2018-10-03 | 2020-04-09 | 株式会社サンセイアールアンドディ | 遊技機 |
-
1997
- 1997-08-11 JP JP9216176A patent/JPH1168319A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000338667A (ja) * | 1999-03-24 | 2000-12-08 | Fujitsu Ltd | 感光性高誘電体組成物、その組成物からなる感光性高誘電体膜のパターン形成方法、及びその組成物を用いて製造したコンデンサ内蔵型多層回路基板 |
| JP2001015928A (ja) * | 1999-07-02 | 2001-01-19 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP4599488B2 (ja) * | 1999-07-02 | 2010-12-15 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| US7881069B2 (en) * | 1999-09-02 | 2011-02-01 | Ibiden Co., Ltd. | Printed circuit board |
| CN100390969C (zh) * | 2001-05-30 | 2008-05-28 | 株式会社日立制作所 | 半导体器件 |
| JP2003031719A (ja) * | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
| JP2003174265A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Ltd | 多層配線回路基板 |
| US7253023B2 (en) | 2001-09-28 | 2007-08-07 | Fujitsu Limited | Multilayer wiring circuit board |
| US7671281B2 (en) | 2001-09-28 | 2010-03-02 | Fujitsu Limited | Multilayer wiring circuit board |
| JP2006521708A (ja) * | 2003-03-28 | 2006-09-21 | ジョージア テック リサーチ コーポレーション | ３次元全有機相互接続構造体の作製方法 |
| JP2004319561A (ja) * | 2003-04-11 | 2004-11-11 | Toppan Printing Co Ltd | 素子内蔵基板及びその製造方法 |
| JP2005026670A (ja) * | 2003-06-10 | 2005-01-27 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| JP4537753B2 (ja) * | 2003-06-10 | 2010-09-08 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
| JP2005072229A (ja) * | 2003-08-25 | 2005-03-17 | Toppan Printing Co Ltd | キャパシタ素子内蔵多層プリント配線板 |
| US6999299B2 (en) | 2003-08-26 | 2006-02-14 | Shinko Electric Industries Co., Ltd. | Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board |
| US7038904B2 (en) | 2003-10-22 | 2006-05-02 | Shinko Electric Industries Co., Ltd. | Capacitor and method of producing same |
| JP2005129619A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 共振抑制用多層配線基板 |
| US7279771B2 (en) | 2004-03-31 | 2007-10-09 | Shinko Electric Industries Co., Ltd. | Wiring board mounting a capacitor |
| US7403370B2 (en) | 2004-12-24 | 2008-07-22 | Shinko Electric Industries Co., Ltd. | Capacitor parts |
| EP2071622A2 (en) | 2007-12-13 | 2009-06-17 | Shinko Electric Industries Co., Ltd. | Package for semiconductor device and method of manufacturing the same |
| US7963031B2 (en) | 2007-12-13 | 2011-06-21 | Shinko Electric Industries Co., Ltd. | Package for semiconductor device and method of manufacturing the same |
| JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2012160560A (ja) * | 2011-01-31 | 2012-08-23 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2020054661A (ja) * | 2018-10-03 | 2020-04-09 | 株式会社サンセイアールアンドディ | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168319A (ja) | 多層回路基板及びその製造方法 | |
| US9119322B2 (en) | Wiring board and method for manufacturing the same | |
| US7377033B2 (en) | Method of making circuitized substrate with split conductive layer and information handling system utilizing same | |
| US6767616B2 (en) | Metal core substrate and process for manufacturing same | |
| US7151228B2 (en) | Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same | |
| JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JPH08213754A (ja) | 積層配線基板の構造と製作 | |
| JP2002016327A (ja) | 配線基板およびその製造方法 | |
| JP2004343054A (ja) | 電子部品とその製造方法 | |
| US7814649B2 (en) | Method of making circuitized substrate with filled isolation border | |
| JP2002164660A (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003078251A (ja) | セラミックチップ内蔵基板とその製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP2001160686A (ja) | 多層プリント配線板及びその製造方法 | |
| JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2002043714A (ja) | 高誘電率材料を内蔵する両面フィルム配線板 | |
| JPH06204664A (ja) | 多層化基板 | |
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| JPH10117067A (ja) | 多層配線基板及びその製造方法 | |
| CN112153883B (zh) | 电路板制造方法以及电路板 | |
| JP2002353584A (ja) | 両面実装電子装置、その製造方法、及び電子機器 | |
| JP2002344145A (ja) | 多層配線基板及びその製造方法 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 |