JP2002353584A - 両面実装電子装置、その製造方法、及び電子機器 - Google Patents

両面実装電子装置、その製造方法、及び電子機器

Info

Publication number
JP2002353584A
JP2002353584A JP2001154741A JP2001154741A JP2002353584A JP 2002353584 A JP2002353584 A JP 2002353584A JP 2001154741 A JP2001154741 A JP 2001154741A JP 2001154741 A JP2001154741 A JP 2001154741A JP 2002353584 A JP2002353584 A JP 2002353584A
Authority
JP
Japan
Prior art keywords
substrate
metal plate
double
wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001154741A
Other languages
English (en)
Inventor
Takehiko Hasebe
健彦 長谷部
Nobuyuki Ushifusa
信之 牛房
Hiroyuki Hozoji
裕之 宝蔵寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001154741A priority Critical patent/JP2002353584A/ja
Publication of JP2002353584A publication Critical patent/JP2002353584A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】半導体素子等の電子部品の高密度実装が可能で
あり、放熱性に優れする。 【解決手段】金属板を芯材とするメタルコア基板と、該
基板の表裏両面に搭載された電子部品とを備える。金属
板には、絶縁物(好ましくは樹脂組成物の硬化物)によ
り充填された窓部を設け、この窓部の絶縁物を貫通する
スルーホール配線を基板に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子等の電
子部品を搭載した両面実装型の電子装置に係り、特に配
線の高密度化及び高速信号に適応したメタルコア基板を
備える両面実装電子装置及びその製造方法と、該装置を
備える電子機器とに関する。
【0002】
【従来の技術】近年、電子機器の小型化や処理速度の高
速化に伴い、素子の搭載密度向上及び信号の高速化に対
応した基板が求められている。こうした要求に対応すべ
く、配線幅及び配線間隙の微細化、層間接続に用いられ
るスルーホール配線やビアホール配線の小径化が著しく
進んできており、ガラス布基材エポキシ樹脂基板(以
下、ガラスエポキシ基板)をコア層(芯材)としてビル
ドアップ法により多層化・薄肉化した基板がプリント基
板の主流となっている。
【0003】
【発明が解決しようとする課題】図1に示すように、従
来のビルドアップ基板は、金属板からなるコア層2に、
該コア層の貫通孔内壁に形成された導体膜であるスルー
ホール配線3を備える。このスルーホール配線3には、
表裏に形成するビルドアップ層1間の電源、グランド、
信号などの電気的接続のための配線3aと、コア層2が
多層構造の場合にはコア層2の内層配線への電気的接続
のための配線3bとがある。
【0004】通常、コア層2におけるスルーホールの配
線密度はビルドアップ層1の配線密度と比較して圧倒的
に低いため、コア層2における配線の主な機能は、前者
に集約される。そこで、ここでは、スルーホール配線3
を前者に絞って、理想的な配線密度のスルーホールを備
える基板の構造モデルを考える。
【0005】図2に示すように、コア層2の表裏を接続
するスルーホール配線3aのピッチbは、電子部品(通
常、半導体素子、半導体装置等の半導体部品)5の端子
6のピッチa程度まで微細化することが望ましく、スル
ーホールピッチbが端子ピッチaに等しいことが理想で
ある。
【0006】ピッチbがピッチaより広いと、端子ピッ
チaからコア層2おけるスルーホール配線ピッチbまで
配線幅を拡大するための再配線がビルドアップ層に要求
されることになり、配線層数の増加は必至となる。その
ため、製造工程の長期化による製造コストの増大のみな
らず、逐次積層による歩留り低減が考えられる。
【0007】半導体部品は、近い将来、その端子ピッチ
aが0.25mmにまで微細化されると予測されている
が、ビルドアップ基板のコア層として汎用されているガ
ラスエポキシ基板では、通常のドリル加工によりスルー
ホール配線を形成するため、ドリルの加工径(最小径:
約0.1mm)及び加工ピッチ(最小ピッチ:約0.4
mm)の限界から、この近い将来に見越される半導体部
品の端子ピッチa程度にまでスルーホール配線密度を高
めることはできない。
【0008】そこで、本発明は、半導体素子、半導体装
置等の電子部品の高密度実装を実現するための高密度ス
ルーホール配線が可能な両面実装電子装置及びその製造
方法と、これを備える電子機器とを提供することを目的
とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、基板と、該基板の表裏両面に搭載され
た電子部品とを備える両面実装電子装置であって、基板
が金属板を芯材とするメタルコア基板である両面実装電
子装置と、該装置を備える電子機器とが提供される。な
お、本発明の両面実装電子装置では、金属板に、絶縁物
(好ましくは樹脂組成物の硬化物)により充填された窓
部を設け、この窓部の絶縁物を貫通するスルーホール配
線を基板に設けることが望ましい。また、本発明の電子
装置では、基板の表裏両面に、該基板を介して2つの電
子部品が互いに対向するように配置されていることが望
ましい。この場合、対向して配置された2つの電子部品
の一方は能動素子であり、他方は受動素子であることが
望ましい。
【0010】さらに、本発明では、金属板を芯材とする
メタルコア基板の表裏両面に電子部品を搭載する工程を
備える両面実装電子装置の製造方法が提供される。
【0011】
【発明の実施の形態】両面高密度実装を実現するために
は、コア層におけるスルーホール配線3が所望の寸法精
度で高密度に配置される必要がある。また、コア層に
は、素子等の実装信頼性を確保するため、少なくとも従
来のガラスエポキシ基板と同程度の剛性が要求される。
そこで本発明では、コア層(芯材)として金属板を用い
る。
【0012】本発明の両面実装電子装置は、例えば、窓
部を有する金属板と、窓内を充填する充填部材と、金属
板の表裏に積層された絶縁層と、窓内の充填部材内を貫
通する、金属板表裏に達する1つ以上の独立したスルー
ホール配線とを備えるメタルコア基板、及び、該基板の
両面に搭載された電子部品を有する。メタルコア基板
は、上述のように窓内の充填部材を貫通したスルーホー
ル配線に電気的に接続された外部接続端子を基板両面に
有することができる。
【0013】本発明では、芯材(コア層)として金属板
を用いる。金属板は、その表面の少なくとも一部に、銅
などからなる導体膜を有していていもよい。また、金属
板は単層であってもよく、2以上の層からなる積層体で
あってもよい。例えば、高誘電率の材料を挟んだ2枚金
属板からなる積層体であるコンデンサを用いることもで
きる。
【0014】金属板の材料は、特に限定されるものでは
ないが、例えば、銅、タングステン、モリブデン又は鉄
−ニッケル合金、若しくはこれらのいずれかを主成分と
する合金からなる金属板などが挙げられる。メタルコア
基板の熱膨張係数を低減することができるため、特に、
低熱膨張係数の金属材料(例えば、表面を銅で被覆され
た鉄−ニッケル合金製金属板)を芯材である金属板とし
て用いることが好ましい。
【0015】なお、金属板のメタルコア基板に占める割
合(体積比)を制御すれば、メタルコア基板の熱膨張係
数を任意に設定することができる。したがって、本発明
では、従来のメタルコア配線板では困難であったベアチ
ップ実装を高い信頼性で行うことができ、基板両面に高
密度実装した電子部品を用いた電子回路装置が作製でき
る。
【0016】本発明の電子装置は、基板の表裏少なくと
も一方の面に電極を設け、該電極を介して別の基板の端
子と電気的に接続するための手段を有することが望まし
い。なお、窓部を貫通するスルーホールによって接続さ
れる平面配線と、金属板表面とが異なる平面になるよう
にすれば(すなわち積層方向の高さを異ならせれば)、
半導体部品の駆動に必須な電源層としての機能をコア層
に複数付加することが可能となり、基板の層数削減及び
これによるコスト低減にも貢献できるため好ましい。
【0017】本発明で用いられる両面実装型配線基板
は、例えば、芯材である金属板に複数個の窓をあけ、そ
の表面を銅などの電気伝導性の高い導体で被覆して導体
膜を形成し、該導体膜の表面を黒化処理、ニッケルめっ
きなどにより粗化した後、金属板表面に樹脂組成物から
なる絶縁層を形成しつつ、窓内部の空隙を当該樹脂組成
物で充填することにより製造することができる。なお、
絶縁層と窓内部の充填部材は、絶縁層の形成と同時に行
われてもよく、別途行われてもよい。また、絶縁層と充
填部材は、同じ材料からなっていてもよく、異なる材料
からなっていてもよい。
【0018】絶縁層及び/又は充填部材の形成に用いら
れる樹脂組成物としては、ソルダレジスト又は多層配線
構造体用層間絶縁膜に用いられる従来の材料を用いるこ
とができ、例えばエポキシ樹脂系又はポリイミド系組成
物が好適である。
【0019】金属板を芯材として用いるビルドアップ型
メタルコア基板としては、例えば、特開2000−15
0718号公報、特開平11−298104号公報など
に記載された、金属板の表裏両面及び窓側壁にアルミニ
ウム皮膜を設けた後、陽極酸化処理を行って無孔質バリ
ア型酸化アルミニウム絶縁層を形成するものや、特開平
11−298104号公報に記載された、Al−Si
系、Al−Mg系、Al−Si−Mg系アルミニウム合
金により形成した金属板の上下両面とスルーホールの内
周面にアルマイト処理により絶縁性の酸化被膜(アルマ
イト被膜)を形成し、その上に信号線、パッド、コンデ
ンサ電極、スルーホール導体等の導体パターンを形成す
るものが挙げられる。しかし、これら従来のメタルコア
基板において絶縁膜として用いられる無孔質バリア型酸
化アルミニウム絶縁層やアルマイト皮膜は、絶縁性に乏
しい。これに対して、本発明では樹脂組成物の硬化物か
らなる絶縁物を用いるため、極めて高い絶縁性を得るこ
とができ、絶縁信頼性の点で優れる。
【0020】なお、本発明では、金属板及び絶縁層の材
料は特に限定されないため、これらの材質は必要に応じ
て適宜選択することができる。絶縁層の材料としては、
例えば、一般に多層配線板に使用されている樹脂を主成
分とするものでよく、樹脂を不織布・織布等に含浸させ
たものでもよく、有機フィラー及び/又は無機フィラー
と樹脂とを含む混合物でもよく、またこれらが複合され
たものでもよい。金属板材料である金属導体としては、
例えば、一般に多層配線板に使用されるステンレス、ニ
クロム、タングステン、アルミニウムなどの箔を用いる
ことができ、銅箔を用いることが好ましい。本発明では
窓内部を樹脂組成物で充填することにより、基板の熱膨
張係数を金属板に近い値に設定することが可能になり、
熱プロセスにおける基板の変形を軽減することが可能と
なる。また、金属板及び絶縁材の材料を任意に選択する
ことができるため、本発明では、用いる半導体部品やメ
インボードをも考慮して、より適正な熱膨張係数や剛性
を実現することができる。
【0021】本発明において用いられるメタルコア基板
は、薄くても高い剛性を有した、ハンドリング性に優れ
た金属板を芯材として用い、この金属板に樹脂により充
填された窓部を設け、この窓部にスルーホール配線を形
成する。スルーホールはドリル加工又はプラズマ加工に
より形成してもよいが、レーザ加工により形成すること
が望ましいこれらの加工方法は、所望のスルーホール及
びビアホール径、アスペクト比等仕様に応じ適宜選択す
ることができ、必要に応じて任意の2種以上を併用して
もよい。
【0022】スルーホール(及び必要に応じてビアホー
ル)の形成に用いることのできるレーザの種類として
は、高エネルギなCOレーザ、紫外線レーザ、Xeレ
ーザ、エキシマレーザ、YAG(Yttrium Aluminium Ga
rnet)レーザ、YLF(Yttrium Lithium Fluoride)レ
ーザ、Arレーザなどが挙げられる。COレーザ又は
紫外線レーザを用いることが好ましい。COレーザは
加工速度が大きく、安価である。紫外線レーザは金属導
体に対する吸収がよく、また、より小さい径に集光でき
る。このような技術を適宜用いることにより、所望のス
ルーホール及びビアホール配線を素早く低コストかつ高
精度にあけることができる。
【0023】上述のようにして孔加工を行った後、例え
ば樹脂の加工残渣を除去するデスミア処理及び/又は粗
化処理を行い、触媒を付与して銅めっきを行うことで、
窓部に微細かつ狭ピッチなスルーホール配線を形成する
ことができる。なお、配線パターンのめっき膜は銅に限
定されるものではなく、錫、はんだ、ニッケル、金など
のめっきでもよい。また、配線パターンの形成法も特に
限定されるものではなく、アディティブ法、セミアディ
ティブ法、パートリーアディティブ法、サブトラクティ
ブ法などのいずれを用いてもよい。
【0024】電子部品の搭載方法も、特に限定されるも
のではなく、基板と部品との端子間を、はんだを介して
接続してもよく、異方導電性接着剤等のダイボンディン
グ材により接着しても構わない。
【0025】本発明の電子機器としては、例えば、電子
部品として半導体素子が搭載された半導体装置や、部品
として個別トランジスタ素子が搭載されたトランジスタ
装置といった配線構造体を挙げることができ、その種類
は特に限定されるものではない。また、本発明の電子機
器としては、情報処理装置、携帯端末装置等を挙げるこ
とができる。本発明の電子機器は、何らかの製品の部品
であっても完成品であってもよい。
【0026】
【実施例】以下、本発明の実施例について詳細に説明す
る。なお、本発明は以下の記述内容に限定されるもので
はない。
【0027】<実施例1>本実施例では、図3に示す方
法により、メタルコア基板120の表裏両面に半導体素
子111,112が搭載された両面搭載型半導体装置を
作製した。
【0028】(1)窓部形成工程 まず、厚さ0.1mmの42アロイ(鉄−42wt%ニ
ッケル合金)からなる金属板101の表裏両面に、感光
性レジスト102をラミネートし、両面より露光させ、
現像して、窓部100を形成する箇所のレジストを除去
した後(図3(a))、塩化第二鉄溶液を用いたエッチ
ングにより金属板に窓部100を形成し、この窓部10
0を形成した金属板120の表面にめっきにより銅めっ
き膜103を形成して電気伝導性を向上させた後、表面
を粗化する。これにより、図3(b)に示す、窓を有す
る金属板120が得られる。なお、本実施例では、窓部
100は縦横各0.2mmとし、縦横0.4mm間隔の
直交格子の格子点に相当する位置に配置する。
【0029】(2)樹脂付き銅箔圧着工程 続いて、金属板120の表裏両面に、約18μm厚の銅
箔104に80μm厚程度のエポキシ樹脂を塗布した樹
脂付き銅箔(松下電工(株)R−0880)を配置し、
2.9MPaに加圧して165℃で60分以上加熱して
圧着させ、メタルコア基板105を得る(図3
(c))。なお、この樹脂付き銅箔104の圧着によ
り、樹脂硬化物113からなる絶縁層113aが形成さ
れるとともに、窓部100が樹脂硬化物113からなる
充填部材113bで充填される。
【0030】(3)スルーホール配線形成工程 得られたメタルコア基板105表面の銅箔104の所定
箇所を除去した後、COレーザを照射してエポキシ樹
脂を溶解・除去し、窓を貫通するスルーホール配線や金
属板を底とするビアホールのための、絶縁層113a及
び/又は充填部材113bを貫通する貫通孔孔106を
形成する(図3(d))。なお、スルーホール配線用貫
通孔は、直径50μm〜100μm、高さ150μmで
ある。
【0031】続いて、過マンガン酸カリウム法により樹
脂残さを除去した後、薄付け化学銅めっき液及び電気銅
めっき液に順次投入することで、基板105表面に銅め
っき膜107を析出させる(図3(e))。これによ
り、貫通孔106内部に銅めっき膜107を備えるスル
ーホール及びビアホールが形成され、スルーホール10
7aを介して金属板105表裏の銅箔104が電気的に
接続されるとともに、ビアホール107bを介して金属
板120と表面銅箔104とが電気的に接続される。
【0032】(4)平面配線形成工程 次に、表面銅箔104及びめっき膜107からなる導体
層121のランド部となる箇所にエッチングレジスト1
08をラミネートし、塩化第二鉄を用いたエッチングに
より導体層121をパターン化して回路を含む平面配線
122を形成した後(図3(f))、エッチングレジス
ト108を剥離させる。
【0033】(5)積層工程及び搭載工程 以上の工程(2)〜(4)を繰り返して、絶縁層109
a、層間接続配線109b及び平面配線109cを備え
る積層膜109を形成することにより多層化した後(図
3(g))、少なくともパッド部を除く所定の箇所にソ
ルダレジスト110を成膜する。これにより、両面実装
用メタルコア基板が得られる。最後に、基板表裏の最外
層に形成せれた平面配線109cの外部接続部123
に、はんだ6,113を介して能動素子である演算素子
111と、受動素子であるメモリ素子112とを搭載す
る(図3(h))。
【0034】(6)本実施例の効果 このようにして作製された電子部品(両面実装型半導体
装置)124は、演算素子111とメモリ112とが極
めて短い経路で接続されており、かつスルーホールの高
密度配線が実現される。さらに、本実施例によれば、ス
ルーホール及びビアホール部において良好な電気接続が
得られ、高剛性である金属板を芯材として用いる、製造
工程におけるハンドリング性にも優れている。
【0035】<実施例2>実施例1と同様にして両面実
装型半導体装置124を作製する。ただし、実施例1で
は、金属板101に窓部100を形成する際、金属板1
01の表裏の両側からエッチングしたが、本実施例で
は、片面のみからエッチングして窓部100を形成す
る。すなわち、金属板101の両面にレジスト102を
ラミネートし、その片面の窓部形成箇所のみを残して表
裏全面を露光させ、現像する。これにより、金属板10
1の片面のレジスト層102のみ、窓部形成箇所が除去
されることになる。
【0036】本実施例により得られる電子部品は、実施
例1の場合に比べて、窓部100の形成に際してレジス
トパターンの上下位置ズレが発生しないため、コア層を
貫通するスルーホール導体の電気的信頼性を向上させる
ことができる。
【0037】なお、スルーホール用貫通孔についても、
同様に表裏一方の面からのみのエッチングによって形成
することができる。しかし、他方の面における開口径が
小さくなってしまうため、開口径の小さなスルーホール
用貫通孔の形成においては、表裏両側からエッチングす
ることが好ましい。
【0038】<実施例3>本実施例では、レーザ加工に
際してCOレーザの代わりに紫外線YAGレーザを用
いた他は、実施例1と同様にして両面実装型半導体装置
124を作製する。紫外線YAGレーザを用いれば、開
口径60〜40μmの貫通孔を形成することができる。
本実施例では、実施例1に比べて短い工程で、極めて高
い配線密度を実現でき、高い電気伝導性を有するスルー
ホール配線107aを得ることができる。
【0039】<実施例4>本実施例は、演算素子111
及びメモリ素子112を、はんだ113ではなく異方導
電性樹脂を介して基板上に搭載した他は、実施例1と同
様にして両面搭載型電子装置を作製する。得られる電子
装置は、実施例1に比べて安価に製造することができ
る。また、本実施例は、はんだリフローにより接続する
場合に比べて低温で接続することができるため好まし
い。
【0040】
【発明の効果】本発明によれば、電子部品の両面実装が
可能であるため、電子部品間の接続距離を短縮すること
ができる。また、本実施例によれば、狭ピッチのスルー
ホール配線を形成することができるため、両面への素子
の高密度実装が可能になり、基板、装置及び電子機器の
小型化を図ることができる。さらに、本発明によれば、
電子部品の接続端子と同程度のピッチのスルーホール配
線を形成することで、ピッチを拡大するためのビルドア
ップ層の積層が不要となることから、製造コストを低減
させることができる。
【図面の簡単な説明】
【図1】従来のビルドアップ基板における断面構造を示
す説明図である。
【図2】電子部品の接続端子部に対して理想的なスルー
ホール配線の位置を示す説明図である。
【図3】実施例1における両面実装電子部品の製造工程
を示す説明図である。
【符号の説明】
1…ビルドアップ層、2…コア層、3,3a…スルーホ
ール配線、3b…コア層内平面配線、4…ソルダレジス
ト、5…電子部品、6…はんだボール、7…電子部品の
外部接続端子部、101…42アロイ板、102…感光
性レジスト、103…銅めっき膜、104…銅箔、10
5…メタルコア基板、106…貫通孔、107…めっき
膜、107a…スルーホール配線、107b…ビアホー
ル配線、108…感光性レジスト層、109…積層膜、
109a…絶縁層、109b…層間接続配線、109c
…平面配線、110…ソルダレジスト、111…能動素
子(演算素子)、112…受動素子(メモリ素子)、1
20…窓付き金属板、121…導体層、122…平面配
線、123…外部接続部、124…両面実装電子装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5E315 AA05 AA11 BB03 BB11 CC21 DD13 DD15 DD20 DD25 GG01 GG07 5E336 AA04 AA14 BB02 BB03 BB19 BC12 BC14 BC15 BC16 CC31 GG03 GG09

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板と、該基板の表裏両面に搭載された電
    子部品とを備える両面実装電子装置において、 上記基板は、金属板を芯材とするメタルコア基板である
    ことを特徴とする両面実装電子装置。
  2. 【請求項2】上記金属板は、絶縁物により充填された窓
    部を備え、 上記基板は、上記窓部の上記絶縁物を貫通するスルーホ
    ール配線を備えることを特徴とする両面実装電子装置。
  3. 【請求項3】上記電子部品は、上記基板の表裏両面に、
    該基板を介して2つの素子が互いに対向するように配置
    されていることを特徴とする請求項1又は2記載の両面
    実装電子装置。
  4. 【請求項4】上記対向して配置された2つの電子部品の
    一方は能動素子であり、他方は受動素子であることを特
    徴とする請求項3記載の両面実装電子装置。
  5. 【請求項5】請求項1〜4のいずれかに記載の両面実装
    電子装置を備えることを特徴とする電子機器。
  6. 【請求項6】金属板を芯材とするメタルコア基板の表裏
    両面に電子部品を搭載する工程を備えることを特徴とす
    る両面実装電子装置の製造方法。
JP2001154741A 2001-05-24 2001-05-24 両面実装電子装置、その製造方法、及び電子機器 Pending JP2002353584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001154741A JP2002353584A (ja) 2001-05-24 2001-05-24 両面実装電子装置、その製造方法、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001154741A JP2002353584A (ja) 2001-05-24 2001-05-24 両面実装電子装置、その製造方法、及び電子機器

Publications (1)

Publication Number Publication Date
JP2002353584A true JP2002353584A (ja) 2002-12-06

Family

ID=18999039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154741A Pending JP2002353584A (ja) 2001-05-24 2001-05-24 両面実装電子装置、その製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP2002353584A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042083B2 (en) 2003-02-21 2006-05-09 Kabushiki Kaisha Toshiba Package substrate and a flip chip mounted semiconductor device
KR100971294B1 (ko) 2008-05-08 2010-07-20 삼성전기주식회사 반도체 플라스틱 패키지 및 그 제조방법
WO2013047848A1 (ja) 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042083B2 (en) 2003-02-21 2006-05-09 Kabushiki Kaisha Toshiba Package substrate and a flip chip mounted semiconductor device
KR100971294B1 (ko) 2008-05-08 2010-07-20 삼성전기주식회사 반도체 플라스틱 패키지 및 그 제조방법
WO2013047848A1 (ja) 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
US9807874B2 (en) 2011-09-30 2017-10-31 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure

Similar Documents

Publication Publication Date Title
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP4538486B2 (ja) 多層基板およびその製造方法
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
JPH11126978A (ja) 多層配線基板
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP2004007006A (ja) 多層配線基板
JPH1174648A (ja) 配線基板
JP3086332B2 (ja) 多層プリント配線板の製造方法
JP2002198654A (ja) 電気素子内蔵配線基板およびその製造方法
JP2002353584A (ja) 両面実装電子装置、その製造方法、及び電子機器
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP3174026B2 (ja) 金属ベース多層回路基板
JP2000165045A (ja) プリント配線基板
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP2001189536A (ja) 配線基板
JP3593957B2 (ja) 多層配線板およびその製造方法
JP2004342686A (ja) 多層配線板、多層基板用基材およびその製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP2003078247A (ja) 配線基板およびその製造方法