JPH1174648A

JPH1174648A - 配線基板

Info

Publication number: JPH1174648A
Application number: JP9231217A
Authority: JP
Inventors: Katsura Hayashi; 桂林; Hisashi Sato; 恒佐藤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-08-27
Filing date: 1997-08-27
Publication date: 1999-03-16

Abstract

(57)【要約】【課題】コンデンサや抵抗素子などの電子部品を搭載し
つつも、小型、軽量化ならびに薄型化が可能な配線基板
を提供する。【解決手段】少なくとも有機樹脂を含む絶縁基板２と、
絶縁基板２の表面および内部に配設された配線回路層３
とを具備する配線基板１において、絶縁基板２に貫通孔
５および／または非貫通孔６を形成して孔内にコンデン
サ７や抵抗素子８などを収納支持するとともに、これら
電子部品を孔５、６の内壁を通じて内部配線回路層３ｂ
と電気的に接続し、さらには、孔５，６形成部を含む配
線基板表面に半導体装置１０を実装する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、携帯情報
端末やノートパソコン、携帯電話などの小型軽量の電気
機器に搭載される配線基板に関するものである。

【０００２】

【従来技術】近年、携帯情報端末やノートパソコンなど
の電子機器は、ますます高機能課し、しかも小型軽量化
が求められている。また、マルチメディアの普及に伴
い、取り扱う情報量が飛躍的に拡大し、このため信号周
波数が高周波化する傾向にある。このような小型軽量
化、高周波での信号処理が必要が基板として現在最も注
目されているのは、ビルドアップ法と呼ばれる逐次積層
技術である。

【０００３】この方法は、通常のプリント基板の表面
に、感光性樹脂の塗布、露光、現像処理による絶縁層の
形成と、めっきなどの金属薄膜による配線回路層やビア
導体の形成を交互に行って多層化する方法であり、最近
では、この方法によって作製した基板を用いて絶縁基板
表面に多数の半導体素子を搭載したマルチチップモジュ
ール（ＭＣＭ）等への適用も検討されている。

【０００４】また、一般には、コンデンサや抵抗素子な
どの電子部品を配線基板に実装する場合には、図３に示
すように、上記のビルドアップ法などにより形成された
配線基板３１の表面の配線回路層３２に、コンデンサ３
３や抵抗素子３４、あるいは半導体素子を収納したパッ
ケージ３５などを半田などにより実装することが行われ
ている。

【０００５】また最近では、電子機器の小型化、軽量化
のために、コンデンサや抵抗素子などを配線基板表面や
内部にて厚膜（印刷）法やスパッタリングなどの薄膜法
などによって抵抗体や誘電体を形成する方法が内蔵化す
ることも提案されている。

【０００６】

【発明が解決しようとする課題】しかしながら、ビルド
アップ法によって作製される基板は厚く、さらには、コ
ンデンサや抵抗素子などの電子部品を表面に搭載する
と、ビルドアップ法による微細配線の効果が薄れてしま
うという問題があった。

【０００７】それは、ビルドアップ法は、プリント基板
の表面に絶縁層と配線層とを順次積層していく技術であ
って、中心となるコア基板は、ビルドアップ時のコア基
板の安定性や、配線基板全体のそりや変形を防止するた
めに、ある程度の厚みが要求される結果、通常約１ｍｍ
以上の厚さのコア基板を必要とするために、ビルドアッ
プ法により作製される基板の厚みは１ｍｍよりも薄くな
ることはなかった。

【０００８】また、コンデンサや抵抗素子などの電子部
品を配線基板に搭載する場合において、配線基板の表面
にて半田により表面実装した構造では、配線基板に対し
て個々の電子部品やパッケージを表面実装するための所
定の面積を確保する必要があり、配線基板の小型化には
おのずと限界があった。

【０００９】また、絶縁基板表面や内部にて厚膜（印
刷）法やスパッタリングなどの薄膜法などによって抵抗
体や誘電体を形成する方法は、電子機器の小型化、軽量
化には有利であるが、情報量の飛躍的増大と、信号の高
周波化に伴い、抵抗素子やコンデンサに対しても種々の
特性が要求されており、これらの特性に対しては厚膜法
や薄膜法によっては、それら要求される特性を満足し得
る素子を安定に歩留りよく形成することが非常に困難で
あり、しかも製造工程が煩雑となったり、コスト高とな
るなどの問題があった。

【００１０】従って、本願発明は、コンデンサや抵抗素
子などの電子部品を搭載しつつも、小型、軽量化ならび
に薄型化が可能な配線基板を提供することを目的とする
ものである。

【００１１】

【課題を解決するための手段】本発明者らは、上記の課
題に対して検討を重ねた結果、配線基板の所定箇所に電
子部品を収納するための貫通孔および／または非貫通孔
を形成して、その孔内に電子部品を収納して、配線基板
に設けられた配線回路層と接続することにより、要求特
性を満足する電子部品を配線基板に対して小型、軽量か
つ薄型化した状態で搭載できることを見いだした。

【００１２】即ち、本発明の配線基板は、少なくとも有
機樹脂を含む絶縁基板と、該絶縁基板の表面および内部
に配設された配線回路層とを具備するものであって、前
記絶縁基板に貫通孔および／または非貫通孔を形成して
該孔内に電子部品を収納支持するとともに、前記電子部
品を前記孔の内壁を通じて前記内部配線回路層と電気的
に接続したことを特徴とするものである。

【００１３】また、この配線基板によれば、前記配線層
を、前記電子部品と前記内部配線回路層との接続部を境
界として、第１の配線層と第２の配線層との積層体によ
って構成し、該第１の配線層と第２の配線層とを前記境
界部において相互に接続してなること、前記貫通孔形成
部および／または非貫通孔形成部を含む配線基板表面に
半導体装置を実装してなることを特徴とするものであ
る。

【００１４】また、本発明の配線基板は、少なくとも有
機樹脂を含む絶縁基板と、該絶縁基板の表面および内部
に配設された配線回路層とを具備するものであって、前
記絶縁基板に貫通孔および／または非貫通孔を形成し
て、該孔内に該孔径と実質的に同じ径を有する電子部品
を収納支持するとともに、前記電子部品を前記配線回路
層と電気的に接続してなることを特徴とするものであ
り、また、前記貫通孔形成部および／または非貫通孔形
成部を含む配線基板表面に半導体装置を実装してなるこ
とを特徴とする。

【００１５】

【発明の実施の形態】以下、本発明を図面をもとに説明
する。図１は、本発明の一実施例を示す配線基板の概略
断面図である。

【００１６】図１の配線基板１によれば、絶縁基板２の
表面や内部には、表面配線回路層３ａ，内部配線回路層
３ｂが配設され、場合によって、異なる層間の配線回路
層を接続するためのビアホール導体４を具備するもので
ある。本発明によれば、この絶縁基板２の所定箇所に表
面から裏面まで貫通するように形成された貫通孔５、ま
たは絶縁基板の一方の表面に形成され、裏面まで貫通し
ない非貫通孔６が形成され、それらの孔５、６内にチッ
プコンデンサ７やチップ抵抗素子８が収納されている。

【００１７】そして、チップコンデンサ７やチップ抵抗
素子８等の電子部品は、孔５，６の内壁を通じて絶縁基
板２の内部に形成された内部配線回路層３ｂと電気的に
接続されている。具体的には、この配線基板１は、第１
の配線層１ａと第２の配線層１ｂの積層体によって構成
されており、その積層境界部に位置する内部配線回路層
３ｂと半田などの導電性接着材９により電気的に接続さ
れている。即ち、厚みが最も大きいチップコンデンサ７
は、貫通孔５の内壁のうち、特に側壁を通じて内部配線
回路層３ｂと接続され、厚みが薄いチップ抵抗素子８
は、非貫通孔６を内壁のうち、底壁を通じて内部配線回
路層３ｂと接続されている。

【００１８】薄型軽量の配線基板においては、特に曲げ
変形が大きくなり、これにより電子部品と基板との接続
部の断線が生じやすくなる傾向にある。特に、配線基板
の表面においては変形による歪みが最も大きくなるため
に、配線基板表面にて配線回路層と接続されると、断線
が生じやすい。そこで、本発明によれば、変形による歪
みの発生の最も小さい配線基板内部にて、電子部品を孔
の内壁を通じて内部配線回路層３ｂと接続することによ
り、電子部品を配線基板１に対して強固に接続すること
ができる。

【００１９】また、貫通孔５および非貫通孔６は、その
内径が、孔内に収納されるチップコンデンサ７や抵抗素
子８などの電子部品の大きさとほぼ同じとなるように形
成されている。この場合、孔５、６の内径は、電子部品
が直方体の場合には、長さ、幅のうちの少なくとも一
方、電子部品が円柱体の場合には、その外径と実質的に
同一であるのがよい。「実質的に同一」とは、具体的に
は、電子部品の上記サイズが対向する孔の内径に対して
０．９〜１．１倍であることを意味する。特に、孔の内
径に対して、１．０倍よりも大きい場合には、絶縁基板
２から電子部品に対して圧縮応力が加わり、電子部品を
強固に収納支持することができる。但し、１．１倍を越
えると、応力が大きくなり、絶縁基板２や電子部品が破
損するなどの問題が起きやすくなる。また、電子部品の
サイズが０．９倍よりも小さいと、配線回路層３との接
続が制限されたり、難しくなり、さらには、配線基板の
小型化を阻害する。

【００２０】また、かかる構成においては、絶縁基板２
の厚さＴは、孔内に収納されたチップコンデンサ７やチ
ップ抵抗素子８などの電子部品のうち最も厚い電子部品
の厚さｔに対して、ｔ＝Ｔ、またはＴ＞ｔとし、配線基
板の薄型化を考慮する場合には、ｔ≦Ｔ≦１．３ｔであ
ることが望ましい。Ｔ＜ｔでは、収納した電子部品が配
線基板の表面から突出した状態となり、配線基板表面に
さらに他の電子部品や半導体装置を搭載することが難し
くなったり、突出した電子部品に外的衝撃が加わりやす
くなり、それにより電子部品が損傷するなどの問題が生
じやすくなる。

【００２１】また、配線基板の薄型化を考慮した場合、
最も厚い電子部品を収納する孔を貫通孔によって形成
し、それよりも厚さが非常に薄い他の電子部品を収納す
る孔を非貫通孔として形成することが望ましい。また、
搭載する電子部品の厚さが同じ場合には、すべて貫通孔
を形成して収納すればよい。

【００２２】このように、収納する電子部品のサイズ
と、収納する孔のサイズとの関係を上記のように設定す
ることにより、孔内に収納される電子部品自体が、配線
基板を形づくる基板の一部を形成するとともに、チップ
コンデンサ７やチップ抵抗素子８が配線基板１の表面か
ら突出しない、薄型の配線基板を作製することができ、
その結果、電子部品を搭載した厚さが１ｍｍ以下のカー
ド状の配線基板をも容易に形成することも可能となる。

【００２３】また、場合によっては、チップコンデンサ
７やチップ抵抗素子８が収納された貫通孔５や非貫通孔
６形成部の表面にて、図１の破線にて示すように、該形
成部を跨ぐようにして半導体装置１０を配線基板１の表
面配線回路層３ａに実装することもでき、これにより省
スペース化による配線基板の小型化および薄型化が可能
となる。

【００２４】なお、貫通孔または非貫通孔に収納する電
子部品としては、上記のチップコンデンサやチップ抵抗
素子に限定されることなく、フィルター素子や、ＶＣ
Ｏ、ＴＣＸＯなどの水晶振動子、圧電振動子、メモリ
ー、ＭＰＵなどの半導体素子を収納することも可能であ
る。

【００２５】次に、本発明の配線基板を作製するための
１つの具体的な方法について図２の工程図をもとに説明
する。まず、図２（ａ）に示すように、熱硬化性樹脂を
含む複数の絶縁層１１を積層し、その表面および／また
は内部に表面配線回路層１２ａ，内部配線回路層１２ｂ
とビアホール導体１３を形成した第１の配線層１４を作
製する。この時、第１の配線層１４の表面配線回路層１
２ａの一部として、後述する第２の配線層との電気的な
接続を担うための、例えばバンプ１５を形成する。

【００２６】この第１の絶縁層１４は、例えば、軟質
（Ｂステージ状態）の絶縁シートにスルーホールを形成
し、そのスルーホール内に金属粉末を含む導体ペースト
をスクリーン印刷や吸引処理しながら充填して、ビアホ
ール導体１３を形成した後、その表面に配線回路層１２
を形成したものを位置合わせして多層に積層することに
より形成される。配線回路層１２の形成方法としては、
１）絶縁シートの表面に金属箔を貼り付けた後、エッチ
ング処理して回路パターンを形成する方法、２）絶縁シ
ート表面にレジストを形成して、メッキにより形成する
方法、３）転写フィルム表面に金属箔を貼り付け、金属
箔をエッチング処理して回路パターンを形成した後、こ
の金属箔からなる回路パターンを絶縁シート表面に転写
させる方法等が挙げられる。

【００２７】なお、ビアホール導体１３は、配線回路層
１２を形成した絶縁シートを積層後にホール形成後、ホ
ール内をメッキ処理することにより形成することも可能
である。

【００２８】第１の配線基板は、Ｂステージ状態のまま
次工程に入ってもよく、また、ここで一度樹脂を硬化さ
せてもよい。樹脂を硬化させると基板の変形が少ないの
で大型基板の作製が容易となる。また、Ｂステージのま
ま後述する図２（ｃ）の工程を行えば、コストダウンと
なる。

【００２９】次に、図２（ｂ）に示すように、第１の配
線層１４に対して、前述したサイズの電子部品を収納す
るための貫通孔１６をレーザービーム、パンチングなど
により形成する。

【００３０】そして、図２（ｃ）に示すように、第１の
配線層１４に形成した貫通孔１６内に、チップコンデン
サ１７を収納するとともに、そのチップコンデンサ１７
の端子電極１８と、第１の配線層１４の表面配線回路層
１２ａとを半田や銀ペーストなどの導電性接着材１９に
よって電気的に接続するとともに、第１の配線層１４に
電子部品を固定する。また、同時に、第１の配線層１４
の表面に、チップコンデンサ１７よりも厚みの小さいチ
ップ抵抗素子２０を、銀ペースト、半田などの導電性接
着材１９によって表面配線回路層１２ａと電気的に接続
する。

【００３１】次に、図２（ｄ）に示すように、第１の配
線層１４と同様な方法にして、ビアホール導体２１、表
面配線回路層２２ａ、内部配線回路層２２ｂを形成した
第２の配線層２３を作製し、この配線層２３に対して、
チップコンデンサ１７とチップ抵抗素子２０を収納する
ための貫通孔２４、２５を形成する。

【００３２】そして、図２（ｅ）に示すように、図２
（ｃ）にて、電子部品を収納または実装した第１の配線
層１４に対して、配線回路層や貫通孔２４、２５内に電
子部品が収納されるように位置合わせしてして積層す
る。この時、第１の配線層１４と第２の配線層２３との
電気的な接続は、第１の配線層１４の表面に形成した、
例えばバンプ１５を経由して第２の配線層２３との配線
回路層２２と電気的に接続される。基板の接続は、第１
および第２の絶縁基板が完全硬化している場合には、積
層物を２００〜２５０℃で処理してバンプ１５を溶融さ
せて相互の配線回路層の接続を行う。また、各配線層が
Ｂステージ状態の場合には、銅ペースト等を接続部分に
塗布後、１８０〜２５０℃程度で加熱しながら、１０〜
４０ｋｇ／ｃｍ²の圧力で加圧することにより電気的接
続を行うことができる。

【００３３】このようにして、チップコンデンサ１７
は、第１の配線層１４の貫通孔１６と第２の配線層２３
の貫通孔２４内に収納されるとともに、第１の配線層１
４と第２の配線層２３間の境界部にて、第１の配線層１
４に形成された表面配線回路層１２ａと電気的に接続さ
れ、一方、チップ抵抗素子２０は、第２の配線層２３の
貫通孔２５と第１の配線層１４によって底壁が形成され
た非貫通孔内に収納されるとともに、第１の配線層１４
と第２の配線層２３間の境界部にて、第１の配線層１４
に形成された表面配線回路層１２ａと電気的に接続され
ることになり、図１の配線基板を作製することができ
る。

【００３４】上記の製造方法において、用いられる熱硬
化性樹脂を含有する絶縁シートは、熱硬化性有機樹脂、
または熱硬化性有機樹脂とフィラーなどの組成物を混練
機や３本ロールなどの手段によって十分に混合し、これ
を圧延法、押し出し法、射出法、ドクターブレード法な
どによってシート状に成形する。そして、所望により熱
処理して熱硬化性樹脂を半硬化させる。半硬化には、樹
脂が完全硬化するに十分な温度よりもやや低い温度に加
熱する。

【００３５】そして、この状態の絶縁層に対するスルー
ホール（ビアホール）および空隙部の形成は、ドリル、
パンチング、サンドブラスト、あるいは炭酸ガスレー
ザ、ＹＡＧレーザ、及びエキシマレーザ等の照射による
加工など公知の方法が採用される。

【００３６】なお、絶縁シートを形成する熱硬化性樹脂
としては、絶縁材料としての電気的特性、耐熱性、およ
び機械的強度を有する熱硬化性樹脂であれば特に限定さ
れるものでなく、例えば、アラミド樹脂、フェノール樹
脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレ
ンエーテル樹脂、ビスマイレイドトリアジン樹脂、ユリ
ア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹
脂、不飽和ポリエステル樹脂、アリル樹脂等が、単独ま
たは組み合わせて使用できる。

【００３７】また、上記の絶縁シート中には、絶縁基板
あるいは配線基板全体の強度を高めるために、有機樹脂
に対してフィラーを複合化させることもできる。有機樹
脂と複合化されるフィラーとしては、ＳｉＯ₂、Ａｌ₂
Ｏ₃、ＺｒＯ₂、ＴｉＯ₂、ＡｌＮ、ＳｉＣ、ＢａＴｉ
Ｏ₃、ＳｒＴｉＯ₃、ゼオライト、ＣａＴｉＯ₃、ほう
酸アルミニウム等の無機質フィラーが好適に用いられ
る。また、ガラスやアラミド樹脂からなる不織布、織布
などに上記樹脂を含浸させて用いてもよい。なお、有機
樹脂とフィラーとは、体積比率で１５：８５〜７０：３
０の比率で複合化されるのが適当である。

【００３８】これらの電気素子を収納するための空隙部
を形成する絶縁シートは、上記の種々の材質の中でも空
隙部をパンチング又はレーザーで容易に加工できる点か
ら、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹
脂と、シリカまたはアラミド不織布との混合物であるこ
とが最も望ましい。

【００３９】一方、ビアホール導体４に充填される金属
ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金
などの、平均粒径が０．５〜５０μｍの金属粉末を含
む。金属粉末の平均粒径が０．５μｍよりも小さいと、
金属粉末同士の接触抵抗が増加してスルーホール導体の
抵抗が高くなる傾向にあり、５０μｍを越えるとスルー
ホール導体の低抵抗化が難しくなる傾向にある。

【００４０】また、導体ペーストは、前述したような金
属粉末に対して、前述したような結合用有機樹脂や溶剤
を添加混合して調製される。ペースト中に添加される溶
剤としては、用いる結合用有機樹脂が溶解可能な溶剤で
あればよく、例えば、イソプロピルアルコール、テルピ
ネオール、２−オクタノール、ブチルカルビトールアセ
テート等が用いられる。

【００４１】上記の導体ペースト中の結合用有機樹脂と
しては、前述した種々の絶縁シートを構成する有機樹脂
の他、セルロースなども使用される。この有機樹脂は、
前記金属粉末同士を互いに接触させた状態で結合すると
ともに、金属粉末を絶縁シートに接着させる作用をなし
ている。この有機樹脂は、金属ペースト中において、
０．１乃至４０体積％、特に０．３乃至３０体積％の割
合で含有されることが望ましい。これは、樹脂量が０．
１体積％よりも少ないと、金属粉末同士を強固に結合す
ることが難しく、低抵抗金属を絶縁層に強固に接着させ
ることが困難となり、逆に４０体積％を越えると、金属
粉末間に樹脂が介在することになり粉末同士を十分に接
触させることが難しくなり、スルーホール導体の抵抗が
大きくなるためである。

【００４２】配線回路層としては、銅、アルミニウム、
金、銀の群から選ばれる少なくとも１種、または２種以
上の合金からなることが望ましく、特に、銅、または銅
を含む合金が最も望ましい。また、場合によっては、導
体組成物として回路の抵抗調整のためにＮｉ−Ｃｒ合金
などの高抵抗の金属を混合、または合金化してもよい。
さらには、配線層の低抵抗化のために、前記低抵抗金属
よりも低融点の金属、例えば、半田、錫などの低融点金
属を導体組成物中の金属成分中に２〜２０重量％の割合
で含んでもよい。また、ビアホール導体の両端を金属箔
からなる配線回路層によって封止する上では、配線回路
層１２ａ，１２ｂの厚みは５〜４０μｍが適当である。

【００４３】

【実施例】

実施例１アラミド樹脂の不織布に対してイミド樹脂を５０体積％
の割合で含浸した厚さ２００μｍのプリプレグ（Ａ）
に、炭酸ガスレーザーで直径０．１ｍｍのビアホールを
形成し、そのホール内に銀をメッキした銅粉末を含む銅
ペーストを充填してビアホール導体を形成した。

【００４４】また、イミド樹脂５０体積％、シリカ粉末
５０体積％の割合となるように、ワニス状態の樹脂と粉
末を混合しドクターブレード法により、厚さ７５ｍｍの
絶縁シート（Ｂ）を作製し、その絶縁シート（Ｂ）にパ
ンチングで直径０．１ｍｍのビアホールを形成し、その
ホール内に銀をメッキした銅粉末を含む銅ペーストを充
填してビアホール導体を形成した。

【００４５】一方、ポリエチレンテレフタレート（ＰＥ
Ｔ）樹脂からなる転写シートの表面に接着剤を塗布し、
厚さ９μｍ、表面粗さ０．８μｍの銅箔を一面に接着し
た。

【００４６】その後、フォトレジストを塗布し露光現像
を行った後、これを塩化第二鉄溶液中に浸漬して非パタ
ーン部をエッチング除去して配線回路層を形成した。な
お、作製した配線回路層は、線幅が２５μｍ、配線と配
線との間隔が２５μｍの微細なパターンである。

【００４７】そして、前記プリプレグ（Ａ）と、表面に
配線回路層を形成したＰＥＴ樹脂を位置合わせして密着
させ、転写シートのみを剥離して配線回路層をプリプレ
グ（Ａ）の表面に転写させた。また、同様にして、絶縁
シート（Ｂ）の表面にも、配線回路層を形成した。

【００４８】その後、配線回路層を形成したプリプレグ
（Ａ）を中心に、表裏に配線回路層を形成した絶縁シー
ト（Ｂ）をそれぞれ１層積層して３０ｋｇ／ｃｍ²の圧
力で圧着し、２００℃で１時間加熱して完全硬化させて
第１の配線層を形成した。そして、この第１の配線層に
炭酸ガスレーザーで１．１×０．６ｍｍの貫通孔ａを開
けた。なお、第２の配線層との接続のために、第１の配
線層の表面に、半田ペーストを所定箇所に印刷した。

【００４９】また、上記と全く同様な方法で、第２の配
線層を作製し、同様に、炭酸ガスレーザーで１．１×
０．６ｍｍの貫通孔ａと、１．１×０．３ｍｍの貫通孔
ｂを開けた。

【００５０】次に、第１の配線層の貫通孔ａに１００５
型（１．０×０．５×０．５ｍｍ）のセラミック製チッ
プコンデンサを収納して第１の配線層の表面の配線回路
層とコンデンサの端子電極とを半田付けした。また、第
１の配線層の表面に同様に０６０３型（０．６×０．３
×０．３ｍｍ）のチップ抵抗素子を半田実装した。その
後、この第１の配線層に対して、第２の配線層の貫通孔
ａにチップコンデンサが収納されるように、また貫通孔
ｂにチップ抵抗素子が収納されるように位置合わせして
重ね合わせて、１８０℃で３０秒加熱して半田付けし
た。そして、最後に、貫通孔を跨ぐようにクワッドフラ
ット型（ＱＦＰ）の半導体素子を収納したパッケージ
（半導体装置）を配線基板表面の配線回路層に半田によ
って接続した。

【００５１】得られた配線基板に対して、断面における
配線回路層やビアホール導体の形成付近を観察した結
果、配線回路層、ビアホール導体およびコンデンサとは
良好な接続状態であり、各配線回路層間の導通テストを
行った結果、配線の断線も認められなかった。

【００５２】実施例２本発明に従い、実施例１と同様にして、幅４０ｍｍ、長
さ１００ｍｍの大きさの多層配線基板の中央部に形成し
た貫通孔に１００５型のチップコンデンサを内蔵し、そ
のコンデンサを実施例１と同様にして、配線基板の内部
の配線回路層と貫通孔の側壁を介して半田により接続し
た。

【００５３】また、比較例ａとして、貫通孔を形成しな
い以外は、実施例１と全く同様にして作製した多層配線
基板の表面中央の配線回路層に１００５型のチップコン
デンサを半田実装した。

【００５４】さらに、比較例ｂとして、実施例１と同様
にして、多層配線基板の中央部に形成した貫通孔に１０
０５型チップコンデンサを内蔵するものの、このコンデ
ンサを配線基板の表面の配線回路層に半田付けした。

【００５５】上記の３つのチップコンデンサを内蔵した
多層配線基板に対して、両端を２ｍｍ変位させる曲げ試
験を行った結果、比較例ａの基板では、１５０サイクル
で比較例ｂでは、２００サイクルでコンデンサの接続不
良が発生したが、本発明の配線基板は５００サイクル終
了後においても内蔵するコンデンサとの接続不良も全く
認められず、優れた接続性を示した。

【００５６】

【発明の効果】以上詳述したとおり、本発明によれば、
コンデンサや抵抗素子などの電子部品を絶縁基板に形成
した貫通孔または非貫通孔内に収納して配線回路層と電
気的に接続することにより、電子部品を搭載した配線基
板の小型、軽量および薄型化を達成することができるこ
とから、携帯情報端末やノートパソコン、携帯電話など
の小型軽量の電気機器に適した配線基板を提供できる。

【図面の簡単な説明】

【図１】本発明の配線基板の一実施例を示す配線基板の
概略断面図である。

【図２】図１の配線基板を製造する方法を説明するため
の工程図である。

【図３】従来技術を説明するための概略断面図である。

【符号の説明】

１配線基板１ａ第１の配線層１ｂ第２の配線層２絶縁基板３ａ表面配線回路層３ｂ内部配線回路層４ビアホール導体５貫通孔６非貫通孔７チップコンデンサ８チップ抵抗素子９導電性接着材１０半導体装置

Claims

【特許請求の範囲】

【請求項１】少なくとも有機樹脂を含む絶縁基板と、該
絶縁基板の表面および内部に配設された配線回路層とを
具備する配線基板において、前記絶縁基板に貫通孔およ
び／または非貫通孔を形成して該孔内に電子部品を収納
支持するとともに、前記電子部品を前記孔の内壁を通じ
て前記内部配線回路層と電気的に接続したことを特徴と
する配線基板。
【請求項２】前記配線基板を、前記電子部品と前記内部
配線回路層との接続部を境界として、第１の配線層と第
２の配線層との積層体によって構成し、該第１の配線層
と第２の配線層とを前記境界部において相互に接続して
なることを特徴とする請求項１記載の配線基板。
【請求項３】前記貫通孔形成部および／または非貫通孔
形成部を含む配線基板表面に半導体装置を実装してなる
請求項１または請求項２記載の配線基板。
【請求項４】少なくとも有機樹脂を含む絶縁基板と、該
絶縁基板の表面および内部に配設された配線回路層とを
具備する配線基板において、前記絶縁基板に貫通孔およ
び／または非貫通孔を形成して、該孔内に該孔径と実質
的に同じ径を有する電子部品を収納支持するとともに、
前記電子部品を前記配線回路層と電気的に接続してなる
ことを特徴とする配線基板。
【請求項５】前記貫通孔形成部および／または非貫通孔
形成部を含む配線基板表面に半導体装置を実装してなる
請求項４記載の配線基板。