JP3465629B2 - 電子部品実装回路基板 - Google Patents

電子部品実装回路基板

Info

Publication number
JP3465629B2
JP3465629B2 JP13528599A JP13528599A JP3465629B2 JP 3465629 B2 JP3465629 B2 JP 3465629B2 JP 13528599 A JP13528599 A JP 13528599A JP 13528599 A JP13528599 A JP 13528599A JP 3465629 B2 JP3465629 B2 JP 3465629B2
Authority
JP
Japan
Prior art keywords
wiring board
carrier
mother
electronic component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13528599A
Other languages
English (en)
Other versions
JP2000036648A (ja
Inventor
秀夫 畠中
幸宏 石丸
東作 西山
大蔵 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP13528599A priority Critical patent/JP3465629B2/ja
Publication of JP2000036648A publication Critical patent/JP2000036648A/ja
Application granted granted Critical
Publication of JP3465629B2 publication Critical patent/JP3465629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、内層に複数の配線
層を有し、高密度に集積された半導体チップ等の電子部
品の実装体を高密度にプリント配線基板上に優れた接続
信頼性を備えて配設することができる電子部品実装回路
基板に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化、軽量
化、高機能化が進展する中で電子機器を構成する各種電
子部品の小型化や薄型化等とともに、これら電子部品が
実装されるプリント配線基板も高密度実装を可能とする
様々な技術開発が盛んである。
【０００３】特に最近は急速な実装技術の進展ととも
に、ＬＳＩ等の半導体チップを高密度に実装でき、かつ
高速信号処理回路にも対応できる多層配線構造の回路基
板が安価に供給されることが強く要望されてきている。
このような多層配線回路基板では微細な配線ピッチで形
成された複数層の配線パターン間の高い電気的接続信頼
性や優れた高周波特性を備えていることが重要である。
【０００４】このような高性能、高機能化された電子機
器からの要求に対し、ドリル加工と銅貼積層板のエッチ
ングやめっき加工による従来のスルーホール構造で層間
の電気接続がなされる多層プリント配線基板ではもはや
これらの要求を満足させることは極めて困難となり、こ
のような問題を解決するために新しい構造を備えた回路
基板や高密度配線を目的とする製造方法が開発されつつ
ある。
【０００５】例えば、従来の多層配線基板の層間接続の
主流となっていたスルーホール内壁の銅めっき導体に代
えて、インナーバイアホール（以下、ＩＶＨという）に
導電体を充填して接続信頼性の向上を図るとともに部品
ランド直下や任意の層間にＩＶＨを形成でき、基板サイ
ズの小型化や高密度実装が実現できる全層ＩＶＨ構造の
樹脂多層配線基板（特開平６−２６８３４５号公報）が
ある。
【０００６】この全層ＩＶＨ構造の樹脂多層配線基板を
形成するための回路形成用基板として一般的に用いられ
ているものにアラミド不織布等の基材に絶縁材としてエ
ポキシ樹脂を含浸させた基板がある。これらの回路形成
用基板を用いて形成された樹脂多層基板は、低膨張率、
低誘電率、軽量であるという長所を生かして小型、軽量
化を必要とする多くの電子機器に利用されてきている。
また上記全層ＩＶＨ構造多層配線基板は高密度形成され
た配線群の上面にも電子部品を実装できることが特徴で
ある。
【０００７】一方、従来のプリント配線基板または上記
の全層ＩＶＨ構造を有する樹脂多層配線基板に対する電
子部品の実装方法は、チップ抵抗やチップコンデンサ等
のディスクリート部品の端子電極または樹脂パッケージ
された半導体集積回路部品のリード端子がプリント配線
基板の電極ランドに半田付けされるのが一般的である。
【０００８】このように従来の実装方法によれば、これ
らの電子部品の電極部は広い接続面積を有しており、プ
リント配線基板と電子部品の熱膨張係数（以下、ＣＴＥ
という）に差異があっても熱衝撃試験時に接合部が破損
することはなかった。また半導体集積回路部品の場合、
樹脂パッケージされたリード端子の弾性によってＣＴＥ
の差による歪み応力を吸収することにより接続信頼性を
保つことができた。
【０００９】
【発明が解決しようとする課題】しかしながら、半導体
チップよりも大きな面積を有するキャリア基板上にダイ
ボンディングされ、またその半導体チップから電極を引
き出すためのワイヤボンディング構造を有する樹脂パッ
ケージタイプの半導体集積回路部品はプリント配線基板
上の面積を広く占有し、高密度実装の阻害要因となって
おり、特に高密度配線、高密度実装を目的として開発さ
れた全層ＩＶＨ樹脂多層配線基板ではその特長が十分活
用されていなかった。
【００１０】したがってプリント配線基板の高密度配線
化および高密度実装化を図り、プリント配線基板をより
小型化するために、半導体集積回路素子のベアチップ
（半導体チップ）をセラミック基板等に直接フリップチ
ップボンディング等によって搭載したＣＳＰ（チップサ
イズ・パッケージ）やＣＯＢ（チップ・オン・ボード）
によるプリント配線基板への直接実装が実用化されつつ
あるが、この場合、半導体集積回路素子を構成するシリ
コンまたはＣＳＰのセラミック基板と、これらが実装搭
載されるプリント配線基板とのＣＴＥが大きく異なる
点、および半導体チップの電極面積がきわめて小さいこ
とによる接続部の強度不足等によって熱衝撃試験時に半
導体チップとセラミック基板またはセラミック基板とプ
リント配線基板との接続部において破壊または接続不良
が発生するという課題を有していた。
【００１１】本発明は上記の課題を解決するものであ
り、半導体チップを直接実装することによって電子部品
の高密度実装および高密度配線を可能とし、かつ熱衝撃
試験等において高い接続信頼性を維持することができる
電子部品実装回路基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体チップ等の電子部品を実装するキャ
リア配線基板と、これを搭載するマザー配線基板のＣＴ
Ｅを一定の範囲内とし、且つ、前記キャリア配線基板の
面内の熱膨張係数や弾性率を前記マザー配線基板の面内
の熱膨張係数や弾性率よりも大きく、前記マザー配線基
板の面積が前記キャリア配線基板の面積よりも大きく、
前記キャリア配線基板及び前記マザー配線基板が樹脂配
線基板であることにより、熱衝撃環境下でのキャリア配
線基板とマザー配線基板に加わる歪み応力を低減させて
半導体チップとキャリア配線基板およびキャリア配線基
板とマザー配線基板との接続部の接続信頼性を向上させ
るものである。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、電子部品をキャリア配線基板上に実装してなる少な
くとも１個の電子部品実装体をマザー配線基板の上面に
搭載して前記キャリア配線基板と前記マザー配線基板と
を電気的に接続してなる電子部品実装回路基板におい
て、前記キャリア配線基板と前記マザー配線基板とを前
記キャリア配線基板の裏面に設けられた電極と前記マザ
ー配線基板の上面に設けられた電極とを、接続導体を介
して電気的に接続するとともに、前記キャリア配線基板
および前記マザー配線基板の面内（平面方向）のＣＴＥ
を１０〜１６ｐｐｍ／℃とし、且つ、前記キャリア配線
基板の面内のＣＴＥが前記マザー配線基板の面内のＣＴ
Ｅよりも大きく、前記マザー配線基板の面積が前記キャ
リア配線基板の面積よりも大きく、前記キャリア配線基
板及び前記マザー配線基板が樹脂配線基板であるもので
あり、これにより、半導体素子に代表される一般に低Ｃ
ＴＥの電子部品とこれが直接実装されるキャリア配線基
板のＣＴＥとを近接関係に保ち、かつ、前記キャリア配
線基板とマザー配線基板のＣＴＥ差を最大でも６ｐｐｍ
／℃と近づけることで、電気的接続信頼性を上げること
が可能となる。さらに、例えば、マザー配線基版とキャ
リア配線基板とが同じＣＴＥ値であっても、マザー配線
基板のほうが相対的に大面積であるので、温度変化に伴
う寸法の絶対変位量が、マザー配線基板のほうがキャリ
ア基板より大きくなってしまい、接続不良が起こってし
まう。同様に、マザー配線基板のＣＴＥが、キャリア基
板のＣＴＥより大きくすると、熱膨張による寸法の絶対
変位量がさらにマザー配線基板側のほうが大きくなり、
接続不良が起こってしまう。そこで、本発明では、マザ
ー配線基板のＣＴＥをキャリア配線基板のそれよりも小
さくすることにより、熱衝撃が加わった時のキャリア配
線基板とマザー配線基板との歪み応力が効果的に抑制さ
れるため、両配線基板間の電気的接続信頼性が向上し、
結果として電子部品実装回路基板の接続信頼性を向上す
ることができる。
【００１４】本発明の請求項２に記載の発明は、電子部
品をキャリア配線基板上に実装してなる少なくとも１個
の電子部品実装体をマザー配線基板の上面に搭載して前
記キャリア配線基板と前記マザー配線基板とを電気的に
接続してなる電子部品実装回路基板において、前記キャ
リア配線基板と前記マザー配線基板とを前記キャリア配
線基板の裏面に設けられた電極と前記マザー配線基板の
上面に設けられた電極とを、接続導体を介して電気的に
接続するとともに、前記キャリア配線基板および前記マ
ザー配線基板の面内のＣＴＥを１０〜１６ｐｐｍ／℃と
し、且つ、前記キャリア配線基板の面内の弾性率が前記
マザー配線基板の面内の弾性率よりも大きく、前記マザ
ー配線基板の面積が前記キャリア配線基板の面積よりも
大きく、前記キャリア配線基板及び前記マザー配線基板
が樹脂配線基板であるものであり、これにより、半導体
素子に代表される一般に低ＣＴＥの電子部品とこれが直
接実装されるキャリア配線基板のＣＴＥとを近接関係に
保ち、且つ、前記キャリア配線基板とマザー配線基板の
ＣＴＥを差を最大でも６ｐｐｍ／℃と小さくするだけで
なく、相対的に大面積であり、温度変化に伴う寸法の絶
対変位量が大となるマザー配線基板の弾性率を（相対的
に小面積の）キャリア配線基板のそれよりも小さくして
いることから、熱衝撃が加わった時のキャリア配線基板
とマザー配線基板とのＣＴＥの相違によって発生する歪
み応力を最小限に止めることができるため、電子部品実
装回路基板としての接続信頼性を向上することができ
る。また、キャリア配線基板はマザー配線基板よりも厚
みが薄め（配線層数が少）であることが多く、部品が搭
載される際に機械的、熱的応力の影響を受け易いため、
キャリア配線基板の弾性率をマザー配線基板のそれより
も大きくすることで、部品の実装性も向上する。
【００１５】本発明の請求項３に記載の発明は、電子部
品をキャリア配線基板上に実装してなる少なくとも１個
の電子部品実装体をマザー配線基板の上面に搭載して前
記キャリア配線基板と前記マザー配線基板とを電気的に
接続してなる電子部品実装回路基板において、前記キャ
リア配線基板と前記マザー配線基板とを前記キャリア配
線基板の裏面に設けられた電極と前記マザー配線基板の
上面に設けられた電極とを、接続導体を介して電気的に
接続するとともに、前記キャリア配線基板および前記マ
ザー配線基板の面内のＣＴＥを１０〜１６ｐｐｍ／℃と
し、且つ、前記キャリア配線基板の面内の熱膨張係数と
弾性率が前記マザー配線基板の面内の熱膨張係数と弾性
率よりも大きく、前記マザー配線基板の面積が前記キャ
リア配線基板の面積よりも大きく、前記キャリア配線基
板及び前記マザー配線基板が樹脂配線基板であるもので
あり、これにより、半導体素子に代表される一般に低Ｃ
ＴＥの電子部品とこれが直接実装されるキャリア配線基
板のＣＴＥとを近接関係に保ち、且つ、前記キャリア配
線基板とマザー配線基板のＣＴＥを差を最大でも６ｐｐ
ｍ／℃と小さくするだけでなく、相対的に大面積であ
り、温度変化に伴う寸法の絶対変位量が大となるマザー
配線基板のＣＴＥと弾性率を（相対的に小面積の）キャ
リア配線基板のそれよりも小さくしていることから、熱
衝撃が加わった時のキャリア配線基板とマザー配線基板
とのＣＴＥの相違によって発生する歪み応力を最小限に
止めることができるため、電子部品実装回路基板として
の接続信頼性を向上することができる。また、キャリア
配線基板はマザー配線基板よりも厚みが薄め（配線層数
が少）であることが多く、部品が搭載される際に機械
的、熱的応力の影響を受け易いため、キャリア配線基板
の弾性率をマザー配線基板のそれよりも大きくすること
で、部品の実装性も向上する。
【００１６】本発明の請求項４に記載の発明は、請求項
１、２または３に記載の電子部品実装回路基板におい
て、電子部品を半導体チップとするものであって半導体
集積回路素子をベアチップとして実装することができ、
高密度実装および高密度配線を可能とすることができ
る。
【００１７】本発明の請求項５に記載の発明は、請求項
１、２または３に記載の電子部品実装回路基板におい
て、接続導体が導電性接着剤または異方性導電フィルム
であることを特徴とするものであり、熱衝撃が加わった
時の電子部品、実装体およびマザー配線基板とのＣＴＥ
の相違によって発生する歪み応力を導電性接着剤または
異方性導電フィルムが有する柔軟性によって吸収するこ
とにより半導体チップの破損や接続不良を防止すること
ができる。
【００１８】本発明の請求項６に記載の発明は、請求項
１、２または３に記載の電子部品実装回路基板におい
て、キャリア配線基板およびマザー配線基板が、ともに
樹脂含浸繊維布を絶縁基材とした両面配線基板または多
層配線基板であり、且つ、前記樹脂含浸繊維布が、少な
くともアラミド繊維に樹脂を含浸させたものであること
を特徴とするもので、これによりキャリア配線基板とマ
ザー配線基板の面内のＣＴＥを一定範囲（１０〜１６ｐ
ｐｍ／℃）に抑えることができるとともに、両基板を構
成する繊維材料や配線材料の種類、量を変化させること
により、両基板のＣＴＥ差や弾性率差を調整することが
できる。
【００１９】本発明の請求項７に記載の発明は、請求項
１から６のいずれかに記載の電子部品実装回路基板にお
いて、マザー配線基板を、表面に形成された配線および
内部に形成された複数の配線層と、前記配線層間を電気
的に接続するインナーバイアホール導体を備えた全層イ
ンナーバイアホール構造の多層配線基板とすることを特
徴とするもので、これにより電子部品実装体を高密度に
実装することができる実装回路基板を得ることが可能と
なる。
【００２０】本発明の請求項８に記載の発明は、請求項
１から６のいずれかに記載の電子部品実装回路基板にお
いて、キャリア配線基板を、表面に形成された配線およ
び内部に形成された複数の配線層と、前記配線層間を電
気的に接続するインナーバイアホール導体を備えた全層
インナーバイアホール構造の多層配線基板とすることを
特徴とするもので、これによりＬＳＩチップ等を高密度
に実装することができる実装回路基板を得ることが可能
となる。
【００２１】本発明の請求項９に記載の発明は、請求項
１から８のいずれかに記載の電子部品実装回路基板にお
いて、電子部品実装体を半導体チップまたはディスクリ
ート部品を複数個キャリア配線基板上に搭載してなる回
路モジュールとするものであり、これにより回路基板を
構成するマザー配線基板と同様に電子部品実装体を独立
した回路基板とすることができ、高密度配線、高密度実
装を図り、電子機器の小型化、薄型化に寄与することが
できる。
【００２２】本発明の請求項１０に記載の発明は、請求
項１から８のいずれかに記載の電子部品実装回路基板に
おいて、キャリア配線基板およびマザー配線基板の配線
を、前記両配線基板のＣＴＥや熱膨張係数よりも大きい
銅箔、銅メッキ等の金属材料で行うものであり、これに
より、前記両配線基板の面内のＣＴＥ差や熱膨張係数差
の調整が可能になると同時に電子回路の接地電極または
シールド機能を兼ねることができる。
【００２３】本発明の請求項１１に記載の発明は、請求
項１から８のいずれかに記載の電子部品実装回路基板に
おいて、キャリア配線基板とマザー配線基板の面内のＣ
ＴＥ差を、前記両配線基板の内部にアルミナ等のセラミ
ック材料を含ませて行うものであり、これにより、前記
両配線基板の面内のＣＴＥ差の調整が可能になると同時
に、基板を構成する樹脂材料に均質に混在させることが
できるため、基板全体のＣＴＥを制御することができる
とともに基板の電気絶縁性を向上することができる。
【００２４】つぎに本発明の実施の形態について図面を
参照しながら説明する。
【００２５】（実施の形態１）図１は本発明の第１の実
施の形態における電子部品実装回路基板の構造を示すも
のであり、全層ＩＶＨ構造を有するマザー配線基板１
は、エポキシ樹脂等の熱硬化性樹脂をテクノーラ繊維
（帝人（株）製）やケブラー繊維（デュポン（株）製）
等のパラ系アラミド繊維を主繊維材料とする不織布に含
浸させて得られる絶縁基材プリプレグを出発材料とし
て、例えば、特開平６−２６８３４５号公報に記されて
いる方法により、マザー基板２を複数枚積層して得るこ
とができる。マザー配線基板１の表面および内層に形成
されている配線３は、基板２の内部の貫通孔に形成され
たマザー基板インナーバイアホール導体４ａによって電
気的に接続されている。
【００２６】また複数のキャリア基板５を積層して形成
されたキャリア配線基板６も上記マザー配線基板と同様
の材料、製造方法によって得ることができる。また、そ
の表面に半導体チップ等の電子部品７を搭載するための
導体ランド８や、同じくその表面および内部に形成され
た配線９とその配線間を電気的に接続するキャリア基板
インナバイアホール導体４ｂ等を備えており、マザー配
線基板１と同じ全層ＩＶＨ構造を有する電子部品実装体
１０を構成している。
【００２７】キャリア配線基板６の裏面にはマザー配線
基板１と電気的に接続するためのキャリア基板電極１１
が設けられていて、マザー配線基板１の上面に形成され
ているマザー基板電極１２と半田ボール、金バンプまた
は導電ペーストよりなる接続導体１３を介して接続さ
れ、マザー配線基板１とキャリア配線基板６との回路的
な結合を図っている。
【００２８】キャリア配線基板６の上面に搭載された電
子部品７は、半導体チップの他にチップ抵抗やチップコ
ンデンサ等のディスクリート部品が少なくとも１個同時
に搭載される場合もある。また図１には半導体チップを
２個搭載した例を示しているが、必要とする回路構成に
よって１個または２個以上搭載することが可能である。
【００２９】つぎに上記のような構造を備える電子部品
実装回路基板の具体的な実施例について説明する。本実
施例において、マザー配線基板１、キャリア配線基板６
は、パラ系アラミド繊維とガラス繊維をそれぞれ単独ま
たは両者の混抄繊維からなる不織布にエポキシ樹脂等の
熱硬化性樹脂を含浸して得られる絶縁基板と配線用銅箔
および銅系導電性ペーストを用い、上記公知の方法によ
り得た。
【００３０】つぎに、キャリア配線基板６の上面に、半
導体素子等の電子部品を接続搭載した電子部品実装体１
０を、マザー配線基板１上に接続搭載して図１に示す電
子部品実装回路基板を作成したのち、液相熱衝撃試験
（−５５℃〜＋１２５℃、各５分間保持、５００サイク
ル）を行い、キャリア配線基板６とマザー配線基板１と
の電気的接続状態を抵抗値変化で判定した。
【００３１】その判定結果と、キャリア配線基板６とマ
ザー配線基板１それぞれのＣＴＥ値の関係を（表１）に
示す。
【００３２】
【表１】
【００３３】この（表１）より明らかなように、試料Ｎ
ｏ．１、２、３、４、８および９は、マザー配線基板１
およびキャリア配線基板６のＣＴＥのいずれもが、１０
〜１６ｐｐｍ／℃の範囲にあり、かつ、キャリア配線基
板のＣＴＥがマザー配線基板のそれを上回っており、本
発明の請求項１において規定する数値範囲を満足してし
ているが、試料Ｎｏ．５、６、７および１０はこれらを
満たしていないことから、両者の接続部が両基板のＣＴ
Ｅの不適な関係によって破壊乃至接続抵抗値の大幅な上
昇に至っていることがわかる。
【００３４】（実施例の形態２）つぎに、本発明の第２
の実施の形態について説明する。本実施例では、マザー
配線基板１、およびキャリア配線基板６の製造に、パラ
系アラミド繊維と芳香族ポリエステル繊維の混抄繊維か
らなる不織布にエポキシ樹脂等の熱硬化性樹脂を含浸し
て得られる絶縁基板を用いたものを追加組み合わせした
他は、実施の形態１と同様にして、マザー配線基板１お
よびキャリア配線基板６、ならびに電子部品実装体１０
を形成し、実施例１と同じ条件で液相熱衝撃試験を行っ
た。
【００３５】その判定結果と、キャリア配線基板６とマ
ザー配線基板１それぞれのＣＴＥ値ならびに熱膨張係数
の関係を（表２）に示す。
【００３６】
【表２】
【００３７】この（表２）より明らかなように、試料Ｎ
ｏ．１から５は、マザー配線基板１およびキャリア配線
基板６のＣＴＥのいずれもが、１０〜１６ｐｐｍ／℃の
範囲にあり、かつ、キャリア配線基板の弾性率がマザー
配線基板のそれを上回っており、本発明の請求項２にお
いて規定する数値範囲を満足してしているが、試料Ｎ
ｏ．６または７はこれらを満たしていないことから、両
者の接続部が両基板の弾性率の不適な関係によって破壊
乃至接続抵抗値の大幅な上昇に至っていることがわか
る。
【００３８】上記第１、２の実施の形態における電子部
品実装回路基板は、マザー配線基板１およびキャリア配
線基板６をともに全層ＩＶＨ構造の多層配線基板より構
成した場合、両基板が含浸樹脂材料および繊維材料とし
てそれぞれ高耐熱性の熱硬化性エポキシ樹脂と高耐熱
性、かつ低熱膨張性のアラミド繊維を主構成材料として
用いるために、両基板を低いＣＴＥ範囲に抑えることが
できる。かつ、両基板のＣＴＥや弾性率の大小関係の設
定は、アラミド繊維材とともに、ガラス繊維や芳香族ポ
リエステル繊維を混抄繊維として用いたり、含浸用樹脂
材料の重合度または異種材料の混合使用または繊維材料
の繊維長さおよび繊維径の調整等によって含浸用樹脂材
料の重合度または異種材料の混合使用または繊維材料の
繊維長さおよび繊維径の調整等によって達成することが
可能である。（表１）において、繊維比率が同じもので
も、ＣＴＥや弾性率が異なっているのものがあるのはそ
のためである。
【００３９】以上のような材料構成、材料調整で、マザ
ー配線基板と１とキャリア配線基板のＣＴＥや弾性率の
関係を本発明の請求項１〜３の数値範囲に設定できるこ
とから、熱衝撃試験においても高い接続信頼性を有する
電子部品実装回路基板を得ることができる。
【００４０】（実施の形態３）つぎに本発明の第３の実
施の形態について説明する。本実施の形態における電子
部品実装回路基板では、マザー配線基板１とキャリア配
線基板６のＣＴＥや弾性率を調整するために、両基板に
その面内のＣＴＥが前記両配線基板のそれよりも大き
く、面内の弾性率が前記両配線基板のそれよりも大きい
導電性金属材料で行うものである。
【００４１】上記導電性金属材料による両基板のＣＴＥ
や弾性率の調整は、キャリア配線基板の場合、その表面
に形成される半導体チップ等の電子部品７を搭載するた
めの導体ランド８や、同じくその表面および内部に形成
される配線９の占有面積比率の調整により、また、マザ
ー配線基板１の場合には、その上面に形成されているマ
ザー基板電極１２や、同じくその表面および内層に形成
されている配線３の占有面積比率をそれぞれ調整するこ
とによって達成できる。面内のＣＴＥや弾性率の上記数
値関係を満たし、前記導体ランド８、配線３および９な
らびに電極１２に用いる金属材料の好適例には銅があ
り、箔やメッキ膜として形成することができる。銅以外
であっても、前記物性関係を満たすものであればよく、
銅系合金やアルミ、ニッケル等の金属やその合金材料等
を使用することができる。
【００４２】本実施例では、上記導電性金属材料で形成
される両基板の配線、電極等の占有面積を調整した他
は、実施の形態１や２と同様の方法にて電子部品実装配
線基板を作成、試験した。
【００４３】その試験判定結果と、キャリア配線基板６
とマザー配線基板それぞれのＣＴＥ値他の関係を（表
３）に示す。
【００４４】
【表３】
【００４５】この（表３）結果に示されるように、キャ
リア配線基板の銅箔配線や銅箔電極等を上記導電性金属
材料で形成し、かつ、その占有面積を変化させること
で、キャリア、マザー両配線基板のＣＴＥ値ならびに弾
性率値の調整に有効であることがわかる。
【００４６】さらに、（表３）では、判定結果から、両
基板のＣＴＥならびに弾性率の大小関係が本発明の請求
項３において規定する数値範囲を満足してしている場合
に、より一層の信頼性向上が見込めることがわかる。
【００４７】（実施の形態４）また、本発明の実施の形
態４について、図２を用いて説明する。本実施例では、
マザー配線基板２やキャリア配線基板５の内部に、その
面内のＣＴＥや弾性率が両基板のそれよりも大きい導電
性金属材１４を備えたことを特徴とするものである。
【００４８】図２は、キャリア配線基板６を構成するキ
ャリア基板５の１枚の平面を示すものであり、もしく
は、マザー配線基板１を構成するマザー基板２の１枚の
平面を示すものである。その上面には、銅箔よりなる導
電性金属材１４が設けられている。１５ａ、１５ｂは接
地用端子であり、この導電性金属材１４をシールド材と
して兼用する場合に回路部分と接続することができる。
【００４９】（表４）は、キャリア配線基板６を構成す
るキャリア基板５の内層として銅箔を配置した際の前記
内層面積（片面）に占める面積比率を変化させたものに
ついて、実施の形態１や２と同様にして、電子部品実装
配線基板を作成、試験した結果を示すものである。
【００５０】
【表４】
【００５１】この方法によっても、キャリア、マザー両
配線基板のＣＴＥ値ならびに弾性率値の調整に有効であ
ることがわかる。
【００５２】さらに、（表３）および（表４）の結果に
示されるように、これらいずれの方法においても両基板
のＣＴＥ、弾性率の調整が行えることから、両基板の繊
維材の種類、組み合せ等の自由度が広がっている。特
に、この方法で、配線基板のＣＴＥ、弾性率を同時に増
加させることができるため、キャリア配線基板の繊維材
の組み合わせに、アラミド繊維に比べて弾性率が劣るも
のの、低ＣＴＥ、低吸水性の特長を有する芳香族ポリエ
ステル繊維を使用することができる。
【００５３】なお、実施の形態３や４で用いた各役割を
有する導電性金属材は、銅箔以外にアルミニウム、ニッ
ケル等の金属あるいはそれらの合金を箔として、あるい
はメッキ膜として使用することができる。いずれの場合
も前記導電性金属材の占有面積比率や厚さを調整するこ
とにより、キャリア配線基板６およびマザー配線基板１
のＣＴＥ値ならびに弾性率値を調整することができる。
（図２）に示す長方形だけでなく、必要とするＣＴＥの
値に応じて櫛形、凹型等の自由な形状に設計することが
できる。
【００５４】（実施の形態５）つぎに本発明の第３の実
施の形態について説明する。図３は本実施の形態におけ
る電子部品実装回路基板を構成するマザー基板２または
キャリア基板５の拡大した断面を示すものであり、エポ
キシ樹脂等の含浸用樹脂材料１６にあらかじめ熱膨張係
数調整材１７としてアルミナ粉体を一定量均質に混合し
ておき、アラミド不織布１８に含浸させてアラミド−エ
ポキシ基板としたものである。
【００５５】本実施の形態の場合、マザー配線基板１を
構成するマザー基板２に、アルミナ粉体を所定量均質に
混合したものを用いた他は、実施の形態１および実施の
形態２と同様にしておき、電子部品実装配線基板を作
成、試験した。（表５）はエポキシ樹脂に予め熱膨張係
数調整材としてアルミナ粉末１７を添加量をそれぞれ変
えて混合し、アラミド繊維、ガラス繊維の混抄繊維不織
布に含浸させてマザー基板を作成し、あとは、実施の形
態１や２と同様にして熱衝撃試験の判定結果を比較して
示したものである。
【００５６】
【表５】
【００５７】（表５）に示されるように、この方策によ
り、キャリア配線基板、マザー配線基板それぞれのＣＴ
Ｅ値調整が効果的に行える。すなわち、配線基板の配線
や電極等の占有面積の制約を受けることなく、また、配
線基板面全体にわたって均質に、配線基板のＣＴＥ値を
調整することができる。
【００５８】また、この方策により、キャリア、マザー
両配線基板の繊維材の種類、組み合せ等の自由度も広が
っている。本実施の形態では、配線基板のＣＴＥのみの
調整に適しているため、本実施例では、キャリア配線基
板、マザー配線基板用アラミド繊維にそれぞれ別種の繊
維材を組み合わせて、両基板の吸水性を低下させつつ、
両基板のＣＴＥ値や弾性率値の好ましい関係を達成する
のに効果が出せている。
【００５９】なお、本実施の形態において用いたアルミ
ナ粉体等の熱膨張係数調整材１７は、アルミナに限定さ
れるものではなく、酸化マグネシウム、炭化ケイ素、窒
化アルミ粉末等が選ばれる。
【００６０】（実施の形態６）つぎに本発明の第６の実
施の形態について説明する。図４は本実施の形態におけ
る電子部品実装回路基板の断面を示すものであり、第１
の実施の形態における電子部品実装回路基板と同一構成
部分には同一番号を用いて説明する。
【００６１】複数のマザー基板２より構成されたマザー
配線基板１の上面の一部には、複数のキャリア基板５よ
りなるキャリア配線基板６上に、半導体チップ７を搭載
した電子部品実装体２０が半田ボール、金バンプまたは
導電ペーストよりなる接続導体１３を介して接続され、
マザー配線基板１とキャリア配線基板６との回路的な結
合を図っている。また図４において、２１はチップ抵抗
等のディスクリート電子部品であって本実施の形態の場
合、電子部品実装体２０上に半導体チップ７とともに搭
載されており、回路モジュール（ＭＣＭ）を構成してい
る。
【００６２】また２２は、マザー配線基板１の上面に搭
載されている他の電子部品実装体の一例であり、半導体
チップ７がガラスエポキシ基板等の支持基板２３上に実
装されて樹脂パッケージされた、いわゆるチップサイズ
パッケージ（ＣＳＰ）である。さらにマザー配線基板１
の上面にはチップ抵抗２４、チップコンデンサ２５等の
ディスクリート部品を実装することができる。
【００６３】このように、マザー配線基板上に他の部品
などを実装しても、上記各実施の形態におけるＣＴＥ調
整手段を用いることによりマザー配線基板１とＭＣＭ用
キャリア基板６や電子部品実装用キャリア基板２３のＣ
ＴＥ値や弾性率値の関係を規定数値範囲内に止めること
が可能である。
【００６４】（実施の形態７）つぎに本発明の第７の実
施の形態について説明する。図５は、本発明における電
子部品実装体１０または２０とマザー配線基板１との接
続部の拡大図であり、接続導体として、異方性導電性フ
ィルムを用いた一例である。キャリア配線基板６の裏面
部に設けられている電極１１と、マザー配線基板１の上
面に設けた電極１２とを柔軟性または弾性を有する異方
性導電フィルム２６および突起電極２７によって、電気
的に接続されている。ここで、異方性フィルム中には、
導電性粒子２８が含まれている。異方性導電フィルム
は、熱硬化性エポキシ樹脂等からなる樹脂と、ニッケル
や金等の導電性粒子から構成されている。
【００６５】本実施の形態で用いられている異方性フィ
ルム２６は、その異方性フィルム２６が硬化した後に有
する柔軟性または弾性により、マザー配線基板１とキャ
リア配線基板６とのＣＴＥの比が本発明における数値範
囲の上限または下限にあっても熱衝撃試験における歪み
応力を吸収し、接続不良を低減させる効果を有するもの
である。
【００６６】したがって本実施の形態において異方性フ
ィルム２６に代えて同じく柔軟性または弾性を有する導
電性接着剤（導電性ペースト）１３を用いても、熱衝撃
試験における歪み応力を吸収し、接続不良を低減させる
効果を持つ。
【００６７】
【発明の効果】上記実施の形態より明らかなように本発
明は、半導体チップを搭載するキャリア配線基板とキャ
リア配線基板を実装するマザー配線基板の熱膨張係数の
比を一定の範囲内とし、さらに半導体チップとキャリア
基板との接続を歪み応力に対して柔軟性を有する接続構
造とすることにより、熱衝撃時のキャリア配線基板とマ
ザー配線基板に加わる歪み応力を低減させて半導体チッ
プとキャリア配線基板およびキャリア配線基板とマザー
配線基板との接続部の接続信頼性を向上させるという効
果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における電子部品実
装回路基板の断面図
【図２】本発明の第４の実施の形態における電子部品実
装回路基板を構成するキャリア基板またはマザー基板の
平面図
【図３】本発明の第５の実施の形態における電子部品実
装回路基板を構成する樹脂含浸繊維布の拡大断面図
【図４】本発明の第６の実施の形態における電子部品実
装回路基板の断面図
【図５】本発明の第７の実施の形態における電子部品実
装体の一部拡大断面図
【符号の説明】
１ マザー配線基板 ６ キャリア配線基板 ７ 半導体チップ（電子部品） １０ 電子部品実装体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 大蔵 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平７−263586（ＪＰ，Ａ) 特開 平10−107398（ＪＰ，Ａ) 特開 平８−340060（ＪＰ，Ａ) 特開 平８−255982（ＪＰ，Ａ) 特開 平８−153834（ＪＰ，Ａ) 特開 平７−405051（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H01L 23/14 H05K 3/46

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品をキャリア配線基板上に実装し
    てなる少なくとも１個の電子部品実装体をマザー配線基
    板の上面に搭載して前記キャリア配線基板と前記マザー
    配線基板とを電気的に接続してなる電子部品実装回路基
    板であって、前記キャリア配線基板の裏面に設けられた
    電極と、前記マザー配線基板の上面に設けられた電極と
    が、接続導体を介して電気的に接続され、前記キャリア
    配線基板および前記マザー配線基板の面内の熱膨張係数
    が１０〜１６ｐｐｍ／℃であり、かつ、前記キャリア配
    線基板の面内の熱膨張係数が前記マザー配線基板の面内
    の熱膨張係数よりも大きく、前記マザー配線基板の面積
    が前記キャリア配線基板の面積よりも大きく、前記キャ
    リア配線基板及び前記マザー配線基板が樹脂配線基板で
    あることを特徴とする電子部品実装回路基板。
  2. 【請求項２】 電子部品をキャリア配線基板上に実装し
    てなる少なくとも１個の電子部品実装体をマザー配線基
    板の上面に搭載して前記キャリア配線基板と前記マザー
    配線基板とを電気的に接続してなる電子部品実装回路基
    板であって、前記キャリア配線基板の裏面に設けられた
    電極と、前記マザー配線基板の上面に設けられた電極と
    が、接続導体を介して電気的に接続され、前記キャリア
    配線基板および前記マザー配線基板の面内の熱膨張係数
    が１０〜１６ｐｐｍ／℃であり、かつ、前記キャリア配
    線基板の面内の弾性率が前記マザー配線基板の面内の弾
    性率よりも大きく、前記マザー配線基板の面積が前記キ
    ャリア配線基板の面積よりも大きく、前記キャリア配線
    基板及び前記マザー配線基板が樹脂配線基板であること
    を特徴とする電子部品実装回路基板。
  3. 【請求項３】 電子部品をキャリア配線基板上に実装し
    てなる少なくとも１個の電子部品実装体をマザー配線基
    板の上面に搭載して前記キャリア配線基板と前記マザー
    配線基板とを電気的に接続してなる電子部品実装回路基
    板であって、前記キャリア配線基板の裏面に設けられた
    電極と、前記マザー配線基板の上面に設けられた電極と
    が、接続導体を介して電気的に接続され、前記キャリア
    配線基板および前記マザー配線基板の面内の熱膨張係数
    が１０〜１６ｐｐｍ／℃であり、かつ、前記キャリア配
    線基板の面内の熱膨張係数と弾性率が前記マザー配線基
    板の面内の熱膨張係数と弾性率よりも大きく、前記マザ
    ー配線基板の面積が前記キ ャリア配線基板の面積よりも
    大きく、前記キャリア配線基板及び前記マザー配線基板
    が樹脂配線基板であることを特徴とする電子部品実装回
    路基板。
  4. 【請求項４】 電子部品が半導体チップである請求項
    １、２または３に記載の電子部品実装回路基板。
  5. 【請求項５】 接続導体が導電性接着剤または異方性導
    電フィルムであることを特徴とする請求項１、２または
    ３に記載の電子部品実装回路基板。
  6. 【請求項６】 キャリア配線基板およびマザー配線基板
    が、ともに樹脂含浸繊維布を絶縁基材とした両面配線基
    板または多層配線基板であり、かつ、前記樹脂含浸繊維
    布が、少なくともアラミド繊維に樹脂を含浸させたもの
    である請求項１、２または３に記載の電子部品実装回路
    基板。
  7. 【請求項７】 マザー配線基板が、表面に形成された配
    線および内部に形成された複数の配線層と、前記配線層
    間を電気的に接続するインナーバイアホール導体を備え
    た全層インナーバイアホール構造の多層配線基板である
    請求項１から６のいずれかに記載の電子部品実装回路基
    板。
  8. 【請求項８】 キャリア配線基板が、表面に形成された
    配線および内部に形成された複数の配線層と、前記配線
    層間を電気的に接続するインナーバイアホール導体を備
    えた全層インナーバイアホール構造の多層配線基板であ
    る請求項１から６のいずれかに記載の電子部品実装回路
    基板。
  9. 【請求項９】 電子部品実装体が半導体チップまたはデ
    ィスクリート部品を複数個キャリア配線基板上に搭載し
    てなる回路モジュールである請求項１から８のいずれか
    に記載の電子部品実装回路基板。
  10. 【請求項１０】 キャリア配線基板とマザー配線基板の
    面内の熱膨張係数や弾性率の調整を、面内の熱膨張係数
    が前記両配線基板のそれよりも大きく、面内の弾性率が
    前記両配線基板のそれよりも大きい導電性金属材料で行
    うことを特徴とする請求項１から８のいずれかに記載の
    電子部品実装回路基板。
  11. 【請求項１１】 キャリア配線基板とマザー配線基板の
    面内の熱膨張係数差を、前記両配線基板の内部にセラミ
    ック材料を含ませて行うことを特徴とする請求項１から
    ８のいずれかに記載の電子部品実装回路基板。
JP13528599A 1998-05-15 1999-05-17 電子部品実装回路基板 Expired - Fee Related JP3465629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13528599A JP3465629B2 (ja) 1998-05-15 1999-05-17 電子部品実装回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13300198 1998-05-15
JP10-133001 1998-05-15
JP13528599A JP3465629B2 (ja) 1998-05-15 1999-05-17 電子部品実装回路基板

Publications (2)

Publication Number Publication Date
JP2000036648A JP2000036648A (ja) 2000-02-02
JP3465629B2 true JP3465629B2 (ja) 2003-11-10

Family

ID=26467447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13528599A Expired - Fee Related JP3465629B2 (ja) 1998-05-15 1999-05-17 電子部品実装回路基板

Country Status (1)

Country Link
JP (1) JP3465629B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734781B2 (ja) * 2001-06-25 2011-07-27 日立化成工業株式会社 基板、プリント回路板及びそれらの製造方法
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2005340270A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 積層板用プリプレグ、積層板並びにそれを用いたフレキシブルプリント配線板及びフレックスリジッドプリント配線板
KR100892315B1 (ko) 2006-03-10 2009-04-08 엘지이노텍 주식회사 스핀들 모터
JP7307360B2 (ja) * 2021-09-30 2023-07-12 ダイキン工業株式会社 基板構造

Also Published As

Publication number Publication date
JP2000036648A (ja) 2000-02-02

Similar Documents

Publication Publication Date Title
US6281448B1 (en) Printed circuit board and electronic components
US6370013B1 (en) Electric element incorporating wiring board
US7198996B2 (en) Component built-in module and method for producing the same
US6489685B2 (en) Component built-in module and method of manufacturing the same
US6323436B1 (en) High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP4079699B2 (ja) 多層配線回路基板
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3311899B2 (ja) 回路基板及びその製造方法
US9226400B2 (en) Multilayer ceramic electronic device and method for manufacturing the same
JP3849573B2 (ja) 電子装置
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
WO1998047331A1 (fr) Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
KR20060018818A (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JPH06291216A (ja) 基板及びセラミックパッケージ
JP4606685B2 (ja) 回路部品内蔵モジュール
JPH1174648A (ja) 配線基板
JP2001244368A (ja) 電気素子内蔵配線基板
JP3465629B2 (ja) 電子部品実装回路基板
Nishii et al. Performance of any layer IVH structure multi-layered printed wiring board
US20030178388A1 (en) Inverted micro-vias
JP3988629B2 (ja) 電子装置
Andoh et al. The progress of the ALIVH substrate
JP3112885B2 (ja) 半導体部品実装モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees