JP3112885B2 - 半導体部品実装モジュール - Google Patents
半導体部品実装モジュールInfo
- Publication number
- JP3112885B2 JP3112885B2 JP10151786A JP15178698A JP3112885B2 JP 3112885 B2 JP3112885 B2 JP 3112885B2 JP 10151786 A JP10151786 A JP 10151786A JP 15178698 A JP15178698 A JP 15178698A JP 3112885 B2 JP3112885 B2 JP 3112885B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- circuit
- conductor
- bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
とも片面に高さのばらつきが非常に小さいバンプのパタ
ーンが突設され、全体的な出入力端子と導体回路との間
に信頼性の高い導通構造が形成されている回路基板と、
下面にランド部が形成されている半導体部品とをダイボ
ンド方式で実装した新規な接続構造の半導体部品実装モ
ジュールに関する。
ネルなどの電子機器を構成するICチップ等の半導体部
品は、導体回路の所定パターンが形成されている回路基
板の上に、前記導体回路の出入力端子と導通をとって実
装されている。そして、半導体部品を実装した前記回路
基板全体を樹脂モールドして半導体部品実装モジュール
とし、さらにこのモジュールは所定パターンの導体回路
が配線されているマザーボード(実装用基板)に組み込
まれている。
体部品を回路基板に実装する方法としては、半導体部品
を回路基板上にダイボンディングした後、半導体部品上
の端子と回路基板上のランドをAu線で接続するワイヤ
ボンディング方式や、半導体部品の実装側表面に形成し
たはんだバンプと回路基板のランドを接触させた後、リ
フロー処理を行うことにより両者を接続するフリップチ
ップ方式が、一般に実施されている。
高密度化,多機能化への要求が高まっており、ICチッ
プ等の半導体部品の高集積化が進められているが、機器
全体の小型化,高密度化を達成するためには、半導体部
品の小型化,高集積化だけでなく、これらの半導体部品
を実装する回路基板そのものの多層化や、導体回路のフ
ァイン化を実現することが必要となる。
化に伴って、回路基板に配線されている導体回路の線幅
や線間も狭くなるため、半導体部品の実装技術もこれに
対応したものとする必要がある。
グ方式で半導体部品の高密度実装を行おうとしても、こ
のワイヤボンディング方式では、ワイヤを回路基板の接
続端子に接続するためにはある程度の平面的なスペース
が必要であるため、回路基板の表面においてはその分だ
け半導体部品を実装できる面積が少なくなり、結局半導
体部品の実装面積を高めるという点では限界が生ずる。
またボンディングマシーンの制約からも、回路基板の端
子間ピッチを狭くすることには限界があり、この点から
いっても高密度実装が難しくなる。
ロー処理時に、はんだ流れが起こって導体回路の接続端
子間が短絡するおそれがあるために、前記接続端子間の
ピッチをあまり狭くすることはできず、結果として高密
度実装が難しくなる。さらにはんだの加熱によって半導
体部品が損傷を受けるおそれがあり、実装の信頼性を低
下させる可能性がある。特に、半導体部品1個当りの実
装歩留りが低下すると、複数の半導体部品を回路基板に
実装する場合には全体の歩留りが大幅に低下することに
なる。
て考察すると、回路基板としては、できるだけ多層化し
ていて、その実装表面には半導体部品との接続端子がで
きるだけ高密度に形成されているものが好ましいことに
なる。
厚み方向に複数のスルーホールを所定の平面パターンで
穿設し、ここにスルーホールめっきを行って上層の導体
回路と下層の導体回路とを電気的に接続している。しか
しながら、このスルーホールの細径化には限界があるた
めに、回路基板の多層化、従って実装表面における接続
端子の高密度な配線に関しては制限を受けざるを得ない
という問題が生じる。
よって穿設されているので、ドリル強度との関係もあっ
てその孔径の小径化は150〜200μm程度までが限
界である。なお、ホトリソグラフィーを適用した場合で
も100〜150μm程度である。また、スルーホール
めっきの厚みが薄すぎると、上層と下層の導体回路間の
電気的な導通は満足すべき状態にならないので、一般的
には20〜30μm程度のめっき厚みが確保されていな
ければならない。
回路間の導通に全く無関係で、直径が100〜150μ
m程度の死空間が存在していることになる。また、イン
ナーバイヤホールの場合であっても、その孔径が例えば
100μmであると、死空間の孔径は60〜70μm程
度になる。このように、従来のスルーホールやインナー
バイヤホールの場合は、その細径化の実現に限界があ
り、しかもその孔径は、導体回路間の導通にとっては無
駄な孔径にならざるを得なくなるという問題がある。
半導体部品を実装する個所が増加すればするほど、上記
スルーホールやインナーバイヤホールによる死空間が不
可避的に増大する。そのため、ある規格サイズの回路基
板においては、実装表面に接続端子のパターンを高密度
に形成することに関しては限界がある。
に付随して回路基板の表面には更なる信号パターンの引
回しなどを配線することが必要になるため、回路基板の
更なる多層化や、信号パターンの配線長を一層長くする
ことが必要となり、回路基板の電気特性面における信頼
性の低下も引き起こされてくる。
方式における上記した問題を解決し、実装用の回路基板
として後述する構成のものを採用することにより、ま
た、フリップチップ方式のように、はんだバンプを用い
ることなく、さらにワイヤボンディング方式を行うこと
も必要とせずに、半導体部品が回路基板に高密度実装さ
れている新規な半導体部品実装モジュールの提供を目的
とする。
ために、本発明においては、絶縁基材の少なくとも片面
に、少なくとも2種類の導電材料を順次電着して成る多
層構造体のバンプが、その基部が前記絶縁基材に埋没す
るとともに、その先端部が前記絶縁基材の表面から突出
するように形成され、前記絶縁基材の少なくとも片面ま
たは/および内部には少なくとも1層の導体回路が配線
され、前記バンプと導体回路の間または/および各導体
回路間にはそれらを電気的に接続する柱状導体から成る
導通構造が形成されていて、半導体部品を実装する表面
には前記バンプの先端部のみが突出し、さらにランド部
回路が表出して形成されている回路基板の上に、下面に
ランド部が形成されている半導体部品が接着剤を介して
実装され、前記半導体部品のランド部が前記バンプの先
端部と機械的に接触していることを特徴とする半導体部
品実装モジュールが提供される。
る接着剤である半導体部品実装モジュールが提供され
る。
は2層構造体であり、前記2層構造体の外層部は金,ニ
ッケル,ニッケル合金の群から選ばれるいずれか1種か
ら成り、かつ内層部は銅から成る半導体部品実装モジュ
ールが提供される。
ルの一例を図1に示す。このモジュールは、半導体部品
Sが接着剤6で回路基板M1の表面にダイボンドされ、
図1の仮想線で示したように、実装個所は樹脂モールド
されている。
ように、表面1aに所定のパターンをなしてバンプ3が
形成されているものである。
1の表面1aに所定のパターンを形成して突設されてい
るバンプ3と半導体部品Sの下面に形成されているラン
ド部S1とは、単に、機械的に接触した構造になってい
ることを特徴とする。
るときに用いる接着剤6として、硬化時に寸法収縮する
接着剤を用いることによって実現することができる。
1とバンプ3とを位置合わせした状態で上記した性質を
有する接着剤6を用いて絶縁基材1の表面に接着する
と、前記接着剤6が硬化していく過程で進む接着剤6の
寸法収縮により、半導体部品Sは下方に引っ張られ、半
導体部品Sのランド部S1とバンプ3とは前記接着剤6
が発揮する収縮力によって、直接、機械的に接触し、こ
こに導通構造が形成される。
におけるバンプ3の高さばらつきは非常に小さいので、
全てのバンプ3は半導体部品Sの全てのランド部S1と
の間で確実に機械的な接触を実現している。例えば、従
来の回路基板では、高さ0.03mmを目標とするバンプの
場合、各バンプには通常±0.003mm程度のばらつきが
あるため、ここに半導体部品のランド部を位置決めして
載せてリフロー処理を行っても、前記ランド部と接続し
ないバンプも存在することがある。しかしながら、本発
明の上記モジュールの場合は、各バンプのばらつきが非
常に小さく、バンプと半導体部品のランド部の全てが確
実に接触するため、実装時における接続信頼性は非常に
高くなる。
硬化時に寸法収縮するものであれば何であってもよく、
例えば通常のダイボンド方式の実装に用いられている接
着剤であってよい。
Sと回路基板M1との熱膨張差により、ランド部S1とバ
ンプ3の接触個所には熱負荷が加わる。しかし、その場
合でも、ランド部S1とバンプ3の間では互いにこすれ
合う力が働くのみであり、半導体部品Sとバンプ3とを
引きはがす力は働かないので両者間の導通構造が破壊さ
れるという事態は起こらない。
プ3と半導体部品Sのランド部とを単に機械的に接触さ
せて実装したことによって、半導体部品の集積度を高く
し、回路を高密度化、ファインパターン化しても、ワイ
ヤボンディング方式のようにワイヤの接続には必要であ
るが実装には無駄な空間が発生することはなく、またフ
リップチップ方式のように、溶融はんだによる端子間の
短絡の問題が生じることがなく、半導体部品の高密度実
装が可能となる。
構成する回路基板について説明する。
aに、所定の平面パターンを形成してバンプ3が突設
し、さらにランド部回路4が表出している。
では2層)の導体回路2a,2bが前記絶縁基材1の厚
み方向に対して互いに所定の間隔を置いて埋設されてい
る。
柱状導体51で,ランド部回路4と導体回路2b,およ
び各導体回路2aと2bの間はいずれも後述する柱状導
体5で電気的に接続されている。
aとの導通構造を形成する最初の柱状導体51は、その
断面の大きさがバンプ3の断面の大きさよりも大きくな
っている。しかし、それ以外の柱状導体5は、いずれも
小径である。そして、バンプ3は別種の導電材料を順次
電着して形成される層状体3a,3bが積層して成る多
層構造体(図1では2層構造体)になっており、またラ
ンド部回路4も別種の導電材料を順次電着して形成され
る層状体4a,4bが積層して成る多層構造体(図1で
は2層構造体)になっている。そして、バンプ3におけ
る外層部を形成する層状体3aの導電材料とランド部回
路4における外層部を形成する層状体4aの導電材料と
はいずれも同一の材料で構成されており、バンプ3にお
ける内層部を形成する層状体3bの導電材料と、ランド
部回路4における内層部を形成する層状体4bの導電材
料とはいずれも同一の材料になっている。
製造方法で用いるエッチャントに対するバリヤ層として
機能し、エッチャントに対して耐食性を有する材料で形
成される。例えば前記エッチャントとして銅をエッチン
グ除去するものを使用する場合には、外層部3a,4a
の材料は金,ニッケル,ニッケル−コバルトのようなニ
ッケル合金を好適例として用いることができる。また、
内層部3b,4bは導電性に優れる銅で形成することが
好ましい。
3よりも断面形状が大きいので、バンプ3との間で形成
されている段差構造の境界部付近は前記した外層部3a
を形成する導電材料の層が形成されているが、他の部分
は全て内層部3bと同じ導電材料をもって形成されてい
る。
多層構造体が2層構造体である場合について行ったが、
この多層構造体は2層構造に限定されるものではなく、
例えば外層部が異なる導電材料を2種以上層状に電着し
て形成した2層以上の層状体であってもよい。しかし、
その場合でも、最上層を構成する層は、前記したよう
に、後述する製造方法で用いるエッチャントに対する耐
食性を備えた導電材料であることが必要である。
ップ方式によってバンプを底部から積み上げて多層回路
基板を製造する方法ではなく、いわば逆ビルドアップ方
式ともいえる方法で製造される。すなわち、バンプ3、
最初の柱状導体51、導体回路2a、柱状導体5、およ
び導体回路2bを順に積層する方法で製造される。
回路2aを形成する途中工程における中間品の一例を図
2に示す。
は導体薄層11、電着層12、レジスト層a1がこの順
序で成膜され、レジスト層a1には導体薄層11の表面
に至るまで、段差構造のバンプ形成用凹みが、所定のパ
ターンで形成されている。
っきにより、まず層状体3aが形成され、更にここに層
状体3bと最初の柱状導体51が充填されて、バンプ3
と最初の柱状導体51が形成される。このとき、レジス
ト層a1にはランド部回路形成用の凹みを電着層12の
表面に至るまで形成し、ここに層状体4a、4bを順次
電着することにより、ランド部回路4が同時に形成され
る。
テンレス鋼板や銅を、レジスト層a 1としてはドライフ
ィルムや液体レジストをあげることができる。
このレジスト層a1、最初の柱状導体51、および層状体
4bの表面にめっき薄膜13を成膜する。このめっき薄
膜13は、後述する導体回路2aの電着に必要な導電性
を確保するためのものであり、例えば銅の無電解めっき
によって成膜すればよい。
層a2が成膜され、レジスト層a2にはめっき薄膜13の
表面に至るまで、導体回路2a形成用の凹み14、およ
びランド部回路の柱状導体5形成用の凹み15が、それ
ぞれ所定のパターンで形成される。
4、15に導体回路2aおよび柱状導体5が充填され
る。
膜13に至るまで除去され、導体回路2a、およびラン
ド部回路の柱状導体5は、図示しないレジスト層で埋設
される。
びランド部回路の柱状導体5に接続する柱状導体5、お
よびこの柱状導体5に接続する導体回路2bが形成され
る。
レジスト層に、導体回路2a、およびランド部回路の柱
状導体5にそれぞれ接続する柱状導体5形成用の凹みが
所定のパターンで形成され、そこに柱状導体5が充填さ
れる。そして、導体回路2aの形成と同様にして、この
柱状導体5に接続する導体回路2bが形成され、最後に
導体回路2bがレジスト層で埋設される。
柱状導体51、ランド部回路4、および図示しない導体
回路2a、柱状導体5、導体回路2bがレジスト層中に
埋設された構造から成る中間品が得られる。
って、3層以上の多層構造体から成る回路を製造するこ
ともできる。
ト層表面に絶縁基板が熱圧着される。絶縁基板として
は、電気絶縁性のものであれば何であってもよく、例え
ば、ガラスエポキシ樹脂基板,フレキシブルプリント基
板や、エポキシ樹脂系,ポリイミド系,ポリエステル
系,ウレタン樹脂系,フェノール樹脂系などから成る樹
脂基板やシート、またセラミックス板などをあげること
ができる。常温下で半硬化状態にあり、加熱されると軟
化するガラスエポキシ樹脂のプリプレグを用いると、導
体回路2bのパターンを熱圧着時に埋没させることがで
きるので好適である。また、例えば複数枚のプリプレグ
を積層して適当な厚みに形成してもよい。また、未硬化
のエポキシ樹脂から成る層を導体回路全体に被覆し、こ
こにリジットな絶縁基板を熱圧着してもよい。
離し、導体薄層11とその下の電着層12を順次エッチ
ングして除去する。その結果、図1に示すように、導体
回路2a,2bが、いずれもレジスト層と絶縁基板とか
ら成る絶縁基材の中に埋設しており、レジスト層の表面
にのみバンプ3が突出し、さらにランド部回路4が表出
している回路基板M1が製造される。
基板の導体回路側の面を絶縁基板の各片面にまず熱圧着
し、ついで、一体化物の両面にある導電基板を剥離し、
更に導体薄層,電着層を順次エッチング除去したのち、
図示しないスルーホールを形成すれば両面実装用回路基
板を得ることも可能である。
法やアディティブ法などを適用して別の導体回路をビル
ドアップしたのち、導電基板を剥離し、導体薄層と電着
層を順次エッチング除去することによっても、目的とす
る両面実装用の回路基板にすることもできる。
に突設される全てのバンプ3は、所定厚みの電着層に刻
設された同じ深さのバンプ用凹みの中に電着して充填さ
れた多層構造体であるので、その高さはバンプ用凹みの
深さと同等であり、高さのばらつきは極めて小さくなっ
ている。
に実装する際に一部のバンプが半導体部品Sのランド部
と接続しないといった事態は回避され、実装信頼性は非
常に高くなる。
51、5は、中実の導電材料から成るので、例えば前記
柱状導体の径が従来のスルーホールやインナーバイヤホ
ールの孔径と同径であった場合には、それらの壁面にめ
っき層を形成して成る導通構造に比べて、その電流容量
は超かに大きくなる。逆にいえば、回路基板を動作させ
るために必要な電流容量を確保しようとした場合でも、
従来の導通構造に比べて、柱状導体5の直径を小さくす
ることができる。
構造に比べて前記死空間を極少化することが可能になる
ため、回路基板の表面に形成できるバンプ3の分布密度
を高めることが可能となり、ひいては半導体部品の高密
度実装を可能にする。
するスルーホールやインナーバイヤホールをドリル研削
によって形成するというような機械加工が不要になる。
そのため、導体回路の平面パターンをファイン化するこ
とができ、このことからも、半導体部品の高密度実装が
可能となる。
回路基板M1に限定されるものではなく、表面にバンプ
パターンが突設している回路基板であれば、その他に、
例えば以下の回路基板を用いても組み立てることができ
る。
基材1の表面1aに最上層の導体回路2aとランド部回
路4が表出しており、かつ前記導体回路2aの先端にバ
ンプ3が一体的に形成されているものである。このよう
な回路基板を用いて本発明の半導体部品実装モジュール
を組み立ててもよい。
接続するバンプ3の位置にヒートシンク7が形成され、
また絶縁基材1の表面1aにグランド線回路8のパター
ンが表出している回路基板M3を用いてもよい。この回
路は、回路を形成するに際し、同時にヒートシンク7を
一緒に形成し、それ以降の工程においては、導体回路と
柱状導体を形成していく際に、同時に導電材料から成る
中実の柱を電気めっき法で形成してそれを伝熱路9と
し、この伝熱路9を絶縁基材1の他方の面1bにまで表
出させるように形成すればよい。この場合、バンプ3と
ヒートシンク7とランド部回路4はいずれも少なくとも
2回の電気めっきで同時に形成されるので、ヒートシン
ク7もまた導電材料の多層構造体になっている。
その後更に厚み100μm程度の導体膜部9cを形成
し、絶縁基材1の他方の面1bには例えば機械加工によ
って導体膜部9cにまで至る穴9aを穿設し、その壁面
に同じく電気めっき法で導電材料を例えば厚み10〜3
0μm程度めっきしてめっき層9bを形成すれば、全体
の放熱面積は増加して優れた放熱効果を得ることができ
るので好適である。
イボンドしたときに、半導体部品の発熱を、ヒートシン
ク7−中実の伝熱路9−導体膜部9c−めっき層9bを
伝達せしめることにより回路基板M3の面1bから放熱
させることができる。
成する際に、同時に所定のパターンとして形成すればよ
い。その場合、グランド線回路8もまた導電材料の多層
構造体になる。そして、以降の工程において、導体回路
と柱状導体を形成するときに、同時に信号導体8aと信
号グランド8bを所定のパターンで形成すればよい。
回路8を基板表面に設けることにより、EMS対策が講
じられていることになる。とくに、回路基板がマルチチ
ップバンプボードである場合には、部品実装側の面には
バンプが突出しているのみであるため、残りの表面個所
に信号導体回路を形成することは不要となり、したがっ
て、残りの表面個所の全体に亘ってこのグランド線回路
8を形成することができ、絶縁基材1に埋設される信号
導体8aと信号グランド8bと一緒になって電磁波対策
が講じられていることになる。
ードの電磁波対策が、実装回路基板を枠やケースに固定
する方法であることに比べて、アセンブリ工数の低減を
実現することが可能になって有用である。
する半導体部品としては、半導体のベアチップやICチ
ップがあげられ、これらのいずれの下面にもランド部が
形成されている。このランド部は、上記の回路基板上の
各バンプに対応した位置に形成されていて、バンプと接
触することにより回路基板と電気的に接続できるように
なっている。
半導体部品実装モジュールは、半導体部品を回路基板に
接着剤でダイボンドするだけで組み立てることができ
る。そして、従来のダイボンド方式のように、半導体部
品と回路基板の接続端子を例えばリフローはんだを介し
て接続せず、回路基板上のバンプと半導体部品のランド
を機械的に接触させた構造としているため、端子間ピッ
チが狭くなっても半導体部品の高密度実装、および実装
の省力化が可能になる。また、半導体部品を接続すると
きの実装信頼性が非常に高くなる。
板の表面に突設されるバンプの高さのばらつきが極めて
小さいことによっても、半導体部品を接続するときの実
装信頼性が非常に高くなる。
いるので、その電流容量は従来のスルーホール構造に比
べて大きくなってバンプの分布密度が向上し、そしてそ
れに基づく半導体部品の高密度実装を実現することがで
きる。さらに、インナーバイヤホール内を空洞にするこ
とが全く不要となるため、ホールを従来に比べて一層小
径化(例えば30〜50μm)することができる。
本発明の半導体部品実装モジュールは、回路基板上への
半導体部品の高密度実装を達成するものである。
す断面図である。
回路基板を製造する途中工程における、中間品の一例を
示す断面図である。
回路基板の1例を示す断面図である。
回路基板の別の1例を示す断面図である。
回路基板M2と半導体部品Sとの位置関係を示す斜視図
である。
の凹み 15 柱状導体5を電着させるための
凹み
Claims (6)
- 【請求項1】 絶縁基材の少なくとも片面に、少なくと
も2種類の導電材料を順次電着して成る多層構造体のバ
ンプが、その基部が前記絶縁基材に埋没するとともに、
その先端部が前記絶縁基材の表面から突出するように形
成され、前記絶縁基材の少なくとも片面または/および
内部には少なくとも1層の導体回路が配線され、前記バ
ンプと導体回路の間または/および各導体回路間にはそ
れらを電気的に接続する柱状導体から成る導通構造が形
成されていて、半導体部品を実装する表面には前記バン
プの先端部のみが突出し、さらにランド部回路が表出し
て形成されている回路基板の上に、 下面にランド部が形成されている半導体部品が接着剤を
介して実装され、 前記半導体部品のランド部が前記バンプの先端部と機械
的に接触していることを特徴とする半導体部品実装モジ
ュール。 - 【請求項2】 前記接着剤は、硬化時に寸法収縮する接
着剤である請求項1の半導体部品実装モジュール。 - 【請求項3】 前記多層構造体は2層構造体であり、前
記2層構造体の外層部は金,ニッケル,ニッケル合金の
群から選ばれるいずれか1種から成り、かつ内層部は銅
から成る請求項1または2の半導体部品実装モジュー
ル。 - 【請求項4】 前記絶縁基材の少なくとも片面にはバン
プとランド部回路と導体回路とが表出して形成されてい
る請求項1または2の半導体部品実装モジュール。 - 【請求項5】 前記バンプが形成されている前記絶縁基
材の表面にはグランド線回路または/およびヒートシン
クが形成されている請求項1または2の半導体部品実装
モジュール。 - 【請求項6】 前記絶縁基材の内部には、前記ヒートシ
ンクから他方の面にかけて前記他方の面に表出する伝熱
路が形成されている請求項1または2の半導体部品実装
モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10151786A JP3112885B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体部品実装モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10151786A JP3112885B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体部品実装モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27101696A Division JP2977124B2 (ja) | 1995-10-13 | 1996-10-14 | 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308418A JPH10308418A (ja) | 1998-11-17 |
JP3112885B2 true JP3112885B2 (ja) | 2000-11-27 |
Family
ID=15526273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10151786A Expired - Lifetime JP3112885B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体部品実装モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3112885B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5173651B2 (ja) * | 2008-07-29 | 2013-04-03 | 京セラ株式会社 | 配線基板の製造方法 |
CN115064531A (zh) * | 2022-08-18 | 2022-09-16 | 艾科微电子(深圳)有限公司 | 转换器、电子设备和转换器的封装方法 |
-
1998
- 1998-06-01 JP JP10151786A patent/JP3112885B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10308418A (ja) | 1998-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
US5081562A (en) | Circuit board with high heat dissipations characteristic | |
US6281448B1 (en) | Printed circuit board and electronic components | |
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US6140707A (en) | Laminated integrated circuit package | |
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
JPH03211792A (ja) | 多層回路カード構造及びその製造方法 | |
US6831371B1 (en) | Integrated circuit substrate having embedded wire conductors and method therefor | |
US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
US6642612B2 (en) | Lead-bond type chip package and manufacturing method thereof | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
JP2008124459A (ja) | ハンダペースト接続部を有する回路基板の製造方法 | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
US6596620B2 (en) | BGA substrate via structure | |
US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
JP3112885B2 (ja) | 半導体部品実装モジュール | |
US7061084B2 (en) | Lead-bond type chip package and manufacturing method thereof | |
JP2000261152A (ja) | プリント配線組立体 | |
JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
US9673063B2 (en) | Terminations | |
JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |