JP3470787B2 - 半導体素子用複合パッケージの製造方法 - Google Patents
半導体素子用複合パッケージの製造方法Info
- Publication number
- JP3470787B2 JP3470787B2 JP20630897A JP20630897A JP3470787B2 JP 3470787 B2 JP3470787 B2 JP 3470787B2 JP 20630897 A JP20630897 A JP 20630897A JP 20630897 A JP20630897 A JP 20630897A JP 3470787 B2 JP3470787 B2 JP 3470787B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- package
- resin substrate
- ceramic substrate
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多端子・狭ピッチ
の半導体素子用パッケージの製造方法に係り、特にセラ
ミックス基板と樹脂基板とを接着・接合した半導体素子
用複合パッケージの製造方法に関する。 【０００２】 【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化が要求
されている。また、これらの半導体チップの用途も、ワ
ークステーション、パーソナルコンピューター、コンピ
ューター等の産業用から、携帯用機器、プリンター、コ
ピー、カメラ、テレビ、ビデオ等の電子機器まで多くの
範囲に広がり、半導体素子の性能自体も向上している。 【０００３】高性能、高集積密度のＬＳＩチップを搭載
するパッケージには、ＬＳＩチップと多端子・狭ピッチ
で接続ができること、配線密度が高いこと、放熱性がよ
いこと、高速の信号を扱うことができること、パッケー
ジの入出力端子を多端子・狭ピッチ化する事が可能であ
ることなどが求められている。さらに、これらの条件を
満足する高性能なパッケージを、簡単な工程でかつ高信
頼性の下で安価に作製する技術が必要になってきてい
る。 【０００４】半導体素子を高機能化するためには多ビッ
ト化、大容量化、高速化の三つが柱となる。たとえば高
速化の要求はパッケージに大きな影響を与えてきてい
る。半導体素子への入出力の端子数（ピン数）を増加さ
せ、データを並行処理することで高速化が図られたから
である。このため、パッケージにおいても多端子化（多
ピン化）は一つの命題となってきている。また、携帯機
器の小型化や、高密度実装のためにパッケージには小型
化も要求されている。特にこれから大きく伸びるマルチ
メディアの分野、アミューズメントや通信機器などにお
いてこの要求は大きい。 【０００５】多ピン化と小型化、この二つのニーズを満
たすため様々なパッケージが開発されている。また半導
体チップとの接続技術を有効に機能させる上で、パッケ
ージ側も狭ピッチ・多端子のインナーリード部分が必要
であると共に、プリント基板等の搭載ボードとパッケー
ジとの接続も、多端子・狭ピッチにする事が必要になっ
ている。また、前述したように、ＬＳＩの高速化により
パッケージも高速信号を扱う必要があるため、電気特性
の考慮も必要となる。 【０００６】以上のようなパッケージの多端子・狭ピッ
チ化の要請を満足させるために、パッケージ構造は従来
のピン挿入型やＱＦＰ（クウォド・フラッド・パッケー
ジ；Quad Flad Package)等の表面実装型から、ＢＧＡ
（ボール・グリッド・アレイ；Ball Grid Array)パッケ
ージの傾向にある。多端子・狭ピッチ化を行うために
は、従来の表面実装型においては端子の精度、リードに
起因するインダクタンス、リードそのものの強度あるい
は実装時の精度等の点から限界が見えてきているからで
ある。また表面実装型では多端子化にともないパッケー
ジが大型化せざるを得ない欠点を有している。 【０００７】ＢＧＡは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。ＢＧＡは、パッケージの入
出力端子として半田からなる突起接続体（半田ボール）
を用いたパッケージ構造体を有し、上述したようなピン
やリードに起因するインダクタンスによる高速信号の反
射遅延等を改善するのが可能である。また、半田ボール
による接続距離の短縮化に加えて、半田ボール形成によ
る狭ピッチ・多端子化が容易となり、ＢＧＡは今後のＬ
ＳＩパッケージとして有望である。更に、この半田ボー
ル形成による狭ピッチ・多端子化は、パッケージサイズ
そのものを縮小化し、プリント基板等への実装密度の向
上、配線の寄生容量、インダクタンス、抵抗などの低減
による電気特性の向上、パッケージの小型化による高周
波特性の改善等が期待できる。一方、パッケージの放熱
面から見ると、ＬＳＩの高集積密度化と高速化にともな
い、消費電力が向上し、発熱量は年々増加する傾向にあ
る。しかもコンピュータにおいては、本体の小型化がす
すむ反面、ボードの枚数は増加する傾向にあり、ボード
間の隙間も次第に狭くなってきている。 【０００８】このようなことから、パッケージ自体も薄
型で、放熱性に優れた構造や材料が必要となってきてい
る。高放熱性パッケージには、セラミックスパッケージ
が主として使用されている。セラミックスには、窒化ア
ルミニウム、窒化珪素、アルミナ、硝子セラミックス等
があり、発熱量や高周波特性等の仕様によりこれらをう
まく使い分けている。しかしながら、セラミックス製パ
ッケージでは、プリント基板に搭載した際に、パッケー
ジとプリント基板との熱膨張係数の差が大きいことか
ら、接続部である半田ボール部分の接続信頼性が低いと
いう問題を有している。この熱膨張差は、ＢＧＡパッケ
ージをプリント基板に搭載する際のリフロー半田付け工
程で熱履歴をうけることにより起こるものと、通常の使
用中における環境温度変化によるものとがあるが、いず
れもセラミックスとプリント基板との熱膨張差が大きい
ために、機械的強度が低い半田ボール部分に熱応力が集
中し、半田ボールにクラックが生じたり、さらには半田
ボールが破断する等して、接続部の信頼性を低下させる
という問題を有していた。 【０００９】この問題点を鑑み、近年セラミックス基板
にプリント基板と熱膨張係数の近い樹脂基板を接着剤等
で貼り合わせた複合パッケージとすることで信頼性の向
上が図られている。すなわち、熱伝導率の高いセラミッ
クスと配線層を有する樹脂を貼り合わせて電気的機械的
に接合した複合パッケージを用いることで、樹脂基板の
持つ熱膨張係数およびスクリーン印刷やリソグラフィに
よる微細配線の容易性という長所、さらには樹脂基板の
低価格性という長所とセラミックス基板の持つ高熱伝導
特性という長所をともに生かした構造となっている。 【００１０】複合パッケージを構成する樹脂基板は、一
般的に突起バンプを樹脂を貫通する形で接続用ビアとし
て用いることが多い。たとえば回路実装学会、第９回回
路実装学術公演大会予編集１５Ａ−１０，第５５頁乃至
５６頁，平成６年に示されるように、突起バンプと樹脂
とを間に挟んで、銅箔と銅箔とを直接接合することが行
われている。この際、銅表面の酸化皮膜を突き破る必要
がある為、その接合荷重は高くしなくてはならない。 【００１１】 【発明が解決しようとする課題】しかし、セラミックス
基板と樹脂基板とを接続パッド部で互いに接続する複合
パッケージの場合は、上記のように強い圧力をかけるこ
とができない。それはセラミックスの破損につながるた
めである。従って、従来とは異なる低い圧力でも接続パ
ッド部で電気的な接続をとれる複合パッケージの構造お
よびその製造方法が必要になる。 【００１２】上記問題点に鑑み、本発明は、接続パッド
部で良好な電気的な接続を行える信頼性の高い薄型の樹
脂基板とセラミックス基板の複合パッケージを提供する
ことが目的である。 【００１３】また、本発明により、樹脂基板とセラミッ
クス基板の接着時の圧力を低くしても良好な電気的・機
械的接続が可能な半導体素子用複合パッケージを提供す
る。 【００１４】本発明は、薄型の樹脂基板とセラミックス
基板との接触構造を使用しているにも拘わらず、接続パ
ッド部で良好な電気的接続を行える信頼性の高い半導体
素子用複合パッケージの製造方法を提供する。 【００１５】また、本発明は、樹脂基板とセラミックス
基板との接着時の圧力を低くした半導体素子用複合パッ
ケージの製造方法を提供する。 【００１６】 【課題を解決するための手段】上記目的を達成するた
め、本発明者らは鋭意検討した結果、樹脂基板とセラミ
ックス基板とをバンプ接続する接続パッド表面に金（Ａ
ｕ）薄膜をコーティングすることにより、達成できるこ
とを発見した。 【００１７】すなわち、本発明の実施の形態は、第１の
接続パッド部を有するセラミックス基板と、第２の接続
パッド部を有する樹脂基板と、第１および第２の接続パ
ッド部を接続する突起バンプとを有し、第１および第２
の接続パッド部が金（Ａｕ）薄膜で覆われている半導体
素子用複合パッケージである。 【００１８】これによれば、金（Ａｕ）薄膜によるコー
ティングが第１および第２の接続パッド部にあるため、
この第１および第２の接続パッド部が酸化せず、銅やア
ルミニウムといった金属同士の接合の時と違い、小さな
圧力で第１の接続パッド部と第２の接続パッド部とを良
好な電気的な接続性を有して接続させることができる。 【００１９】樹脂基板に用いる樹脂には樹脂自体の強度
が強いものが望ましく、液晶ポリマーやＢＴレジン、或
は繊維状のシートが入っているものなど望ましい。樹脂
基板を構成する突起バンプは銀（Ａｇ）、白金（Ｐ
ｔ）、金（Ａｕ）或はこれらの合金を１種類以上含むも
ので良い。 【００２０】セラミックス基板はアルミナ、窒化アルミ
ニウム、窒化珪素、炭化珪素、窒化硼素、ダイヤモンド
のいずれかであることが好ましい。さらにこれらのうち
から少なくとも２種からなる複合セラミックス基板でも
よい。 【００２１】上記金の薄膜の厚さは０．０３μｍ以上、
望ましくは０．１μｍ以上〜１００μｍ以下の厚さがあ
ることが望ましい。金の薄膜の上限は製造コスト等の点
から適宜選択すればよい。 【００２２】本発明の特徴は、樹脂基板の接続パッド部
（第２の接続パッド部）に第１の金（Ａｕ）の薄膜をコ
ーティングする工程と、セラミックス基板の接続パッド
部（第１の接続パッド部）に第２の金（Ａｕ）の薄膜を
コーティングする工程と、樹脂基板とセラミックス基板
とを突起バンプを介して接合圧力１０ｋｇｆ／ｃｍ2以
下で接着する工程を少なくとも含む半導体素子用複合パ
ッケージの製造方法である。 【００２３】本発明の製造方法によれば、金（Ａｕ）薄
膜によるコーティングが接続パッド部にあるため、接続
パッド部が酸化せず、銅やアルミニウムといった金属同
士の接合の時と違い、１０ｋｇｆ／ｃｍ2以下、好まし
くは５ｋｇｆ／ｃｍ2以下の小さな圧力で樹脂基板側の
接続パッド部とセラミックス基板側の接続パッド部とを
良好な電気的な接続性を有して接続させることが出来
る。 【００２４】ここで、金の薄膜の厚さは０．０３μｍ以
上、特に０．１μｍ以上が好ましい。 【００２５】 【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１（ａ）は本発明の実施の形態
に係る３００ピンの半導体素子用複合パッケージの模式
的な断面図で、図１（ｂ）は図１（ａ）のＡ部の拡大図
である。図１（ａ）および（ｂ）に示すように本発明の
実施の形態に係る半導体用複合パッケージはセラミック
ス基板１１と樹脂基板１０とが接着剤１３を介して貼り
合わせられている。樹脂基板１０は銀バンプ２２を内部
に含み両側を銅箔３１，３５で挟んでいる。銅箔は入出
力パッド等の表面配線３５および第２の接続パッド部と
なるランド３１を形成するようにパターニングされ、そ
の表面には金メッキ層５１，４４が形成されている。樹
脂基板の切り抜き部（キャビティ）に導電性接着剤６１
を介して半導体チップ１がセラミックス基板１１上にマ
ウントされている。 【００２６】樹脂基板１０は液晶ポリマー２３を主剤と
し、その両側に銅箔３１，３５を接合した構造である。
液晶ポリマー層２３の厚さは０．０３５ｍｍである。樹
脂基板１０としてはこのほかにも、ＢＴレジンを使用し
たもの、ガラスエポキシ系樹脂を使用したものなどを使
用しても良い。 【００２７】また、高放熱特性を得るためにセラミック
ス基板１１の材料として、窒化アルミニウムセラミック
スを用いた。窒化アルミニウムの熱伝導率は１８０Ｗ／
ｍ・Ｋである。セラミック基板１１の厚さは０．６ｍｍ
で、外形寸法は３１ｍｍ□である。セラミック基板１１
の内部にはスルーホールが形成され、スルーホール金属
１２が両端に接続パッド部（ランド）３９を設けて埋め
込まれている。上端のランド３９が本発明の第１の接続
パッド部となる。このほか、セラミックス基板１１の材
料としては、アルミナ、窒化珪素、炭化珪素、窒化硼
素、ダイヤモンドのいずれかを用いてもよい。 【００２８】接着剤にはアクリル系接着剤を用い、樹脂
基板１０とセラミックス基板１１とを接合圧力２ｋｇｆ
／ｃｍ2 で接合した。 【００２９】図１に示す本発明の実施の形態において
は、樹脂基板１０の第２の接続パッド部３１にはＮｉメ
ッキ層４１を下地として０．２μｍのＡｕメッキ層５１
をコーティングし、また、セラミック基板１１の接続パ
ッド部（第１の接続パッド部）３９にはＮｉメッキ層４
５を介してＡｕメッキ層５５を０．２μｍコーティング
している。図１（ｂ）に示すように第２の接続パッド部
のＡｕメッキ層５１と、第１の接続パッド部のＡｕメッ
キ層５５との間には突起バンプ２が存在している。 【００３０】 【表１】 上の表は本発明の効果を明確にするために比較例との電
気的接続不良率の比較を示す。比較例の構造は樹脂基板
の第２の接続パッド部およびセラミックス基板の第１の
接続パッド部にＡｕコーティングしていないものを作製
した。それ以外の構造や条件は上記実施の形態と全く同
様である。Ａｕコーティングを施すことにより電気的接
続不良率が４％から０％に改善されたことが明らかにな
った。 【００３１】次に本発明の実施の形態に係る半導体素子
用複合パッケージの製造方法を図２および図３を用いて
説明する。 【００３２】（イ）まず図２（ａ）に示すように１８μ
ｍ厚みの銅箔２１に、銀エポキシ系導電ペーストにより
半導体の入出力パッドに対応する部分と、パッケージ本
体のランドに対応する部分に１００μｍの銀バンプ２２
を形成する。 【００３３】（ロ）次に銀バンプの先端が容易に突き破
るような３５μｍ厚の液晶ポリマー２３をかぶせ、図２
（ｂ）に示すように銅箔２１，２４が両面になるように
重ね、温度と圧力をかけ積層する。その後図２（ｃ）に
示すように半導体チップをマウントするためのキャビテ
ィ用の窓部７７をプレスで打ち抜いて開孔する。 【００３４】（ハ）その後、図２（ｄ）に示すように銅
箔の部分をエッチングして表面に表面配線３５を形成
し、裏面にランドと称される接続パッド部（第２の接続
パッド部）３１を形成する。その後、表層に半田レジス
トを印刷により形成する。 【００３５】（ニ）続いて、図２（ｅ）に示すようにニ
ッケル（Ｎｉ）メッキを行ない表面配線３５、ランド
（第２の接続パッド部）３１にＮｉメッキ層４４，４１
を形成する。さらに図２（ｆ）に示すように金（Ａｕ）
メッキを行い、Ｎｉメッキ層４１，４４の上にＡｕコー
ティング層５１，５４を形成し、樹脂基板１０を完成す
る。 【００３６】（ホ）一方、セラミックスのグリーンシー
ト１１を用意し、図３（ａ）に示すようにスルーホール
を開孔し、スルーホール金属１２を埋め込み、その両端
に接続パッド部（第１の接続パッド部）となるランド３
９を形成する。セラミックスの脱脂・焼成に続いてラン
ド３９の表面に図３（ｂ）に示すようにＮｉメッキ層４
５を形成する。さらに図３（ｃ）に示すようにＮｉメッ
キ層４５の表面にＡｕメッキによりＡｕコーティング層
５５を形成し、セラミックス基板１１を完成する。 【００３７】（ヘ）次に樹脂基板１０と電気的接続を必
要とするセラミックス基板１１のランド（第１の接続パ
ッド部）３９の上部に、銀エポキシ系ペーストをスクリ
ーン印刷技術により選択的に形成し、乾燥を実施し、ラ
ンド部３９の金コーティング層５５上に突起バンプ（銀
バンプ）２を形成する。その後アクリル系接着剤シート
１３をセラミックス基板１１と樹脂基板１０との間に挟
んで、接合圧力２ｋｇｆ／ｃｍ2 で樹脂基板１０とセラ
ミックス基板１１とを接合すれば本発明の実施の形態に
係る半導体素子用複合パッケージが完成する。アクリル
接着剤シート１３のかわりにアクリル接着剤をセラミッ
クス基板１１の表面に塗布して樹脂基板１０とセラミッ
クス基板１１とを接着してもよい。通常アクリル系接着
剤を用いる場合１５ｋｇｆ／ｃｍ2 程度を用いないと良
好な電気的特性が得られないが、本発明では２ｋｇｆ／
ｃｍ2 でも良好な電気的接続が得られる。 【００３８】以上の工程の説明においてはＡｕコーティ
ング層をメッキにより形成したが、メッキ以外に真空蒸
着やスパッタリングによって形成してもよい。この場合
は下地のＮｉメッキ層４１，４４，４５は省略可能であ
る。また樹脂基板１０とセラミックス基板１１の接着
は、エポキシ系接着剤を用いてもよい。エポキシ系接着
剤の場合、従来技術においては２０〜４０ｋｇｆ／ｃｍ
2 の圧力で接着する必要があったが、本発明によれば５
ｋｇｆ／ｃｍ2 の圧力で接着しても良好な電気的接続が
得られる。 【００３９】上記のように、本発明は上記実施の形態に
よって記載したが、この開示の一部をなす論述及び図面
はこの発明を限定するものであると理解すべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例及び運用技術が明らかとなろう。たとえば図４に示
すキャビティダウンタイプの複合パッケージであって
も、セラミックス基板１１の表面にタイプグランド層６
１等の配線層を有する場合には、配線層が第１の接続パ
ッドと等価な機能を有する。したがってこれらの配線層
６１の表面と樹脂基板の接続バンプ部３１の表面にＡｕ
コート層５５，５１を形成すれば、セラミックス基板１
０の第２の接続バンプ部３１と配線層６１との良好な接
続が得られる。又図５に示すように樹脂基板９０は多層
構造でもよい。図５に示す樹脂基板９０は上層の銀バン
プ２２ａと、下層の銀バンプ２２ｂとが銅箔を介して接
続された２層構造である。この場合も多層の樹脂基板９
０の接続パッド部（第２の接続パッド部）３１とセラミ
ックス基板１１の接続パッド部３９（第１の接続パッド
部）の表面をＡｕコート膜５５で覆っておけばよい。こ
のように、本発明はここでは記載していない様々な実施
の形態等を包含するということを理解すべきである。し
たがって、本発明はこの開示から妥当な特許請求の範囲
の発明特定事項によってのみ限定されるものである。 【００４０】 【発明の効果】このようにして、本発明によれば、電気
的接続信頼性の高い複合パッケージを得ることができ
る。 【００４１】又、本発明によれば、低い接着時の圧力で
よいので、接着時に脆性材料であるセラミックスが割れ
ることもないので製造歩留りが向上する。
の半導体素子用パッケージの製造方法に係り、特にセラ
ミックス基板と樹脂基板とを接着・接合した半導体素子
用複合パッケージの製造方法に関する。 【０００２】 【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化が要求
されている。また、これらの半導体チップの用途も、ワ
ークステーション、パーソナルコンピューター、コンピ
ューター等の産業用から、携帯用機器、プリンター、コ
ピー、カメラ、テレビ、ビデオ等の電子機器まで多くの
範囲に広がり、半導体素子の性能自体も向上している。 【０００３】高性能、高集積密度のＬＳＩチップを搭載
するパッケージには、ＬＳＩチップと多端子・狭ピッチ
で接続ができること、配線密度が高いこと、放熱性がよ
いこと、高速の信号を扱うことができること、パッケー
ジの入出力端子を多端子・狭ピッチ化する事が可能であ
ることなどが求められている。さらに、これらの条件を
満足する高性能なパッケージを、簡単な工程でかつ高信
頼性の下で安価に作製する技術が必要になってきてい
る。 【０００４】半導体素子を高機能化するためには多ビッ
ト化、大容量化、高速化の三つが柱となる。たとえば高
速化の要求はパッケージに大きな影響を与えてきてい
る。半導体素子への入出力の端子数（ピン数）を増加さ
せ、データを並行処理することで高速化が図られたから
である。このため、パッケージにおいても多端子化（多
ピン化）は一つの命題となってきている。また、携帯機
器の小型化や、高密度実装のためにパッケージには小型
化も要求されている。特にこれから大きく伸びるマルチ
メディアの分野、アミューズメントや通信機器などにお
いてこの要求は大きい。 【０００５】多ピン化と小型化、この二つのニーズを満
たすため様々なパッケージが開発されている。また半導
体チップとの接続技術を有効に機能させる上で、パッケ
ージ側も狭ピッチ・多端子のインナーリード部分が必要
であると共に、プリント基板等の搭載ボードとパッケー
ジとの接続も、多端子・狭ピッチにする事が必要になっ
ている。また、前述したように、ＬＳＩの高速化により
パッケージも高速信号を扱う必要があるため、電気特性
の考慮も必要となる。 【０００６】以上のようなパッケージの多端子・狭ピッ
チ化の要請を満足させるために、パッケージ構造は従来
のピン挿入型やＱＦＰ（クウォド・フラッド・パッケー
ジ；Quad Flad Package)等の表面実装型から、ＢＧＡ
（ボール・グリッド・アレイ；Ball Grid Array)パッケ
ージの傾向にある。多端子・狭ピッチ化を行うために
は、従来の表面実装型においては端子の精度、リードに
起因するインダクタンス、リードそのものの強度あるい
は実装時の精度等の点から限界が見えてきているからで
ある。また表面実装型では多端子化にともないパッケー
ジが大型化せざるを得ない欠点を有している。 【０００７】ＢＧＡは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。ＢＧＡは、パッケージの入
出力端子として半田からなる突起接続体（半田ボール）
を用いたパッケージ構造体を有し、上述したようなピン
やリードに起因するインダクタンスによる高速信号の反
射遅延等を改善するのが可能である。また、半田ボール
による接続距離の短縮化に加えて、半田ボール形成によ
る狭ピッチ・多端子化が容易となり、ＢＧＡは今後のＬ
ＳＩパッケージとして有望である。更に、この半田ボー
ル形成による狭ピッチ・多端子化は、パッケージサイズ
そのものを縮小化し、プリント基板等への実装密度の向
上、配線の寄生容量、インダクタンス、抵抗などの低減
による電気特性の向上、パッケージの小型化による高周
波特性の改善等が期待できる。一方、パッケージの放熱
面から見ると、ＬＳＩの高集積密度化と高速化にともな
い、消費電力が向上し、発熱量は年々増加する傾向にあ
る。しかもコンピュータにおいては、本体の小型化がす
すむ反面、ボードの枚数は増加する傾向にあり、ボード
間の隙間も次第に狭くなってきている。 【０００８】このようなことから、パッケージ自体も薄
型で、放熱性に優れた構造や材料が必要となってきてい
る。高放熱性パッケージには、セラミックスパッケージ
が主として使用されている。セラミックスには、窒化ア
ルミニウム、窒化珪素、アルミナ、硝子セラミックス等
があり、発熱量や高周波特性等の仕様によりこれらをう
まく使い分けている。しかしながら、セラミックス製パ
ッケージでは、プリント基板に搭載した際に、パッケー
ジとプリント基板との熱膨張係数の差が大きいことか
ら、接続部である半田ボール部分の接続信頼性が低いと
いう問題を有している。この熱膨張差は、ＢＧＡパッケ
ージをプリント基板に搭載する際のリフロー半田付け工
程で熱履歴をうけることにより起こるものと、通常の使
用中における環境温度変化によるものとがあるが、いず
れもセラミックスとプリント基板との熱膨張差が大きい
ために、機械的強度が低い半田ボール部分に熱応力が集
中し、半田ボールにクラックが生じたり、さらには半田
ボールが破断する等して、接続部の信頼性を低下させる
という問題を有していた。 【０００９】この問題点を鑑み、近年セラミックス基板
にプリント基板と熱膨張係数の近い樹脂基板を接着剤等
で貼り合わせた複合パッケージとすることで信頼性の向
上が図られている。すなわち、熱伝導率の高いセラミッ
クスと配線層を有する樹脂を貼り合わせて電気的機械的
に接合した複合パッケージを用いることで、樹脂基板の
持つ熱膨張係数およびスクリーン印刷やリソグラフィに
よる微細配線の容易性という長所、さらには樹脂基板の
低価格性という長所とセラミックス基板の持つ高熱伝導
特性という長所をともに生かした構造となっている。 【００１０】複合パッケージを構成する樹脂基板は、一
般的に突起バンプを樹脂を貫通する形で接続用ビアとし
て用いることが多い。たとえば回路実装学会、第９回回
路実装学術公演大会予編集１５Ａ−１０，第５５頁乃至
５６頁，平成６年に示されるように、突起バンプと樹脂
とを間に挟んで、銅箔と銅箔とを直接接合することが行
われている。この際、銅表面の酸化皮膜を突き破る必要
がある為、その接合荷重は高くしなくてはならない。 【００１１】 【発明が解決しようとする課題】しかし、セラミックス
基板と樹脂基板とを接続パッド部で互いに接続する複合
パッケージの場合は、上記のように強い圧力をかけるこ
とができない。それはセラミックスの破損につながるた
めである。従って、従来とは異なる低い圧力でも接続パ
ッド部で電気的な接続をとれる複合パッケージの構造お
よびその製造方法が必要になる。 【００１２】上記問題点に鑑み、本発明は、接続パッド
部で良好な電気的な接続を行える信頼性の高い薄型の樹
脂基板とセラミックス基板の複合パッケージを提供する
ことが目的である。 【００１３】また、本発明により、樹脂基板とセラミッ
クス基板の接着時の圧力を低くしても良好な電気的・機
械的接続が可能な半導体素子用複合パッケージを提供す
る。 【００１４】本発明は、薄型の樹脂基板とセラミックス
基板との接触構造を使用しているにも拘わらず、接続パ
ッド部で良好な電気的接続を行える信頼性の高い半導体
素子用複合パッケージの製造方法を提供する。 【００１５】また、本発明は、樹脂基板とセラミックス
基板との接着時の圧力を低くした半導体素子用複合パッ
ケージの製造方法を提供する。 【００１６】 【課題を解決するための手段】上記目的を達成するた
め、本発明者らは鋭意検討した結果、樹脂基板とセラミ
ックス基板とをバンプ接続する接続パッド表面に金（Ａ
ｕ）薄膜をコーティングすることにより、達成できるこ
とを発見した。 【００１７】すなわち、本発明の実施の形態は、第１の
接続パッド部を有するセラミックス基板と、第２の接続
パッド部を有する樹脂基板と、第１および第２の接続パ
ッド部を接続する突起バンプとを有し、第１および第２
の接続パッド部が金（Ａｕ）薄膜で覆われている半導体
素子用複合パッケージである。 【００１８】これによれば、金（Ａｕ）薄膜によるコー
ティングが第１および第２の接続パッド部にあるため、
この第１および第２の接続パッド部が酸化せず、銅やア
ルミニウムといった金属同士の接合の時と違い、小さな
圧力で第１の接続パッド部と第２の接続パッド部とを良
好な電気的な接続性を有して接続させることができる。 【００１９】樹脂基板に用いる樹脂には樹脂自体の強度
が強いものが望ましく、液晶ポリマーやＢＴレジン、或
は繊維状のシートが入っているものなど望ましい。樹脂
基板を構成する突起バンプは銀（Ａｇ）、白金（Ｐ
ｔ）、金（Ａｕ）或はこれらの合金を１種類以上含むも
ので良い。 【００２０】セラミックス基板はアルミナ、窒化アルミ
ニウム、窒化珪素、炭化珪素、窒化硼素、ダイヤモンド
のいずれかであることが好ましい。さらにこれらのうち
から少なくとも２種からなる複合セラミックス基板でも
よい。 【００２１】上記金の薄膜の厚さは０．０３μｍ以上、
望ましくは０．１μｍ以上〜１００μｍ以下の厚さがあ
ることが望ましい。金の薄膜の上限は製造コスト等の点
から適宜選択すればよい。 【００２２】本発明の特徴は、樹脂基板の接続パッド部
（第２の接続パッド部）に第１の金（Ａｕ）の薄膜をコ
ーティングする工程と、セラミックス基板の接続パッド
部（第１の接続パッド部）に第２の金（Ａｕ）の薄膜を
コーティングする工程と、樹脂基板とセラミックス基板
とを突起バンプを介して接合圧力１０ｋｇｆ／ｃｍ2以
下で接着する工程を少なくとも含む半導体素子用複合パ
ッケージの製造方法である。 【００２３】本発明の製造方法によれば、金（Ａｕ）薄
膜によるコーティングが接続パッド部にあるため、接続
パッド部が酸化せず、銅やアルミニウムといった金属同
士の接合の時と違い、１０ｋｇｆ／ｃｍ2以下、好まし
くは５ｋｇｆ／ｃｍ2以下の小さな圧力で樹脂基板側の
接続パッド部とセラミックス基板側の接続パッド部とを
良好な電気的な接続性を有して接続させることが出来
る。 【００２４】ここで、金の薄膜の厚さは０．０３μｍ以
上、特に０．１μｍ以上が好ましい。 【００２５】 【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１（ａ）は本発明の実施の形態
に係る３００ピンの半導体素子用複合パッケージの模式
的な断面図で、図１（ｂ）は図１（ａ）のＡ部の拡大図
である。図１（ａ）および（ｂ）に示すように本発明の
実施の形態に係る半導体用複合パッケージはセラミック
ス基板１１と樹脂基板１０とが接着剤１３を介して貼り
合わせられている。樹脂基板１０は銀バンプ２２を内部
に含み両側を銅箔３１，３５で挟んでいる。銅箔は入出
力パッド等の表面配線３５および第２の接続パッド部と
なるランド３１を形成するようにパターニングされ、そ
の表面には金メッキ層５１，４４が形成されている。樹
脂基板の切り抜き部（キャビティ）に導電性接着剤６１
を介して半導体チップ１がセラミックス基板１１上にマ
ウントされている。 【００２６】樹脂基板１０は液晶ポリマー２３を主剤と
し、その両側に銅箔３１，３５を接合した構造である。
液晶ポリマー層２３の厚さは０．０３５ｍｍである。樹
脂基板１０としてはこのほかにも、ＢＴレジンを使用し
たもの、ガラスエポキシ系樹脂を使用したものなどを使
用しても良い。 【００２７】また、高放熱特性を得るためにセラミック
ス基板１１の材料として、窒化アルミニウムセラミック
スを用いた。窒化アルミニウムの熱伝導率は１８０Ｗ／
ｍ・Ｋである。セラミック基板１１の厚さは０．６ｍｍ
で、外形寸法は３１ｍｍ□である。セラミック基板１１
の内部にはスルーホールが形成され、スルーホール金属
１２が両端に接続パッド部（ランド）３９を設けて埋め
込まれている。上端のランド３９が本発明の第１の接続
パッド部となる。このほか、セラミックス基板１１の材
料としては、アルミナ、窒化珪素、炭化珪素、窒化硼
素、ダイヤモンドのいずれかを用いてもよい。 【００２８】接着剤にはアクリル系接着剤を用い、樹脂
基板１０とセラミックス基板１１とを接合圧力２ｋｇｆ
／ｃｍ2 で接合した。 【００２９】図１に示す本発明の実施の形態において
は、樹脂基板１０の第２の接続パッド部３１にはＮｉメ
ッキ層４１を下地として０．２μｍのＡｕメッキ層５１
をコーティングし、また、セラミック基板１１の接続パ
ッド部（第１の接続パッド部）３９にはＮｉメッキ層４
５を介してＡｕメッキ層５５を０．２μｍコーティング
している。図１（ｂ）に示すように第２の接続パッド部
のＡｕメッキ層５１と、第１の接続パッド部のＡｕメッ
キ層５５との間には突起バンプ２が存在している。 【００３０】 【表１】 上の表は本発明の効果を明確にするために比較例との電
気的接続不良率の比較を示す。比較例の構造は樹脂基板
の第２の接続パッド部およびセラミックス基板の第１の
接続パッド部にＡｕコーティングしていないものを作製
した。それ以外の構造や条件は上記実施の形態と全く同
様である。Ａｕコーティングを施すことにより電気的接
続不良率が４％から０％に改善されたことが明らかにな
った。 【００３１】次に本発明の実施の形態に係る半導体素子
用複合パッケージの製造方法を図２および図３を用いて
説明する。 【００３２】（イ）まず図２（ａ）に示すように１８μ
ｍ厚みの銅箔２１に、銀エポキシ系導電ペーストにより
半導体の入出力パッドに対応する部分と、パッケージ本
体のランドに対応する部分に１００μｍの銀バンプ２２
を形成する。 【００３３】（ロ）次に銀バンプの先端が容易に突き破
るような３５μｍ厚の液晶ポリマー２３をかぶせ、図２
（ｂ）に示すように銅箔２１，２４が両面になるように
重ね、温度と圧力をかけ積層する。その後図２（ｃ）に
示すように半導体チップをマウントするためのキャビテ
ィ用の窓部７７をプレスで打ち抜いて開孔する。 【００３４】（ハ）その後、図２（ｄ）に示すように銅
箔の部分をエッチングして表面に表面配線３５を形成
し、裏面にランドと称される接続パッド部（第２の接続
パッド部）３１を形成する。その後、表層に半田レジス
トを印刷により形成する。 【００３５】（ニ）続いて、図２（ｅ）に示すようにニ
ッケル（Ｎｉ）メッキを行ない表面配線３５、ランド
（第２の接続パッド部）３１にＮｉメッキ層４４，４１
を形成する。さらに図２（ｆ）に示すように金（Ａｕ）
メッキを行い、Ｎｉメッキ層４１，４４の上にＡｕコー
ティング層５１，５４を形成し、樹脂基板１０を完成す
る。 【００３６】（ホ）一方、セラミックスのグリーンシー
ト１１を用意し、図３（ａ）に示すようにスルーホール
を開孔し、スルーホール金属１２を埋め込み、その両端
に接続パッド部（第１の接続パッド部）となるランド３
９を形成する。セラミックスの脱脂・焼成に続いてラン
ド３９の表面に図３（ｂ）に示すようにＮｉメッキ層４
５を形成する。さらに図３（ｃ）に示すようにＮｉメッ
キ層４５の表面にＡｕメッキによりＡｕコーティング層
５５を形成し、セラミックス基板１１を完成する。 【００３７】（ヘ）次に樹脂基板１０と電気的接続を必
要とするセラミックス基板１１のランド（第１の接続パ
ッド部）３９の上部に、銀エポキシ系ペーストをスクリ
ーン印刷技術により選択的に形成し、乾燥を実施し、ラ
ンド部３９の金コーティング層５５上に突起バンプ（銀
バンプ）２を形成する。その後アクリル系接着剤シート
１３をセラミックス基板１１と樹脂基板１０との間に挟
んで、接合圧力２ｋｇｆ／ｃｍ2 で樹脂基板１０とセラ
ミックス基板１１とを接合すれば本発明の実施の形態に
係る半導体素子用複合パッケージが完成する。アクリル
接着剤シート１３のかわりにアクリル接着剤をセラミッ
クス基板１１の表面に塗布して樹脂基板１０とセラミッ
クス基板１１とを接着してもよい。通常アクリル系接着
剤を用いる場合１５ｋｇｆ／ｃｍ2 程度を用いないと良
好な電気的特性が得られないが、本発明では２ｋｇｆ／
ｃｍ2 でも良好な電気的接続が得られる。 【００３８】以上の工程の説明においてはＡｕコーティ
ング層をメッキにより形成したが、メッキ以外に真空蒸
着やスパッタリングによって形成してもよい。この場合
は下地のＮｉメッキ層４１，４４，４５は省略可能であ
る。また樹脂基板１０とセラミックス基板１１の接着
は、エポキシ系接着剤を用いてもよい。エポキシ系接着
剤の場合、従来技術においては２０〜４０ｋｇｆ／ｃｍ
2 の圧力で接着する必要があったが、本発明によれば５
ｋｇｆ／ｃｍ2 の圧力で接着しても良好な電気的接続が
得られる。 【００３９】上記のように、本発明は上記実施の形態に
よって記載したが、この開示の一部をなす論述及び図面
はこの発明を限定するものであると理解すべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例及び運用技術が明らかとなろう。たとえば図４に示
すキャビティダウンタイプの複合パッケージであって
も、セラミックス基板１１の表面にタイプグランド層６
１等の配線層を有する場合には、配線層が第１の接続パ
ッドと等価な機能を有する。したがってこれらの配線層
６１の表面と樹脂基板の接続バンプ部３１の表面にＡｕ
コート層５５，５１を形成すれば、セラミックス基板１
０の第２の接続バンプ部３１と配線層６１との良好な接
続が得られる。又図５に示すように樹脂基板９０は多層
構造でもよい。図５に示す樹脂基板９０は上層の銀バン
プ２２ａと、下層の銀バンプ２２ｂとが銅箔を介して接
続された２層構造である。この場合も多層の樹脂基板９
０の接続パッド部（第２の接続パッド部）３１とセラミ
ックス基板１１の接続パッド部３９（第１の接続パッド
部）の表面をＡｕコート膜５５で覆っておけばよい。こ
のように、本発明はここでは記載していない様々な実施
の形態等を包含するということを理解すべきである。し
たがって、本発明はこの開示から妥当な特許請求の範囲
の発明特定事項によってのみ限定されるものである。 【００４０】 【発明の効果】このようにして、本発明によれば、電気
的接続信頼性の高い複合パッケージを得ることができ
る。 【００４１】又、本発明によれば、低い接着時の圧力で
よいので、接着時に脆性材料であるセラミックスが割れ
ることもないので製造歩留りが向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子用複合パ
ッケージの構造を示す模式的な断面図である。 【図２】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である（その
１）。 【図３】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である（その
２）。 【図４】本発明の他の実施の形態に係る半導体素子用複
合パッケージの模式的な断面図である。 【図５】本発明のさらに他の実施の形態に係る半導体素
子用複合パッケージの模式的な断面図である。 【符号の説明】 １ 半導体チップ ２ 突起バンプ ３ ハンダボール １０，９０ 樹脂基板 １１ セラミックス基板 １２ 酸化物層 １３ 接着剤 ２１，２４ 銅箔 ２２，２２ａ，２２ｂ 突起バンプ（銀バンプ） ２３ 液晶ポリマー ３１，３９ 接続パッド部（ランド） ３３ 銅箔 ３５ 表面配線（入出力パッド） ４１，４４ Ｎｉメッキ層 ５１，５４，５５ 金（Ａｕ）コーティング層 ６１ グランド層 ７７ 窓部
ッケージの構造を示す模式的な断面図である。 【図２】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である（その
１）。 【図３】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である（その
２）。 【図４】本発明の他の実施の形態に係る半導体素子用複
合パッケージの模式的な断面図である。 【図５】本発明のさらに他の実施の形態に係る半導体素
子用複合パッケージの模式的な断面図である。 【符号の説明】 １ 半導体チップ ２ 突起バンプ ３ ハンダボール １０，９０ 樹脂基板 １１ セラミックス基板 １２ 酸化物層 １３ 接着剤 ２１，２４ 銅箔 ２２，２２ａ，２２ｂ 突起バンプ（銀バンプ） ２３ 液晶ポリマー ３１，３９ 接続パッド部（ランド） ３３ 銅箔 ３５ 表面配線（入出力パッド） ４１，４４ Ｎｉメッキ層 ５１，５４，５５ 金（Ａｕ）コーティング層 ６１ グランド層 ７７ 窓部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−75255（ＪＰ，Ａ)
特開 平６−318666（ＪＰ，Ａ)
実開 平５−59847（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】樹脂基板の接続パッド部に第１の金の薄膜
をコーティングする工程と、 セラミックス基板の接続パッド部に第２の金の薄膜をコ
ーティングする工程と、前記第２の金の薄膜上に銀バン
プを形成する工程と、 接着剤シートを前記樹脂基板と前記セラミックス基板と
の間に挟み、前記樹脂基板と前記セラミックス基板とを
前記銀バンプを介して接合圧力１０ｋｇｆ／ｃｍ2以下
で接着する工程とを含むことを特徴とする半導体素子用
複合パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20630897A JP3470787B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用複合パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20630897A JP3470787B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用複合パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154647A JPH1154647A (ja) | 1999-02-26 |
| JP3470787B2 true JP3470787B2 (ja) | 2003-11-25 |
Family
ID=16521160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20630897A Expired - Fee Related JP3470787B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用複合パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470787B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3709882B2 (ja) | 2003-07-22 | 2005-10-26 | 松下電器産業株式会社 | 回路モジュールとその製造方法 |
-
1997
- 1997-07-31 JP JP20630897A patent/JP3470787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154647A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| EP1804562B1 (en) | Composite multilayer substrate and its manufacturing method | |
| JP4955648B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP4806356B2 (ja) | 単一のバイアにより固定されたパッドをもつ多層セラミック基板 | |
| JP4460341B2 (ja) | 配線基板およびその製造方法 | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP3112885B2 (ja) | 半導体部品実装モジュール | |
| JP2005302968A (ja) | 配線基板 | |
| JPH1154651A (ja) | 複合パッケージ | |
| JP4429281B2 (ja) | 半導体搭載用配線基板の製造方法 | |
| JP4356196B2 (ja) | 半導体装置組立体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |