JPH1154646A - 半導体素子用パッケージおよびその製造方法 - Google Patents
半導体素子用パッケージおよびその製造方法Info
- Publication number
- JPH1154646A JPH1154646A JP20624897A JP20624897A JPH1154646A JP H1154646 A JPH1154646 A JP H1154646A JP 20624897 A JP20624897 A JP 20624897A JP 20624897 A JP20624897 A JP 20624897A JP H1154646 A JPH1154646 A JP H1154646A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- wiring layer
- package
- resin film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Abstract
(57)【要約】
【課題】 樹脂フィルムを薄くしても変形の少なく、多
層配線および微細配線が可能な半導体素子用パッケージ
を提供する。 【解決手段】 樹脂基板１０とセラミックス基板１１と
を接合させた樹脂・セラミックス複合パッケージであっ
て、片面にのみ配線２６を形成した樹脂基板１０を、バ
イアホール金属１２を有するセラミックス基板１１に接
着させて構成している。
層配線および微細配線が可能な半導体素子用パッケージ
を提供する。 【解決手段】 樹脂基板１０とセラミックス基板１１と
を接合させた樹脂・セラミックス複合パッケージであっ
て、片面にのみ配線２６を形成した樹脂基板１０を、バ
イアホール金属１２を有するセラミックス基板１１に接
着させて構成している。
Description
【０００１】
【発明の属する技術分野】本発明は多端子・狭ピッチの
半導体素子用パッケージに係り，特にセラミックス基板
と樹脂基板または樹脂フィルムとを接着・接合した半導
体用複合パッケージに関する。
半導体素子用パッケージに係り，特にセラミックス基板
と樹脂基板または樹脂フィルムとを接着・接合した半導
体用複合パッケージに関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体チップの用途も、ワーク
ステーション、パーソナルコンピュータ、コンピュータ
等の産業用から、携帯用機器、プリンター、コピー、カ
メラ、テレビ、ビデオ等の電子機器まで多くの範囲に広
がり、半導体の性能自体も向上している。
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体チップの用途も、ワーク
ステーション、パーソナルコンピュータ、コンピュータ
等の産業用から、携帯用機器、プリンター、コピー、カ
メラ、テレビ、ビデオ等の電子機器まで多くの範囲に広
がり、半導体の性能自体も向上している。
【０００３】高性能、高集積密度のＬＳＩチップをわ搭
載するパッケージには、半導体チップと多端子・狭ピッ
チで接続ができること、配線密度が高いこと、放熱性が
よいこと、高速の信号を扱うことができること、パッケ
ージの入出力端子を多端子・狭ピッチ化する事が可能で
あることなどが求められている。さらに、これらの条件
を満足する高性能なパッケージを、簡単な工程でかつ高
信頼性の下で安価に作成する技術が必要になっている。
載するパッケージには、半導体チップと多端子・狭ピッ
チで接続ができること、配線密度が高いこと、放熱性が
よいこと、高速の信号を扱うことができること、パッケ
ージの入出力端子を多端子・狭ピッチ化する事が可能で
あることなどが求められている。さらに、これらの条件
を満足する高性能なパッケージを、簡単な工程でかつ高
信頼性の下で安価に作成する技術が必要になっている。
【０００４】半導体素子を高機能化するためには多ビッ
ト化、大容量化、高速化の三つが柱となる。この中で特
に高速化の要求はパッケージに大きな影響を与えてき
た。デバイスへの入出力の端子数（ピン数）を増加さ
せ、データを並行処理することかで高速化が図られたか
らである。このため、パッケージにおいても多端子化
（多ピン化）は一つの命題となってきている。また、携
帯機器の小型化や、高密度実装のためにパッケージには
小型化も要求されている。特にこれから大きく伸びるマ
ルチメディアの分野、アミューズメントや通信機器など
においてこの要求は大きい。多ピン化と小型化、この二
つのニーズを満たすため様々なパッケージが開発されて
いる。多端子化した半導体チップとの接続技術を有効に
機能させる上では、パッケージ側も狭ピッチ・多端子の
インナーリード部分が必要であると共に、プリント基板
等の搭載ボードとパッケージとの接続も、多端子・狭ピ
ッチにする事が必要になっている。また、前述したよう
に、ＬＳＩの高速化によりパッケージも高速信号を扱う
必要があるため、電気特性の考慮も必要となる。
ト化、大容量化、高速化の三つが柱となる。この中で特
に高速化の要求はパッケージに大きな影響を与えてき
た。デバイスへの入出力の端子数（ピン数）を増加さ
せ、データを並行処理することかで高速化が図られたか
らである。このため、パッケージにおいても多端子化
（多ピン化）は一つの命題となってきている。また、携
帯機器の小型化や、高密度実装のためにパッケージには
小型化も要求されている。特にこれから大きく伸びるマ
ルチメディアの分野、アミューズメントや通信機器など
においてこの要求は大きい。多ピン化と小型化、この二
つのニーズを満たすため様々なパッケージが開発されて
いる。多端子化した半導体チップとの接続技術を有効に
機能させる上では、パッケージ側も狭ピッチ・多端子の
インナーリード部分が必要であると共に、プリント基板
等の搭載ボードとパッケージとの接続も、多端子・狭ピ
ッチにする事が必要になっている。また、前述したよう
に、ＬＳＩの高速化によりパッケージも高速信号を扱う
必要があるため、電気特性の考慮も必要となる。
【０００５】パッケージの多端子・狭ピッチ化を満足さ
せるために、パッケージ構造は従来のピン挿入型やＱＦ
Ｐ（クウォド・フラッド・パッケージ；Quad Flad Pack
age）等の表面実装型から、ＢＧＡ（ボール・グリッド
・アレイ；Ball Grid Array）パッケージに移行してい
る。表面実装型パッケージでは、多端子・狭ピッチ化を
行うためには端子の精度、リードに起因するインダクタ
ンス、リードそのものの強度あるいは実装時の精度等の
点から限界が見えてきているからである。また、表面実
装型パッケージは多端子化にともない大型化せざるを得
ない欠点を有している。
せるために、パッケージ構造は従来のピン挿入型やＱＦ
Ｐ（クウォド・フラッド・パッケージ；Quad Flad Pack
age）等の表面実装型から、ＢＧＡ（ボール・グリッド
・アレイ；Ball Grid Array）パッケージに移行してい
る。表面実装型パッケージでは、多端子・狭ピッチ化を
行うためには端子の精度、リードに起因するインダクタ
ンス、リードそのものの強度あるいは実装時の精度等の
点から限界が見えてきているからである。また、表面実
装型パッケージは多端子化にともない大型化せざるを得
ない欠点を有している。
【０００６】ＢＧＡは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。ＢＧＡは、パッケージ入出
力端子として半田からなる突起接続体（半田ボール）を
用いたパッケージ構造体を有し、上述したようなピンや
リードに起因するインダクタンスによる高速信号の反射
遅延等を改善するが可能である。また、半田ボールによ
る接続距離の短縮化に加えて、半田ボール形成による狭
ピッチ・多端子化が容易となり、ＢＧＡは今後のＬＳＩ
パッケージとして有望である。更に、この半田ボール形
成による狭ビット・多端子化は、パッケージサイズその
ものを縮小化し、プリント基板等への実装密度の向上、
配線の寄生容量、インダクタンス、抵抗などの低減によ
る電気特性の向上、パッケージの小型化による高周波特
性の改善等が期待できる。
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。ＢＧＡは、パッケージ入出
力端子として半田からなる突起接続体（半田ボール）を
用いたパッケージ構造体を有し、上述したようなピンや
リードに起因するインダクタンスによる高速信号の反射
遅延等を改善するが可能である。また、半田ボールによ
る接続距離の短縮化に加えて、半田ボール形成による狭
ピッチ・多端子化が容易となり、ＢＧＡは今後のＬＳＩ
パッケージとして有望である。更に、この半田ボール形
成による狭ビット・多端子化は、パッケージサイズその
ものを縮小化し、プリント基板等への実装密度の向上、
配線の寄生容量、インダクタンス、抵抗などの低減によ
る電気特性の向上、パッケージの小型化による高周波特
性の改善等が期待できる。
【０００７】一方、パッケージの放熱面から見ると、Ｌ
ＳＩの高集積密度化と高速化にともない、消費電力が向
上し、発熱量は年々増加する傾向にある。しかもコンピ
ュータにおいては、本体の小型化がかすむ反面、ボード
の枚数は増加する傾向にあり、ボード間の隙間も次第に
狭くなってきている。このようなことから、パッケージ
自体も薄型で、放熱性に優れた構造や材料が必要となっ
てきている。薄型で、狭いピッチ対応のパッケージにつ
いては、リソグラフィ技術を使った樹脂基板を用いたパ
ッケージが有力である。液晶ポリマー等の樹脂基板につ
いては、厚みが５０ミクロン程度のものの両面に銅箔を
張り合わせ、リソグラフィ技術により、狭ピッチ配線を
可能にしている。しかし、この様な樹脂基板は表面の銅
箔と裏面の銅箔との電気的コンタクトを得るためにサブ
トラクティブ法、アディテイブ法などのスルーホールを
形成した方法が知られている。また近年ペーストなどを
もちいて銅箔の表面に銀等を用いた突起バンプを形成
し、熱および圧力により突起バンプを樹脂フィルムを貫
通させ、突起バンプが層間の電気的パスとなり、表面の
銅箔と裏側の銅箔との電気的接続を行う方法がとられる
ようになってきている。
ＳＩの高集積密度化と高速化にともない、消費電力が向
上し、発熱量は年々増加する傾向にある。しかもコンピ
ュータにおいては、本体の小型化がかすむ反面、ボード
の枚数は増加する傾向にあり、ボード間の隙間も次第に
狭くなってきている。このようなことから、パッケージ
自体も薄型で、放熱性に優れた構造や材料が必要となっ
てきている。薄型で、狭いピッチ対応のパッケージにつ
いては、リソグラフィ技術を使った樹脂基板を用いたパ
ッケージが有力である。液晶ポリマー等の樹脂基板につ
いては、厚みが５０ミクロン程度のものの両面に銅箔を
張り合わせ、リソグラフィ技術により、狭ピッチ配線を
可能にしている。しかし、この様な樹脂基板は表面の銅
箔と裏面の銅箔との電気的コンタクトを得るためにサブ
トラクティブ法、アディテイブ法などのスルーホールを
形成した方法が知られている。また近年ペーストなどを
もちいて銅箔の表面に銀等を用いた突起バンプを形成
し、熱および圧力により突起バンプを樹脂フィルムを貫
通させ、突起バンプが層間の電気的パスとなり、表面の
銅箔と裏側の銅箔との電気的接続を行う方法がとられる
ようになってきている。
【０００８】
【発明が解決しようとする課題】しかし、上述したよう
な、サブトラクティブ法、アディティブ法、ペーストに
よる樹脂フィルム貫通法などは、樹脂フィルムの厚みが
厚い場合には剛性が高いためハンドリングが容易である
が、樹脂フィルムの厚みが５０μｍ程度の薄いもので
は、容易に変形してしまい、配線の切断が生じてしまう
問題がある。概して、厚さの２０μｍから２００μｍの
比較的薄い樹脂基板においては、薄い樹脂基板どうしの
電気的接続を必要とする積層は難しい。たとえば、上記
の熱および圧力により突起バンプを樹脂フィルムを貫通
させ、突起バンプを層間の電気的パスとする方法におい
ては、樹脂フィルムの厚みが薄くないと突起バンプが樹
脂フィルムを突き破らず電気的接続が得られなくなる。
したがってこの場合の樹脂基板の厚さは両面の銅箔を含
めても１００μｍ程度である。この様な厚さの薄い樹脂
フィルムを用いて樹脂基板を多層化した場合、使用する
部材の堅さの違いによる影響で、積層後の樹脂基板の平
坦性が悪くなる。しかも空洞、内部配線切断などによる
上下での層間の電気的接続が得られなくなる。良好な樹
脂基板を構成するためには、各構成部材の堅さの関係
は、突起バンプの堅さ＞配線に用いる銅箔の堅さ＞＞樹
脂フィルムの堅さとなる。この堅さの違いにより、内部
ヴィアフィル（突起バンプ）や銅箔（配線層）を含んだ
薄い樹脂フィルムどうしの接着，接合においては、突起
バンプおよび銅箔が接着する相手となる樹脂フィルム中
にめり込む。この結果、樹脂基板の表面の平坦性が悪く
なるとともに、変形しやすい樹脂フィルムと金属部材で
ある突起バンプおよび銅箔との間で空洞化が発生する。
また、樹脂フィルムを挟んで対向した相手側の銅箔（配
線層）を変形または切断させる問題、あるいは相手側の
配線層の電気的ショートが発生するという問題が発生し
てくる。この問題は熱と圧力による機械的接続法に限ら
ない。すなわち接着剤を用いた切着・接合法において
も、同様な問題が発生する。
な、サブトラクティブ法、アディティブ法、ペーストに
よる樹脂フィルム貫通法などは、樹脂フィルムの厚みが
厚い場合には剛性が高いためハンドリングが容易である
が、樹脂フィルムの厚みが５０μｍ程度の薄いもので
は、容易に変形してしまい、配線の切断が生じてしまう
問題がある。概して、厚さの２０μｍから２００μｍの
比較的薄い樹脂基板においては、薄い樹脂基板どうしの
電気的接続を必要とする積層は難しい。たとえば、上記
の熱および圧力により突起バンプを樹脂フィルムを貫通
させ、突起バンプを層間の電気的パスとする方法におい
ては、樹脂フィルムの厚みが薄くないと突起バンプが樹
脂フィルムを突き破らず電気的接続が得られなくなる。
したがってこの場合の樹脂基板の厚さは両面の銅箔を含
めても１００μｍ程度である。この様な厚さの薄い樹脂
フィルムを用いて樹脂基板を多層化した場合、使用する
部材の堅さの違いによる影響で、積層後の樹脂基板の平
坦性が悪くなる。しかも空洞、内部配線切断などによる
上下での層間の電気的接続が得られなくなる。良好な樹
脂基板を構成するためには、各構成部材の堅さの関係
は、突起バンプの堅さ＞配線に用いる銅箔の堅さ＞＞樹
脂フィルムの堅さとなる。この堅さの違いにより、内部
ヴィアフィル（突起バンプ）や銅箔（配線層）を含んだ
薄い樹脂フィルムどうしの接着，接合においては、突起
バンプおよび銅箔が接着する相手となる樹脂フィルム中
にめり込む。この結果、樹脂基板の表面の平坦性が悪く
なるとともに、変形しやすい樹脂フィルムと金属部材で
ある突起バンプおよび銅箔との間で空洞化が発生する。
また、樹脂フィルムを挟んで対向した相手側の銅箔（配
線層）を変形または切断させる問題、あるいは相手側の
配線層の電気的ショートが発生するという問題が発生し
てくる。この問題は熱と圧力による機械的接続法に限ら
ない。すなわち接着剤を用いた切着・接合法において
も、同様な問題が発生する。
【０００９】さらに、サブトラクティブ法、アディティ
ブ法などのプリント配線板に代表される樹脂基板の製作
方法においても、樹脂フィルムが薄い場合において、貫
通スルーホールの影響や配線層部分の影響を受け、上記
同様の不具合が発生する。
ブ法などのプリント配線板に代表される樹脂基板の製作
方法においても、樹脂フィルムが薄い場合において、貫
通スルーホールの影響や配線層部分の影響を受け、上記
同様の不具合が発生する。
【００１０】本発明は、この様な課題に対処するべくな
されたもので、薄型の樹脂フィルムを用いて変形の少な
い樹脂基板を提供するとともに、この樹脂基板による多
層配線および微細配線が可能な半導体素子用パッケージ
を提供することを目的とする。
されたもので、薄型の樹脂フィルムを用いて変形の少な
い樹脂基板を提供するとともに、この樹脂基板による多
層配線および微細配線が可能な半導体素子用パッケージ
を提供することを目的とする。
【００１１】本発明の他の目的は樹脂フィルムを薄くし
ても積層後の平坦性が良好で、かつ突起バンプ部あるい
は配線層との間に空洞が生じにくい半導体素子用パッケ
ージを提供することである。
ても積層後の平坦性が良好で、かつ突起バンプ部あるい
は配線層との間に空洞が生じにくい半導体素子用パッケ
ージを提供することである。
【００１２】本発明のさらに他の目的は樹脂フィルムを
薄くしても、樹脂フィルムを挟んで対向した相手側の配
線層の変形、切断あるいは電気的ショートの発生等の不
良を生じさせない半導体素子用パッケージを提供するこ
とである。
薄くしても、樹脂フィルムを挟んで対向した相手側の配
線層の変形、切断あるいは電気的ショートの発生等の不
良を生じさせない半導体素子用パッケージを提供するこ
とである。
【００１３】本発明のさらに他の目的は特性インピーダ
ンスの制御が容易で、高周波特性のすぐれた半導体素子
用パッケージを提供することである。
ンスの制御が容易で、高周波特性のすぐれた半導体素子
用パッケージを提供することである。
【００１４】本発明のさらに他の目的は熱抵抗が低く、
放熱特性にすぐれた半導体素子用パッケージを提供する
ことである。
放熱特性にすぐれた半導体素子用パッケージを提供する
ことである。
【００１５】本発明のさらに他の目的は樹脂フィルムを
薄くしても積層後の平坦性が良好で、かつ突起バンプ部
あるいは配線層との間に空洞が生じにくい半導体素子用
パッケージの製造方法を提供することである。
薄くしても積層後の平坦性が良好で、かつ突起バンプ部
あるいは配線層との間に空洞が生じにくい半導体素子用
パッケージの製造方法を提供することである。
【００１６】本発明のさらに他の目的は樹脂フィルムを
薄くしても、樹脂フィルムを挟んで対向した相手側の配
線層の変形，切断あるいは電気的ショートの発生等の不
良を生じさせない半導体素子用パッケージの製造方法を
提供することである。
薄くしても、樹脂フィルムを挟んで対向した相手側の配
線層の変形，切断あるいは電気的ショートの発生等の不
良を生じさせない半導体素子用パッケージの製造方法を
提供することである。
【００１７】本発明のさらに他の目的は特性インピーダ
ンスの制御が容易で、高周波特性のすぐれた半導体素子
用パッケージの製造方法を提供することである。
ンスの制御が容易で、高周波特性のすぐれた半導体素子
用パッケージの製造方法を提供することである。
【００１８】本発明のさらに他の目的は熱抵抗が低く、
放熱特性にすぐれた半導体素子用パッケージの製造方法
を提供することである。
放熱特性にすぐれた半導体素子用パッケージの製造方法
を提供することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明者らは鋭意研究を重ねた結果、薄い樹脂フィ
ルムをセラミックス基板に直接接着した構造を採用する
ことにより、剛性が高く、樹脂の変形が生じない半導体
素子用複合パッケージが得られることを見いだした。
に、本発明者らは鋭意研究を重ねた結果、薄い樹脂フィ
ルムをセラミックス基板に直接接着した構造を採用する
ことにより、剛性が高く、樹脂の変形が生じない半導体
素子用複合パッケージが得られることを見いだした。
【００２０】すなわち本発明の第１特徴は、樹脂フィル
ム層、樹脂フィルム層を貫通する突起バンプ，および突
起バンプの上部に設けられた上部配線層からなる樹脂基
板と、貫通するように設けられたバイアホール金属を有
するセラミックス基板とからなる半導体素子用パッケー
ジであって、このバイアホール金属と突起バンプとが直
接互いに接していることである。
ム層、樹脂フィルム層を貫通する突起バンプ，および突
起バンプの上部に設けられた上部配線層からなる樹脂基
板と、貫通するように設けられたバイアホール金属を有
するセラミックス基板とからなる半導体素子用パッケー
ジであって、このバイアホール金属と突起バンプとが直
接互いに接していることである。
【００２１】上述した従来技術の両面に銅箔からなる配
線層を形成した樹脂基板の種々の問題は対向した銅箔同
士が変形することに起因している。したがって、上記本
発明の第１の特徴のように樹脂フィルムを挟む片面を剛
性のあるセラミックスで構成することにより樹脂フィル
ムの変形が生じず、結果として電気的切断およびショー
トの発生がない複合パッケージが提供できる。また空洞
化の発生も起こらない複合パッケージが提供できる。さ
らに、樹脂フィルム層とセラミックス基板の界面に位置
したセラミックス基板の表面上に電源、グランドあるい
は信号線等の下部配線層を形成することにより、容易に
多層構造が実現できる。
線層を形成した樹脂基板の種々の問題は対向した銅箔同
士が変形することに起因している。したがって、上記本
発明の第１の特徴のように樹脂フィルムを挟む片面を剛
性のあるセラミックスで構成することにより樹脂フィル
ムの変形が生じず、結果として電気的切断およびショー
トの発生がない複合パッケージが提供できる。また空洞
化の発生も起こらない複合パッケージが提供できる。さ
らに、樹脂フィルム層とセラミックス基板の界面に位置
したセラミックス基板の表面上に電源、グランドあるい
は信号線等の下部配線層を形成することにより、容易に
多層構造が実現できる。
【００２２】ここで、セラミックス基板は、アルミナ、
窒化アルミニウム、窒化珪素，ムライト、ガラスセラミ
ックスのいづれかであることが好ましい。さらに、これ
らの２種以上からなる複合セラミックス基板でもよい。
窒化アルミニウム、窒化珪素，ムライト、ガラスセラミ
ックスのいづれかであることが好ましい。さらに、これ
らの２種以上からなる複合セラミックス基板でもよい。
【００２３】本発明の第２の特徴は、セラミックス基板
にバイアホール金属を設ける工程と；金属薄膜に突起バ
ンプを設ける工程と；突起バンプが樹脂フィルムを貫通
することにより、バイアホール金属と突起バンプとを直
接互いに接触させセラミックス基板上に樹脂フィルムを
接着させる工程とを少なくとも含む半導体素子用パッケ
ージの製造方法であることである。
にバイアホール金属を設ける工程と；金属薄膜に突起バ
ンプを設ける工程と；突起バンプが樹脂フィルムを貫通
することにより、バイアホール金属と突起バンプとを直
接互いに接触させセラミックス基板上に樹脂フィルムを
接着させる工程とを少なくとも含む半導体素子用パッケ
ージの製造方法であることである。
【００２４】上記本発明の第２の特徴によれば、樹脂フ
ィルムを薄くしても積層後の平坦性が良好で、かつ突起
バンプ部あるいは配線層との間に空洞が生じにくくでき
る。また樹脂フィルムを薄くしても、樹脂フィルムを挟
んで対向した相手側の配線層の変形，切断あるいは電気
的ショートの発生等の不良を生じさせることもない。
ィルムを薄くしても積層後の平坦性が良好で、かつ突起
バンプ部あるいは配線層との間に空洞が生じにくくでき
る。また樹脂フィルムを薄くしても、樹脂フィルムを挟
んで対向した相手側の配線層の変形，切断あるいは電気
的ショートの発生等の不良を生じさせることもない。
【００２５】また、予めセラミックス基板上に、金属粉
末とガラス粉末をバインダで練り合わせたペーストをス
クリーン印刷により塗布してセラミックス基板との同時
焼成により厚さ１０〜３０μｍの金属層からなる配線層
を形成してもよい。この厚膜技術のかわりに、厚さ１〜
１０μｍの配線層を真空蒸着やスパッタリング等により
堆積して、フォトリソグラフィでパターニングする、い
わゆる薄膜技術により形成すれば、微細な配線形成が可
能である。
末とガラス粉末をバインダで練り合わせたペーストをス
クリーン印刷により塗布してセラミックス基板との同時
焼成により厚さ１０〜３０μｍの金属層からなる配線層
を形成してもよい。この厚膜技術のかわりに、厚さ１〜
１０μｍの配線層を真空蒸着やスパッタリング等により
堆積して、フォトリソグラフィでパターニングする、い
わゆる薄膜技術により形成すれば、微細な配線形成が可
能である。
【００２６】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において同一又は類似
の部分には同一又は類似の符号を付している。ただし、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。したがって、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また図面相互
間においても互いの寸法の関係や比率が異なる部分が含
まれていることはもちろんである。
施の形態を説明する。図面の記載において同一又は類似
の部分には同一又は類似の符号を付している。ただし、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。したがって、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また図面相互
間においても互いの寸法の関係や比率が異なる部分が含
まれていることはもちろんである。
【００２７】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図１に示すように本発明の第１の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２を有するセラミックス基板１１に接着
させて構成されている。樹脂基板１０の表面の上部配線
層２６とバイアホール金属１２とは液晶ポリマー２３を
貫通して設けられた銀バンプ（突起バンプ）２２により
互いに電気的に接続されている。すなわち銀バンプ２２
とバイアホール金属が直接互いに接している。樹脂基板
１０の中央に設けられた窓部にはセラミックス基板１１
に直接接するように半導体チップ１がマウントされてい
る。
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図１に示すように本発明の第１の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２を有するセラミックス基板１１に接着
させて構成されている。樹脂基板１０の表面の上部配線
層２６とバイアホール金属１２とは液晶ポリマー２３を
貫通して設けられた銀バンプ（突起バンプ）２２により
互いに電気的に接続されている。すなわち銀バンプ２２
とバイアホール金属が直接互いに接している。樹脂基板
１０の中央に設けられた窓部にはセラミックス基板１１
に直接接するように半導体チップ１がマウントされてい
る。
【００２８】図２を用いて本発明の第１の実施の形態に
係る半導体素子用パッケージの製造方法を説明する。
係る半導体素子用パッケージの製造方法を説明する。
【００２９】（イ）１２μｍ厚みの銅箔２１に、図２
（ａ）に示すようにセラミックス基板と電気的接続を必
要とする部分に、銀エポキシ系導体ペーストを塗布およ
び乾燥し、８０μｍ高さからなる銀バンプ（突起バン
プ）２２を形成する。
（ａ）に示すようにセラミックス基板と電気的接続を必
要とする部分に、銀エポキシ系導体ペーストを塗布およ
び乾燥し、８０μｍ高さからなる銀バンプ（突起バン
プ）２２を形成する。
【００３０】（ロ）次にバイアホール金属１２を設けた
セラミックス基板１１を用意する。そして、図２（ｂ）
に示すように銀バンプを形成した銅箔２１を銀バンプ２
２を下にして３５μｍ厚みの液晶ポリマー２３を介して
用意したセラミックス基板１１に重ね、所定の温度と圧
力をかけ接着する。接着温度はたとえば２９０℃程度が
好ましい。接着圧力は２０ｋｇｆ／ｃｍ2 程度が好まし
い。すると、銅箔２１に形成した銀バンプ２２は、図２
（ｃ）に示すように液晶ポリマー２３を貫通し、裏側ま
で突出することによりセラミックス基板１１上に設けた
バイアホール金属１２と電気的に接続する。その後、銅
箔２１の不要部分をエッチングにより除去して上部配線
層２６を形成する。この場合、上部配線層２６に使用す
る配線ルールとしては配線幅１５０μｍ、クリアランス
７０μｍ等が選択できる。すなわち、配線層２６に必要
な部分のみに所定の配線ルールでレジストをコーティン
グし、レジストをマスクとして酸化第２鉄により不要な
銅箔２１の部分をエッチングにより除去すれば上部配線
層２６がパターンニングされる。さらに半導体チップを
マウントするための窓部を樹脂フィルム中に開孔すれば
図１に示す本発明の第１の実施の形態に係る複合パッケ
ージが完成する。
セラミックス基板１１を用意する。そして、図２（ｂ）
に示すように銀バンプを形成した銅箔２１を銀バンプ２
２を下にして３５μｍ厚みの液晶ポリマー２３を介して
用意したセラミックス基板１１に重ね、所定の温度と圧
力をかけ接着する。接着温度はたとえば２９０℃程度が
好ましい。接着圧力は２０ｋｇｆ／ｃｍ2 程度が好まし
い。すると、銅箔２１に形成した銀バンプ２２は、図２
（ｃ）に示すように液晶ポリマー２３を貫通し、裏側ま
で突出することによりセラミックス基板１１上に設けた
バイアホール金属１２と電気的に接続する。その後、銅
箔２１の不要部分をエッチングにより除去して上部配線
層２６を形成する。この場合、上部配線層２６に使用す
る配線ルールとしては配線幅１５０μｍ、クリアランス
７０μｍ等が選択できる。すなわち、配線層２６に必要
な部分のみに所定の配線ルールでレジストをコーティン
グし、レジストをマスクとして酸化第２鉄により不要な
銅箔２１の部分をエッチングにより除去すれば上部配線
層２６がパターンニングされる。さらに半導体チップを
マウントするための窓部を樹脂フィルム中に開孔すれば
図１に示す本発明の第１の実施の形態に係る複合パッケ
ージが完成する。
【００３１】得られた複合パッケージは、電気的にオー
プンおよびショートの無い良好な配線層を有しており、
パッケージコーナー間の反りについても５０μｍと良好
であった。また、パッケージの放熱特性についても、消
費電力５Ｗにおいて、熱抵抗１０℃／Ｗが得られた。
プンおよびショートの無い良好な配線層を有しており、
パッケージコーナー間の反りについても５０μｍと良好
であった。また、パッケージの放熱特性についても、消
費電力５Ｗにおいて、熱抵抗１０℃／Ｗが得られた。
【００３２】ここで、液晶ポリマーとセラミックス基板
との接着は熱と圧力により実施したが、接着剤により実
施しても接続良好となる。また液晶ポリマー層および銀
バンプ（突起バンプ）をそれぞれ２層以上とした多層の
樹脂基板としてもよい。この場合は最下層の液晶ポリマ
ーの部分の銀バンプがセラミックス基板のバイアホール
金属と直接接するようにすればよい。
との接着は熱と圧力により実施したが、接着剤により実
施しても接続良好となる。また液晶ポリマー層および銀
バンプ（突起バンプ）をそれぞれ２層以上とした多層の
樹脂基板としてもよい。この場合は最下層の液晶ポリマ
ーの部分の銀バンプがセラミックス基板のバイアホール
金属と直接接するようにすればよい。
【００３３】（第２の実施の形態）図３は本発明の第２
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図３に示すように本発明の第１の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２および下部配線層２５を有するセラミ
ックス基板１１に接着させて構成されている。樹脂基板
１０の表面の上部配線層２６とバイアホール金属１２と
は液晶ポリマー２３を貫通して設けられた銀バンプ（突
起バンプ）２２により互いに電気的に接続されている。
すなわち銀バンプとバイアホール金属とは互いに直接接
している。樹脂基板１０の中央に設けられた窓部にはセ
ラミックス基板１１に直接接するように半導体チップ１
がマウントされている。
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図３に示すように本発明の第１の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２および下部配線層２５を有するセラミ
ックス基板１１に接着させて構成されている。樹脂基板
１０の表面の上部配線層２６とバイアホール金属１２と
は液晶ポリマー２３を貫通して設けられた銀バンプ（突
起バンプ）２２により互いに電気的に接続されている。
すなわち銀バンプとバイアホール金属とは互いに直接接
している。樹脂基板１０の中央に設けられた窓部にはセ
ラミックス基板１１に直接接するように半導体チップ１
がマウントされている。
【００３４】図４を用いて本発明の第２の実施の形態に
係る半導体素子用パッケージの製造方法を説明する。
係る半導体素子用パッケージの製造方法を説明する。
【００３５】（イ）１２μｍ厚みの銅箔２１に、図４
（ａ）に示すようにセラミックス基板と電気的接続を必
要とする部分に、銀エポキシ系導体ペーストを塗布およ
び乾燥し、８０μｍ高さからなる銀バンプ（突起バン
プ）２１を形成する。
（ａ）に示すようにセラミックス基板と電気的接続を必
要とする部分に、銀エポキシ系導体ペーストを塗布およ
び乾燥し、８０μｍ高さからなる銀バンプ（突起バン
プ）２１を形成する。
【００３６】（ロ）次にバイアホール金属１２および下
部配線層２５を設けたセラミックス基板１１を用意す
る。下部配線層２５は予め同時焼成を用いた厚膜技術に
より厚さ１０〜３０μｍで形成しておけばよい。すなわ
ち、セラミックス基板１１上に金属粉末と焼結助剤粉末
をバインダで練り合わせたペーストをスクリーン印刷に
より塗布して同時焼成すればよい。下部配線層２５とし
ては、グランド面，電源線あるいは信号線等、設計仕様
に応じて可能であることはいうまでもない。そして図４
（ｂ）に示すように、銅箔２１を３５μｍ厚みの液晶ポ
リマー２３を介してこのセラミックス基板１１に重ね、
所定の温度と圧力をかけ接着する。すると、銅箔２１に
形成した銀バンプ２２は、図４（ｃ）に示すように液晶
ポリマー２３を貫通し、裏側まで突出することによりセ
ラミックス基板１１上に設けたバイアホール金属１２と
電気的に接続する。その後、銅箔２１の不要部分をエッ
チングにより除去し上部配線層２６を形成する。この場
合、上部配線層２６に使用する配線ルールとしては配線
幅１５０μｍ、クリアランス７０μｍ等が選択できる。
すなわち、配線に必要な部分のみにレジストをコーティ
ングし、レジストをマスクとして酸化第２鉄により不要
な銅箔２１の部分をエッチングにより除去すれば上部配
線層２６がパターンニングされる。最後に半導体チップ
をマウントするための窓部を液晶ポリマー２３中に開孔
すれば、本発明の第２の実施の形態に係る複合パッケー
ジが完成する。
部配線層２５を設けたセラミックス基板１１を用意す
る。下部配線層２５は予め同時焼成を用いた厚膜技術に
より厚さ１０〜３０μｍで形成しておけばよい。すなわ
ち、セラミックス基板１１上に金属粉末と焼結助剤粉末
をバインダで練り合わせたペーストをスクリーン印刷に
より塗布して同時焼成すればよい。下部配線層２５とし
ては、グランド面，電源線あるいは信号線等、設計仕様
に応じて可能であることはいうまでもない。そして図４
（ｂ）に示すように、銅箔２１を３５μｍ厚みの液晶ポ
リマー２３を介してこのセラミックス基板１１に重ね、
所定の温度と圧力をかけ接着する。すると、銅箔２１に
形成した銀バンプ２２は、図４（ｃ）に示すように液晶
ポリマー２３を貫通し、裏側まで突出することによりセ
ラミックス基板１１上に設けたバイアホール金属１２と
電気的に接続する。その後、銅箔２１の不要部分をエッ
チングにより除去し上部配線層２６を形成する。この場
合、上部配線層２６に使用する配線ルールとしては配線
幅１５０μｍ、クリアランス７０μｍ等が選択できる。
すなわち、配線に必要な部分のみにレジストをコーティ
ングし、レジストをマスクとして酸化第２鉄により不要
な銅箔２１の部分をエッチングにより除去すれば上部配
線層２６がパターンニングされる。最後に半導体チップ
をマウントするための窓部を液晶ポリマー２３中に開孔
すれば、本発明の第２の実施の形態に係る複合パッケー
ジが完成する。
【００３７】得られた複合パッケージは、電気的にオー
プンおよびショートの無い良好な配線層を有しており、
パッケージコーナー間の反りについても５０μｍと良好
な物であった。また、下部配線層２５をグランド面とし
て用いることにより、特性インピーダンスを５０Ωに制
御することが可能であった。パッケージの熱特性につい
ても、消費電力５Ｗにおいて、熱熱抵抗１０℃／Ｗが得
られた。
プンおよびショートの無い良好な配線層を有しており、
パッケージコーナー間の反りについても５０μｍと良好
な物であった。また、下部配線層２５をグランド面とし
て用いることにより、特性インピーダンスを５０Ωに制
御することが可能であった。パッケージの熱特性につい
ても、消費電力５Ｗにおいて、熱熱抵抗１０℃／Ｗが得
られた。
【００３８】ここで液晶ポリマー２３とセラミックス基
板１１との接着は熱と圧力により実施したが、接着剤に
より実施しても良好となる。
板１１との接着は熱と圧力により実施したが、接着剤に
より実施しても良好となる。
【００３９】（第３の実施の形態）図５は本発明の第３
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図５に示すように本発明の第３の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２および下部配線層２７を有するセラミ
ックス基板１１に接着させて構成されている。樹脂基板
１０の表面の上部配線層２６とバイアホール金属１２と
は液晶ポリマー２３を貫通して設けられた銀バンプ（突
起バンプ）２２により互いに電気的に接続されている。
つまり銀バンプ２２とバイアホール金属１２とは直接、
互いに接している。樹脂基板１０の中央に設けられた窓
部にはセラミックス基板１１に直接接するように半導体
チップ１がマウントされている。微細配線２７はスパッ
タリングにより形成した厚さ５μｍ，配線幅１０μｍ，
クリアランス４０μｍの薄膜をフォトリソグラフィーで
パターニングし、その表面にメッキ層を施した配線であ
る。微細配線２７用の薄膜は真空蒸着法、ＭＢＥ法、あ
るいはＣＶＤ法等を用いて形成してもよい。また、微細
配線２７のかわりに，グランド面又は電源面としてもよ
いことはもちろんである。
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。図５に示すように本発明の第３の実施の形
態に係る半導体素子用パッケージは樹脂基板１０とセラ
ミックス基板１１とを接合させた樹脂・セラミックス複
合半導体素子用パッケージであって、片面にのみ銅箔か
らなる上部配線層２６を形成した樹脂基板１０を、バイ
アホール金属１２および下部配線層２７を有するセラミ
ックス基板１１に接着させて構成されている。樹脂基板
１０の表面の上部配線層２６とバイアホール金属１２と
は液晶ポリマー２３を貫通して設けられた銀バンプ（突
起バンプ）２２により互いに電気的に接続されている。
つまり銀バンプ２２とバイアホール金属１２とは直接、
互いに接している。樹脂基板１０の中央に設けられた窓
部にはセラミックス基板１１に直接接するように半導体
チップ１がマウントされている。微細配線２７はスパッ
タリングにより形成した厚さ５μｍ，配線幅１０μｍ，
クリアランス４０μｍの薄膜をフォトリソグラフィーで
パターニングし、その表面にメッキ層を施した配線であ
る。微細配線２７用の薄膜は真空蒸着法、ＭＢＥ法、あ
るいはＣＶＤ法等を用いて形成してもよい。また、微細
配線２７のかわりに，グランド面又は電源面としてもよ
いことはもちろんである。
【００４０】本発明の第３の実施形態に係る半導体素子
用パッケージは、電気的にオープンおよびショートの無
い良好な配線層を有しており、パッケージコーナー間の
反りについても５０μｍと良好であった。本発明の第３
の実施の形態に係る半導体素子用パッケージの製造方法
はセラミックス基板上にいわゆる薄膜技術で、微細な配
線を形成する点を除けば、厚膜技術を用いた第２の実施
の形態と同様であるので説明を省略する。このような微
細配線により、フリップチップを搭載することが可能で
ある。パッケージの熱特性についても、消費電力５Ｗに
おいて、熱抵抗１０℃／Ｗが得られた。
用パッケージは、電気的にオープンおよびショートの無
い良好な配線層を有しており、パッケージコーナー間の
反りについても５０μｍと良好であった。本発明の第３
の実施の形態に係る半導体素子用パッケージの製造方法
はセラミックス基板上にいわゆる薄膜技術で、微細な配
線を形成する点を除けば、厚膜技術を用いた第２の実施
の形態と同様であるので説明を省略する。このような微
細配線により、フリップチップを搭載することが可能で
ある。パッケージの熱特性についても、消費電力５Ｗに
おいて、熱抵抗１０℃／Ｗが得られた。
【００４１】ここで液晶ポリマー２３とセラミックス基
板との接着は熱と圧力により実施したが、接着剤により
実施しても良好となる。
板との接着は熱と圧力により実施したが、接着剤により
実施しても良好となる。
【００４２】上記のように、本発明は第１乃至第３の実
施の形態によって記載したが、この開示の一部をなす論
述及び図面はこの発明を限定するものであると理解すべ
きではない。この開示から当業者には様々な代替実施の
形態、実施例及び運用技術が明らかとなろう。このよう
に、本発明はここでは記載していない様々な実施の形態
等を包含するということを理解すべきである。したがっ
て、本発明はこの開示から妥当な特許請求の範囲の発明
特定事項によってのみ限定されるものである。
施の形態によって記載したが、この開示の一部をなす論
述及び図面はこの発明を限定するものであると理解すべ
きではない。この開示から当業者には様々な代替実施の
形態、実施例及び運用技術が明らかとなろう。このよう
に、本発明はここでは記載していない様々な実施の形態
等を包含するということを理解すべきである。したがっ
て、本発明はこの開示から妥当な特許請求の範囲の発明
特定事項によってのみ限定されるものである。
【００４３】
【発明の効果】以上説明したように、一枚の樹脂フィル
ムの厚さの薄い、複合構造の半導体素子用パッケージを
提供でき、その工業的価値は極めて大である。
ムの厚さの薄い、複合構造の半導体素子用パッケージを
提供でき、その工業的価値は極めて大である。
【図１】本発明の第１の実施の形態に係る半導体素子用
パッケージの模式的な断面図である。
パッケージの模式的な断面図である。
【図２】本発明の第１の実施の形態に係る半導体素子用
パッケージの製造方法を説明する工程断面である。
パッケージの製造方法を説明する工程断面である。
【図３】本発明の第２の実施の形態に係る半導体素子用
パッケージの模式的な断面図である。
パッケージの模式的な断面図である。
【図４】本発明の第２の実施の形態に係る半導体素子用
パッケージの製造方法を説明する工程断面である。
パッケージの製造方法を説明する工程断面である。
【図５】本発明の第３の実施の形態に係る半導体素子用
パッケージの模式的な断面図である。
パッケージの模式的な断面図である。
１ 半導体チップ ２ ボンディングワイヤ １０ 樹脂基板 １１ セラミックス基板 １２ バイアホール金属 ２１ 銅箔 ２２ 銀バンプ（突起バンプ） ２３ 液晶ポリマー ２５ 下部配線層 ２６ 上部配線層 ２７ 微細配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩瀬 暢男 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内
Claims (5)
- 【請求項１】 樹脂フィルム層、該樹脂フィルム層を貫
通する突起バンプ，および該突起バンプの上部に設けら
れた上部配線層からなる樹脂基板と、 貫通するように設けられたバイアホール金属を有するセ
ラミックス基板とからなり、 該バイアホール金属と前記突起バンプとが直接互いに接
していることを特徴とする半導体素子用パッケージ。 - 【請求項２】 前記樹脂フィルム層と前記セラミックス
基板の間にさらに下部配線層が設けられたことを特徴と
する請求項１記載の半導体素子用パッケージ。 - 【請求項３】 前記セラミックス基板は、アルミナ、窒
化アルミニウム、窒化珪素，ムライト、ガラスセラミッ
クスのいづれかであることを特徴とする請求項１記載の
半導体素子用パッケージ。 - 【請求項４】 セラミックス基板にバイアホール金属を
設ける工程と、 金属薄膜に突起バンプを設ける工程と、 該突起バンプが樹脂フィルムを貫通することにより、前
記バイアホール金属と前記突起バンプとを直接互いに接
触させ前記セラミックス基板上に樹脂フィルムを接着す
る工程とを少なくとも含むことを特徴とする半導体素子
用パッケージの製造方法。 - 【請求項５】 前記セラミックス基板上に、前記セラミ
ックス基板との同時焼成を用いた厚膜技術、あるいは薄
膜技術により配線層を形成する工程をさらに有すること
を特徴する請求項４記載の半導体素子用パッケージの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20624897A JPH1154646A (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20624897A JPH1154646A (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用パッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154646A true JPH1154646A (ja) | 1999-02-26 |
Family
ID=16520198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20624897A Pending JPH1154646A (ja) | 1997-07-31 | 1997-07-31 | 半導体素子用パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154646A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442911B1 (ko) * | 2000-08-29 | 2004-08-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법 |
| EP1505858A2 (en) * | 2003-07-22 | 2005-02-09 | Matsushita Electric Industrial Co., Ltd. | Circuit module and manufacturing method thereof |
| CN102142405A (zh) * | 2010-10-27 | 2011-08-03 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制作方法 |
| US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
-
1997
- 1997-07-31 JP JP20624897A patent/JPH1154646A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442911B1 (ko) * | 2000-08-29 | 2004-08-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법 |
| EP1505858A2 (en) * | 2003-07-22 | 2005-02-09 | Matsushita Electric Industrial Co., Ltd. | Circuit module and manufacturing method thereof |
| EP1505858A3 (en) * | 2003-07-22 | 2008-04-23 | Matsushita Electric Industrial Co., Ltd. | Circuit module and manufacturing method thereof |
| US8003438B2 (en) | 2003-07-22 | 2011-08-23 | Panasonic Corporation | Circuit module and manufacturing method thereof |
| US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
| CN102142405A (zh) * | 2010-10-27 | 2011-08-03 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| TW200522228A (en) | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| JP2002043468A (ja) | 表裏導通基板及びその製造方法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPH03246993A (ja) | 実装基板 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| WO2019179145A1 (zh) | 一种堆叠封装器件及其封装方法 | |
| JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JP3592515B2 (ja) | 半導体素子用パッケージ | |
| JPH0677649A (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JP2531467B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH06112355A (ja) | セラミックパッケージ | |
| JPS6079763A (ja) | 半導体装置 | |
| JPH1154665A (ja) | 複合パッケージ | |
| JP3834305B2 (ja) | 多層配線基板の製造方法 | |
| JP4663470B2 (ja) | 半導体素子内蔵型多層回路基板 |