JPH10256428A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH10256428A JPH10256428A JP9053201A JP5320197A JPH10256428A JP H10256428 A JPH10256428 A JP H10256428A JP 9053201 A JP9053201 A JP 9053201A JP 5320197 A JP5320197 A JP 5320197A JP H10256428 A JPH10256428 A JP H10256428A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor package
- package
- substrate
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 セラミックスパッケージによる高放熱性特性
等を損うことなく、狭ピッチ配線への対応およびパッケ
ージ外形の小形化、実装ボードとの接続部信頼性の向
上、パッケージ製造コストの低減等を図る。 【解決手段】 導体層１０を有する樹脂フィルム９に、
分割構造のセラミックス基板２をパッケージ本体として
接合する。分割構造のセラミックス基板２は、樹脂フィ
ルム９との接合面２ａ側に半導体素子１１が搭載され、
かつバイアホール型内部配線層５を有している。セラミ
ックス基板２の下面２ｂ側に設けられた導体ボール１５
からなる外部接続端子と半導体素子１１とは、バイアホ
ール型内部配線層５および樹脂フィルム９の導体層１０
を介して電気的に接続されている。あるいは、導体ボー
ル形成面側に切り欠き溝を設けた単板形状のセラミック
ス基板をパッケージ本体として用いる。
等を損うことなく、狭ピッチ配線への対応およびパッケ
ージ外形の小形化、実装ボードとの接続部信頼性の向
上、パッケージ製造コストの低減等を図る。 【解決手段】 導体層１０を有する樹脂フィルム９に、
分割構造のセラミックス基板２をパッケージ本体として
接合する。分割構造のセラミックス基板２は、樹脂フィ
ルム９との接合面２ａ側に半導体素子１１が搭載され、
かつバイアホール型内部配線層５を有している。セラミ
ックス基板２の下面２ｂ側に設けられた導体ボール１５
からなる外部接続端子と半導体素子１１とは、バイアホ
ール型内部配線層５および樹脂フィルム９の導体層１０
を介して電気的に接続されている。あるいは、導体ボー
ル形成面側に切り欠き溝を設けた単板形状のセラミック
ス基板をパッケージ本体として用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、高配線密度化、接
続部の高信頼性化、高放熱性化、低コスト化等を実現し
た半導体パッケージに関する。
続部の高信頼性化、高放熱性化、低コスト化等を実現し
た半導体パッケージに関する。
【０００２】
【従来の技術】ＬＳＩ、ＵＬＳＩ、ＶＬＳＩ等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途もワークステーション、パーソナルコンピ
ュータ、ミニコンピュータ、大型コンピュータ等の産業
用から、携帯用機器、プリンタ、コピー、カメラ、テレ
ビ、ビデオ等の電子機器まで多くの範囲に広がり、半導
体素子の性能自体も向上している。
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途もワークステーション、パーソナルコンピ
ュータ、ミニコンピュータ、大型コンピュータ等の産業
用から、携帯用機器、プリンタ、コピー、カメラ、テレ
ビ、ビデオ等の電子機器まで多くの範囲に広がり、半導
体素子の性能自体も向上している。
【０００３】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。
【０００４】まず、パッケージと半導体素子との多端子
・狭ピッチによる接続方法としては、ワイヤボンディン
グ法、ＴＡＢ法、フリップチップ法等が使用されてい
る。また、このような接続技術を有効に機能させる上
で、パッケージ側も狭ピッチ・多端子のインナーリード
部分が必要であると共に、プリント基板等の実装ボード
とパッケージとの接続を多端子・狭ピッチ化した上で、
接続部の信頼性を高めることが必要になっている。ま
た、前述したようにＬＳＩの高速化により、パッケージ
の電気特性も十分に考慮する必要が生じている。
・狭ピッチによる接続方法としては、ワイヤボンディン
グ法、ＴＡＢ法、フリップチップ法等が使用されてい
る。また、このような接続技術を有効に機能させる上
で、パッケージ側も狭ピッチ・多端子のインナーリード
部分が必要であると共に、プリント基板等の実装ボード
とパッケージとの接続を多端子・狭ピッチ化した上で、
接続部の信頼性を高めることが必要になっている。ま
た、前述したようにＬＳＩの高速化により、パッケージ
の電気特性も十分に考慮する必要が生じている。
【０００５】このようにパッケージの多端子・狭ピッチ
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等を用いたＢＧＡパッケージは、接続距離の短縮
が図れ、接続部のインダクタンスによる高速信号の反射
や遅延等が抑制できる等の利点を有する。また、ＢＧＡ
は半田ボールによる接続距離の短縮に加えて、ボール端
子により狭ピッチ・多端子化が容易であり、さらにこの
狭ピッチ・多端子化はパッケージサイズそのものを縮小
化し、実装ボードへの実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等を用いたＢＧＡパッケージは、接続距離の短縮
が図れ、接続部のインダクタンスによる高速信号の反射
や遅延等が抑制できる等の利点を有する。また、ＢＧＡ
は半田ボールによる接続距離の短縮に加えて、ボール端
子により狭ピッチ・多端子化が容易であり、さらにこの
狭ピッチ・多端子化はパッケージサイズそのものを縮小
化し、実装ボードへの実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。
【０００６】また、放熱性に関しては、ＬＳＩの高速化
等に伴って消費電力が向上し、発熱量は年々増加する傾
向にあることから、パッケージを高放熱性化することが
求められている。パッケージの放熱性を高めるために
は、パッケージ本体としてセラミックス基材を用いるこ
とが有効である。このようにセラミックスパッケージ、
特にＢＧＡ構造のセラミックスパッケージは、高放熱性
と優れた電気特性を満足し、かつ多端子・狭ピッチ化が
可能なパッケージであり、高速・高集積化された半導体
チップ用のパッケージとして期待されている。
等に伴って消費電力が向上し、発熱量は年々増加する傾
向にあることから、パッケージを高放熱性化することが
求められている。パッケージの放熱性を高めるために
は、パッケージ本体としてセラミックス基材を用いるこ
とが有効である。このようにセラミックスパッケージ、
特にＢＧＡ構造のセラミックスパッケージは、高放熱性
と優れた電気特性を満足し、かつ多端子・狭ピッチ化が
可能なパッケージであり、高速・高集積化された半導体
チップ用のパッケージとして期待されている。
【０００７】しかしながら、従来のセラミックス製パッ
ケージは、パッケージ本体としてセラミックス多層配線
基板を用いて、このセラミックス多層配線基板内の配線
層により主として信号配線を取り回していることから、
パッケージ内配線の高密度化やパッケージ外形の小形化
に限界があると共に、プラスチックパッケージ等に比べ
て製造コストが高いというような難点を有していた。一
方、プラスチックパッケージは基本的に放熱性が低いこ
とから、パッケージの高放熱性化という点で劣ってい
る。
ケージは、パッケージ本体としてセラミックス多層配線
基板を用いて、このセラミックス多層配線基板内の配線
層により主として信号配線を取り回していることから、
パッケージ内配線の高密度化やパッケージ外形の小形化
に限界があると共に、プラスチックパッケージ等に比べ
て製造コストが高いというような難点を有していた。一
方、プラスチックパッケージは基本的に放熱性が低いこ
とから、パッケージの高放熱性化という点で劣ってい
る。
【０００８】また、ＢＧＡ構造のセラミックスパッケー
ジにおいては、プリント基板等の実装ボートに搭載した
際に、セラミックスパッケージとプリント基板との間の
熱膨張係数の差が大きいことから、接続部となる半田ボ
ール部分の接続信頼性が低いという問題を有している。
この熱膨脹差はＢＧＡパッケージをプリント基板に搭載
する際のリフロー半田付け工程で熱履歴を受けることに
より生じるものと、通常の使用中における環境温度変化
によるものとがあるが、いずれもセラミックスパッケー
ジとプリント基板との熱膨張差が大きいために、機械的
強度が低い半田ボール部分に熱応力が集中して、半田ボ
ールにクラックが生じたり、さらには半田ボールが破断
する等して、接続部の信頼性を低下させている。
ジにおいては、プリント基板等の実装ボートに搭載した
際に、セラミックスパッケージとプリント基板との間の
熱膨張係数の差が大きいことから、接続部となる半田ボ
ール部分の接続信頼性が低いという問題を有している。
この熱膨脹差はＢＧＡパッケージをプリント基板に搭載
する際のリフロー半田付け工程で熱履歴を受けることに
より生じるものと、通常の使用中における環境温度変化
によるものとがあるが、いずれもセラミックスパッケー
ジとプリント基板との熱膨張差が大きいために、機械的
強度が低い半田ボール部分に熱応力が集中して、半田ボ
ールにクラックが生じたり、さらには半田ボールが破断
する等して、接続部の信頼性を低下させている。
【０００９】
【発明が解決しようとする課題】上述したように、ＢＧ
Ａ構造のセラミックスパッケージは、優れた電気特性と
高放熱性とを有し、かつ外部接続端子の多端子・狭ピッ
チ化が可能であることから、高性能、高集積な半導体素
子を搭載するパッケージとして期待されているものの、
プリント基板等に実装した際に、セラミックスパッケー
ジとプリント基板との間の熱膨張係数の差が大きいこと
から、接続部の信頼性が低いという問題を有している。
また、狭ピッチ配線への対応やパッケージ外形の小形化
等に限界があると共に、基本的にプラスチックパッケー
ジ等に比べて製造コストが高いという難点を有してい
る。
Ａ構造のセラミックスパッケージは、優れた電気特性と
高放熱性とを有し、かつ外部接続端子の多端子・狭ピッ
チ化が可能であることから、高性能、高集積な半導体素
子を搭載するパッケージとして期待されているものの、
プリント基板等に実装した際に、セラミックスパッケー
ジとプリント基板との間の熱膨張係数の差が大きいこと
から、接続部の信頼性が低いという問題を有している。
また、狭ピッチ配線への対応やパッケージ外形の小形化
等に限界があると共に、基本的にプラスチックパッケー
ジ等に比べて製造コストが高いという難点を有してい
る。
【００１０】本発明は、このような課題に対処するべく
なされたもので、セラミックスパッケージの優れた電気
特性や高放熱性を損うことなく、より一層の狭ピッチ配
線への対応およびパッケージ外形の小形化を図ると共
に、実装ボードとの接続部信頼性を向上させ、加えて従
来のセラミックスパッケージに比べて製造コストの低減
を図った半導体パッケージを提供することを目的として
いる。
なされたもので、セラミックスパッケージの優れた電気
特性や高放熱性を損うことなく、より一層の狭ピッチ配
線への対応およびパッケージ外形の小形化を図ると共
に、実装ボードとの接続部信頼性を向上させ、加えて従
来のセラミックスパッケージに比べて製造コストの低減
を図った半導体パッケージを提供することを目的として
いる。
【００１１】
【課題を解決するための手段】本発明における第１の半
導体パッケージは、請求項１に記載したように、導体層
を有する樹脂基材と、前記樹脂基材の一方の主面に複数
に分割された状態で接合され、かつ一方の端部が前記導
体層と電気的に接続された内部配線層を有する分割構造
のセラミックス基板からなるパッケージ本体と、前記分
割構造のセラミックス基板の前記樹脂基材との接合面側
に搭載され、前記導体層と電気的に接続された半導体素
子と、前記分割構造のセラミックス基板の前記樹脂基材
接合面と反対面側に固定され、かつ前記内部配線層の他
方の端部と電気的に接続された導体ボールからなる外部
接続端子とを具備することを特徴としている。
導体パッケージは、請求項１に記載したように、導体層
を有する樹脂基材と、前記樹脂基材の一方の主面に複数
に分割された状態で接合され、かつ一方の端部が前記導
体層と電気的に接続された内部配線層を有する分割構造
のセラミックス基板からなるパッケージ本体と、前記分
割構造のセラミックス基板の前記樹脂基材との接合面側
に搭載され、前記導体層と電気的に接続された半導体素
子と、前記分割構造のセラミックス基板の前記樹脂基材
接合面と反対面側に固定され、かつ前記内部配線層の他
方の端部と電気的に接続された導体ボールからなる外部
接続端子とを具備することを特徴としている。
【００１２】上記した第１の半導体パッケージは、さら
に請求項２に記載したように、前記セラミックス基板の
前記樹脂基材接合面と反対面側には、前記外部接続端子
としての導体ボールに加えて、放熱用の導体ボールが固
定されており、請求項３に記載したように、前記分割構
造のセラミックス基板は分割部分のそれぞれに、前記外
部接続端子としての導体ボールおよび前記放熱用の導体
ボールのうち少なくとも 1つが固定されていることを特
徴としている。加えて、請求項４に記載したように、前
記樹脂基材と前記分割構造のセラミックス基板との間
に、前記セラミックス基板の分割線に沿って、少なくと
も 2つの分割部分と接触するように伝熱用金属部が配置
されていることを特徴としている。
に請求項２に記載したように、前記セラミックス基板の
前記樹脂基材接合面と反対面側には、前記外部接続端子
としての導体ボールに加えて、放熱用の導体ボールが固
定されており、請求項３に記載したように、前記分割構
造のセラミックス基板は分割部分のそれぞれに、前記外
部接続端子としての導体ボールおよび前記放熱用の導体
ボールのうち少なくとも 1つが固定されていることを特
徴としている。加えて、請求項４に記載したように、前
記樹脂基材と前記分割構造のセラミックス基板との間
に、前記セラミックス基板の分割線に沿って、少なくと
も 2つの分割部分と接触するように伝熱用金属部が配置
されていることを特徴としている。
【００１３】また、第２の半導体パッケージは、請求項
６に記載したように、導体層を有する樹脂基材と、前記
樹脂基材の一方の主面に接合され、かつ一方の端部が前
記導体層と電気的に接続された内部配線層を有すると共
に、前記樹脂基材接合面の反対面側に切り欠き溝が設け
られたセラミックス基板からなるパッケージ本体と、前
記セラミックス基板の前記樹脂基材接合面側に搭載さ
れ、前記導体層と電気的に接続された半導体素子と、前
記セラミックス基板の前記樹脂基材接合面と反対面側に
固定され、かつ前記内部配線層の他方の端部と電気的に
接続された導体ボールからなる外部接続端子とを具備す
ることを特徴としている。
６に記載したように、導体層を有する樹脂基材と、前記
樹脂基材の一方の主面に接合され、かつ一方の端部が前
記導体層と電気的に接続された内部配線層を有すると共
に、前記樹脂基材接合面の反対面側に切り欠き溝が設け
られたセラミックス基板からなるパッケージ本体と、前
記セラミックス基板の前記樹脂基材接合面側に搭載さ
れ、前記導体層と電気的に接続された半導体素子と、前
記セラミックス基板の前記樹脂基材接合面と反対面側に
固定され、かつ前記内部配線層の他方の端部と電気的に
接続された導体ボールからなる外部接続端子とを具備す
ることを特徴としている。
【００１４】上記した第２の半導体パッケージは、さら
に請求項７に記載したように、前記セラミックス基板の
前記樹脂基材接合面と反対面側には、前記外部接続端子
としての導体ボールに加えて、放熱用の導体ボールが固
定されていることを特徴としている。
に請求項７に記載したように、前記セラミックス基板の
前記樹脂基材接合面と反対面側には、前記外部接続端子
としての導体ボールに加えて、放熱用の導体ボールが固
定されていることを特徴としている。
【００１５】本発明の半導体パッケージにおいては、セ
ラミックス基板に接合した樹脂基材に、例えばパターニ
ングされた銅箔等からなる導体層を設けている。このよ
うな導体層で信号配線を取り回すことによって、信号配
線の配線幅および配線間距離を大幅に短縮することがで
きる。従って、パッケージ内配線の高密度化およびパッ
ケージ外形の小形化を図ることができる。加えて、樹脂
基材の導体層で信号配線を主として取り回すことによっ
て、セラミックス基板の内部配線層を基本的にはバイア
ホール型配線層のみとすることができる。従って、セラ
ミックス基板ひいては半導体パッケージの製造コストを
低減することが可能となる。
ラミックス基板に接合した樹脂基材に、例えばパターニ
ングされた銅箔等からなる導体層を設けている。このよ
うな導体層で信号配線を取り回すことによって、信号配
線の配線幅および配線間距離を大幅に短縮することがで
きる。従って、パッケージ内配線の高密度化およびパッ
ケージ外形の小形化を図ることができる。加えて、樹脂
基材の導体層で信号配線を主として取り回すことによっ
て、セラミックス基板の内部配線層を基本的にはバイア
ホール型配線層のみとすることができる。従って、セラ
ミックス基板ひいては半導体パッケージの製造コストを
低減することが可能となる。
【００１６】その上で、第１の半導体パッケージにおい
ては、樹脂基材にセラミックス基板を複数に分割した状
態で接合している。このような構造によれば、プリント
基板等の実装ボードに半導体パッケージを実装した際
に、プリント基板等との熱膨張差により生じる熱応力
は、比較的軟質な樹脂基材に接合された分割構造のセラ
ミックス基板により吸収され、導体ボールからなる外部
接続端子に加わる熱応力を緩和することができる。これ
により、半導体パッケージをプリント基板等の実装ボー
ドに実装した際の接続部信頼性を大幅に高めることが可
能となる。
ては、樹脂基材にセラミックス基板を複数に分割した状
態で接合している。このような構造によれば、プリント
基板等の実装ボードに半導体パッケージを実装した際
に、プリント基板等との熱膨張差により生じる熱応力
は、比較的軟質な樹脂基材に接合された分割構造のセラ
ミックス基板により吸収され、導体ボールからなる外部
接続端子に加わる熱応力を緩和することができる。これ
により、半導体パッケージをプリント基板等の実装ボー
ドに実装した際の接続部信頼性を大幅に高めることが可
能となる。
【００１７】また第２の半導体パッケージにおいては、
セラミックス基板の導体ボール固定面側に切り欠き溝を
設けており、この切り欠き溝により上述した熱応力は吸
収され、導体ボールからなる外部接続端子に加わる熱応
力を緩和することができる。従って、第１の半導体パッ
ケージと同様に、半導体パッケージをプリント基板等の
実装ボードに実装した際の接続部信頼性を大幅に高める
ことが可能となる。
セラミックス基板の導体ボール固定面側に切り欠き溝を
設けており、この切り欠き溝により上述した熱応力は吸
収され、導体ボールからなる外部接続端子に加わる熱応
力を緩和することができる。従って、第１の半導体パッ
ケージと同様に、半導体パッケージをプリント基板等の
実装ボードに実装した際の接続部信頼性を大幅に高める
ことが可能となる。
【００１８】さらに、第１および第２の半導体パッケー
ジにおいては、上述したようにセラミックス基板に生じ
る熱応力が低減されることから、セラミックス基板と樹
脂基材との接合信頼性も高めることができる。
ジにおいては、上述したようにセラミックス基板に生じ
る熱応力が低減されることから、セラミックス基板と樹
脂基材との接合信頼性も高めることができる。
【００１９】本発明の半導体パッケージの放熱性に関し
ては、セラミックス基板に半導体素子を搭載しており、
半導体素子の裏面側からセラミックス基板に直接熱を放
散させることができるため、樹脂パッケージ等に比べて
十分良好な放熱性を確保することができる。さらに、セ
ラミックス基板の外部接続端子形成面側に、接続端子と
しての導体ボールに加えて、放熱用の導体ボールを固定
することで、半導体素子で発生した熱を導体ボールを介
して実装ボード側により一層良好に逃がすことが可能と
なる。
ては、セラミックス基板に半導体素子を搭載しており、
半導体素子の裏面側からセラミックス基板に直接熱を放
散させることができるため、樹脂パッケージ等に比べて
十分良好な放熱性を確保することができる。さらに、セ
ラミックス基板の外部接続端子形成面側に、接続端子と
しての導体ボールに加えて、放熱用の導体ボールを固定
することで、半導体素子で発生した熱を導体ボールを介
して実装ボード側により一層良好に逃がすことが可能と
なる。
【００２０】第１の半導体パッケージにおいては、分割
構造のセラミックス基板は分割部分のそれぞれに、上述
したような導体ボールを少なくとも 1つ固定することに
よって、分割部分のそれぞれから実装ボードへの放熱を
図ることができる。さらに、分割部分間の伝熱について
は、分割構造のセラミックス基板の分割線に沿って、少
なくとも 2つの分割部分と接触するように伝熱用金属部
を配置することによって、分割部分間を熱的に接続する
ことができる。従って、半導体素子で生じた熱を分割構
造のセラミックス基板全体に放熱させることができる。
これらによって分割構造のセラミックス基板を用いたこ
とによる放熱性の低下を抑制することが可能となる。
構造のセラミックス基板は分割部分のそれぞれに、上述
したような導体ボールを少なくとも 1つ固定することに
よって、分割部分のそれぞれから実装ボードへの放熱を
図ることができる。さらに、分割部分間の伝熱について
は、分割構造のセラミックス基板の分割線に沿って、少
なくとも 2つの分割部分と接触するように伝熱用金属部
を配置することによって、分割部分間を熱的に接続する
ことができる。従って、半導体素子で生じた熱を分割構
造のセラミックス基板全体に放熱させることができる。
これらによって分割構造のセラミックス基板を用いたこ
とによる放熱性の低下を抑制することが可能となる。
【００２１】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００２２】図１は本発明の第１の半導体パッケージの
一実施形態の概略構造を示す図であり、（ａ）はその断
面図、（ｂ）は下面図である。同図に示す半導体パッケ
ージ１は、パッケージ本体としてセラミックス基板２を
有している。このセラミックス基板２には窒化アルミニ
ウム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結
体、アルミナ（Ａｌ2 Ｏ3 ）焼結体、低温焼結ガラスセ
ラミックス等、各種のセラミックス材料を使用すること
ができる。
一実施形態の概略構造を示す図であり、（ａ）はその断
面図、（ｂ）は下面図である。同図に示す半導体パッケ
ージ１は、パッケージ本体としてセラミックス基板２を
有している。このセラミックス基板２には窒化アルミニ
ウム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結
体、アルミナ（Ａｌ2 Ｏ3 ）焼結体、低温焼結ガラスセ
ラミックス等、各種のセラミックス材料を使用すること
ができる。
【００２３】これらのうち、特にＡｌＮ焼結体は熱伝導
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。セラミックス基板２に
使用するＡｌＮ焼結体としては、一般的に基板材料とし
て使用されている熱伝導率が80W/m K 以上のものが好ま
しく用いられる。
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。セラミックス基板２に
使用するＡｌＮ焼結体としては、一般的に基板材料とし
て使用されている熱伝導率が80W/m K 以上のものが好ま
しく用いられる。
【００２４】また、Ｓｉ3 Ｎ4 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージの高信頼性化と高放熱性化を図る上で好ましい材
料である。セラミックス基板２に使用するＳｉ3 Ｎ4 焼
結体としては、特に50W/m K以上の熱伝導率を有するも
のが好ましい。Ｓｉ3 Ｎ4 焼結体は高強度・高靭性のセ
ラミックス焼結体としてよく知られており、さらに例え
ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度
化、焼結助剤組成等の組成制御等を行うことによって、
本来の高強度・高靭性という機械的特性を損うことな
く、50W/m K 以上というように比較的熱伝導性に優れた
Ｓｉ3 Ｎ4 焼結体が得られる。
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージの高信頼性化と高放熱性化を図る上で好ましい材
料である。セラミックス基板２に使用するＳｉ3 Ｎ4 焼
結体としては、特に50W/m K以上の熱伝導率を有するも
のが好ましい。Ｓｉ3 Ｎ4 焼結体は高強度・高靭性のセ
ラミックス焼結体としてよく知られており、さらに例え
ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度
化、焼結助剤組成等の組成制御等を行うことによって、
本来の高強度・高靭性という機械的特性を損うことな
く、50W/m K 以上というように比較的熱伝導性に優れた
Ｓｉ3 Ｎ4 焼結体が得られる。
【００２５】なお、他のセラミックス材料についても、
搭載する半導体素子の種類や用途等に応じて適宜使用し
得るものである。
搭載する半導体素子の種類や用途等に応じて適宜使用し
得るものである。
【００２６】パッケージ本体を構成するセラミックス基
板２は、複数に分割された構造を有している。この分割
構造のセラミックス基板２は、まず後述する半導体素子
１１が搭載される部分（素子搭載用基板部）３と、内部
配線層５が設けられる部分（配線層形成用基板部）４と
に分割されており、配線層形成用基板部４はさらに複数
に分割、すなわち各単体基板部（各分割部分）４-1、４
-2、４-3、４-4）に分割されている。
板２は、複数に分割された構造を有している。この分割
構造のセラミックス基板２は、まず後述する半導体素子
１１が搭載される部分（素子搭載用基板部）３と、内部
配線層５が設けられる部分（配線層形成用基板部）４と
に分割されており、配線層形成用基板部４はさらに複数
に分割、すなわち各単体基板部（各分割部分）４-1、４
-2、４-3、４-4）に分割されている。
【００２７】具体的な分割形状は、図１（ｂ）に示した
ように、セラミックス基板２の全体形状の中央付近を素
子搭載用基板部３とし、その周囲に配線層形成用基板部
４が配置されている。配線層形成用基板部４はセラミッ
クス基板２の全体形状の対角線に沿って、 4つの基板部
４-1、４-2、４-3、４-4にさらに分割されている。
ように、セラミックス基板２の全体形状の中央付近を素
子搭載用基板部３とし、その周囲に配線層形成用基板部
４が配置されている。配線層形成用基板部４はセラミッ
クス基板２の全体形状の対角線に沿って、 4つの基板部
４-1、４-2、４-3、４-4にさらに分割されている。
【００２８】セラミックス基板２の分割形状は、図１に
示した形状に限られるものではなく、例えば図２に示す
ように、素子搭載用基板部３の周囲に配置する配線層形
成用基板部４を、セラミックス基板２の全体形状の中心
線に沿って 4つの基板部４-1、４-2、４-3、４-4に分割
する等、種々の分割形状を採用することができる。ま
た、配線層形成用基板部４の分割数は 4つに限れるもの
ではなく、配線層形成用基板部４を 2つに分割したり、
あるいはさらに多数に分割する等、種々の分割数を採用
することができる。
示した形状に限られるものではなく、例えば図２に示す
ように、素子搭載用基板部３の周囲に配置する配線層形
成用基板部４を、セラミックス基板２の全体形状の中心
線に沿って 4つの基板部４-1、４-2、４-3、４-4に分割
する等、種々の分割形状を採用することができる。ま
た、配線層形成用基板部４の分割数は 4つに限れるもの
ではなく、配線層形成用基板部４を 2つに分割したり、
あるいはさらに多数に分割する等、種々の分割数を採用
することができる。
【００２９】ただし、半導体素子１１からセラミックス
基板２への放熱効率の低下を防止する上で、半導体素子
１１が搭載される部分は 1つの分割部分（素子搭載用基
板部３）で構成することが好ましい。従って、素子搭載
用基板部３に内部配線層を設けることも可能であるが、
セラミックス基板２は少なくとも素子搭載用基板部３と
配線層形成用基板部４とに分割することが好ましい。
基板２への放熱効率の低下を防止する上で、半導体素子
１１が搭載される部分は 1つの分割部分（素子搭載用基
板部３）で構成することが好ましい。従って、素子搭載
用基板部３に内部配線層を設けることも可能であるが、
セラミックス基板２は少なくとも素子搭載用基板部３と
配線層形成用基板部４とに分割することが好ましい。
【００３０】上述した分割構造を有するセラミックス基
板２のうち、配線層形成用基板部４にはその内部にバイ
アホール型の内部配線層５が設けられている。このバイ
アホール型内部配線層５の両端には、それぞれランド
６、７が設けられている。ここで、内部配線層としては
バイアホールのみに限らず、印刷配線層等を併用するこ
とも可能であるが、本発明の半導体パッケージにおいて
は後述する樹脂基材９に設けた導体層１０で信号配線を
取り回すことができるため、セラミックス基板２の内部
配線層はバイアホール型内部配線層５のみとすることが
好ましい。これにより、パッケージ本体としてのセラミ
ックス基板２の製造コストや製造工数を大幅に低減する
ことができる。
板２のうち、配線層形成用基板部４にはその内部にバイ
アホール型の内部配線層５が設けられている。このバイ
アホール型内部配線層５の両端には、それぞれランド
６、７が設けられている。ここで、内部配線層としては
バイアホールのみに限らず、印刷配線層等を併用するこ
とも可能であるが、本発明の半導体パッケージにおいて
は後述する樹脂基材９に設けた導体層１０で信号配線を
取り回すことができるため、セラミックス基板２の内部
配線層はバイアホール型内部配線層５のみとすることが
好ましい。これにより、パッケージ本体としてのセラミ
ックス基板２の製造コストや製造工数を大幅に低減する
ことができる。
【００３１】分割構造のセラミックス基板２は、まずセ
ラミックスグリーンシートにバイアホール型内部配線層
５となるスルーホールを形成し、このスルーホール内に
タングステンペースト等の導体ペーストを充填すると共
に、ランド６、７となる印刷層を形成する。複数枚のセ
ラミックスグリーンシートを使用した場合にはそれらを
積層、圧着する。次いで、セラミックスグリーンシート
に分割線に沿ってスクライブラインを入れた後、セラミ
ックス材料に応じた雰囲気中で焼成する。そして、焼成
後にスクライブラインに沿ってセラミックス基板を分割
することによって、バイアホール型内部配線層５および
ランド６、７等を有し、さらに所定のパッケージ形状を
有する分割構造のセラミックス基板２が得られる。
ラミックスグリーンシートにバイアホール型内部配線層
５となるスルーホールを形成し、このスルーホール内に
タングステンペースト等の導体ペーストを充填すると共
に、ランド６、７となる印刷層を形成する。複数枚のセ
ラミックスグリーンシートを使用した場合にはそれらを
積層、圧着する。次いで、セラミックスグリーンシート
に分割線に沿ってスクライブラインを入れた後、セラミ
ックス材料に応じた雰囲気中で焼成する。そして、焼成
後にスクライブラインに沿ってセラミックス基板を分割
することによって、バイアホール型内部配線層５および
ランド６、７等を有し、さらに所定のパッケージ形状を
有する分割構造のセラミックス基板２が得られる。
【００３２】上述した分割構造のセラミックス基板２
は、その上面２ａ側に接着剤層８を介して接合された樹
脂フィルム９により一体化されており、半導体パッケー
ジ１としての全体形状が保たれている。言い換えると、
樹脂フィルム９を接合した構造としたことによって、セ
ラミックス基板２の分割接合が可能とされている。
は、その上面２ａ側に接着剤層８を介して接合された樹
脂フィルム９により一体化されており、半導体パッケー
ジ１としての全体形状が保たれている。言い換えると、
樹脂フィルム９を接合した構造としたことによって、セ
ラミックス基板２の分割接合が可能とされている。
【００３３】樹脂フィルム９には導体層１０が設けられ
ており、この導体層１０は分割構造のセラミックス基板
２の配線層形成用基板部４に設けられたバイアホール型
内部配線層５（具体的には上面側ランド６）と電気的に
接続されている。ここで、樹脂フィルム９としては、液
晶ポリマー、ポリイミド樹脂、ガラスエポキシ樹脂等の
各種樹脂からなる厚さ20〜 100μm 程度のフィルムを使
用することができる。また、接着剤層８には、熱硬化性
樹脂シート、熱硬化性樹脂ペースト、エポキシ樹脂ペー
スト、ポリイミド樹脂ペースト等を使用することができ
る。
ており、この導体層１０は分割構造のセラミックス基板
２の配線層形成用基板部４に設けられたバイアホール型
内部配線層５（具体的には上面側ランド６）と電気的に
接続されている。ここで、樹脂フィルム９としては、液
晶ポリマー、ポリイミド樹脂、ガラスエポキシ樹脂等の
各種樹脂からなる厚さ20〜 100μm 程度のフィルムを使
用することができる。また、接着剤層８には、熱硬化性
樹脂シート、熱硬化性樹脂ペースト、エポキシ樹脂ペー
スト、ポリイミド樹脂ペースト等を使用することができ
る。
【００３４】また、分割構造のセラミックス基板２の上
面２ａ側、具体的には素子搭載用基板部３の上面側に
は、半導体素子１１がろう材、半田、ガラス系接着剤等
の接合材層１２を介して接合搭載されている。半導体素
子１１の動作に伴って生じる熱は、半導体素子１１の裏
面から接合材層１２を介して、セラミックス基板２に伝
わる構造となっている。半導体素子１１の電極パッドと
樹脂フィルム９の導体層１０（具体的には後述する上側
導体層１０ａ）とは、ボンディングワイヤ１３を介して
電気的に接続されている。すなわち、樹脂フィルム９に
設けられた導体層１０は、さらにボンディングワイヤ１
３を介して、配線層形成用基板部４に設けられたバイア
ホール型内部配線層５（上面側ランド６）と半導体素子
１１とを電気的に接続している。
面２ａ側、具体的には素子搭載用基板部３の上面側に
は、半導体素子１１がろう材、半田、ガラス系接着剤等
の接合材層１２を介して接合搭載されている。半導体素
子１１の動作に伴って生じる熱は、半導体素子１１の裏
面から接合材層１２を介して、セラミックス基板２に伝
わる構造となっている。半導体素子１１の電極パッドと
樹脂フィルム９の導体層１０（具体的には後述する上側
導体層１０ａ）とは、ボンディングワイヤ１３を介して
電気的に接続されている。すなわち、樹脂フィルム９に
設けられた導体層１０は、さらにボンディングワイヤ１
３を介して、配線層形成用基板部４に設けられたバイア
ホール型内部配線層５（上面側ランド６）と半導体素子
１１とを電気的に接続している。
【００３５】この実施形態における導体層１０は、図３
に拡大して示すように、具体的には樹脂フィルム９の上
面側に形成された上側導体層１０ａと、樹脂フィルム９
の下面側に形成された下側導体層１０ｂと、これらの間
を電気的に接続する内部導体層１０ｃとを有している。
上側導体層１０ａおよび下側導体層１０ｂは、例えば銅
箔のような厚さ 100μm 以下程度の金属箔からなるもの
であって、所望の配線形状に応じてパターニングされて
おり、半導体素子１１の信号配線を主として取り回して
いる。この際、信号配線の取り回しは上側導体層１０ａ
と下側導体層１０ｂの双方で行ってもよいし、また下側
導体層１０ｂはランドの形成のみとしてもよい。
に拡大して示すように、具体的には樹脂フィルム９の上
面側に形成された上側導体層１０ａと、樹脂フィルム９
の下面側に形成された下側導体層１０ｂと、これらの間
を電気的に接続する内部導体層１０ｃとを有している。
上側導体層１０ａおよび下側導体層１０ｂは、例えば銅
箔のような厚さ 100μm 以下程度の金属箔からなるもの
であって、所望の配線形状に応じてパターニングされて
おり、半導体素子１１の信号配線を主として取り回して
いる。この際、信号配線の取り回しは上側導体層１０ａ
と下側導体層１０ｂの双方で行ってもよいし、また下側
導体層１０ｂはランドの形成のみとしてもよい。
【００３６】下側導体層１０ｂ上（ランド上）には、セ
ラミックス基板２の上面側ランド６の位置に対応させ
て、例えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペ
ースト、Ａｇポリイミド系ペースト等により接続用突起
１４が形成されている。接続用突起１４は、Ａｕボー
ル、Ｐｂ−Ｓｎ系共晶半田ボール、Ｉｎ系半田ボール等
を接合して形成することもできる。なお、セラミックス
基板２の上面側ランド６上に、同様な接続用突起を形成
しておいてもよい。そして、樹脂フィルム９の導体層１
０とセラミックス基板２の上面側ランド６とは、樹脂フ
ィルム９側の接続用突起１４を上面側ランド６に突き当
て、これを熱圧着する等によって電気的に接続されてい
る。樹脂フィルム９と分割構造のセラミックス基板２と
の機械的な接合は、基本的には接着剤層８が担ってい
る。
ラミックス基板２の上面側ランド６の位置に対応させ
て、例えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペ
ースト、Ａｇポリイミド系ペースト等により接続用突起
１４が形成されている。接続用突起１４は、Ａｕボー
ル、Ｐｂ−Ｓｎ系共晶半田ボール、Ｉｎ系半田ボール等
を接合して形成することもできる。なお、セラミックス
基板２の上面側ランド６上に、同様な接続用突起を形成
しておいてもよい。そして、樹脂フィルム９の導体層１
０とセラミックス基板２の上面側ランド６とは、樹脂フ
ィルム９側の接続用突起１４を上面側ランド６に突き当
て、これを熱圧着する等によって電気的に接続されてい
る。樹脂フィルム９と分割構造のセラミックス基板２と
の機械的な接合は、基本的には接着剤層８が担ってい
る。
【００３７】上述した導体層１０および接続用突起１４
を有する樹脂フィルム９は、例えば以下のようにして作
製することができる。まず厚さ50μm 程度の銅箔を上側
導体層１０ａの形成材料として用意し、その表面にセラ
ミックス基板２の上面側ランド６の位置に対応させて、
銀等により内部導体層１０ｃとなる例えば高さ20μm程
度の突起を形成する。この突起を形成した銅箔と、例え
ば液晶ポリマーからなる厚さ20〜 100μm 程度の樹脂フ
ィルム９と、さらに下側導体層１０ｂとなる同様な厚さ
の銅箔とを重ね合わせ、突起の先端が樹脂フィルム９を
突き破って下側導体層１０ｂとなる銅箔と電気的に接続
するように熱圧着する。熱圧着は銅箔と液晶ポリマーフ
ィルム等との密着強度が保たれるような条件下で実施す
る。
を有する樹脂フィルム９は、例えば以下のようにして作
製することができる。まず厚さ50μm 程度の銅箔を上側
導体層１０ａの形成材料として用意し、その表面にセラ
ミックス基板２の上面側ランド６の位置に対応させて、
銀等により内部導体層１０ｃとなる例えば高さ20μm程
度の突起を形成する。この突起を形成した銅箔と、例え
ば液晶ポリマーからなる厚さ20〜 100μm 程度の樹脂フ
ィルム９と、さらに下側導体層１０ｂとなる同様な厚さ
の銅箔とを重ね合わせ、突起の先端が樹脂フィルム９を
突き破って下側導体層１０ｂとなる銅箔と電気的に接続
するように熱圧着する。熱圧着は銅箔と液晶ポリマーフ
ィルム等との密着強度が保たれるような条件下で実施す
る。
【００３８】そして、両面の銅箔をそれぞれ所望の配線
形状となるようにエッチングし、上側導体層１０ａには
所望の配線パターンを、また下側導体層１０ｂには少な
くともランドを形成する。この後、下側導体層１０ｂに
よるランド上に、上述したような接続用突起１４を形成
することによって、上述した上側導体層１０ａ、下側導
体層１０ｂおよび内部導体層１０ｃを有する導体層１０
と接続用突起１４とが設けられた樹脂フィルム９が得ら
れる。
形状となるようにエッチングし、上側導体層１０ａには
所望の配線パターンを、また下側導体層１０ｂには少な
くともランドを形成する。この後、下側導体層１０ｂに
よるランド上に、上述したような接続用突起１４を形成
することによって、上述した上側導体層１０ａ、下側導
体層１０ｂおよび内部導体層１０ｃを有する導体層１０
と接続用突起１４とが設けられた樹脂フィルム９が得ら
れる。
【００３９】上記したような導体層１０および接続用突
起１４を有する樹脂フィルム９と分割構造のセラミック
ス基板２との接合は、例えばこれらの間に電気的な接続
部分を打ち抜いた接着剤シートを介在させたり、あるい
は樹脂フィルム９に接着剤を塗布した後、上述したよう
な方法で所定のパッケージ形状に分割形成したセラミッ
クス基板２を再度組み合せ、樹脂フィルム９と位置合せ
しつつ積層する。この状態で接着剤フィルムや接着剤の
塗布層が接着する温度で熱をかけつつ、電気的な接続が
実現する程度の圧力（例えば 30kg/cm2 程度）を加える
ことによって、樹脂フィルム９と分割構造のセラミック
ス基板２とを電気的に接続しつつ機械的に接合すること
ができる。
起１４を有する樹脂フィルム９と分割構造のセラミック
ス基板２との接合は、例えばこれらの間に電気的な接続
部分を打ち抜いた接着剤シートを介在させたり、あるい
は樹脂フィルム９に接着剤を塗布した後、上述したよう
な方法で所定のパッケージ形状に分割形成したセラミッ
クス基板２を再度組み合せ、樹脂フィルム９と位置合せ
しつつ積層する。この状態で接着剤フィルムや接着剤の
塗布層が接着する温度で熱をかけつつ、電気的な接続が
実現する程度の圧力（例えば 30kg/cm2 程度）を加える
ことによって、樹脂フィルム９と分割構造のセラミック
ス基板２とを電気的に接続しつつ機械的に接合すること
ができる。
【００４０】なお、樹脂フィルム９と分割構造のセラミ
ックス基板２とを接合した後、セラミックス基板２の各
分割部分３、４-1、４-2、４-3、４-4間は、分離した状
態のままであってもよいが、熱応力の吸収効果を損わな
い範囲で、例えば接着剤樹脂等を充填して緩やかに接続
してもよい。
ックス基板２とを接合した後、セラミックス基板２の各
分割部分３、４-1、４-2、４-3、４-4間は、分離した状
態のままであってもよいが、熱応力の吸収効果を損わな
い範囲で、例えば接着剤樹脂等を充填して緩やかに接続
してもよい。
【００４１】上述した分割構造のセラミックス基板２の
下面２ｂ側には、例えばＰｂ−Ｓｎ系半田ボールやＩｎ
系半田ボールのような導体ボール１５を下面側ランド７
上に接合して構成したボール端子１６が設けられてい
る。このように、半導体パッケージ１はＢＧＡ構造のパ
ッケージを構成している。なお、導体ボール１５には金
属ボールや金属コーティング樹脂ボール等、少なくとも
表面部が導電性を有する各種の導体ボールを使用するこ
とができる。
下面２ｂ側には、例えばＰｂ−Ｓｎ系半田ボールやＩｎ
系半田ボールのような導体ボール１５を下面側ランド７
上に接合して構成したボール端子１６が設けられてい
る。このように、半導体パッケージ１はＢＧＡ構造のパ
ッケージを構成している。なお、導体ボール１５には金
属ボールや金属コーティング樹脂ボール等、少なくとも
表面部が導電性を有する各種の導体ボールを使用するこ
とができる。
【００４２】ボール端子１６は主に外部接続端子として
の機能を有するものであり、この外部接続端子としての
ボール端子１６ａは、バイアホール型内部配線層５と電
気的に接続された下面側ランド７上に接合形成されてい
る。ただし、一部はバイアホール型内部配線層５の位置
に関係なく形成されている。この電気的な接続関係を有
しないボール端子１６ｂは、放熱用のダミーボールいわ
ゆるサーマルボールであり、半導体パッケージ１を実装
するプリント基板等の実装ボードとの接合面積の拡大に
寄与するものである。
の機能を有するものであり、この外部接続端子としての
ボール端子１６ａは、バイアホール型内部配線層５と電
気的に接続された下面側ランド７上に接合形成されてい
る。ただし、一部はバイアホール型内部配線層５の位置
に関係なく形成されている。この電気的な接続関係を有
しないボール端子１６ｂは、放熱用のダミーボールいわ
ゆるサーマルボールであり、半導体パッケージ１を実装
するプリント基板等の実装ボードとの接合面積の拡大に
寄与するものである。
【００４３】このように、分割構造のセラミックス基板
２の下面２ｂ側に、外部接続端子としてのボール端子１
６ａの配置等に影響を及ぼさない範囲で、サーマルボー
ルとしてのボール端子１６ｂを形成することによって、
セラミックス基板２から実装ボードへの放熱面積を増大
させることができる。これによって、半導体パッケージ
１の放熱性をより向上させることができる。
２の下面２ｂ側に、外部接続端子としてのボール端子１
６ａの配置等に影響を及ぼさない範囲で、サーマルボー
ルとしてのボール端子１６ｂを形成することによって、
セラミックス基板２から実装ボードへの放熱面積を増大
させることができる。これによって、半導体パッケージ
１の放熱性をより向上させることができる。
【００４４】ここで、この実施形態の半導体パッケージ
１においては、分割構造のセラミックス基板２のうち素
子搭載用基板部３にはサーマルボールとしてのボール端
子１６ｂを、また配線層形成用基板部４には外部接続端
子としてのボール端子１６ａを形成している。このよう
に、分割構造のセラミックス基板２の各分割部分３、４
-1、４-2、４-3、４-4には、サーマルボールとしてのボ
ール端子１６ｂおよび外部接続端子としてのボール端子
１６ａのうち少なくとも一方、言い換えると少なくとも
1つの導体ボール１５を接続固定することが好ましい。
これによって、セラミックス基板２の各分割部分３、４
-1、４-2、４-3、４-4のそれぞれから実装ボードへの放
熱を図ることができる。
１においては、分割構造のセラミックス基板２のうち素
子搭載用基板部３にはサーマルボールとしてのボール端
子１６ｂを、また配線層形成用基板部４には外部接続端
子としてのボール端子１６ａを形成している。このよう
に、分割構造のセラミックス基板２の各分割部分３、４
-1、４-2、４-3、４-4には、サーマルボールとしてのボ
ール端子１６ｂおよび外部接続端子としてのボール端子
１６ａのうち少なくとも一方、言い換えると少なくとも
1つの導体ボール１５を接続固定することが好ましい。
これによって、セラミックス基板２の各分割部分３、４
-1、４-2、４-3、４-4のそれぞれから実装ボードへの放
熱を図ることができる。
【００４５】ボール端子１６は、例えば下面側ランド７
の表面にＮｉ／Ａｕメッキ等を施した後、各下面側ラン
ド７上にＳｎ−Ｐｂ共晶半田ペースト等を印刷し、この
半田ペースト上に治具を用いてＳｎ−Ｐｂ共晶半田ボー
ル（例えば 95%Ｐｂ共晶半田ボール）等からなる導体ボ
ール１５を載せ、半田ペーストを溶融させて接合するこ
とにより形成することができる。
の表面にＮｉ／Ａｕメッキ等を施した後、各下面側ラン
ド７上にＳｎ−Ｐｂ共晶半田ペースト等を印刷し、この
半田ペースト上に治具を用いてＳｎ−Ｐｂ共晶半田ボー
ル（例えば 95%Ｐｂ共晶半田ボール）等からなる導体ボ
ール１５を載せ、半田ペーストを溶融させて接合するこ
とにより形成することができる。
【００４６】半導体パッケージ１は、上述したようにＢ
ＧＡ構造のパッケージを構成するものである。このよう
な半導体パッケージ１は、例えば多層プリント基板等の
実装ボード上に実装される。この際、半導体パッケージ
１の外部接続端子としてのボール端子１６ａは実装ボー
ドの配線層と電気的に接続され、またサーマルボールと
してのボール端子１６ｂは実装ボードに接続固定され
て、半導体実装部品が構成される。
ＧＡ構造のパッケージを構成するものである。このよう
な半導体パッケージ１は、例えば多層プリント基板等の
実装ボード上に実装される。この際、半導体パッケージ
１の外部接続端子としてのボール端子１６ａは実装ボー
ドの配線層と電気的に接続され、またサーマルボールと
してのボール端子１６ｂは実装ボードに接続固定され
て、半導体実装部品が構成される。
【００４７】この実施形態の半導体パッケージ１におい
ては、樹脂フィルム９に設けた導体層１０で主に信号配
線を取り回している。このような導体層１０には上述し
たように、銅箔等の厚さが 100μm 以下というような金
属箔を使用することができるため、これをエッチングし
てパターニングすることにより、例えば配線幅が30μm
、配線間距離が20μm というような高密度配線を実現
することができる。従って、入出力数の多い半導体素子
１１であっても信号配線を容易に取り回すことができる
だけでなく、パッケージサイズそのものを小形化するこ
とが可能となる。すなわち、パッケージ内配線の高密度
化およびそれに基くパッケージサイズの小形化を達成す
ることができる。また、半導体素子１１とパッケージ側
のインナーリード部とを狭ピッチで接続することが可能
となる。
ては、樹脂フィルム９に設けた導体層１０で主に信号配
線を取り回している。このような導体層１０には上述し
たように、銅箔等の厚さが 100μm 以下というような金
属箔を使用することができるため、これをエッチングし
てパターニングすることにより、例えば配線幅が30μm
、配線間距離が20μm というような高密度配線を実現
することができる。従って、入出力数の多い半導体素子
１１であっても信号配線を容易に取り回すことができる
だけでなく、パッケージサイズそのものを小形化するこ
とが可能となる。すなわち、パッケージ内配線の高密度
化およびそれに基くパッケージサイズの小形化を達成す
ることができる。また、半導体素子１１とパッケージ側
のインナーリード部とを狭ピッチで接続することが可能
となる。
【００４８】また、信号配線は基本的には樹脂フィルム
９の導体層１０で取り回しているため、セラミックス基
板２の内部配線層をバイアホール型内部配線層５のみと
することができる。これにより、内部に複雑な多層配線
を形成していた従来のセラミックス多層配線基板に比べ
て、セラミックス基板２自体の製造コストおよび製造工
数を大幅に低減することができ、ひいては半導体パッケ
ージ１の製造コストを低減することが可能となる。
９の導体層１０で取り回しているため、セラミックス基
板２の内部配線層をバイアホール型内部配線層５のみと
することができる。これにより、内部に複雑な多層配線
を形成していた従来のセラミックス多層配線基板に比べ
て、セラミックス基板２自体の製造コストおよび製造工
数を大幅に低減することができ、ひいては半導体パッケ
ージ１の製造コストを低減することが可能となる。
【００４９】この実施形態の半導体パッケージ１は、分
割構造のセラミックス基板２を用いて、このセラミック
ス基板２の各分割部分３、４-1、４-2、４-3、４-4を樹
脂フィルム９に接合することにより一体化している。こ
のような構造によれば、プリント基板等の実装ボードに
半導体パッケージ１を実装した際に、セラミックス基板
２とプリント基板等との熱膨張差により生じる熱応力
は、比較的軟質な樹脂フィルム２に接合された分割構造
のセラミックス基板２により吸収される。すなわち、分
割構造のセラミックス基板２が応力を緩和する。従っ
て、導体ボール１５からなるボール端子１６に加わる熱
応力を緩和することができる。これにより、半導体パッ
ケージ１をプリント基板等の実装ボードに実装した際の
接続部信頼性を大幅に高めることが可能となる。
割構造のセラミックス基板２を用いて、このセラミック
ス基板２の各分割部分３、４-1、４-2、４-3、４-4を樹
脂フィルム９に接合することにより一体化している。こ
のような構造によれば、プリント基板等の実装ボードに
半導体パッケージ１を実装した際に、セラミックス基板
２とプリント基板等との熱膨張差により生じる熱応力
は、比較的軟質な樹脂フィルム２に接合された分割構造
のセラミックス基板２により吸収される。すなわち、分
割構造のセラミックス基板２が応力を緩和する。従っ
て、導体ボール１５からなるボール端子１６に加わる熱
応力を緩和することができる。これにより、半導体パッ
ケージ１をプリント基板等の実装ボードに実装した際の
接続部信頼性を大幅に高めることが可能となる。
【００５０】加えて、セラミックス基板２に生じる熱応
力が低減されることから、セラミックス基板２と樹脂フ
ィルム９との接合信頼性も高めることができる。また、
樹脂フィルム９とセラミックス基板２との接続は、接着
剤層８および接続用突起１４を利用して実施しているた
め、機械的な接合強度を確保した上で、電気的な接続信
頼性を十分に得ることができる。
力が低減されることから、セラミックス基板２と樹脂フ
ィルム９との接合信頼性も高めることができる。また、
樹脂フィルム９とセラミックス基板２との接続は、接着
剤層８および接続用突起１４を利用して実施しているた
め、機械的な接合強度を確保した上で、電気的な接続信
頼性を十分に得ることができる。
【００５１】半導体パッケージ１の放熱性に関しては、
半導体素子１１を接合材層１２を介してセラミックス基
板２の素子搭載用基板部３上に接合搭載しており、加え
てこの素子搭載用基板部３にはサーマルボールとしての
ボール端子１６ｂを設けていることから、半導体素子１
１の動作に伴って生じた熱をその裏面からセラミックス
基板２（素子搭載用基板部３）に分散させることがで
き、さらにはボール端子１６ｂを介して実装ボード側に
放熱することができる。
半導体素子１１を接合材層１２を介してセラミックス基
板２の素子搭載用基板部３上に接合搭載しており、加え
てこの素子搭載用基板部３にはサーマルボールとしての
ボール端子１６ｂを設けていることから、半導体素子１
１の動作に伴って生じた熱をその裏面からセラミックス
基板２（素子搭載用基板部３）に分散させることがで
き、さらにはボール端子１６ｂを介して実装ボード側に
放熱することができる。
【００５２】すなわち、半導体素子１１で発生した熱は
概して、半導体素子１１と接しているパッケージ本体へ
と分散されて放熱される。この際、パッケージ本体の熱
伝導率により放熱性が異なる。例えば、パッケージ本体
が樹脂からなる場合、例えばポリイミド樹脂の熱伝導率
は0.12〜 0.2W/m K であり、半導体素子を構成している
シリコンの熱伝導率よりかなり劣ることもあって、半導
体素子で発生した熱のポリイミド樹脂からの放熱は期待
できず、半導体素子に熱がこもることになる。このた
め、熱により半導体素子が誤動作するおそれが大きい。
概して、半導体素子１１と接しているパッケージ本体へ
と分散されて放熱される。この際、パッケージ本体の熱
伝導率により放熱性が異なる。例えば、パッケージ本体
が樹脂からなる場合、例えばポリイミド樹脂の熱伝導率
は0.12〜 0.2W/m K であり、半導体素子を構成している
シリコンの熱伝導率よりかなり劣ることもあって、半導
体素子で発生した熱のポリイミド樹脂からの放熱は期待
できず、半導体素子に熱がこもることになる。このた
め、熱により半導体素子が誤動作するおそれが大きい。
【００５３】一方、この実施形態の半導体パッケージ１
では、上記したように半導体素子１１を接合材層１２を
介してセラミックス基板２に接合搭載しており、このセ
ラミックス基板２の構成材料の一つとして挙げられるＡ
ｌＮ焼結体の場合、例えば170W/m Kと樹脂の1000倍以上
の熱伝導率が実現できることから、半導体素子１１で発
生した熱をパッケージ本体としてのセラミックス基板２
に良好に分散させることができる。また、セラミックス
基板２からは上述したように導体ボール１５を介して実
装ボードへの放熱が期待できる。従って、半導体素子１
１で発生した熱をセラミックス基板２、具体的には素子
搭載用基板部３を介して良好に放熱することができ、半
導体素子１１の誤動作等を防止することが可能となる。
では、上記したように半導体素子１１を接合材層１２を
介してセラミックス基板２に接合搭載しており、このセ
ラミックス基板２の構成材料の一つとして挙げられるＡ
ｌＮ焼結体の場合、例えば170W/m Kと樹脂の1000倍以上
の熱伝導率が実現できることから、半導体素子１１で発
生した熱をパッケージ本体としてのセラミックス基板２
に良好に分散させることができる。また、セラミックス
基板２からは上述したように導体ボール１５を介して実
装ボードへの放熱が期待できる。従って、半導体素子１
１で発生した熱をセラミックス基板２、具体的には素子
搭載用基板部３を介して良好に放熱することができ、半
導体素子１１の誤動作等を防止することが可能となる。
【００５４】ここで、図１に示した半導体パッケージ１
においては、セラミックス基板２の各分割部分、すなわ
ち素子搭載用基板部３および配線層形成用基板部４の各
単体基板部４-1、４-2、４-3、４-4は、樹脂フィルム９
で一体化されているだけでって、各基板部間は樹脂フィ
ルム９を介して熱的に接続されているのみである。そこ
で、図４および図５に示すように、樹脂フィルム９の下
面側に予めセラミックス基板２の分割線に沿って伝熱用
金属部１７を配置しておき、この伝熱用金属部１７を少
なくとも 2つの分割部分と接触させることによって、セ
ラミックス基板２の各分割部分間を熱的に接続すること
ができる。伝熱用金属部１７は導体層１０と同様に、銅
箔等で形成することができる。
においては、セラミックス基板２の各分割部分、すなわ
ち素子搭載用基板部３および配線層形成用基板部４の各
単体基板部４-1、４-2、４-3、４-4は、樹脂フィルム９
で一体化されているだけでって、各基板部間は樹脂フィ
ルム９を介して熱的に接続されているのみである。そこ
で、図４および図５に示すように、樹脂フィルム９の下
面側に予めセラミックス基板２の分割線に沿って伝熱用
金属部１７を配置しておき、この伝熱用金属部１７を少
なくとも 2つの分割部分と接触させることによって、セ
ラミックス基板２の各分割部分間を熱的に接続すること
ができる。伝熱用金属部１７は導体層１０と同様に、銅
箔等で形成することができる。
【００５５】このように、セラミックス基板２の各分割
部分間を伝熱用金属部１７を介して熱的に接続すること
によって、半導体素子１１で生じた熱を分割構造のセラ
ミックス基板２全体に分散させることができる。さら
に、セラミックス基板２の各分割部分には少なくとも 1
つの導体ボール１５を接続固定しているため、分割部分
のそれぞれから実装ボードへの放熱を図ることができ
る。これらによって、分割構造のセラミックス基板２を
用いたことによる放熱性の低下を抑制することが可能と
なる。
部分間を伝熱用金属部１７を介して熱的に接続すること
によって、半導体素子１１で生じた熱を分割構造のセラ
ミックス基板２全体に分散させることができる。さら
に、セラミックス基板２の各分割部分には少なくとも 1
つの導体ボール１５を接続固定しているため、分割部分
のそれぞれから実装ボードへの放熱を図ることができ
る。これらによって、分割構造のセラミックス基板２を
用いたことによる放熱性の低下を抑制することが可能と
なる。
【００５６】この実施形態のＢＧＡ構造の半導体パッケ
ージ１は、セラミックス基板２による高放熱性特性を損
うことなく、高配線密度化、接続部の高信頼性化、低コ
スト化等を実現したものである。また、実際に分割構造
のＡｌＮ基板を用いて作製したＢＧＡ構造の半導体パッ
ケージ１をガラスエポキシ基板からなる実装ボードに共
晶半田ペーストを用いて実装したところ、電気的な問題
は何等生じなかった。また、熱抵抗測定用の発熱素子を
搭載して熱抵抗を測定したところ、4K/Wと良好な熱特性
が得られた。これからＡｌＮ基板全体を通じて実装ボー
ドへの放熱が効果的に行われていることが確認された。
さらに、実装信頼性について温度差160Kの加熱冷却試験
を行ったところ、 700サイクルを超える加熱冷却試験後
においてもボール端子１６の切断は検出されなかった。
ージ１は、セラミックス基板２による高放熱性特性を損
うことなく、高配線密度化、接続部の高信頼性化、低コ
スト化等を実現したものである。また、実際に分割構造
のＡｌＮ基板を用いて作製したＢＧＡ構造の半導体パッ
ケージ１をガラスエポキシ基板からなる実装ボードに共
晶半田ペーストを用いて実装したところ、電気的な問題
は何等生じなかった。また、熱抵抗測定用の発熱素子を
搭載して熱抵抗を測定したところ、4K/Wと良好な熱特性
が得られた。これからＡｌＮ基板全体を通じて実装ボー
ドへの放熱が効果的に行われていることが確認された。
さらに、実装信頼性について温度差160Kの加熱冷却試験
を行ったところ、 700サイクルを超える加熱冷却試験後
においてもボール端子１６の切断は検出されなかった。
【００５７】なお、上記実施形態では樹脂フィルム９の
両面に導体層１０ａ、１０ｂを設けて、下側導体層１０
ｂに接続用突起１４を形成した場合について説明した
が、例えば内部導体層１０ｃが樹脂フィルムを突き破っ
て、その先端が樹脂フィルムの反対面側に突出するよう
な構造とすることによって、内部導体層と接続用突起と
を兼用することができる。また、樹脂基材としては前述
した樹脂フィルムに限らず、銅張り樹脂基板等を使用す
ることも可能であるが、配線密度の高密度化という点に
おいては樹脂フィルムに例えば厚さ 100μm 以下という
ような金属箔を熱圧着等で張り付けたものを使用するこ
とが好ましい。
両面に導体層１０ａ、１０ｂを設けて、下側導体層１０
ｂに接続用突起１４を形成した場合について説明した
が、例えば内部導体層１０ｃが樹脂フィルムを突き破っ
て、その先端が樹脂フィルムの反対面側に突出するよう
な構造とすることによって、内部導体層と接続用突起と
を兼用することができる。また、樹脂基材としては前述
した樹脂フィルムに限らず、銅張り樹脂基板等を使用す
ることも可能であるが、配線密度の高密度化という点に
おいては樹脂フィルムに例えば厚さ 100μm 以下という
ような金属箔を熱圧着等で張り付けたものを使用するこ
とが好ましい。
【００５８】次に、本発明の第１の半導体パッケージの
他の実施形態について、図６を参照して説明する。
他の実施形態について、図６を参照して説明する。
【００５９】図６に示す半導体パッケージ１８は、フリ
ップチップ構造の半導体素子１９を搭載対象としたパッ
ケージであり、前述した実施形態と同様な分割構造のセ
ラミックス基板２の素子搭載用基板部３の上面側には、
半導体素子１９を収容するキャビティ２０が形成されて
いる。そして、このキャビティ２０内にはフリップチッ
プ構造の半導体素子１９が、その裏面がキャビティ２０
の底面すなわちセラミックス基板２と直接接するように
収容されている。
ップチップ構造の半導体素子１９を搭載対象としたパッ
ケージであり、前述した実施形態と同様な分割構造のセ
ラミックス基板２の素子搭載用基板部３の上面側には、
半導体素子１９を収容するキャビティ２０が形成されて
いる。そして、このキャビティ２０内にはフリップチッ
プ構造の半導体素子１９が、その裏面がキャビティ２０
の底面すなわちセラミックス基板２と直接接するように
収容されている。
【００６０】このように、この実施形態の半導体パッケ
ージ１８はいわゆるキャビティアップ構造を有してお
り、半導体素子１９の動作に伴って生じる熱はその裏面
からセラミックス基板２に直接伝わる構造となってい
る。半導体素子１９の電極パッド上には、Ａｕボール等
からなるバンプ端子（図示せず）が形成されており、こ
れによりフリップチップ実装が可能とされている。
ージ１８はいわゆるキャビティアップ構造を有してお
り、半導体素子１９の動作に伴って生じる熱はその裏面
からセラミックス基板２に直接伝わる構造となってい
る。半導体素子１９の電極パッド上には、Ａｕボール等
からなるバンプ端子（図示せず）が形成されており、こ
れによりフリップチップ実装が可能とされている。
【００６１】半導体素子１９はキャビティ２０内の底面
に、ろう材、半田、ガラス系接着剤等の接合材を用いて
接合してもよいが、単にセラミックス基板２と接触して
いるだけであっても、半導体素子１９からセラミックス
基板２への放熱性を十分に確保することができる。この
実施形態では、半導体素子１９はキャビティ２９内に収
容されているだけである。
に、ろう材、半田、ガラス系接着剤等の接合材を用いて
接合してもよいが、単にセラミックス基板２と接触して
いるだけであっても、半導体素子１９からセラミックス
基板２への放熱性を十分に確保することができる。この
実施形態では、半導体素子１９はキャビティ２９内に収
容されているだけである。
【００６２】上述した分割構造のセラミックス基板２の
キャビティ形成面２ａ、すなわち半導体素子１９の搭載
面には、前述した実施形態と同様に、導体層１０を有す
る樹脂フィルム９が接着剤層８を介して接合固定されて
いる。この樹脂フィルム９に設けられた導体層１０のう
ち、下側導体層１０ｂはバイアホール型内部配線層５
（上面側ランド６）の形成位置に加えて、半導体素子１
９のバンプ端子の位置に応じて設けられていると共に、
接続用突起１４が形成されており、半導体素子１９と樹
脂フィルム９についても同様に電気的および機械的に接
続されている。なお、半導体素子１９と樹脂フィルム９
との接続には、異方性導電シートや異方性導電ペースト
等を使用することも可能である。
キャビティ形成面２ａ、すなわち半導体素子１９の搭載
面には、前述した実施形態と同様に、導体層１０を有す
る樹脂フィルム９が接着剤層８を介して接合固定されて
いる。この樹脂フィルム９に設けられた導体層１０のう
ち、下側導体層１０ｂはバイアホール型内部配線層５
（上面側ランド６）の形成位置に加えて、半導体素子１
９のバンプ端子の位置に応じて設けられていると共に、
接続用突起１４が形成されており、半導体素子１９と樹
脂フィルム９についても同様に電気的および機械的に接
続されている。なお、半導体素子１９と樹脂フィルム９
との接続には、異方性導電シートや異方性導電ペースト
等を使用することも可能である。
【００６３】分割構造のセラミックス基板２の各分割部
分間は、図４および図５に示した構造と同様に、セラミ
ックス基板２の分割線に沿って、樹脂フィルム９の下面
側に配置された伝熱用金属部１７により熱的に接続され
ている。また、分割構造のセラミックス基板２の下面２
ａ側には、前述した実施形態と同様に、導体ボール１５
が接続固定されており、外部接続端子としてのボール端
子１６ａとサーマルボールとしてのボール端子１６ｂを
構成している。
分間は、図４および図５に示した構造と同様に、セラミ
ックス基板２の分割線に沿って、樹脂フィルム９の下面
側に配置された伝熱用金属部１７により熱的に接続され
ている。また、分割構造のセラミックス基板２の下面２
ａ側には、前述した実施形態と同様に、導体ボール１５
が接続固定されており、外部接続端子としてのボール端
子１６ａとサーマルボールとしてのボール端子１６ｂを
構成している。
【００６４】この実施形態の半導体パッケージ１８にお
いては、まず半導体素子１９をキャビティ２０内に収容
することによって、フリップチップ構造の半導体素子１
９の電極パッドへの電気的な接続を容易にした上で、半
導体素子１９とセラミックス基板２とが直接接触した状
態を実現している。これにより、半導体素子１９の動作
に伴って生じた熱を、その裏面側からセラミックス基板
２に直接分散させることができる。
いては、まず半導体素子１９をキャビティ２０内に収容
することによって、フリップチップ構造の半導体素子１
９の電極パッドへの電気的な接続を容易にした上で、半
導体素子１９とセラミックス基板２とが直接接触した状
態を実現している。これにより、半導体素子１９の動作
に伴って生じた熱を、その裏面側からセラミックス基板
２に直接分散させることができる。
【００６５】また、分割構造のセラミックス基板２から
は表面放熱、さらには導体ボール１５を介して実装ボー
ドへの放熱が期待できる。従って、半導体素子１９で発
生した熱をセラミックス基板２を介して良好に放熱する
ことができ、半導体素子１９の誤動作等を防止すること
が可能となる。すなわち、フリップチップ対応の半導体
パッケージ１９の高放熱性化を達成することができる。
は表面放熱、さらには導体ボール１５を介して実装ボー
ドへの放熱が期待できる。従って、半導体素子１９で発
生した熱をセラミックス基板２を介して良好に放熱する
ことができ、半導体素子１９の誤動作等を防止すること
が可能となる。すなわち、フリップチップ対応の半導体
パッケージ１９の高放熱性化を達成することができる。
【００６６】フリップチップ構造の半導体素子１９とパ
ッケージ本体との電気的な接続は、半導体素子１９をセ
ラミックス基板２のキャビティ２０内に収容した上で、
同一面に接合した樹脂フィルム９に設けた導体層１０に
より行っているため、半導体素子１９からの高放熱性を
満足させた上で、フリップチップ構造の半導体素子１９
との電気的な接続を良好に実施することができる。
ッケージ本体との電気的な接続は、半導体素子１９をセ
ラミックス基板２のキャビティ２０内に収容した上で、
同一面に接合した樹脂フィルム９に設けた導体層１０に
より行っているため、半導体素子１９からの高放熱性を
満足させた上で、フリップチップ構造の半導体素子１９
との電気的な接続を良好に実施することができる。
【００６７】この実施形態の半導体パッケージ１９にお
ける他の効果例えば高配線密度化、接続部の高信頼性
化、低コスト化等については、前述した実施形態と同様
に得ることができるものである。
ける他の効果例えば高配線密度化、接続部の高信頼性
化、低コスト化等については、前述した実施形態と同様
に得ることができるものである。
【００６８】なお、上記した実施形態ではワイヤボンデ
ィング実装およびフリップチップ実装の半導体素子を搭
載する場合について説明したが、本発明の第１の半導体
パッケージはこれらに限られるものではなく、ＴＡＢ実
装等の各種形式の半導体素子を実装することが可能であ
る。
ィング実装およびフリップチップ実装の半導体素子を搭
載する場合について説明したが、本発明の第１の半導体
パッケージはこれらに限られるものではなく、ＴＡＢ実
装等の各種形式の半導体素子を実装することが可能であ
る。
【００６９】次に、本発明の第２の半導体パッケージの
実施形態について、図７を参照して説明する。
実施形態について、図７を参照して説明する。
【００７０】図７に示す半導体パッケージ２１は、前述
した実施形態と同様なセラミックス材料からなる単板状
のセラミックス基板２２を、パッケージ本体として有し
ている。このセラミックス基板２２は、前述した実施形
態と同様に、バイアホール型内部配線層５等を有してい
ると共に、その上面２２ａ側には導体層１０を有する樹
脂フィルム９が機械的および電気的に接続され、さらに
この導体層１０とボンディングワイヤ１３を介して電気
的に接続された半導体素子１１が搭載されている。ま
た、セラミックス基板２２の下面２２ｂ側には、導体ボ
ール１５が接続固定されており、外部接続端子としての
ボール端子１６ａとサーマルボールとしてのボール端子
１６ｂを構成している。
した実施形態と同様なセラミックス材料からなる単板状
のセラミックス基板２２を、パッケージ本体として有し
ている。このセラミックス基板２２は、前述した実施形
態と同様に、バイアホール型内部配線層５等を有してい
ると共に、その上面２２ａ側には導体層１０を有する樹
脂フィルム９が機械的および電気的に接続され、さらに
この導体層１０とボンディングワイヤ１３を介して電気
的に接続された半導体素子１１が搭載されている。ま
た、セラミックス基板２２の下面２２ｂ側には、導体ボ
ール１５が接続固定されており、外部接続端子としての
ボール端子１６ａとサーマルボールとしてのボール端子
１６ｂを構成している。
【００７１】そして、上述したセラミックス基板２２の
下面２２ｂ側には、前述した実施形態のセラミックス基
板２の分割線と同様な位置に、応力緩和用の切り欠き溝
２３が設けられている。この切り欠き溝２３の形状は、
断面Ｖ字型、断面コ字型、断面Ｕ字型等、種々の形状を
採用することができる。この実施形態では断面Ｖ字型の
切り欠き溝２３を適用している。このような切り欠き溝
２３は、予めセラミックスグリーンシートの段階で溝を
形成しておくことによって、容易に得ることができる。
下面２２ｂ側には、前述した実施形態のセラミックス基
板２の分割線と同様な位置に、応力緩和用の切り欠き溝
２３が設けられている。この切り欠き溝２３の形状は、
断面Ｖ字型、断面コ字型、断面Ｕ字型等、種々の形状を
採用することができる。この実施形態では断面Ｖ字型の
切り欠き溝２３を適用している。このような切り欠き溝
２３は、予めセラミックスグリーンシートの段階で溝を
形成しておくことによって、容易に得ることができる。
【００７２】また、切り欠き溝２３の深さは、セラミッ
クス基板２２の機械的な強度をあまり低下させない程度
に適宜設定され、例えば 0.5mm以下とすることが好まし
い。ただし、半導体パッケージ２１においては、セラミ
ックス基板２２に樹脂フィルム９を接合しており、この
樹脂フィルム９が強度補強材的な役割を果たすことか
ら、切り欠き溝２３の入れたセラミックス基板２２であ
ってもパッケージ強度の低下を抑制することができる。
クス基板２２の機械的な強度をあまり低下させない程度
に適宜設定され、例えば 0.5mm以下とすることが好まし
い。ただし、半導体パッケージ２１においては、セラミ
ックス基板２２に樹脂フィルム９を接合しており、この
樹脂フィルム９が強度補強材的な役割を果たすことか
ら、切り欠き溝２３の入れたセラミックス基板２２であ
ってもパッケージ強度の低下を抑制することができる。
【００７３】なお、切り欠き溝２３の形成位置は、前述
した実施形態のセラミックス基板２の分割線と同様な位
置に限らず、セラミックス基板２２に加わる応力の方向
を横切るような位置であれば種々の形成位置を適用する
ことができる。例えば、セラミックス基板２２の対角線
や中心線に沿ってのみ切り欠き溝２３を形成したり、セ
ラミックス基板２２の内側に外周線に沿って切り欠き溝
２３を形成する等、種々の位置に形成した切り欠き溝２
３を適用することができる。
した実施形態のセラミックス基板２の分割線と同様な位
置に限らず、セラミックス基板２２に加わる応力の方向
を横切るような位置であれば種々の形成位置を適用する
ことができる。例えば、セラミックス基板２２の対角線
や中心線に沿ってのみ切り欠き溝２３を形成したり、セ
ラミックス基板２２の内側に外周線に沿って切り欠き溝
２３を形成する等、種々の位置に形成した切り欠き溝２
３を適用することができる。
【００７４】この実施形態の半導体パッケージ１８にお
いては、樹脂フィルム９に設けた導体層１０で主に信号
配線を取り回しているため、前述した第１の半導体パッ
ケージの実施形態と同様に高密度配線を実現することが
でき、これによりパッケージ内配線の高密度化およびそ
れに基くパッケージサイズの小形化等を達成することが
可能となる。また、セラミックス基板２２の内部配線層
をバイアホール型内部配線層５のみとすることができる
ことから、セラミックス基板２２自体の製造コストおよ
び製造工数を大幅に低減することができ、ひいては半導
体パッケージ２１の製造コストを低減することが可能と
なる。
いては、樹脂フィルム９に設けた導体層１０で主に信号
配線を取り回しているため、前述した第１の半導体パッ
ケージの実施形態と同様に高密度配線を実現することが
でき、これによりパッケージ内配線の高密度化およびそ
れに基くパッケージサイズの小形化等を達成することが
可能となる。また、セラミックス基板２２の内部配線層
をバイアホール型内部配線層５のみとすることができる
ことから、セラミックス基板２２自体の製造コストおよ
び製造工数を大幅に低減することができ、ひいては半導
体パッケージ２１の製造コストを低減することが可能と
なる。
【００７５】また、半導体パッケージ２１の放熱性に関
しては、半導体素子１１を接合材層１２を介してセラミ
ックス基板２２上に接合搭載しており、加えてセラミッ
クス基板２２にはサーマルボールとしてのボール端子１
６ｂを設けていることから、半導体素子１１の動作に伴
って生じた熱をその裏面からセラミックス基板２２に分
散させることができ、さらにはボール端子１６ｂを介し
て実装ボード側に放熱することができる。
しては、半導体素子１１を接合材層１２を介してセラミ
ックス基板２２上に接合搭載しており、加えてセラミッ
クス基板２２にはサーマルボールとしてのボール端子１
６ｂを設けていることから、半導体素子１１の動作に伴
って生じた熱をその裏面からセラミックス基板２２に分
散させることができ、さらにはボール端子１６ｂを介し
て実装ボード側に放熱することができる。
【００７６】その上で、この実施形態の半導体パッケー
ジ２１は、セラミックス基板２２のボール端子形成面側
に切り欠き溝２３を設けているため、プリント基板等の
実装ボードに半導体パッケージ２１を実装した際に、セ
ラミックス基板２２とプリント基板等との熱膨張差によ
り生じる熱応力を切り欠き溝２３により吸収することが
できる。従って、導体ボール１５からなるボール端子１
６に加わる熱応力を緩和することができ、半導体パッケ
ージ１をプリント基板等の実装ボードに実装した際の接
続部信頼性を大幅に高めることが可能となる。また、セ
ラミックス基板２２と樹脂フィルム９との接合信頼性も
高めることができる。
ジ２１は、セラミックス基板２２のボール端子形成面側
に切り欠き溝２３を設けているため、プリント基板等の
実装ボードに半導体パッケージ２１を実装した際に、セ
ラミックス基板２２とプリント基板等との熱膨張差によ
り生じる熱応力を切り欠き溝２３により吸収することが
できる。従って、導体ボール１５からなるボール端子１
６に加わる熱応力を緩和することができ、半導体パッケ
ージ１をプリント基板等の実装ボードに実装した際の接
続部信頼性を大幅に高めることが可能となる。また、セ
ラミックス基板２２と樹脂フィルム９との接合信頼性も
高めることができる。
【００７７】なお、上記した実施形態ではワイヤボンデ
ィング実装の半導体素子を搭載する場合について説明し
たが、本発明の第２の半導体パッケージは前述した第１
の半導体パッケージと同様に、図８に示すようにフリッ
プチップ実装の半導体素子１９を搭載する半導体パッケ
ージに適用することも可能である。図８に示す半導体パ
ッケージ２４は、パッケージ本体にボール端子形成面側
に切り欠き溝２３を設けたセラミックス基板２２を使用
している以外は、図６に示した半導体パッケージ１８と
同様な構成を有している。さらに、第２の半導体パッケ
ージはＴＡＢ実装等の各種形式の半導体素子を実装する
ことが可能である。
ィング実装の半導体素子を搭載する場合について説明し
たが、本発明の第２の半導体パッケージは前述した第１
の半導体パッケージと同様に、図８に示すようにフリッ
プチップ実装の半導体素子１９を搭載する半導体パッケ
ージに適用することも可能である。図８に示す半導体パ
ッケージ２４は、パッケージ本体にボール端子形成面側
に切り欠き溝２３を設けたセラミックス基板２２を使用
している以外は、図６に示した半導体パッケージ１８と
同様な構成を有している。さらに、第２の半導体パッケ
ージはＴＡＢ実装等の各種形式の半導体素子を実装する
ことが可能である。
【００７８】また、本発明の半導体パッケージの機械的
強度を強化するための構造として、図９に示す構造が挙
げられる。図９は第１の半導体パッケージの分離構造の
セラミックス基板２について示すものであり、各分割部
分３、４-1、４-2、４-3、４-4間の間隙に、お互いを接
合する接着剤樹脂２５が充填されている。さらに、セラ
ミックス基板２の周囲に樹脂や金属等からなる枠２６が
設けられている。このような構造によれば、分割したセ
ラミックス基板２の相互の位置ずれを防止することがで
き、かつ全体の強度の向上を図ることができる。この効
果は枠２６のみ設けた場合でも得ることができる。
強度を強化するための構造として、図９に示す構造が挙
げられる。図９は第１の半導体パッケージの分離構造の
セラミックス基板２について示すものであり、各分割部
分３、４-1、４-2、４-3、４-4間の間隙に、お互いを接
合する接着剤樹脂２５が充填されている。さらに、セラ
ミックス基板２の周囲に樹脂や金属等からなる枠２６が
設けられている。このような構造によれば、分割したセ
ラミックス基板２の相互の位置ずれを防止することがで
き、かつ全体の強度の向上を図ることができる。この効
果は枠２６のみ設けた場合でも得ることができる。
【００７９】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、セラミックス基板を用いた際の高放
熱性特性等を損うことなく、より一層の狭ピッチ配線へ
の対応およびパッケージ外形の小形化を図ることが可能
であると共に、実装ボード等との接続部信頼性を向上さ
せることができ、さらには製造コストの低減等を実現す
ることが可能となる。このような半導体パッケージの工
業的価値は極めて大である。
ッケージによれば、セラミックス基板を用いた際の高放
熱性特性等を損うことなく、より一層の狭ピッチ配線へ
の対応およびパッケージ外形の小形化を図ることが可能
であると共に、実装ボード等との接続部信頼性を向上さ
せることができ、さらには製造コストの低減等を実現す
ることが可能となる。このような半導体パッケージの工
業的価値は極めて大である。
【図１】 本発明の第１の半導体パッケージの一実施形
態の概略構造を示す図であって、（ａ）はその断面図、
（ｂ）は下面図である。
態の概略構造を示す図であって、（ａ）はその断面図、
（ｂ）は下面図である。
【図２】 図１に示す半導体パッケージの分割構造に関
する変形例を示す下面図である。
する変形例を示す下面図である。
【図３】 図１に示す半導体パッケージの要部拡大断面
図である。
図である。
【図４】 図１に示す半導体パッケージの接続部分に関
する変形例を示す要部拡大断面図である。
する変形例を示す要部拡大断面図である。
【図５】 図４に示す半導体パッケージの下面図であ
る。
る。
【図６】 本発明の第１の半導体パッケージの他の実施
形態の概略構造を示す断面図である。
形態の概略構造を示す断面図である。
【図７】 本発明の第２の半導体パッケージの一実施形
態の概略構造を示す図であって、（ａ）はその断面図、
（ｂ）は下面図である。
態の概略構造を示す図であって、（ａ）はその断面図、
（ｂ）は下面図である。
【図８】 本発明の第２の半導体パッケージの他の実施
形態の概略構造を示す断面図である。
形態の概略構造を示す断面図である。
【図９】 本発明の第１の半導体パッケージのさらに他
の実施形態の要部構造を示す下面図である。
の実施形態の要部構造を示す下面図である。
１、１８、２１、２４……ＢＧＡ構造の半導体パッケー
ジ ２………分割構造のセラミックス基板 ３………素子搭載用基板部 ４………配線層形成用基板部 ５………バイアホール型内部配線層 ９………樹脂フィルム １０……導体層 １１……半導体素子 １５……導体ボール １７……伝熱用金属部 １９……フリップチップ構造の半導体素子 ２２……セラミックス基板 ２３……切り欠き溝
ジ ２………分割構造のセラミックス基板 ３………素子搭載用基板部 ４………配線層形成用基板部 ５………バイアホール型内部配線層 ９………樹脂フィルム １０……導体層 １１……半導体素子 １５……導体ボール １７……伝熱用金属部 １９……フリップチップ構造の半導体素子 ２２……セラミックス基板 ２３……切り欠き溝
フロントページの続き (72)発明者 安本 恭章 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内
Claims (8)
- 【請求項１】 導体層を有する樹脂基材と、 前記樹脂基材の一方の主面に複数に分割された状態で接
合され、かつ一方の端部が前記導体層と電気的に接続さ
れた内部配線層を有する分割構造のセラミックス基板か
らなるパッケージ本体と、 前記分割構造のセラミックス基板の前記樹脂基材との接
合面側に搭載され、前記導体層と電気的に接続された半
導体素子と、 前記分割構造のセラミックス基板の前記樹脂基材接合面
と反対面側に固定され、かつ前記内部配線層の他方の端
部と電気的に接続された導体ボールからなる外部接続端
子とを具備することを特徴とする半導体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記セラミックス基板の前記樹脂基材接合面と反対面側
には、前記外部接続端子としての導体ボールに加えて、
放熱用の導体ボールが固定されていることを特徴とする
半導体パッケージ。 - 【請求項３】 請求項２記載の半導体パッケージにおい
て、 前記分割構造のセラミックス基板は分割部分のそれぞれ
に、前記外部接続端子としての導体ボールおよび前記放
熱用の導体ボールのうち少なくとも 1つが固定されてい
ることを特徴とする半導体パッケージ。 - 【請求項４】 請求項１記載の半導体パッケージにおい
て、 前記樹脂基材と前記分割構造のセラミックス基板との間
に、前記セラミックス基板の分割線に沿って、少なくと
も 2つの分割部分と接触するように伝熱用金属部が配置
されていることを特徴とする半導体パッケージ。 - 【請求項５】 請求項１記載の半導体パッケージにおい
て、 前記分割構造のセラミックス基板は、少なくとも前記半
導体素子が搭載された素子搭載部と、前記内部配線層が
設けられた配線層形成部とに分割されていることを特徴
とする半導体パッケージ。 - 【請求項６】 導体層を有する樹脂基材と、 前記樹脂基材の一方の主面に接合され、かつ一方の端部
が前記導体層と電気的に接続された内部配線層を有する
と共に、前記樹脂基材接合面の反対面側に切り欠き溝が
設けられたセラミックス基板からなるパッケージ本体
と、 前記セラミックス基板の前記樹脂基材接合面側に搭載さ
れ、前記導体層と電気的に接続された半導体素子と、 前記セラミックス基板の前記樹脂基材接合面と反対面側
に固定され、かつ前記内部配線層の他方の端部と電気的
に接続された導体ボールからなる外部接続端子とを具備
することを特徴とする半導体パッケージ。 - 【請求項７】 請求項６載の半導体パッケージにおい
て、 前記セラミックス基板の前記樹脂基材接合面と反対面側
には、前記外部接続端子としての導体ボールに加えて、
放熱用の導体ボールが固定されていることを特徴とする
半導体パッケージ。 - 【請求項８】 請求項１または請求項６記載の半導体パ
ッケージにおいて、 前記セラミックス基板の内部配線層は、バイアホール型
の配線層により構成されていることを特徴とする半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053201A JPH10256428A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053201A JPH10256428A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256428A true JPH10256428A (ja) | 1998-09-25 |
Family
ID=12936269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9053201A Withdrawn JPH10256428A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256428A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385766B1 (ko) * | 1999-09-13 | 2003-05-28 | 샤프 가부시키가이샤 | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 |
| US7126227B2 (en) | 2003-01-16 | 2006-10-24 | Seiko Epson Corporation | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module |
| JP2009194297A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法及び天井断熱体 |
| JP2014093342A (ja) * | 2012-11-01 | 2014-05-19 | Mitsubishi Electric Corp | 絶縁基板および半導体装置 |
| CN104241214A (zh) * | 2013-06-07 | 2014-12-24 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| WO2024066617A1 (zh) * | 2022-09-29 | 2024-04-04 | 华为技术有限公司 | 一种半导体封装及电子设备 |
-
1997
- 1997-03-07 JP JP9053201A patent/JPH10256428A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385766B1 (ko) * | 1999-09-13 | 2003-05-28 | 샤프 가부시키가이샤 | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 |
| US7126227B2 (en) | 2003-01-16 | 2006-10-24 | Seiko Epson Corporation | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module |
| JP2009194297A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法及び天井断熱体 |
| JP2014093342A (ja) * | 2012-11-01 | 2014-05-19 | Mitsubishi Electric Corp | 絶縁基板および半導体装置 |
| CN104241214A (zh) * | 2013-06-07 | 2014-12-24 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| WO2024066617A1 (zh) * | 2022-09-29 | 2024-04-04 | 华为技术有限公司 | 一种半导体封装及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| KR19980024956A (ko) | 반도체 패키지 및 반도체 실장 부품 | |
| KR0182776B1 (ko) | 파워혼성집적회로장치 | |
| US20050116322A1 (en) | Circuit module | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| US20090284941A1 (en) | Semiconductor package, mounting circuit board, and mounting structure | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS62122258A (ja) | マルチチツプパツケ−ジ | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JPH10242322A (ja) | 半導体パッケージ | |
| JP3178405B2 (ja) | 熱応力を緩和した積層半導体装置モジュール | |
| JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
| JPH06112355A (ja) | セラミックパッケージ | |
| JPH08255851A (ja) | 半導体用パッケージ | |
| JPH10242321A (ja) | 半導体パッケージ | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JPH1154532A (ja) | 半導体素子用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |