KR0161365B1 - 전자 부품 및 전자 부품 접속 구조체 - Google Patents

Abstract

입출력 단자로서 접속용 돌기군을 갖는 반도체용 패키지와 반도체 칩 등의 전자 부품에 있어서, 접속용 돌기군을 융점이 다른 2종류 이상의 접속용 돌기 혹은 기계적 강도가 다른 2종류 이상의 접속용 돌기로 구성한다. 접속용 돌기군은, 예컨대 그 형성 영역의 외주부 측에 고온 땜납으로 구성되는 접속용 돌기 혹은 고강도의 In계 땜납으로 구성되는 접속용 돌기를 갖는다. 고온 땜납으로 구성되는 접속용 돌기는 땜납 리플로우 등의 접속 공정 후에도 보울 형상을 유지하기 때문에 변위의 영향이 직접 미치지 않는다. 또, In계 땜납으로 구성되는 접속용 돌기는 고강도의 접속부를 형성한다. 이들에 의해 입출력 단자 수를 감소시키지 않고서도 접속부의 신뢰성을 향상시킬 수 있다.

Description

전자 부품 및 전자 부품 접속 구조체

제1도는 본 발명의 실시예에 따른 세라믹스제 BGA패키지의 구조를 모식적으로 도시하는 단면도.

제2도는 제1도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈을 모식적으로 도시한 단면도.

제3도는 제1실시예에 따른 세라믹스제 BGA패키지의 변형례를 도시하는 단면도.

제4도는 제3도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈을 모식적으로 도시하는 단면도.

제5도는 본 발명에 제2실시예에 따른 세라믹스제 BGA패키지의 주요부 구조를 모식적으로 도시하는 단면도

제6도는 제5도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈의 주요부 구조를 모식적으로 도시한 단면도.

제7도는 제2실시예에 다른 세라믹스제 BGA패키지의 변형례를 도시하는 단면도.

제8도는 제7도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈을 모식적으로 도시한 단면도.

제9도는 본 발명의 제3실시에에 따른 세라믹스제 BGA패키지의 주요부 구조를 모식적으로 도시하는 단면도.

제10도는 제9도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈의 주요부 구조를 모식적으로 도시하는 단면도.

제11도는 제3 실시예에 따른 세라믹스제 BGA패키지의 변형례를 도시하는 단면도.

제12도는 제11도에 도시한 세라믹스제 BGA패키지를 프린트 기판 상에 실장해서 구성한 모듈을 모식적으로 도시하는 단면도.

제13도는 본 밞영의 제4 실시예에 따른 LSI의 주요부 구조를 모식적으로 도시하는 단면도.

제14도는 제13도에 도시한 LSI를 프린트 기판 상에 실장해서 구성한 모듈의 주요부 구조를 모식적으로 도시하는 단면도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 세라믹스제 BGA 패키지 2 : 다층 세라믹 회로 기판

5 : 땜납 페이스트 6 : 땜납 보울

7 : 유리 에폭시계 프린트 기판 9 : 반도체 실장 모듈

10 : 접속부 11 : 반도체 소자

22a : 공융 합금 땜납 보올 22b : In계 땜납 보울

[발명의 이용 분야]

본 발명은 입출력 단자로서 접속용 돌기를 갖는 전자 부품 및 접속용 돌기를 통해 전기적으로 접속된 전자 부품 접속 구조체에 관한 것이다.

[종래기술]

LSI등의 반도체 소자가 탑재되는 세라믹스, 수지, 금속 등으로 이루어지는 각종 패키지는 LSI의 고집적화, 고속화, 대소비 전력화, 대형 칩화에 따라 고밀도화, 고속 대응화, 고방열화 하는 경향이 있다. 또, 이들 반도체의 용도도 워크스테이션, 퍼스널 컴퓨터, 미니 컴퓨터, 대형 컴퓨터 등의 산업용으로부터 휴대용 기기, 프린터, 복사기, 카메라, 텔레비전, 비디오 등의 전자 기기까지 그 범위가 폭넓게 확대되고 있다. 더욱이 반도체의 성능 자체도 향상되고 있다.

고성능, 고집적의 LSI가 탑재되는 패키지에는 LSI와 다단자·협피치로 접속 가능할 것, 배선 밀도가 높을 것, 방열성이 좋을 것, 고속 신호를 처리할 수 있을 것, 패키지의 입출력 단자를 다단자·협피치화 할 수 있을 것 등이 요구되고 있다. 게다가, 이들 조건을 만족하는 고성능 패키지를 공정이 간단하고 신뢰성이 높으며 저렴하게 제작하는 기술이 필요하다.

우선, 패키지와 반도체 소자를 다단자·협피치로 접속하는 방법에는 와이어 본딩법, TAB법, 플립 칩법 등이 공지되어 있다. 와이어 본딩법은 종래부터 자동화가 진행되어 가장 폭넓게 이용되고 있으며 프로그래밍에 의해 형상이 다른 패키지에도 대응할 수 있기 때문에, 소량 다품종 등에도 대응이 가능하다. 협피치화 측면에서는 최근에 100㎛피치 전후의 본딩이 가능해지고 있다.

TAB방식은 다단자 피치을 일괄 본딩할 수 있을 것, 본딩 후의 테스트가 가능할 것, 리드가 굵기 때문에 인덕턴스를 저감할 수 있을 것, LSI의 방열 패스로서 Cu 리드의 방열 효과를 기대할 수 있을 것 등의 이점을 갖는다. 이로써, 액정 구동용 IC와 게이트 어레이 등에 사용되고 있다. 또, 플립 칩법은 일부의 고성능 컴퓨터와 LSI테스터, 워크 스테이션 등에 사용되고 있는데, 살징 면적을 작게 할 수 있음과 동시에 리드 접합에 따른 기생 인덕턱스와 용량 등을 저감할 수 있다는 이점을 갖고 있다.

상술한 접속 기술을 유효하게 가능하게 하면서 패키지 측에서는 협피치·다단자의 내부 리드 부분이 필요하다. 더욱이, 프린트 기판 등의 실장 보드와 패키지의 접속도 고밀도화, 즉 다단자·협피치화 할 필요성이 생기고 있다. 또, 상술한 바와 같이 LSI의 고속화에 따라 패키지 자체도 고속 신호를 처리할 필요성이 있기 때문에, 전기 특성에 대한 고려도 필요하다.

패키지의 다단자·협피치화를 만족시키기 위해서 패키지 구조는 종래의 핀 삽입형으로부터QFP(Quad Flat Package)등의 표면 실장형으로 이행하고 있다. 표면 실장형 중에서도 특히 단자 수가 많고 고속인 것으로는 다층 배선을 사용한 SM-PGA(Surface Mount type-Pin Grid Array)패키지와 협피치 QFP패키지 등이 알려지고 있다. 그러나, 이들 핀과 리드를 사용한 표면 실장형 패키지에서는 패키지 본체에 핀과 리드를 접합시키고 있기 때문에 더 협피치화 하는 것이 곤란했다. 예를들면, PGA패키지에서는 1.27mm 피치, QFP에서는 0.3mm피치보다 더 협피치화 하기 위해서는 프로세스 상 문제가 크다. 또, 프린트 기판 등에 실장하는 경우에는 땜납 인쇄와 마운트를 고온에서 시행해야 하는 등의 문제도 생기고 있다.

또한, PGA와 QFP등의 핀과 리드를 갖는 패키지에서는 고속 신호를 처리하고자 하면, 핀과 리드 부분에서 인덕턴스 효과가 커지기 때문에 고주파 특성에 의한 신호의 반사와 인덕턴스 성분에 의한 신호의 지연 증가 등이 일어나는 문제가 있었다. 패키지 본체의 다층 배선 구조를 고속화에 대응시키기 위해서 특성 임피던스를 제어하거나 전원과 그라운드 면을 설치해서 임피던스를 저감해도 상술한 바와 같은 핀과 리드 부분에서의 특성 열화가 커서 고속 신호에 대한 대응이 곤란했다.

BGA(Ball Grid Array)패키지는 상술한 바와 같은 문제를 해결할 목적으로 제안된 것이다.

원래는 수퍼 컴퓨터와 대형 컴퓨터 등의 용도에 사용되었으나, 최근에는 퍼스널 컴퓨터와 휴대기기 등의 가정용 제품에 대한 용도가 확장되고 있다. BGA는 패키지의 입출력 단자로서 접속용 돌기, 예컨대 땜납 범프를 이용한 패키지 구조이다. 접속 거리를 단축할 수 있는 땜탑 범프 등을 이용하므로써 상술한 핀과 리드에 기인하는 인덕턴스에 의한 고속 신호의 반사와 지연 등의 문제를 개선할 수 있게 된다.

또한, 범프에 의한 접속 거리의 단축화에 더해 범프 형성으로 협피치·다단자화가 용이하게 되어, BGA는 금후의 LSI의 패키지로서 유망시되고 있다. 더욱이, 범프에 의한 협피치·다단자화는 패키지 크기 그 자체를 축소화해서 프린트기판 등에 대한 실장 밀도의 향상과, 배선의 기생 용량, 인덕턴스, 저항 등의 감소에 따른 전기 특성의 향상, 그리고 패키지의 소형화에 따른 고주파 특성의 개선등을 기대할 수 있다. 또, 실장도 1.27mm피치 SM-PGA가 O.3mm피치 QFP등과 비교해서 용이하게 행해지며 핀 및 리드의 구부러짐도 없다.

한편 패키지의 방열 측면에서 보면, LSI의 고속화에 따라 소비 전력이 상승 하고 있으며, 발열량도 해마다 증가하는 경향이 있다. 따라서 패키지 자체도 방열성이 우수한 구조와 재료를 필요로 하고 있다. 고방열성 패키지에는 세라믹스 패키지가 주로 사용되고 있다. 금속을 패키지 본체로 하는 것과 프린트 기판, 수지 등으로 이루어진 패키지에 방열용의 히트 싱크를 부착한 것 등도 사용되고 있으나, 세라믹스 재료를 사용하는 경우가 많다. 세라믹스 패키지 중에서도 질화 알루미늄(AIN)등의 높은 열전도성 재료를 사용한 것은 특히 패키지의 열저항이 낮은 것으로 사용되고 있다.

상술한 바와 같이, 세라믹스를 이용한 BGA 패키지는 고방열성과 우수한 전기 특성을 만족시키며, 또 다단자·협피치화가 가능한 고밀도 패키지로서 고속화 및 고집적화된 반도체 소자용 패키지로서 기대된다. 그러나 세라믹스제 BGA패키지는 프린트 기판 등에 실장한 경우에 세라믹스 기판과 프린트 기판 간의 열팽창 계수의 차가 크기 때문에 접속부가 되는 땜납 부분의 신뢰성이 낮다는 문제를 갖고 있다. 열팽창의 차이에 따라 발생하는 열응력은, BGA패키지를 프린트 기판에 탑재할 때의 땜납 리플로우 공정에서 열 히스테리시스를 받는 것에 의한 것과 통상적으로 사용하는 중에 환경 온도의 변화에 의한 것이 있다. 어느 경우에도 세라믹스 패키지와 프린트 기판의 열팽창 차이가 크기 때문에 기계적 강도가 낮은 땐납 범프에 의한 접속부에 응력이 집중된다. 이 접속부에 응력이 집중되므로써 접속부에 균열이 생기거나 또는 접속부가 파괴돼서 전기적 접속과 기계적 접속의 신뢰성을 떨어뜨리는 문제를 초래했다.

한편, 상술한 바와 같은 문제를 해결하기 위해서는 땜납 범프에 의한 접속부의 형상, 즉 땜납 범프의 용융 후 형상을 개량하는 것이 검토되고 있다. 형상적으로는 땐납 범프에 의한 접속부를 북형태로 하므로써 응력의 집중 부분을 접속부와 프린트 기판 등의 경계면으로부터 접속부의 중앙부로 옮길 수 있어서 접속부의 신뢰성을 높일 수 있다.

그러나, 북 형태의 접속부 형상은 땜납을 자연적으로 용융시킨 때의 형상(환형과 큰북형)과는 다르기 때문에 모든 접속부를 북 형태로 하기 위해서는 용융시 접속간 거리를 제어할 필요가 있다. 여기서,종래의 땜납 용융에 이용하는 공리플로우 로(爐)에 도입하는 경우에는 패키지와 프린트 기판 등의 사이에 스페이서를 넣어서 접속간 거리를 제어하는 것이 일부 시험되고 있다. 그러나, 스페이서콜 넣은 면적에 해당하는 정도만 입출력 단자 수가 감소하고 고밀도 패키지로서의 BGA의 이점은 상실하는 결과를 초래했다. 또, 스페이서는 열을 기판으로 전달하는 히트 스프레더의 역할을 할 뿐으로 전기적으로는 아무런 기능도 하지 않아서 부품 점수의 감소 등에도 이점이 없다.

상술한 바와 같은 문제는 BGA패키지에 한하지 않고, 입출력 단자로서 땜납 범프를 갖는 플립 칩 구조의 반도체 소자와, 마찬가지로 복수의 반도체 소자를 모듈화한 표면 실장 부픔 등에서도 발생하고 있다. 예를 들면, 상술한 바와 같이 반도체 소자의 입출력 단자와 패키지나 프린트 기판 등의 접속은 종래에는 주로 와이어 본딩에 의해 행해졌으나, 반도체 소자의 패드 피치가 작아짐에 따라 와이어 본딩의 캐필러리(capillary)가 커지기 때문에 접속이 곤란해지고 있다. 또, 접속 길이가 길어짐에 따라 인덕턴스가 커져서 전기 특성의 열화가 문제시되고 있다. 이 인덕턴스를 작게 하기 위해서 반도체 소자의 범프 실장이 유망시되고 있으나, 반도체 소자와 프린트 기판의 열팽창 차이가 크기 때문에 세라믹스제 BGA패키지의 경우와 같은 문제가 생기고 있다.

상술한 바와 같이, 종래의 세라믹스제 BGA 패키지와 플립 칩 구조의 반도체 소자 등의 입출력 단자로서 접속용 돌기(범프)를 갖는 전자 부품에서는, 이것을 프린트 기판 등에 실장하는 경우의 리플로우 납땜 공정과 사용중의 환경 온도 변화에 의해 열 히스테리시스를 받은 경우에 세라믹스제 패키지나 반도체 등과 프린트 기판 간의 열팽창 차이에 의해 땜납 범프에 의한 접속부에 응력과 왜곡이 발생한다. 이 응력과 왜곡에 의해 접속부가 열피로 파괴되고나 또는 세라믹스제 패키지와 반도에 소자 자체가 응력 파괴되는 등 접속 신뢰성이 떨어지는 문제를 갖고 있었다.

[발명의 개요]

따라서, 본 발명의 목적은 입출력 단자로서 접속용 돌기(범프)를 갖는 전자부품의 접속 신뢰성을, 접속용 돌기에 의한 다단자·협피치 등의 이점을 잃지 않으면서 향상시키는 것을 가능하게 한 전자 부품 및 이러한 전자 부품을 이용하여 신뢰성이 우수한 전자 부품 접속 구조체를 제공하는 것이다.

본 발명에서 제1 전자 부품은 배선층과 이 배선층에 전기 접속된 복수의 전극이 있는 단자 형성면을 갖는 전자 부품 본체와, 입출력 단자로서 복수의 전극상에 형성되며 융점이 다른 2종류 이상의 접속용 돌기로 구성되어 있는 접속용 돌기군을 구비하는 것을 특징으로 하고 있다. 상기 융점이 다른 2종류 이상의 접속용 돌기로 구성된 접속용 돌기군은, 예컨대 제1 접속용 돌기군과, 응력이 집중되는 부분에 설치되고 제1 접속용 돌기군보다 고융점의 금속 재료로 이루어지는 제2 접속용 돌기군을 갖는다. 보다 구체적으로는, 예를 들어 단자 형성면의 내주부측에 설치된 제1 접속용 돌기군과, 단자 형성면의 외주부 측에 설치되며 제1 접속용 돌기군보다 고융점의 금속 재료로 이루어지는 제2 접속용 돌기군을 갖는다.

본 발명에서 제2 전자 부품은 배선층과 이 배선층에 전기 접속된 복수의 전극이 있는 단자 형성면을 갖는 전자 부픔 본체와, 입출력 단자로서 복수의 전극상에 형성되며 기계적 강도가 다른 2종류 이상의 접속용 돌기로 구성되어 있는 접속용 돌기군을 구비하는 것을 특징으로 하고 있다. 상기 기계적 강도가 다른 2종류 이상의 접속용 돌기로 구성된 접속용 돌기군은, 예컨대 제1 접속용 돌기군과, 응력이 집중되는 부분에 설치되고 제1 접속용 돌기군보다 고강도의 금속 재료로 이루어지는 제2 접속용 돌기군을 갖는다. 보다 구체적으로는, 예를 들어 단자 형성면의 내주부 측에 설치된 제1 접속용 돌기군과, 단자 형성면의 외주부 측에 설치되며 상기 제1 접속용 돌기군보다 고강도의 금속 재료로 이루어지는 제2 접속용 돌기군을 갖는다.

더욱이, 본 발명의 전자 부품 접속 구조체는 입출력 단자로서 접속용 돌기군을 갖는 제1 전자 부품과, 접속용 돌기군으로 형성된 접속부군을 통해 전기 접속되며 형상이 다른 2종류 이상의 접속부로 접속부군을 구성하고 잇는 제2 전자 부품을 구비하는 것을 특징으로 하고 있다. 형상이 다른 2종류 이상의 접속부로 구성된 접속부군은, 예를 들어 제1 접속부군과 응력 집중 부분에 설치된 북형 또는 차통형의 제2 접속부군, 혹은 용융 형상의 제1 접속부군과 응력 집중 부분에 설치된 비용융 형상의 제2 접속부군을 갖는다. 보다 구체적으로는, 예컨대 접속부근의 형성 영역의 내주부 측에 설치된 제1 접속부군과 외주부 측에 설치된 북형 또는 차통형의 제2 접속부군, 혹은 접속부군의 형성 영역의 내주부 측에 설치된 용융 형상의 제1 접속부군과 외주부 측에 설치된 비용융 형상의 제2 접속부군을 갖는다.

본 발명의 전자 부품 및 본 발명의 전자 부품 접속 구조체에서 제1 전자 부품으로는 입출력 단자로서 접속용 돌기군을 갖는 세라믹스를 주체로 하는 반도체용 패키지, 구체적으로는 접속용 돌기군의 형성부가 적어도 세라믹스 재료로 이루어지는 반도체 패키지와, 입출력 단자로서 접속용 돌기군을 갖는 반도체 소자, 복수의 반도체 소자 등을 세라믹스 기판 상에 실장한 표면 실장 부품 등이 예시된다.

또한, 본 발명의 전자 부품 접속 구조체에서 제2 전자 부품으로는 상술한 바와 같은 제1 전자 부품이 실장되는 프린트 기판같은 실장 보드, 혹은 제1 전자 부품이 반도체 소자이면 수지제 패키지 등이 예시된다. 따라서, 본 발명의 전자 부품 접속 구조체로서는 프린트 기판과 같은 실장 보드에 상실한 반도체용 패키지, 표면 실장 부품, 반도체 소자(베어 칩)등이 실장되어 구성된 반도체 모듈과, 수지제 패키지에 반도체 소자가 탑재되어 구성된 반도체 부품등이 예시된다.

본 발명에서 접속용 돌기군의 형성 재료로는, 예를 들어 Pb, Sn, Au, In 및 Bi로부터 선택되는 적어도 하나를 포함하는 금속 재료가 예시되며, 일반적인 땜납 재료를 이용할 수 있다. 구체적으로는, 상세히 후술하는 바와 같이 개개의 조건에 따른 땜납 재료 등이 선택적으로 사용된다. 접속용 돌기군의 분포 형상은 응력 완화라는 면에서는 원형으로 하는 것이 양호하지만, 직사각형이어도 된다.

본 발명은 전자 부품과 전자 부품 접속 구조체가 받는 열 히스테리시스와 관련되는데, 특히 상술한 전자 부품과 이를 실장하는 프린트 기판(제2 전자 부품)의 열팽창 계수의 차가 5×10^-6/K이상의 경우에 특히 효과적이다. 전자부품과 이를 실장하는 프린트 기판 등의 열 팽창 계수 차가 5×10^-6/K이상이면, 특히 열팽창의 차이로 인해 발생하는 응력과 변위가 커지기 때문에 접속용 돌기로 형성되는 접속부에 균열과 파괴 등이 쉽게 발생하게 된다. 본 발명은 이와 같은 접속부의 균열과 파괴 등에 접속 불량을 유효하게 방지하는 것이다. 또, 본 발명에서 말하는 접속부란 접속용 돌기에 땜납 리플로우 등의 열처리를 시행한 후의 형태를 가리키는 것이다.

즉, 열 사이클 시험 등의 온도 변화에 대한 신뢰성 시험에서, 접속용 돌기를 갖는 전자 부품과 이것이 실장되는 프린트 기판 등의 열팽창 계수가 다른 경우에는 온도 변화에 따라 내부 응력이 생기고, 프린트 기판에 휘어짐 등의 변형이 일어난다. 프린트 기판의 이러한 휘어짐 등에 의해, 특히 단자 형성면(단자 형성 영역)의 외주부 측에 위치하는 접속용 돌기(이것에 의한 접속부)와 반도체 소자의 바로 아래 근처의 접속용 돌기(이것에 의한 접속부)의 내부에 균열이 발생하고, 접합 강도의 저하와 접합 저항의 증가 등에 의한 접속 불량이 발생하는 것을 보이기 시작했다.

본 발명은 이러한 사실을 기초로 해서 이루어진 것으로서 변위가 크고 응력이 집중되어 걸리는 부분에 존재하는 접속용 돌기와, 변위가 작은 부분에 존재하는 접속용 돌기를 차별화한 것이다. 구체적으로는, 응력 집중 부분의 접속용 돌기를 고강도화 하거나 또는 변위가 접속용 돌기(이것에 의한 접속부)에 영향을 주지 않도록 하므로써 접속용 돌기군과 이것에 의해 형성되는 접속부군에 더해지는 응력과 왜곡을 완화하는 것을 가능하게 한 것이다.이하, 본 발명에 대한 상세히 설명한다.

본 발명의 제1 전바 부품은 융점이 다른 2종류 이상의 접속용 돌기로 접속용 돌기군을 구성하므로써 변위가 크고 통상 응력이 집중되어 걸리는 부분(응력 집중 부분)에 존재하는 접속용 돌기에 대한 변위의 영향을 배제하는 것이다.

즉,상술한 접속용 돌기군을 갖는 전자 부품을 프린트 기판 등에 실장한 경우, 예컨대 접속용 돌기군의 형성 영역의 외주부 측에서는 변위가 크며 이러한 부위에 위치하는 접속용 돌기에 응력이 집중해서 걸린다. 따라서, 접속용 돌기군의 형성 영역의 내주부 측에 전자 부품과 프린트 기판 등의 기게적 접합에 기여하는 제1 접속용 돌기군을 설치하고, 외주부 측에 제1 접속용 돌기보다 고융점의 금속으로 이루어지는 제2 접속용 돌기군을 설치하는 것이 양호하다.

또한, 반도체 소자와 반도체용 패키지 같은 전자 부품의 조합에 따라서는 반도체 소자의 바로 아래 근처에 위치하는 접속용 돌기에 응력이 집중된다. 이러한 경우에는 반도체 소자의 바로 아래 근처에 고융점의 금속으로 이루어지는 제2 접속용 돌기군을 설치하고, 그 이외의 위치에 전자 부품과 프린트 기판 등의 기게적인 접합에 기여하는 제1 접속용 돌기군을 설치하는 것이 양호하다.

상술한 바와 같은 구성을 한 후, 제1 접속용 돌기군의 용융 온도에서, 예를 들어 땜납 리플로우를 행하면 제1 접속용 돌기군은 용융해서 프린트 기판 등에 접합된다. 반면, 제2 접속용 돌기군은 원래의 형상(비용융 형상)을 거의 유지하면서 프린트 기판 등과는 접촉에 의해 전기 접속된다. 이로써 프린트 기판 등의 휘어짐을 방지할 수 있음과 동시에 큰 변위가 생기는 위치에 존재하는 제2 접속용 돌기군에 직접 변위의 영향이 미치지 않게 된다. 이때문에 접속용 돌기군에 가해지는 응력과 왜곡을 완화할 수 있고, 접속부의 균열 발생과 파괴 등에 의한 접속 불량을 유효하게 방지할 수 있다.

또한, 제2 접속용 돌기(비용융 형상의 접속부)가 접속간 거리를 유지하도록 작동하기 때문에, 제1 접속용 돌기군에 의한 접속부군(땜납 리플루오 등에 의해 접합한 후의 단자)의 형상을 기계적 접합 강도가 우수한 북형이나 차통형으로 할 수 있다. 이로 인해 제2 접속용 돌기군에 의한 전기적 접속 특성을 향상시킬 수 있음과 함께 전자 부품과 프린트 기판 등의 기계적인 접합의 신뢰성을 높일 수 있다. 게다가, 제1 접속용 돌기군과 제2 접속용 돌기군의 크기를 제어하므로써 상기 효과를 보다 증가시킬 수 있다.

제1 접속용 돌기군과 제2 접속용 돌기군의 융점차는 작업성과 제2 접속용 돌기군의 형상 유지성등을 고려해서 50K이상으로 하는 것이 양호하다. 융점 차가 50K미만이면, 땜납 리플로우시 등의 온도 제어가 곤란하고 제2 접속용 돌기군까지 용융될 우려가 있다.

본 발명의 제2 전자 부품을 기계적 강도가 다른 2조류 이상의 접속용 돌기로 접속용 돌기군을 구성흐므로써 통상 변위가 크며 응력이 집중해서 걸리는 부분에 존재하는 접속용 돌기를 고강도화하는 것이다. 예를 들어, 상술한 바와 같은 땜납 재료 중 In계의 땐납 재료는 다른 Pb계, Sn계, Bi계 등과 비교해서 기계적 강도가 우수하다는 특성을 갖고 있다.

따라서, 예를 들어 접속용 돌기군의 형성 영역의 내주부 측에 제1 저속용 돌기군을 설치하고, 외주부 측에 제1 접속용 돌기보다 고강도의 금속, 예컨대 In계의 땜납 재료로 구성되는 제2 접속용 돌기군을 설치하므로써 변위가 크며 응력이 집중해서 부가되는 외주부 측에 위치하는 제2 접속용 돌기군(이것에 의한 접속부)의 접속 신뢰성을 높일 수 있다. 또 마찬가지로, 반도체 소자의 바로 아래 근처에 고강도의 금속, 예컨대 In계의 땜납 재료로 이루어지는 제2 접속용 돌기군을 설치하고, 그 이외의 위치에 제1 접속용 돌기군을 설치하므로써 응력 집중부가 되는 반도체 소자의 바로 아래 근처에 위치하는 제2 접속용 돌기군(이것에 의한 접속부)의 신뢰성 향상을 높일 수 있다.

또한, 제1 접속용 돌기군과 제2 접속용 돌기군의 융점을 제어하므로써, 구체적으로는 제2 접속용 돌기를 제2 접속용 돌기보다 저융점의 금속 재로로 구성하므로써 제1 접속용 돌기가 접속간 거리를 유지하도록 작동하기 때문에, 제2 접속용 돌기군에 의한 접속부군의 형상을 기계적 접합 강도와 그 자체의 기계적 강도 측면에서 우수한 북형이나 차통형으로 할 수 있다. 이로써 제2 접속용 돌기군에 의한 접속부의 신뢰성을 보다 한층 높일 수 있다.

더구나, 상기 제1 접속용 돌기군과 제2 접속용 돌기군의 형상 제어는 접속용 돌기의 융점차에만 국한되는 것이 아니라, 예컨대 땜납 보올과 그 접합제로서 기능하는 땜납 페이스트의 조합이나 땜납 보울의 형상(예를 들면 크기)등을 제어하는 것에 의해서도 실현할 수 있다.

본 발명의 전자 부품 접속 구조체는 제1 전자 부품과 제2 전자부품을 접속한 후의 접속부군을 형상이 다른 2종류 이상의 접속부로 구성하므로써, 예를 들어 통상 변위가 크며 응력이 집중해서 걸리는 부분의 접속부를 고강도화하거나 또는 접속부에 대한 변위의 영향을 배제하는 것이다.

즉, 접속용 돌기의 용융 후의 형상은 대별해서 큰북형, 차통형, 북형으로 나눠진다. 이들 접속용 돌기의 용융 후의 형상 중의 차통형과 북형, 특히 북형은 그 자체와 접합 부분의 기계적 강도가 우수한 형상이다. 이로써 상술한 제2 전자 부품에서 설명한 바와 같이 접속용 돌기의 융점차나 땜납 보울과땜납 페이스트 조합등을 이용해서 외주부 측에 배치된 제2 접속용 돌기군을 접속 후에 북형 또는 차통형으로 하고, 이들 북형이나 차통형의 제2 접속부군을 형성하므로써 변위가 크며 응력이 집중해서 부가되는 제2 접속부군의 신뢰성을 높일 수 있다. 반도체 소자의 바로 아래 근처가 응력 집중부가 되는 경우에도 마찬가지이다.

또한, 제1 전자 부품에서 설명한 바와 같이 접속용 돌기의 융점차 등에 따라 내주부 측의 제1 접속용 돌기군을 용융 형상(큰북형, 차통형, 북형 등)으로 함과 동시에 외주부 측의 제2 접속용 돌기군을 비용융 형상(보울 형상)으로 하므로써 통상 변위가 크며 응력이 집중해서 걸리는 제2 접속부군에 대한 변위의 영향을 배제할 수 있다. 이로 인해 제2 접속부군에 의한 신뢰성을 높일 수 있게 된다. 반도체 소자의 바로 아래 근처가 응력 집중부가 되는 경우에도 마찬가지이다.

더구나, 상기 제1 접속부군과 제2 접속부군의 형상 제어는 접속용 도릭의 용점차에만 국한되는 것이 아니라, 예컨대 땜납 보울과 그 접합제로서 기능하는 땜납 페이스트의 조합이나 댄납 보울의 형상(예컨대 크기)등을 제어하는 것에 의해서도 실현할 수 있다.상술한 바와 같이, 본 발명의 전자 부품 및 전자 부품 접속 구조체에서는 접속용 돌기의 융점차나 기계적 강도의 차, 접속용 돌기의 용융 후의 형상차 등에 의해 내부 응력을 줄일 수 있기 때문에, 프린트 기판 등(제2 전자 부품)에 생기는 휘어짐 등의 원인으로 발생하는 접속용 돌기(이것에 의한 접속부)내부의 균열 진전이 억제되며, 이와 동시에 크리프 등의 기게적 가용의 저하를 억제할 수 있게 된다.

[양호한 실시예의 설명]

지금부터 본 발명의 실시예를 통해 상세히 설명한다.

[제1 실시예]

제1도 및 제2도는 본 발명의 전자 부품 및 전자 부품 접속 구조체를 세라믹스제 BGA패키지 및 이를 프린트 기판에 실장해서 구성한 반도체 모듈에 적용한 일시시예의 구조　 모식적으로 도시하는 단면도이다.

제1도에서 참조 부호(1)는 세라믹스제 BGA 패키지인데, 이 세라믹스제 BGA패키지(1)는 패키지 본체로서 다층 세라믹 회로 기판(2)을 구비하고 있다. 다층 세라믹 회로 기판(1)은, 예를 들어 세라믹스 그린 시트에 관통 구멍을 형성하고 텅스텐 금속화 페이스트에 의한 표면 인쇄와 관통 구멍에 대한 금속화 충진을 행한 후 적층, 압착 및 환원 분위기 내에서 소결을 행해서 제작한 것이다. 이 실시예에서는 그린 시트의 주요 재료로서 알루미나제 세라믹스를 사용했다.

다층 세라믹 회로 기판(2)은 상기 관통 구멍에 대한 금속화 충진 등에 의해 형성된 내부 배선층(3)을 구비하고 있다. 또, 단자 형성면이 되는 한쪽 주면(2a)의 소정 영역에는 내부 배선층(3)에 전기 접속된 원형 패트(4)가 전극으로서 형성되어 있다. 이 원형 패드(4)는 상기 동시 소결법으로 얻어진 W 금속화층으로 납땜성을 고려해서 Ni/Au도금 처리를 실시하고 있다.

상기 원형 패드(4)상에는 각각 땜납 페이스트(5)를 통해 땜납 보울(6)이 각각 접합되어 있다. 이들 땜납 보울(6)의 형성 영역은 외주부 영역과 내주부 영역으로 구분되어 있다. 내주부 영역에는 저온 땜납으로 구성되는 땜납 보울(6a)이, 또 외주부 영역에는 고온 땜납으로 구성되는 땜납 보울(6b)이 접합되어 있다. 이 실시예에서는 땜납 보울(6)을 44×44열의 직사각 형상으로 배치하고, 이 중에서 외주부 측의 8렬에 해당하는 부분을 고온 땜납 보울(6b)로 했다.

상술한 바와 같은 저온 땜납 보울(6a) 및 고온 땜납 보울(6b)은 다음과 같이해서 접합한 것이다. 즉, 우선 원형 패드(4) 상에 200㎛두께의 금속 스크린을 사용해서 Sn63%-Pb37%의 공융 합금(eutectic)땜납 페이스트(5)를 인쇄한다. 이 땜납 페이스트(5)상에 지그(jig)를 사용해서 Sn63%-Pb37%의 공융 합금 땜납으로 구성되는 저온 땜납 보울(6a)을 내주부 영역에 놓은 후 외주부 영역에 Sn10%-Pb90%의 고온 땜납으로 구성되는 고온 땜납 보울(6b)을 놓는다. 이 후, 땜납 페이스트(5)를 용융해서 저온 땜납 보울(6a) 및 고온 땜납 보울(6b)을 접합한다.

원형 패드(4)상에 접합된 땜납 보울(6a, 6b)은 접속용 돌기군(범프군)을 구성하고 있다. 그리고, 저온 땜납 보울(6a)은 제1 접속용 돌기군을, 또 고온 땜납 보울(6b)은 제2 접속용 돌기군을 구성하는 것이다.

다음에, 상술한 범프군을 갖는 세라믹스제 BGA 패키지를, 제2도에 도시한 바와 같이 유리 에폭시계 프린트 기판(7)에 실장했다. 실장은 패키지(1)측의 접속용 돌기(6: 땜납 보울)와 대향하는 유리 에폭시계 프린트 기판(7)의 단자(8)상에 땜납 페이스트를 인쇄한 후, 세라믹스제 BGA패키지(1)을 얹어서 리플로우하는 것에 의해 행했다. 땜납 리플로우 온도는 Sn63%-Pb37%의 공융 합금 땜납에 맞춰서 473K로 했다.

이와 같이 해서 얻어진 반도체 실장 모듈(9: 전자 부품 접속 구조체)에서 각 접속부(10)의 형상을 확인하면, 제2도에 도시한 바와 같이 저온 땜납 보울(6a)에 의해 형성된 접속부(10a)는 저온 땜납 보울(6a)이 녹아서 북형(용융 형상)을 취했다. 반면, 고온 땜납 보울(6b)에 의해 형성된 접속부(10b)는 보울 형상(비용융 형상)을 유지했다. 용융 형상의 접속부(10a)는 제1 접속부군을, 비용융 형상의 접속부(10b)는 제2 접속부군을 구성하는 것이다.

또, 비용융의 고온 땜납 보울(6b)로 구성되는 접속부(10b)에 의해서도 세라믹스제 BGA 패키지(1)와 유리 에폭시계 프린트 기판(7)의 전기적 접속은 양호하게 얻어졌다.

더구나, 공융 합금 땜납에 의해 저온 땜납 보울(6a)이 형성하는 단자 형상은 땜납 페이스트 및 땜납 보울에 대한 땜납 공급량 등에 따라 북형, 차통형, 큰북형이 얻어지는데, 특히 북형으로 제어하는 것이 양호하다.

한편, 본 발명과의 비교예로서 Sn63%-Pb37%의 공융 합금 땜납으로 이루어지는 저온 땜납 보울만으로 접속용 돌기군을 구성한 알루미나 세라믹스제 BGA패키지를 제작했다. 이것을 상기 실시예와 마찬가지로 유리 에폭시계 프린트 기판에 실장했다. 이 비교예에 의한 반도체 실장 모듈의 각 접속부의 형상은 어느 것이나 패키지의 자체 중량에 의해 큰북형이 되었다.

상기 실시예 및 비교예에 의한 각 반도체 실장 모듈(9 : 전자 부품 접속 구조체)을 사용해서 접속부(10)의 신뢰성 시험을 다음과 같이 실시했다. 우선, 338K-30mIN+RT-5min+398K-30min을 1사이클로 해서 냉열 사이클 시험을 행하고 일정 사이클이 경과한 후에 양부를 판정했다. 양부 판정은 전기 저항을 조사하고 나서 초기값의 배가 되는 전기 저항에 도달한 경우에 불량으로 판정했다. 또, 전기 저항을 측정하기 위해 프린트 기판(7)에는 접속부 및 BGA 패키지(1)를 통해 접속 저항을 측정할 수 있도록 미리 회로가 형성되어 있다.

이상과 같이 신뢰성 시험을 실시한 결과, 비교에 의한 저온 땜납 보울만으로 접속용 돌기군을 구성한 BGA패키지는 100 사이클이 경과한 후에 불량이 발생했다. 반면, 실시예에 의한 BGA패키지는 1000사이클의 냉열 사이클 시험 후에도 초기 저항값과 같은 정도를 유지해서 접속 신뢰성이 우수한 것으로 확인되었다. 이와 같이 단자 형성면(2a)의 외주부에 고온 땜납 보울(6b)을 배치하고, 통상 큰 변위가 생기는 위치에 대응하는 제2 접속부군을 비용융 형상의 접속부(10b)로 구성하므로써 제2 접속부군에 직접 변위의 영향이 미치지 않게 된다.

이 때문에 접속부(10)에 가해지는 응력과 왜곡을 완화할 수 있고, 접속부(10)의 균열 발생과 파괴 등에 의한 접속 불량을 유효하게 방지할 수 있다.

상기 제1 실시예에서는 저온 땜납 보울(6a)의 형성 재료로서 Sn63%-Pb37%의 공융 합금 땜납을, 또 고온 땜납 보울(6b)의 형성 재료로서 Sn10%-Pb90%의 고온 땜납을 이용한 예에 대해 설명했으나, 다음의 표1 및 표2에 나타내는 바와 같이 여러 땜납의 조합을 이용할 수 있다.

그리고, 표1 및 표2에 나타내는 여러 땜납의 조합에 의해 제1 실시예와 마찬가지의 세라믹스제 BGA패키지 및 반도체 실장 모듈을 제작해 보았는데, 어느 것이나 접속부의 신뢰성이 우수했다.

제3도 및 제4도는 제1 실시예에 따른 세라믹스제 BGA 패키지 및 반도체 실장 모듈의 변형례를 도시하는 도면이다.

제3도에 도시하는 세라믹스제 BGA패키지(1)에는 반도체 소자(11)가 탑재되어 있는데, 이 반도체 소자(11)는 내부 배선층(3)과 본딩 와이어(12)에 의해 전기 접속되어 있다. 또, 반도체 소자(11)는 세라믹스제 리드(13)에 의해 밀봉되어 있다. 이 세라믹스제 BGA 패키지(1)에서는 응력 집중부가 되는 반도체 소자(11)의 단부의 바로 아래 근처에 고온 땜납 보울(6b)이 배치되어 있다. 그 이외의 위치에는 저온 땜납 보울(6a)이 배치되어 있다.

제4도는 상기 세라믹스제 BGA 패키지(1)를 유리 에폭시계 프린트 기판(7)에 실장해서 구성한 모듈(9)을 도시하고 있다. 이 반도체 실장 모듈(9)에서는 응력 집중부가 되는 반도체 소자(11)의 단부의 바로 아래 근처에 고온 땜납 보울(6b)에 의한 비용융 형상의 접속부(10b)가 형성되어 있다. 또, 그 이외의 위치의 접속부(10a)는 저온 땜납 보울(6a)의 용융 형상인 북형을 취하고 있다.

상술한 구성의 반도체 실장 모듈의 접속부 신뢰성을 상술한 실시예와 마찬가지로 평가했을 때, 마찬가지로 양호한 결과가 얻어졌다. 상기 구성의 세라믹스 제 BGA 패키지 및 반도체 실장 모듈은, 특히 반도체 소자(11)의 동작 발열 등에 대한 신뢰성이 우수하다.

[제2 실시예]

제5도 및 제6도는 본 발명의 전자 부품 및 전자 부품 접속 구조체를 세라믹스제 BGA 패키지 및 이를 프린트 기판에 실장해서 구성한 모듈에 적용한 실시예의 구조를 모식적으로 도시하는 단면도이다.

이 실시예에서 세라믹스제 BGA 패키지는 제1 실시예에서 사용한 것과 같은 방법으로 제작한 다층 세라믹 회로 기판(2)을 패키지 본체로서 갖고 있으며, 그린 시트의 주재료로는 질화 알루미늄제 세라믹스를 사용했다.

다층 세라믹 회로 기판(2)의 단자 형성면(2a)의 소정 영역에 형성된 원형 패드(4)상에는 땜납 페이스트(21)을 통해 땜납 보울(22)이 각각 접합되어 있다. 이들 땜납 보울(22)의 형성 영역은 외주부 영역과 내주부 영역으로 구분되어 있다. 내주부 영역에는 공융 합금 땜납 등 통상의 땜납으로 구성되는 땜납 보울(22a)이, 또 외주부 영역에는 고강도 In계 땜납으로 구성되는 땜납 보울(22b)이 접합되어 있다. 이 실시예에서는 땜납 보울(22)을 44×44열의 직사각 형상으로 배치하고, 이 가운데 외주부 측의 10열에 해당하는 것을 In계 땜납 보울(22b)로 했다.

상술한 공융 합금 땜납 보울(22a) 및 In계 땜납 보울(22b)은 다음과 같이 접합한 것이다.

즉, 우선 원형 패드(4)상에 100㎛두께의 금속 스크린을 사용해서 InSn땜납 페이스트(21)를 인쇄한다. 이 땜납 페이스트(21)상에 지그를 이용해서 Sn63%-Pb37%의 공융 합금 땜납으로 구성되는 땜납 보울(22a)을 내주부 영역에 놓은 후, 외주부 영역에 In52%-Sn48%의 땜납으로 구성되는 In계 땜납 보울(22b)을 놓는다. 이 후, 땜납 페이스트(21)를 용융해서 공용 합금 땜납 보울(22a) 및 In계 땜납 보울(22b)을 접합한다.

원형 패드(4)상에 접합된 공융 합금 땜납 보울(22a) 및 In계 땜납 보울(22b)은 접속용 돌기군(범프군)을 구성하고 있다. 그리고, 공융 합금 땜납 보울(22a)은 제1 접속용 돌기군을, 또 In계 땜납 보울(22b)은 제2 접속용 돌기군을 구성하는 것이다. 여기서, Sn63%-Pb37%의 공융 합금 땜납의 융점은 456K이고, In52%-SN48%의 땜납의 융점은 391K이다. 이 경우에는 In께 땜납 보울(22b)이 저온 땜납 보울에 상당한다.

다음에, 상술한 구성의 범프군을 갖는 세라믹스제 BGA패키지를 제6도에 도시한 바와 같이 유리 에폭시계 프린트 기판(7)에 실장했다. 실장은 패키지(1)측의 접속용 돌기(22:땜납 보울)와 대향하는 유리 에폭시계 프린트 기판(7)의 전국 패드(8)상에 InSn땜납 페이스트를 인쇄한 후, 세라믹스제 BGA패키지(1)를 얹어서 리플로우하므로써 행했다. 땜납 리플로우 온도는 In52%-Sn48%땜납에 맞춰 441K로 했다.

이와 같이 해서 얻어진 반도체 실장 모듈(9: 전자 부품 접속 구조체)에서 각 접속부(23)의 형상을 확인하면, 제6도에 도시한 바와 같이 공융 합금 땜납 보울(22a)에 의한 접속부(23a)는 보울 형상(비용융 형상)을 유지햇다. 반면, In계 땜납 보울(22b)에 의한 접속부(23b)는 녹아서 북형(용융 형상)을 했다. 공융 합금 땜납 보울(22a)에 의한 비용융 형상의 접속부(23a)는 제1 접속부군을, In계 땜납 보울(22b)에 의한 용융 형상의 접속부(23b)는 제2 접속부군을 구성하는 것이다. 비용융 공융 합금 땜납 보울(22a)로 구성되는 접속부(23a)에 의해서도 세라믹스제 BGA 패키지(1)와 유리 에폭시계 프린트 기판(7)의 전기적 접속은 양호하게 얻어졌다.

In계 땜납 보울(22b)에 의한 단자 형상은 땜납 페이스트 및 땜납 보울에 대한 땜납 공급량 등에 따라 북형, 차통형, 큰북형이 얻어지는데, 특히 기계적 강도와 신뢰성이 우수한 북형으로 제어하는 것이 양호하다.

상기 실시에에 의한 반도체 실장 모듈(9:전자 부품 접속 구조체)을 사용해서 접속부(23)의 신뢰성 시험을 제1 실시예와 마찬가지로 실시했다. 그 결과, 1000사이클의 냉열 사이클 시험 후에도 초기의 저항값과 같은 정도로서 접속 신뢰성에 우수하다는 것이 확인되었다.

상기 제2 실시예에서는 In계 땜납 보울(22b)의 형성 재료로서 In52%-Sn48%땜납을, 또 다른 쪽의 땜납 보울(22a)의 형성 재료로서 Sn63%-Pb37%공융 합금 땜납을 사용한 예에 대해 설명했으나, 표3에 나타내는 바와 같이 여러 땜납의 조합을 이용할 수 있다. 그리고, 표3에 나타내는 여러 땜납의 조합을 제2 실시예와 마찬가지의 세라믹스제 BGA패키지 및 반도체 실장 모듈을 제작했는데, 어느 것이나 접속부 신뢰성이 우수했다.

제7도 및 제8도는 제2 실시예에 따른 세라믹스제 BGA 패키지 및 반도체 실장 모듈을 변형례를 도시하는 도면이다.

제7도에 도시된 세라믹스제 BGA 패키지(1)에는 반도체 소자(11)가 탑재되어 있는데, 이 반도체 소자(11)는 내부 배선층(3)과 본딩 와이어(12)에 의해 전기 접속되어 있다. 또, 반도체 소자(11)는 세라믹스제 리드(13)에 의해 밀봉되어 있다. 이 세라믹스제 BGA 패키지(1)에서는 응력 집중부가 되는 반도체 소자(11)의 바로 아래 근처에 In계 땜납 보울(22b)이 배치되어 있다. 그 이외의 위치에는 공용 합금 땜납 보울(22a)이 배치되어 있다. 제8도는 상기 세라믹스제 BGA패키지(1)를 유리 에폭시계 프린트 기판(7)에 실장해서 구성한 모듈(9)을 도시하고 있다. 이 반도체 실장 모듈(9)에서는 응력 집중부가 되는 반도체 소자(11)의 바로 아래 근처에 In계 땜납 보울(22b)에 의한 북형의 접속부(23b)가 형성되어 있다. 또, 그 이외에 위치하는 접속부(23a)는 공융 합금 땜납 보울(22a)의 형상이 유지되어 있다.

상술한 구성의 반도체 실장 모듈의 접속부 신뢰성을 상술한 실시예와 마찬가지로 평가했을 때, 양호한 결과가 얻어졌다. 상기 구성의 세라믹스제 BGA 패키지 및 반도체 실장 모듈은, 특히 반도체 소자(11)의 동작 발열 등에 대한 신뢰성 측면에 우수하다.

[제3 실시예]

제9도 및 제10도는 본 발명의 전자 부품 및 전자 부품 접속 구조체를 세라믹스제 BGA패키지 및 이를 프린트 기판에 실장해서 구성한 모듈에 적용한 일실시예의 구조를 모식적으로 도시하는 단면도이다.

이 실시예에서 세라믹스제 BGA 패키지(1)는 제2 실시예에서 사용한 것과 같은 질화알루미늄제 다층 세라믹 회로 기판(2)을 패키지 본체로서 취하고 있다. 다층 세라믹 회로 기판(2)의 단자 형성 주면(2a)의 소정 영역에 형성된 원형 패드(4)상에는 땜납 페이스트(31)을 통해 땜납 보울(32)이 각각 접합되어 있다.

땜납 보울(32)의 형성 영역은 외주부 영역과 내주부 영역으로 구분되어 있다. 내주부 영역에는 고온 땜납으로 구성되는 때납 보울(32a)이, 또 외주부 영역에는 저온 땜납으로 구성되는 땜납 보울(32b)이 접합되어 있다. 이 실시예에서는 땜납 보울(32)을 50×50열의 직사각형상으로 배치하고, 이 가운데 외주부 측의 20열에 해당하는 것을 저온 땜납 보울(32b)로 했다. 이들 고온 땜납 보울(32a) 및 저온 땜납 보울(32b)은 제1 실시예와 마찬가지로 Sn10%-Pb90%의 고온 땜납과 Sn63%-Pb37%의 공융 합금 땜납을 사용해서 형성한 것이다. 여기서는 고온 땜납 보울(32a)이 제1 접속용 돌기군을, 저온 땜납 보울(32b)이 제2 접속용 돌기군을 구성하고 있다.

다음에, 상술한 구성의 범프군을 갖는 세라믹스제 BGA 패키지(1)를 제10도에 도시한 바와 같이 유리 에폭시계 프린트 기판(7)에 제1 실시예와 마찬가지로 실장했다.

이와 같이 해서 얻어진 반도체 실장 모듈(9:전자 부품 접속 구조체)에서 각 접속부(33)의 형상을 확인하면, 제10도에 도시한 바와 같이 고온 땜납 보울(32a)에 의한 접속부(33a)는 보울 형상(비용융 형상)을 유지했다. 반면, 저온 땜납 보울(32b)에 의한 접속부는 (33b)는 고온 땜납 보울(32a)에 의한 접속부(33a)가 접속간 거리를 유지하는 스페이서로서 기능했기 때문에 용융 형상 중에서 기계적 강도와 신뢰성이 우수한 북형을 취했다. 비용융의 고온 땜납 보울(32a)로 구성되는 접속부(33a)에 의해서도 세라믹스제 BGA 패키지(1)와 유리 에폭시계 프린트 기판(7)의 전기적 접속은 양호하게 얻어졌다.

상기 실시예에 다른 반도체 실장 모듈(9: 전자 부품 접속 구조체)을 사용해서 접속체의 역할을 하는 펌프 단자에 의한 접속부의 신뢰성 시험을 제1 실시예와 마찬가지로 실시했다. 그 결과, 1000사이클의 냉열 사이클 시험 후에도 초기의 저항값과 동일한 정도로 나타나서 접속부의 신뢰성이 우수한 것으로 확인되었다.

이와 같이, 외주부 측에 저온 땜납 보울(32b)을 배치함과 동시에 내주부 측에 접속간 거리를 유지하는 스페이서로서 기능하는 고온 땜납 보울(32a)을 배치하고, 외주부 측의 저온 땜납 보울(32b)에 의한 접속부(33b)의 형상을 기계적 강도와 신뢰성이 우수한 북형이나 차통형으로 하는 것에 의해서도 접속용 돌기군(32)에 의한 접속부(33)의 신뢰성을 향상시킬 수 있다.

상기 제3 실시예에서 고온 땜납 보울(32a)로서 Sn10%-Pb90%의 고온 땜납을, 또 저온 땜납 보울(32b)로서 Sn63%-Pb37%의 공융 합금 땜납을 이용한 예에 대해 설명했으나, 표4에 나타낸 바와 같이 여러 땜납의 조합을 이용할 수 있다. 그리고, 표4에 나타내는 여러 땜납의 조합으로 제3 실시예와 같은 세라믹스제 BGA패키지 및 그 실장 모듈을 제작했을 때, 어느 것이나 접속부의 신뢰성이 우수했다.

제11도 및 제13도는 제3 실시예에 따른 세라믹스제 BGA 패키지 및 반도체 실장 모듈의 변형례를 도시한 도면이다.

제11도에 도시한 세라믹스제 BGA 패키지(1)에는 반도체 소자(11)가 탑재되어 있는데, 이 반도체 소자(11)는 내부 배선층(3)과 본딩 와이어(12)에 의해 전기 접속되어 있다. 또, 반도체 소자(11)는 세라믹스제 리드(13)에 의해 밀봉되어 있다. 이 세라믹스제 BGA 패키지(1)에서는 응력 집중부가 되는 반도체 소자(11)의 바로 아래 근처에 저온 땜납 보울(32b)이 배치되어 있다. 그 이외의 위치에는 고온 땜납 보울(32a)이 배치되어 있다.

제12도는 상기 세라믹스제 BGA 패키지(1)를 유리 에폭시계 프린트 기판(7)에 실장해서 구성한 모듈(9)을 도시하고 있다. 이 반도체 실장 모듈(9)에서는 응력 집중부가 되는 반도체 소자(11)의 바로 아래 근처에 저온 땜납 보울(32b)에 의한 용융 형상의 접속부(33b)가 형성되어 있다. 또, 그 이외에 위치하는 접속부(33a)는 고온땜납 보울(32a)의 형상이 유지되어 있다. 접속부(33b)는 고온 땜납 보울(32a)에 의한 접속부(33a)가 접속간 거리를 유지하는 스페이서로서 기능하기 위해 용융 형상중에서 기계적 강도와 신뢰성이 우수한 북형을 취했다.

상술한 구성의 반도체 시장 모듈의 접속부 신뢰성을 상술한 실시예와 마찬가지로 평가했을때, 양호한 결과가 얻어졌다. 상술한 구성의 세라믹스제 BGA 캐피지 및 반도체 실장 모듈은, 특히 반도체 소자(11)의 동작 발열 등에 대한 실뢰성 측면에 우수하다.

[제4 실시예]

제13도 및 제14도는 본 발명의 전자 부품 및 전자 부품 접속 구조체를 플립 칩 구조의 LSI 및 이를 프린트 기판에 실장해서 구성한 모듈에 적용한 일실시예의 구조를 모식적으로 도시하는 단면도이다.

제13도에서 참조 부호(41)는 LSI인데, 이 LSI(41)의 단자 형성면(41a)의 소정 영역에는 직사각형 패드(42)가 형성되어 있다. 이들 직사각형 패드(42)상에는 땜납 보울(43)이 각각 접합되어 있다. 이들 땜납 보울(43)의 형성 영역은 외주부 영역과 내주부 영역으로 구분되어 있다. 내주부 영역에는 저온 땜납으로 구성되는 땜납 보울(43a)이, 또 외주부 영역에는 고온 땜납으로 구성되는 땜납 보울(43b)이 각각 접합되어 있다. 이 실시에에서는 땜납 보울(43)을 12×12열의 직사각 형상으로 배치하고, 이 가운데 외주부 측의 4열에 해당하는 것을 고온 땜납 보울(43b)로 했다.

상술한 저온 땜납 보울(43a) 및 고온 땜납 보울(43b)은 다음과 같이 접합한 것이다. 즉, 우선 LSI(41)의 전극 상에 Ti/Ni/Cu등의 전극층을 형성한 후, 패드 형성부 이외를 절연체로 마스크하고 전기 SnPb 도금을 실시한다. 도금 후, 절연체를 박리하므로써 패드 형성부 이외의 도전층을 제거해서 직사각형 패드(42)를 형성한다. 그리고 이들 직사각형 패드(42)상에 플럭스를 도포하고 내주부 영역에는 SN63%+Pb37%의 공융 합금 땜납으로 구성되는 저온 땜납 보울(43a)을 놓고, 또 외주부 영역에는 Sn10%+Pb90%의 고온 땜납으로 구성되는 고온 땜납 보울(43b)을 놓는다. 이 후, 땜납 리플로우를 행해서 저온 땜납 보울(43a) 및 고온 땜납 보울(43b)을 접합한다.

직사각형 패드(42)상에 접합된 저온 땜납 보울(43a) 및 고온 땜납 보울(43b)은 접속용 돌기군(범프군)을 구성하고 있다. 그리고, 저온 땜납 보울(43a)은 제1 접속용 돌기군을, 또 고온 땜납 보울(43b)은 제2 접속용 돌기군을 구성하는 것이다.

다음에, 상술한 구성의 범프군을 갖는 LSI(41)를 제14도에 도시한 바와 같이 유리 에폭시계 프린트 기판(44)에 실장했다. 실장은 LSI(41)측의 접속용 돌기(43:땜납 보울)와 대향하는 유리 에폭시계 프린트 기판(44)의 전국 패드(45)상에 SnPb 공용 합금 땜납 페이스트를 인쇄한 후, LSI(41)를 얹어서 473K로 땜납 리플로우하는 것에 의해 행했다.

이와 같이 해서 얻은 LSI(41)의 실장 모듈(46: 전자 부품 접속 구조체)에서 각 접속부(47)의 형상을 확인하면, 제14도에 도시한 바와 같이 저온 땜납 보울(43a)에 의한 접속부(47a)는 녹아서 큰북형(용융 형상)을 했다. 반면, 고온 땜납 보울(43b)에 의한 접속부(47b)는 보울 형상(비용융 형상)을 유지했다. 이 비용융의 고온 땜납 보울(43b)로 구성되는 접속부(47b)에 의해서도 LSI(41)와 유리 에폭시계 프린트 기판(44)의 전기적 접속은 양호하게 얻어졌다. 또, 공융 합금 땜납에 의한 저온 땜납 보울(43a)에 의한 단자 형상은 땜납 페이스트 및 땜납 보울에 대한 땜납 공급량 등에 따라 북형, 차통형, 큰북형이 얻어진다.

한편, 본 발명과의 비교예로서 Sn63%-Pb37%의 공융 합금 땜납으로 구성되는 저온 땜납으로 보울만으로 접속용 돌기군을 형성한 LSI를 제작하고, 이를 상기 실시예와 마찬가지로 유리 에폭시계 프린트 기판에 실장했다.

상기 실시예 및 비교예에 의한 각 LSI의 실장 모듈(46:전자 부품 접속 구조체)을 사용해서 접속부의 신뢰성 시험을 제1 실시예와 동일 조건으로 행했다. 그 결과, 비교예에 의한 저한 땜납 보울만으로 접속용 돌기군을 구성한 LSI는 100 사이클 경과 후에 불량이 발생했다.

반면, 제4 실시예에 따른 LSI에 의하면, 1000사이클의 냉열 사이클 시험 후에도 초기의 저항값 43.6mΩ에 대해 50.1mΩ으로 증가하는데 그쳐 1.15배 정도로 저항값의 증가를 억제할 수 있었다. 이로써, 제4 실시예에 따른 접속부(47)는 신뢰성이 우수한 것으로 확인되었다.

상기 제4 실시에와 같은 구성은 표1 및 표2에 도시한 여러 땜납의 조합을 이용해서 실현할 수 있으며, 또 제2 실시예 및 제3 실시에와 같은 접속용 돌기군을 LSI에 적용하는 것도 가능하다.

더구나, 본 발명은 반도체용 패키지와 LSI의 실장에 국한되는 것이 아니라, 입출력 단자로서 접속용 돌기군을 갖는 전자 부품이면 여러 표면 실장 부품에 적용할 수 있다.

이상의 실시예로부터 알 수 있는 바와 같이 본 발명의 전자 부품에 의하면, 통상 변위가 크며 응력이 집중해서 걸리는 부분의 접속용 돌기에 대한 변위의 영향 등을 배제하거나 또는 이러한 접속용 돌기를 고강도화할 수 있기 때문에 입출력 단자 수를 감소시키지 않고 접속용 돌기에 의한 접속부의 신뢰성을 향상시키는 것이 가능하게 된다. 또한, 본 발명의 전자 부품 접속 구조체에 의하면 통상 변위가 크며 응력이 집중해서 걸리는 접속부에 대한 변위의 영향 배제와 접속부의 고강도화 등이 실현 가능하기 때문에, 입출력 단자 수를 감소시키지 않고 접속부의 신뢰성을 향상시킬 수 있게 된다.

Claims (20)

1.배선층과 상기 배선층에 전기적으로 접속된 복수의 전극이 있는 단자 형성면을 갖는 전자 부품 본체, 및 입출력 단자로서 상기 복수의 전극 상에 형성되어 있으며 융점이 다른 2종류 이상의 접속용 돌기로 구성되어 있는 접속용 돌기군을 포함하는 것을 특징으로 하는 전자 부품.

제1항에 있어서, 상기 접속용 돌기군은 제1 접속용 돌기군과, 응력 집중 부분에 설치되며 상기 제1 접속용 돌기군보다 고융점의 금속 재료로 구성되는 제2 접속용 돌기군을 구비하는 것을 특징으로 하는 전자 부품.

제1항에 있어서, 상기 접속용 돌기군은 상기 단자 형성면의 내주부 측에 설치된 제1 접속용 돌기군과, 상기 단자 형성면의 외주부 측에 설치되며 상기 제1 접속용 돌기군보다 고융점의 금속 재료로 구성되는 제2 접속용 돌기군을 구비하는 것을 특징으로 하는 전자 부품.

제1항에 있어서, 상기 전자 부품은 세라믹스제 반도체용 패키지인 것을 특징으로 하는 전자 부품.

배선층과 상기 배선층에 전기적으로 접속된 복수의 전극이 있는 단자 형성면을 갖는 전자 부품 본체, 및 입출력 단자로서 상기 복수의 전극 상에 형성되어 있으며 기계적 강도가 다른 2종류 이상의 접속용 돌기로 구성되어 있는 접속용 돌기군을 포함하는 것을 특징으로 하는 전자 부품.

제5항에 있어서, 상기 접속용 돌기군은 제1 접속용 돌기군과, 응력 집중 부분에 설치되며 상기 제1 접속용 돌기군보다 고강도의 금속 재료로 구성되는 제2 접속용 돌기군을 구비하는 것을 특징으로 하는 전자 부품.

제6항에 있어서, 상기 제2 접속용 돌기군은 상기 제1 접속용 돌기군보다 저융점의 금속 재료로 구성되는 것을 특징으로 하는 전자 부품.

제5항에 있어서, 상기 접속용 돌기군은 상기 단자 형성면의 내주부 측에 설치된 제1 접속용 돌기군과, 상기 단자 형성면의 외주부 측에 설치되며 상기 제1 접속용 돌기군보다 고강도의 금속 재료로 구성되는 제2 접속용 돌기군을 구비하는 것을 특징으로 하는 전자 부품.

제8항에 있어서, 상기 제2 접속용 돌기군은 상기 제1 접속용 돌기군보다 저융점의 금속 재료로 구성되는 것을 특징으로 하는 전자 부품.

제5항에 있어서, 상기 전자 부품은 세라믹스제 반도체용 패키지인 것을 특징으로 하는 전자 부품.

입출력 단자로서 접속용 돌기군을 구비하는 제1 전자 부품, 및 상기 접속용 돌기군으로 형성된 접속부군을 통해 전기적으로 접속되어 있으며, 상기 접속부군이 형상이 다른 2종류 이상의 접속부로 구성되어 있는 제2 전자 부품을 포함하는 것을 특징으로 하는 전자 부품 접속 구조체.

제11항에 있어서, 상기 접속부군은 제1 접속부군과 응력 집중 부분에 설치된 북형(鼓型)또는 차통형(茶筒型)의 제2 접속부군을 구비하는 것을 특징으로 하는 전자 부품 접속 구조체.

제12항에 있어서, 상기 제2 접속부군은 상기 제1 접속부군보다 저융점의 금속 재료로 이루어지는 것을 특징으로 하는 전자 부품 접속 구조체.

제13항에 있어서, 상기 제2 접속부군은 상기 제1 접속부군보다 고강도의 금속 재료로 이루어지는 것을 특징으로 하는 전자 부품 접속 구조체.

제11항에 있어서, 상기 접속부군은 그 형성 영역의 내주부 측에 설치된 제1 접속부군과 외주부 측에 설치된 북형 또는 차통형의 제2 접속부군을 구비하는 것을 특징으로 하는 전자 부품 접속 구조체

제15항에 있어서, 상기 제2 접속부군은 상기 제1 접속부군보다 저융점의 금속 재료로 이루어지는 것을 특징으로 하는 전자 부품 접속 구조체.

제16항에 있어서, 상기 제2 접속부군은 상기 제1 접속부군보다 고강도의 금속 재료로 이루어지는 것을 특징으로 하는 전자 부품 접속 구조체

제11항에 있어서, 상기 접속부군은 용융 형성의 제1 접속부군과 응력 집중 부분에 설치된 비용융 형상의 제2 접속부군을 구비하는 것을 특징으로 하는 전자 부품 접속 구조체.

제11항에 있어서, 상기 접속부군은 그 형성 영역의 내주부 측에 설치된 용융 형상의 제1 접속부군과 외주부 측에 설치된 비용융 형상의 제2 접속부군을 구비하는 것을 특징으로 하는 전자 부품 접속 구조체.

제11항에 있어서, 상기 제1 전자 부품은 세라믹스제 반도체 패키지이고, 상기 제2 전자 부품은 프린트 배선 기판인 것을 특징으로 하는 전자 부품 접속 구조체.