JP4585416B2 - 基板の反り低減構造および基板の反り低減方法 - Google Patents

基板の反り低減構造および基板の反り低減方法 Download PDF

Info

Publication number
JP4585416B2
JP4585416B2 JP2005276640A JP2005276640A JP4585416B2 JP 4585416 B2 JP4585416 B2 JP 4585416B2 JP 2005276640 A JP2005276640 A JP 2005276640A JP 2005276640 A JP2005276640 A JP 2005276640A JP 4585416 B2 JP4585416 B2 JP 4585416B2
Authority
JP
Japan
Prior art keywords
substrate
warpage
warp
reduction
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005276640A
Other languages
English (en)
Other versions
JP2007088293A (ja
Inventor
絹子 三代
健一郎 坪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005276640A priority Critical patent/JP4585416B2/ja
Priority to US11/319,656 priority patent/US20070063324A1/en
Priority to KR1020060003724A priority patent/KR100680022B1/ko
Priority to CN2006100054863A priority patent/CN1937887B/zh
Publication of JP2007088293A publication Critical patent/JP2007088293A/ja
Application granted granted Critical
Publication of JP4585416B2 publication Critical patent/JP4585416B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

この発明は、基板の反り低減構造および基板の反り低減方法に関し、更に詳しくは、電子部品を基板に半田付け実装する際の基板の反りを低減し、良好な半田付けを実現するとともに、高密度実装と信頼性の確保等を実現することができる基板の反り低減構造および基板の反り低減方法に関する。
半導体パッケージには種々のタイプがあるが、近年、表面実装型のＢＧＡ(ボールグリッドアレイ)タイプやＬＧＡ (ランドグリッドアレイ)タイプが注目されている。これらのＢＧＡ、ＬＧＡ等の半導体パッケージは、多ピン化、大型化および鉛フリー半田の採用による半田付け温度の高温化が進んでおり、これに伴い、実装部品や基板の反りを原因とした半田付け不具合、すなわちブリッジやオープンが多発する傾向にある。
特に携帯電話等のモバイル機器では、軽量化のために基板の薄型化が進み、基板が反り易くなったことに加え、高機能化を目的とした大型部品の採用の一方で部品の小型化、微細化も加速している。その結果、基板上に実装される部品の熱容量の差が大きくなり、半田付け時の基板上の熱分布に大きな差が生じるため、基板の反りを更に大きくする要因となっている。
たとえば、Ｓｎ−３．０Ａｇ−０．５Ｃｕ半田が溶融している２２０℃において、部品と基板が相反する方向に反りを発生させた場合、両者が接している半田部分では圧縮の力が働く。その結果、この半田部分にブリッジが発生したり、部品と基板が離れた部分では、基板に供給された半田ペーストとＢＧＡ等の部品の半田とが接触できず、オープンが発生してしまう。
このような不具合が発生する基板の反り量の目安は、基板に供給される半田ペーストの高さと見積もることができる。たとえば、基板に１００μｍの半田ペーストが供給されているのであれば、限界の反り量を約１００μｍと見積もることができる。
このような不具合に対処するため、従来より部品と基板それぞれに対して改良が行われてきた。たとえば、部品に対しては、Ｓｉチップを搭載するインターポーザーに線膨張係数を合わせた封止材料の開発や硬化プロセスの改善等により、部品自体の反り量は４０μｍ（１２ｍｍ角ＢＧＡの場合）程度以下まで低減されてきている。
また、部品のリアルチップサイズ化が進展し、Ｓｉチップを主たる構成材料とする構造が増え、上記反りの改善にもつながっている。しかしながら、部品の高性能化と機能複合化による部品外形の大型化に伴い、反り量は増大傾向にある。
基板に対しては、材料の改善や、基板表裏の配線（銅箔）密度を揃える等の対策で反り量を低減している。しかしながら、材料や配線密度のコントロールを行っても基板の反りは発生し易い。また、配線密度に着目するあまり、基板の電気的な特性が劣化する（グランド層の不足等）場合や配線の引き回しが困難になる場合もあり、基板の反り対策が総合的にはデメリットとなる可能性も高い。更に、半田付け加熱時の基板および部品の反り挙動の予測も困難な状況である。
特に、携帯電話等に使用する基板は薄型化（たとえば、０．８ｍｍ厚以下）してきており、これに伴い基板は更に反り易くなっている。たとえば、基板の１２ｍｍ角のエリアにおいても１００μｍ近い反りが発生してしまうことがある。
たとえば、図１５に示すように、基板１の反り発生部分に部品２を実装した場合、半田接続部４にオープン１３等の不具合が発生してしまうという課題があった。しかもその部品がＢＧＡ等のような外観では不具合の発生確認が困難な部品の場合には、大量の生産不具合発生と不具合品の流出による製品の品質低下を招いてしまう虞がある。ここで、図１５は、従来の部品実装構造を示す断面図である。
このような課題を解決する従来技術として、たとえば特許文献１に係る手段が公知である。すなわち、この従来技術では、図１６に示すように、部品２を実装する基板１の裏側の部分に当該部品２と概略同寸法のスティフナー１５を熱硬化性樹脂シート１４で貼り付け、該当する基板１の領域の反りを低減している。ここで、図１６は、従来の基板の反り低減構造を示す断面図である。
また、他の従来技術として、たとえば特許文献２に係る手段が公知である。すなわち、図示例を省略するが、この従来技術では基板表面に部品を実装した後に当該基板裏面に枠状の補強板を取り付け、部品実装後の信頼性向上を図っている。
特開２００１−３２０１４５号公報 特開平６−２０４６５４号公報
しかしながら、特許文献１に係る従来技術では、基板１の裏側においてスティフナー１５を設けたエリアが部品実装不可能領域になってしまい、高密度実装を阻害してしまうという課題があった。
また、部品２の実装後にスティフナー１５を基板１から取り外そうとしても、熱硬化性樹脂シート１４が既に硬化しているために、基板１からスティフナー１５を取り外すことは困難であり、スティフナー１５を基板１に搭載したままにせざるを得ない。そのため、当該スティフナー１５により基板１全体の薄型化も阻害してしまうという課題があった。
また、特許文献２に係る従来技術では、基板表面への部品実装時には、上記補強板はまだ取り付けられていないので、基板の反りを低減することは不可能であった。
この発明は、上記に鑑みてなされたものであって、電子部品を基板に半田付け実装する際の基板の反りを低減し、良好な半田付けによる信頼性の確保を実現することができる基板の反り低減構造を提供することを目的とする。
また、この発明は、更に高密度実装を実現することができる基板の反り低減構造を提供することを目的とする。
また、この発明は、反り低減部材の基板への実装を、電子部品の通常の半田付け実装工程と同一工程内で実現できる基板の反り低減方法を提供することを目的とする。
また、この発明は、基板に実装された反り低減部材を、電子部品や半田接続部に熱的ダメージ与えることなく、基板から取り外すことができ、装置の小型・軽量化、特に薄型化に寄与することができる基板の反り低減方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、複数の電子部品を実装する基板の反りを低減するために当該基板における当該反りを低減したい箇所であって前記電子部品の実装領域の裏面にあたる部分に反り低減部材を接合してなる基板の反り低減構造において、前記反り低減部材は、個々の前記電子部品の外形寸法とほぼ等しい外形寸法を有するか、もしくは複数個の前記電子部品を包含する外形寸法を有し、前記電子部品を前記基板に電気的に接続している接合材料よりも融点の低い接合材料によって前記基板に接合されていることを特徴とするものである。
また、本発明は、前記反り低減部材は、当該反り低減部材の表裏を貫通する開口部を備えたことを特徴とするものである。
また、本発明は、前記反り低減部材は、ガラスエポキシ基板、ガラスエポキシ基板あるいはポリイミド基板とエポキシ樹脂の複合体、ガラスエポキシ基板あるいはポリイミド基板とシリコン樹脂系エラストマーの複合体のいずれかで形成されていることを特徴とするものである。
また、本発明は、前記反り低減部材は、前記接合材料を取り付けるための電極を備えたことを特徴とするものである。
また、本発明は、前記反り低減部材は、前記基板に前記電極を介して電気的に接続される配線を更に備え、前記基板あるいは前記電子部品の電気的処理の一部を前記配線にて行うことを特徴とするものである。
また、本発明は、前記反り低減部材の前記開口部には、当該開口部の形状に合致した小径の反り低減部材を着脱自在に備えたことを特徴とするものである。
また、本発明は、基板における電子部品の実装領域の裏面にあたる部分に予め反り低減部材を取り付ける工程と、前記反り低減部材が裏面に取り付けられた前記基板の表面に前記電子部品を実装する工程とを含み、前記反り低減部材の前記基板への取り付け工程は、当該基板へのその他の電子部品の実装工程と同一工程内で行うことを特徴とするものである。
また、本発明は、表裏を貫通する開口部を備えた反り低減部材が前記基板の裏面に取り付けられる際に、当該開口部から当該基板の裏面にその他の電子部品を実装し、その後前記基板の表面に前記電子部品を実装することを特徴とするものである。
また、本発明は、複数の前記電子部品および前記反り低減部材が実装された前記基板全体を所定温度に加熱する全体加熱工程と、前記反り低減部材の前記基板との接合箇所を更に加熱して接合材を溶融させ、当該反り低減部材を当該基板から取り外す取り外し工程とを含むことを特徴とするものである。
また、本発明は、前記基板から前記反り低減部材を取り外した後に、前記基板に形成された接合材の残渣を更に溶融させて当該接合材の均等化ないし平坦化を行うことを特徴とするものである。
この発明によれば、基板の所定箇所の熱分布が均一になり、局所的な反りが低減されるので、電子部品を基板に良好に半田付け実装することができ、信頼性の確保を実現することができる。
また、この発明によれば、反り低減部材の開口部内に所定の電子部品を配置し基板に実装することにより、高密度実装を実現することができる。
また、この発明によれば、反り低減部材が、反りを低減したい箇所に設ける電子部品（たとえば、一般のＢＧＡ）と同等の構成材料で形成されているので、基板の所定箇所の熱分布が更に均一になり、局所的な反りを更に低減することができる。
また、この発明によれば、反り低減部材に電極を設けたことにより、接合材料との電気的接続の信頼性を向上することができる。
また、この発明によれば、配線の引き回しが困難となった基板の配線の一部を反り低減部材により補うことが可能となり、基板の多層化や微細配線化、これに伴うコストアップを抑制することができる。
また、この発明によれば、開口部を有する反り低減部材と有しない反り低減部材とを、基板上の電子部品の実装状況に応じて適宜選択して基板に実装することができるので、基板の部品実装状況に柔軟に対応することができる。
また、この発明によれば、電子部品の通常の半田付け実装工程と同一工程内で反り低減部材の実装を実現できるので、特別な材料や工程を追加する必要がなく、迅速かつ低コストで基板の反りを低減することができる。
また、この発明によれば、反り低減部材の開口部内に所定の電子部品を配置し基板に実装することにより、高密度実装を実現することができる。
また、この発明によれば、必要に応じて反り低減部材を基板から容易に取り外すことができ、装置の小型・軽量化、特に薄型化に寄与することができる。
また、この発明によれば、接合材の残渣を整地し、当該箇所に改めて半田ボール等の接合材を形成することにより、反り低減部材を再利用することができる。
以下に、この発明に係る基板の反り低減構造および反り低減方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
図１は、この発明の実施例１に係る基板の反り低減構造を示す断面図、図２は、反り低減部材側から見た基板の反り低減構造を示す平面図、図３は、反り低減部材の詳細構成を示す断面図である。なお、以下の説明において、すでに説明した部材と同一もしくは相当する部材には、同一の符号を付して重複説明を省略または簡略化する。
図１および図２に示すように、基板１には複数の電子部品が実装されている。すなわち、基板１には、基板１の反りを低減したい目的の電子部品（ここでは一例としてＢＧＡを示し、以下、部品と記す）２およびその他の電子部品（以下、その他の部品と記す）３が半田接続部４によって実装されている。
この基板１上において部品２の実装領域の反りを低減するために、部品２の裏側にあたる基板１上に、外形寸法が部品２と同等以上である矩形の反り低減部材５を接合材６により接続してある。反り低減部材５は、その他の部品３との干渉を回避するための開口部７を備えている。また、反り低減部材５は、部品２とほぼ同じ熱膨張係数を有している。
なお、基板１の上記位置にその他の部品３を実装しない場合には、反り低減部材５は、必ずしも開口部７を備えていなくてもよい。また、この開口部７におけるその他の部品３の実装は、後述するように、反り低減部材５の接続と同一工程で実装することが可能である。
図３に示すように、反り低減部材５に形成する開口部７の大きさは、特に限定されない。ここで、本実施例１による反り低減部材５は、半田付けによって基板１に取り付けられるため、半田付けのための電極１０が形成される。反り低減部材５の開口部７は、反り低減部材５に電極１０を確保できる大きさであればよい。
また、反り低減部材５は、図３に示すように、一般のＢＧＡと同等の構成材料で形成することが可能であり、基板５ａと封止樹脂５ｂとで構成できる。基板５ａ上には、半田ボール１１のための電極１０が設けられている。
この基板５ａとしては、たとえば０．１ｍｍ〜１ｍｍ程度の厚さを持つガラスエポキシ基板や、厚さ０．０５ｍｍ〜０．２ｍｍ程度のポリイミド基板を使用することができる。
また、封止樹脂５ｂとしては、エポキシ樹脂系の熱硬化性樹脂、またはシリコン系のエラストマーを用いることができる。
封止樹脂５ｂにシリコン系のエラストマーを用いた場合、このエラストマー部分で外部応力を緩和する（クッション材として働く）ことが可能なため、製品組み立て後の曲げや落下等に対する信頼性の向上も可能である。
なお、封止樹脂５ｂの厚さは図示例のものに限定されない。また、反り低減部材５に封止樹脂５ｂを用いず、基板５ａだけを用いることも可能である。
また、上記電極１０の大きさは、０．５ｍｍピッチＢＧＡの電極寸法である０．２ｍｍ程度以上であれば部材作製上も容易である。また、反り低減部材５の枠部寸法L（図１参照）は、０．５ｍｍ以上とすることができる。なお、この電極１０の寸法や数は、これらに限定されず、反り低減部材５の大きさにあわせて任意に設計することが可能である。
以上のように、反り低減部材５を設けることにより、基板１の所定箇所の熱分布が均一になり、局所的な反りが低減されるので、部品２を基板１に良好に半田付け実装することができ、信頼性の確保を実現することができる。
更に、基板５ａの厚さや電極１０密度の設計内容、封止樹脂５ｂの材料や厚さの選択とその組合せによって反り低減部材５の反り挙動をコントロールすることで、基板１の反り挙動、あるいは部品２の反り挙動に最適な構成を選択することも可能である。
また、反り低減部材５を基板１に取り付ける接合材６としては、半田を使用できる。接合材６は、接合後の材料の融点が部品２を接合している半田接続部４よりも低いことが好ましい。また、必要に応じて、反り低減部材５を基板１から取り外すことができるようにするのが好ましい。
ここで、反り低減部材５が基板１に対して半田付けされている場合には、基板１を加熱して半田を溶融させることによって、反り低減部材５を基板１から取り外す。この場合に、接合材６の融点をよりも低くすることによって、反り低減部材５を取り外すために基板１を加熱しても、半田接続部４により基板１に接合される部品２等の接合状態に影響を与えることなく、接合材６を溶融させて反り低減部材５を取り外すことが可能となる。
反り低減部材５を基板１に半田付けするための具体的な構成として、融点が１３８℃のＳｎ−５８Ｂｉを、反り低減部材５に予め半田ボール１１として上記電極１０に形成しておくとよい（図３参照）。
近年用いられている鉛フリー半田は、比較的融点が高いことが知られている。基板１への部品３の実装にＳｎ−３Ａｇ−０．５Ｃｕ（融点２１７℃）のような鉛フリー半田ペースト４１を用いるとして、部品３と同工程で反り低減部材５を実装するには、反り低減部材５も鉛フリー半田によって基板１に取り付けられることになる。
この場合には、鉛フリー半田の融点が高いため、基板１に搭載された部品２あるいは部品２を基板１に接合する半田接続部４に影響を与えることなく、反り低減部材５を取り外すことは難しい。
一方、反り低減部材５にＳｎ−５８Ｂｉ等の半田ボール１１を予め形成しておけば、鉛フリー半田ペースト４１を用いて半田ボール１１との半田付けを行っても、接合後の半田融点を低く（たとえば１６０℃以下）することができる。
このときの反り低減部材５の半田ボール１１の径を０．５ｍｍとすると、供給する鉛フリー半田量は半田ボール１１に対して１０％以下の混入量とすることができるため、接合後の接合材６の融点を低く保つことができる。
これにより、部品２の実装後に反り低減部材５の取り外しが必要な場合にも、基板１の加熱温度を低く抑えることができ、部品２やその他の部品３に熱的ダメージを与えることなく、反り低減部材５の基板１からの取り外しが可能となる。
つぎに、基板１の反り低減方法について図４〜図７に基づいて説明する。ここで、図４は、基板１の裏面に半田ペースト４１を供給する工程を示す断面図、図５は、基板１の裏面にその他の部品３等を半田付けする工程を示す断面図である。また、図６は、基板１の表面に半田ペースト４１を供給する工程を示す断面図、図７は、基板１の表面にその他の部品３を半田付けする工程を示す断面図である。なお、上記基板の表面とは、部品２が搭載される側の面をいう。
先ず、図４に示すように、基板１の裏面所定箇所（部品３および反り低減部材５の取付位置）に半田ペースト４１を供給する。そして、図５に示すように、反り低減部材５をその他の部品３とともに基板１の裏面に搭載し、これらを基板１にリフローにより半田付けする。これにより、反り低減部材５の半田ボール１１と基板１の半田ペースト４１とが一体となって、接合材６（図６参照）が形成される。
その後、図６に示すように、基板１を反転し、基板１の表面の部品２および部品３取付位置に半田ペースト４１を供給する。そして、図７に示すように、基板１表面の反り低減部材５に対応する位置に部品２およびその他の部品３を搭載し、リフローにより半田付けする。
このように、反り低減部材５を設けたことによって、基板１の対象箇所の表面と裏面との熱分布が均一になり、局所的な反り、特に部品２外周部近傍の反りが低減される。
なお、上記半田ペースト４１は、基板１と部品２およびその他の部品３とを接続して、図１に示す半田接続部４となる。以上の工程によって、基板１の反り低減構造が製造される。
このように、この基板１の反り低減方法は、通常の基板両面への部品実装工程と同じであり、特別な材料や工程を追加する必要がなく、迅速かつ低コストで基板１の反りを低減することができる。
また、基板１、あるいは部品２の反り挙動を考慮して作製した反り低減部材５を、基板１裏面に半田付けしておくことで、特別な工程を加えることなく、目的とする部品２の半田付け性と信頼性を向上させることが可能となる。
以上のように、本実施例１によれば、通常の部品実装工程に新たな工程を追加することなく、部品２，３実装時の基板１の反りを低減して部品実装品質を向上するとともに、部品実装領域を確保して実装密度を上げ、基板１の薄型化に貢献することができる。また部品実装後の信頼性向上も可能となる。
なお、本実施例１では、基板１への反り低減部材５とその他の部品３とを搭載する工程を共通化するために、反り低減部材５に予め半田ボール１１を形成するとともに、反り低減部材５を基板１に供給された半田ペースト４１上に置いて半田付けをするようにしている。
しかし、部品３の搭載工程と反り低減部材５の搭載工程とを分ける等の対応が可能であれば、部品３を半田ペースト４１によって基板１上に取り付ける一方、反り低減部材５を半田ペースト４１とは融点の異なる（融点の低い）半田材によって基板１に取り付けるようにしてもよい。この場合には、半田ペースト４１の基板１上への供給工程とは別に、融点の異なる半田材を基板１上に供給し、その上に反り低減部材５を搭載して、リフローにより半田付けをする、という工程を経ることになる。
図８は、この発明の実施例２に係る基板の反り低減構造を示す平面図であり、反り低減部材５側から見たものである。図８において、図示点線は基板１の表面に搭載される部品を、図示実践は基板１の裏面に搭載され部品を、それぞれ示す。本実施例２は、図８に示すように、反り低減部材５が、複数の部品領域の基板１の反りを低減する構造を提供するものであり、ここでは二つの部品領域の基板１の反りを低減する構造について説明する。
すなわち、図８に示す符号２２は、基板１の表面に実装された第1の部品の外形であり、符号２３は、基板１の表面に実装された第２の部品の外形である。反り低減部材５は、この二つの部品の外形２２，２３が占める領域とほぼ同寸法の大きさに形成されており、基板１の裏面に実装されている。
この反り低減部材５は、上記実施例１で示した構成と同様の構成となっており、実施例１と同様の工程によって基板１に実装することができる。また、本実施例２では、二つの部品領域の基板１の反りを低減する構造について説明したが、これに限定されず、反り低減部材５の大きさを３つ以上の部品領域の外形に対応させて形成することにより、基板１の反りを低減することもできる。
以上のように、この実施例２に係る基板の反り低減構造によれば、上記実施例１の場合と同様の効果を奏するほか、反り低減部材５によって複数の部品領域の基板１の反りを低減することができる。
図９は、この発明の実施例３に係る反り低減部材５を示す断面図である。本実施例３は、図９に示すように、反り低減部材５の基板５ａに配線１２を形成することで、反り低減部材５をプリント配線基板として構成することができ、基板１にて処理ができない配線を形成したり、電気特性向上のための配線を付加することが可能となる。
すなわち、配線の引き回しが困難となった基板１の配線の一部を補うことが可能となり、基板１の多層化や微細配線化、これに伴うコストアップを抑制することが可能となる。その他の構成は、上記実施例１の場合と同様であるので、重複説明を省略する。
以上のように、この実施例３に係る反り低減部材５によれば、上記実施例１の場合と同様の効果を奏するほか、基板１の全面にわたる多層化や微細配線化等を抑制し、薄型化および低コスト化が可能となる。
図１０は、この発明の実施例４に係る反り低減部材５を示す平面図である。本実施例４は、図１０に示すように、反り低減部材５全面に半田を取り付けるための電極１０を所定ピッチで多数形成したものである。
そして、この電極１０には、取り付ける基板１の反り低減必要領域に応じて半田ボール（上記実施例１の図３で示した半田ボール１１に相当するもの）を形成し、上記実施例１の場合と同様の工程で反り低減部材５を基板１に実装する。
以上のように、この実施例４に係る反り低減部材５によれば、反り低減部材５の共通化を実現することが可能となる。
図１１は、この発明の実施例５に係る反り低減部材５，５１を示す平面図である。図１１に示すように、反り低減部材５は、全面に半田を取り付けるための電極１０が所定ピッチで多数形成され、開口部７を備えている。
また、反り低減部材５の開口部７には、当該開口部７の形状に合致し、かつ開口部を有しない反り低減部材５１がはめ込まれている。この反り低減部材５１は、開口部７に対して着脱自在となっている。
これにより、基板１上のその他の部品３の実装状況に応じて開口部７を活用する場合には、反り低減部材５から反り低減部材５１を取り外した状態で当該反り低減部材５を基板１に実装することができる。
一方、開口部７を活用しない場合には、反り低減部材５に反り低減部材５１を組み合わせたままの状態で当該反り低減部材５，５１を基板１に実装することができる。
以上のように、この実施例５に係る反り低減部材５，５１によれば、基板１上のその他の部品３の実装状況に応じて開口部７の有無を容易に選択して基板１に実装することができるので、基板１の部品実装状況に柔軟に対応することができる。
なお、上記実施例５では、開口部７を有する反り低減部材５と、開口部を有しない反り低減部材５１とを組み合せるものとして説明したが、これに限定されず、たとえば開口部を有する反り低減部材同士の３つ以上の組み合せであってもよい。
反り低減部材５によって反りが低減された基板１に対して部品２が実装された後には、当該反り低減部材５は、必ずしも当該基板１に実装されていなくてもよい。
そこで、本実施例６は、反り低減部材５を基板１から取り外す工程を提供するものであり、装置の小型・軽量化、特に薄型化の要請に応じて実施するものである。以下、この取り外し工程について図１２〜図１４に基づいて説明する。
ここで、図１２は、この発明の実施例６に係る反り低減部材５の取り外し工程を示す断面図であり、基板１全体を加熱する工程を示したものである。図１３は、反り低減部材５を取り外す工程を示す断面図、図１４は、半田を整地する工程を示す断面図である。
図１２に示すように、加熱工程において基板１を治具１６等に固定し、全体をヒータ１７等で１００℃程度に加熱する。
つぎに、図１３に示すように、反り低減部材５の取り外し工程では、工具先端部１８の温度を１７０℃程度に設定可能な一般の部品取外し工具１９等を用い、反り低減部材５を加熱しながら基板１から取り外す。
上述したように、部品２、その他の部品３、およびこれらの半田接続部４に熱的ダメージが及ばないように、反り低減部材５を接合している接合材６の融点は、半田接続部４より低融点の材料で構成されている。
そこで、図１４に示すように、半田を整地する工程では、基板１上の反り低減部材５を取り外した後の半田量や形状が不揃いな半田残渣６１に対し、半田コテ等を用いて半田の均等化ないし平坦化を行う。なお、必要がなければ、上記半田整地工程を省略することもできる。この場合、基板１上には半田残渣６１が残る。また、均等化・平坦化の処理を行った場合でも、基板１上には多少なりとも半田残渣６１が残る。
また、反り低減部材５の半田取り付け用の電極１０を連続した銅箔等で形成しておき、その一部に熱源を接続することで電極１０を局部的に加熱し、半田の接合材６のみを溶融させて取り外すことも可能である。
このとき、反り低減部材５の電極１０を、基板１の対応する電極より大きく（広面積）しておけば、熱が更に伝わり易くなるとともに、反り低減部材５を取り外す際に、溶融した接合材６が半田の表面張力により反り低減部材５側に引き寄せられ易くなるので、整地の工程にも有利となる。
取り外した反り低減部材５は、電極１０上に残った接合材６の半田残渣（接合材の残渣）６１を整地し、改めて半田ボール１１を形成して再利用することが可能である。
以上のように、この実施例６に係る反り低減部材５の取り外し工程によれば、部品２、その他の部品３、およびこれらの半田接続部４に熱的ダメージ与えることなく、反り低減部材５を基板１から容易に取り外すことができ、装置の小型・軽量化、特に薄型化に寄与することができる。
（付記１）複数の電子部品を実装する基板の反りを低減するために当該基板における当該反りを低減したい箇所であって前記電子部品の実装領域の裏面にあたる部分に反り低減部材を接合してなる基板の反り低減構造において、
前記反り低減部材は、個々の前記電子部品の外形寸法とほぼ等しい外形寸法を有するか、もしくは複数個の前記電子部品を包含する外形寸法を有し、
前記電子部品を前記基板に電気的に接続している接合材料よりも融点の低い接合材料によって前記基板に接合されていることを特徴とする基板の反り低減構造。
（付記２）前記反り低減部材は、当該反り低減部材の表裏を貫通する開口部を備えたことを特徴とする付記１に記載の基板の反り低減構造。
（付記３）前記反り低減部材は、ガラスエポキシ基板、ガラスエポキシ基板あるいはポリイミド基板とエポキシ樹脂の複合体、ガラスエポキシ基板あるいはポリイミド基板とシリコン樹脂系エラストマーの複合体のいずれかで形成されている
ことを特徴とする付記１または２に記載の基板の反り低減構造。
（付記４）前記反り低減部材は、前記接合材料を取り付けるための電極を備えたことを特徴とする付記１〜３のいずれか一つに記載の基板の反り低減構造。
（付記５）前記反り低減部材は、前記基板に前記電極を介して電気的に接続される配線を更に備え、前記基板あるいは前記電子部品の電気的処理の一部を前記配線にて行う
ことを特徴とする付記４に記載の基板の反り低減構造。
（付記６）前記電極は、半田ボールを備えたことを特徴とする付記４または５に記載の基板の反り低減構造。
（付記７）前記反り低減部材は、前記電子部品とほぼ同一の熱膨張係数を有することを特徴とする付記１〜６のいずれか一つに記載の基板の反り低減構造。
（付記８）前記反り低減部材の前記開口部には、当該開口部の形状に合致した小径の反り低減部材を着脱自在に備えたことを特徴とする付記２〜７のいずれか一つに記載の基板の反り低減構造。
（付記９）前記電子部品は、リードレス部品であることを特徴とする付記１〜８のいずれか一つに記載の基板の反り低減構造。
（付記１０）基板における電子部品の実装領域の裏面にあたる部分に予め反り低減部材を取り付ける工程と、前記反り低減部材が裏面に取り付けられた前記基板の表面に前記電子部品を実装する工程とを含み、前記反り低減部材の前記基板への取り付け工程は、当該基板へのその他の電子部品の実装工程と同一工程内で行うことを特徴とする基板の反り低減方法。
（付記１１）表裏を貫通する開口部を備えた反り低減部材が前記基板の裏面に取り付けられる際に、当該開口部から当該基板の裏面にその他の電子部品を実装し、その後前記基板の表面に前記電子部品を実装することを特徴とする付記１０に記載の基板の反り低減方法。
（付記１２）複数の前記電子部品および前記反り低減部材が実装された前記基板全体を所定温度に加熱する全体加熱工程と、前記反り低減部材の前記基板との接合箇所を更に加熱して接合材を溶融させ、当該反り低減部材を当該基板から取り外す取り外し工程とを含むことを特徴とする付記１０または１１に記載の基板の反り低減方法。
（付記１３）前記基板から前記反り低減部材を取り外した後に、前記基板に形成された接合材の残渣を更に溶融させて当該接合材の均等化ないし平坦化を行うことを特徴とする付記１２に記載の基板の反り低減方法。
（付記１４）配線が形成され、複数の電子部品が搭載される配線基板において、
第一の接合材により前記基板の第一の面に搭載される電子部品と、
第二の接合材により、前記電子部品が搭載された領域に対応する前記基板の第二の面に搭載される反り低減部材と、を備えたことを特徴とする配線基板。
（付記１５）前記第一の接合材および前記第二の接合材はともに半田であり、前記第二の接合材の融点は、前記第一の接合材の融点よりも低いことを特徴とする付記１４に記載の配線基板。
（付記１６）前記第二の接合部材は、前記反り低減部材に形成された第三の接合材と、前記配線基板上に形成された第一の接合材とが溶融したものであることを特徴とする付記１４または１５に記載の配線基板。
（付記１７）前記第三の接合材の融点は、前記第一の接合材の融点よりも低いことを特徴とする付記１６に記載の配線基板。
（付記１８）配線が形成され、複数の電子部品が搭載される配線基板において、
第一の接合材により前記基板の第一の面に搭載される電子部品と、
反り低減部材を前記基板の第二の面に一時的に搭載する第二の接合材と、
を備えたことを特徴とする配線基板。
（付記１９）配線が形成され、複数の電子部品が搭載される配線基板の製造方法において、
前記配線基板の第一の面に第一の接合材を用いて前記電子部品を搭載する工程と、
前記配線基板の第二の面に第二の接合材を用いて反り低減部材を搭載する工程と、
を備えたことを特徴とする配線基板の製造方法。
（付記２０）前記反り低減部材を搭載する工程は、
前記反り低減部材に第三の接合材を形成する工程と、
前記基板上に前記第一の接合材を形成する工程と、
前記基板上に、前記第一の接合材と前記第三の接合材とを接触させるように、前記反り低減部材を搭載する工程と、
を含むことを特徴とする付記１９に記載の配線基板の製造方法。
（付記２１）前記反り低減部材を搭載する工程は、
前記基板上に前記第二の接合材を形成する工程と、
前記基板上に前記反り低減部材を搭載する工程と、
を含むことを特徴とする付記１９に記載の配線基板の製造方法。
（付記２２）前記反り低減部材が搭載された前記配線基板を加熱する工程と、
前記加熱された基板から前記反り低減部材を取り外す工程と、を更に備えたことを特徴とする付記１９〜２１のいずれか一つに記載の配線基板の製造方法。
（付記２３）前記第二の接合材の融点は、前記第一の接合材の融点よりも低いことを特徴とする付記１９に記載の配線基板の製造方法。
以上のように、この発明に係る基板の反り低減構造および基板の反り低減方法は、電子部品を基板に半田付け実装する際の基板の反りを低減し良好な半田付けを実現するとともに、高密度実装と信頼性の確保等を実現する目的に有用であり、特に、ＢＧＡ、ＬＧＡ等の半導体パッケージに適している。
この発明の実施例１に係る基板の反り低減構造を示す断面図である。 反り低減部材側から見た基板の反り低減構造を示す平面図である。 反り低減部材の詳細構成を示す断面図である。 基板の裏面に半田ペーストを供給する工程を示す断面図である。 基板の裏面にその他の部品等を半田付けする工程を示す断面図である。 基板の表面に半田ペーストを供給する工程を示す断面図である。 基板の表面にその他の部品を半田付けする工程を示す断面図である。 この発明の実施例２に係る基板の反り低減構造を示す平面図である。 この発明の実施例３に係る反り低減部材を示す断面図である。 この発明の実施例４に係る反り低減部材を示す平面図である。 この発明の実施例５に係る反り低減部材を示す平面図である。 この発明の実施例６に係る反り低減部材の取り外し工程を示す断面図である。 反り低減部材を取り外す工程を示す断面図である。 半田を整地する工程を示す断面図である。 従来の部品実装構造を示す断面図である。 従来の基板の反り低減構造を示す断面図である。
符号の説明
１ 基板
２ 部品（電子部品）
３ その他の部品（その他の電子部品）
４ 半田接続部
５ 反り低減部材
５ａ 基板
５ｂ 封止樹脂
６ 接合材
７ 開口部
１０ 電極
１１ 半田ボール
１２ 配線
１６ 治具
１７ ヒータ
１８ 工具先端部
１９ 取り外し工具
２２ 第１の部品の外形
２３ 第２の部品の外形
４１ 半田ペースト
５１ 反り低減部材
６１ 半田残渣（接合材の残渣）

Claims (10)

  1. 複数の電子部品を実装する基板の反りを低減するために当該基板における当該反りを低減したい箇所であって前記電子部品の実装領域の裏面にあたる部分に反り低減部材を接合してなる基板の反り低減構造において、
    前記反り低減部材は、個々の前記電子部品の外形寸法とほぼ等しい外形寸法を有するか、もしくは複数個の前記電子部品を包含する外形寸法を有し、
    前記電子部品を前記基板に電気的に接続している接合材料よりも融点の低い接合材料によって前記基板に接合されていることを特徴とする基板の反り低減構造。
  2. 前記反り低減部材は、当該反り低減部材の表裏を貫通する開口部を備えたことを特徴とする請求項１に記載の基板の反り低減構造。
  3. 前記反り低減部材は、ガラスエポキシ基板、ガラスエポキシ基板あるいはポリイミド基板とエポキシ樹脂の複合体、ガラスエポキシ基板あるいはポリイミド基板とシリコン樹脂系エラストマーの複合体のいずれかで形成されていることを特徴とする請求項１または２に記載の基板の反り低減構造。
  4. 前記反り低減部材は、前記接合材料を取り付けるための電極を備えたことを特徴とする請求項１〜３のいずれか一つに記載の基板の反り低減構造。
  5. 前記反り低減部材は、前記基板に前記電極を介して電気的に接続される配線を更に備え、前記基板あるいは前記電子部品の電気的処理の一部を前記配線にて行うことを特徴とする請求項４に記載の基板の反り低減構造。
  6. 前記反り低減部材の前記開口部には、当該開口部の形状に合致した小径の反り低減部材を着脱自在に備えたことを特徴とする請求項２〜５のいずれか一つに記載の基板の反り低減構造。
  7. 基板における電子部品の実装領域の裏面にあたる部分に予め反り低減部材を取り付ける工程と、前記反り低減部材が裏面に取り付けられた前記基板の表面に前記電子部品を実装する工程とを含み、前記反り低減部材の前記基板への取り付け工程は、当該基板へのその他の電子部品の実装工程と同一工程内で行うことを特徴とする基板の反り低減方法。
  8. 表裏を貫通する開口部を備えた反り低減部材が前記基板の裏面に取り付けられる際に、当該開口部から当該基板の裏面にその他の電子部品を実装し、その後前記基板の表面に前記電子部品を実装することを特徴とする請求項７に記載の基板の反り低減方法。
  9. 複数の前記電子部品および前記反り低減部材が実装された前記基板全体を所定温度に加熱する全体加熱工程と、前記反り低減部材の前記基板との接合箇所を更に加熱して接合材を溶融させ、当該反り低減部材を当該基板から取り外す取り外し工程とを含むことを特徴とする請求項７または８に記載の基板の反り低減方法。
  10. 前記基板から前記反り低減部材を取り外した後に、前記基板に形成された接合材の残渣を更に溶融させて当該接合材の均等化ないし平坦化を行うことを特徴とする請求項９に記載の基板の反り低減方法。
JP2005276640A 2005-09-22 2005-09-22 基板の反り低減構造および基板の反り低減方法 Expired - Fee Related JP4585416B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005276640A JP4585416B2 (ja) 2005-09-22 2005-09-22 基板の反り低減構造および基板の反り低減方法
US11/319,656 US20070063324A1 (en) 2005-09-22 2005-12-29 Structure and method for reducing warp of substrate
KR1020060003724A KR100680022B1 (ko) 2005-09-22 2006-01-13 기판의 휨 저감 구조 및 기판의 휨 저감 방법
CN2006100054863A CN1937887B (zh) 2005-09-22 2006-01-16 用于减小基板翘曲的结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005276640A JP4585416B2 (ja) 2005-09-22 2005-09-22 基板の反り低減構造および基板の反り低減方法

Publications (2)

Publication Number Publication Date
JP2007088293A JP2007088293A (ja) 2007-04-05
JP4585416B2 true JP4585416B2 (ja) 2010-11-24

Family

ID=37883241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005276640A Expired - Fee Related JP4585416B2 (ja) 2005-09-22 2005-09-22 基板の反り低減構造および基板の反り低減方法

Country Status (4)

Country Link
US (1) US20070063324A1 (ja)
JP (1) JP4585416B2 (ja)
KR (1) KR100680022B1 (ja)
CN (1) CN1937887B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848154B1 (ko) 2006-12-13 2008-07-23 삼성전자주식회사 인쇄회로기판
JP2008251687A (ja) * 2007-03-29 2008-10-16 Toshiba Corp プリント回路板、およびこれを備えた電子機器
US20090265028A1 (en) * 2008-04-21 2009-10-22 International Business Machines Corporation Organic Substrate with Asymmetric Thickness for Warp Mitigation
JP5515450B2 (ja) 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
JP2011014609A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 電子機器
KR101037450B1 (ko) 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
JP5445340B2 (ja) 2010-06-10 2014-03-19 富士通株式会社 基板補強構造、基板組立体、及び電子機器
JP2012023151A (ja) * 2010-07-13 2012-02-02 Nichicon Corp 基板の補強構造
JP5017473B1 (ja) 2011-03-16 2012-09-05 株式会社東芝 テレビジョン受像機および電子機器
JP5132801B1 (ja) * 2011-07-14 2013-01-30 株式会社東芝 テレビジョン受像機、及び電子機器
JP5884435B2 (ja) 2011-11-22 2016-03-15 富士通株式会社 回路基板の補強位置決定方法及び基板組立体
CN103188883B (zh) * 2011-12-29 2015-11-25 无锡华润安盛科技有限公司 一种金属框架电路板的焊接工艺
JP5300994B2 (ja) * 2012-01-31 2013-09-25 株式会社東芝 電子機器
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
JP2014027020A (ja) 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法
US20140131897A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Control for Flexible Substrates
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
CN103731978A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 印制电路板及使用该印制电路板的显示装置
US10541211B2 (en) 2017-04-13 2020-01-21 International Business Machines Corporation Control warpage in a semiconductor chip package
US11929260B2 (en) 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power
CN118019216A (zh) * 2022-11-10 2024-05-10 华为技术有限公司 电路板、电子设备以及电路板的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204654A (ja) * 1993-01-06 1994-07-22 Nec Corp 高密度実装プリント基板
JPH1041360A (ja) * 1996-07-26 1998-02-13 Haibetsuku:Kk 被加熱対象物の選択的脱着方法
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP2002033575A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 予備加熱方法
JP2006339596A (ja) * 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US20050127096A1 (en) * 2003-08-08 2005-06-16 Pakers Chemical, Inc. Apparatus for dispensing hazardous chemicals
JP4028452B2 (ja) * 2003-08-27 2007-12-26 Ｄｏｗａホールディングス株式会社 電子部品搭載基板およびその製造方法
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204654A (ja) * 1993-01-06 1994-07-22 Nec Corp 高密度実装プリント基板
JPH1041360A (ja) * 1996-07-26 1998-02-13 Haibetsuku:Kk 被加熱対象物の選択的脱着方法
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP2002033575A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 予備加熱方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP2006339596A (ja) * 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置

Also Published As

Publication number Publication date
US20070063324A1 (en) 2007-03-22
KR100680022B1 (ko) 2007-02-08
JP2007088293A (ja) 2007-04-05
CN1937887B (zh) 2010-11-10
CN1937887A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
JP4585416B2 (ja) 基板の反り低減構造および基板の反り低減方法
EP2222149A1 (en) Electronic component mounting structure and electronic component mounting method
JP6057224B2 (ja) 部品実装構造体
JP6018385B2 (ja) 半導体装置のプリント配線板への固定のための方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
US20090166890A1 (en) Flip-chip package
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP2008066624A (ja) 電子部品搭載装置および電子部品実装方法
JP2016025281A (ja) 半導体装置及びその製造方法
US7719108B2 (en) Enhanced reliability semiconductor package
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JP2006332385A (ja) 半導体装置の実装方法および実装装置
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4989528B2 (ja) 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP2015216256A (ja) 搬送パレット、プリント基板製造装置およびプリント基板製造方法
JP3183278B2 (ja) ボールグリッドアレイ型半導体パッケージおよびその実装構造
JP2006041559A (ja) 半導体装置及び電子機器
JP2006351901A (ja) 電子部品のバンプ形成方法および電子部品の基板への実装方法
JP3214486B2 (ja) 電子部品の実装構造
JP2007141973A (ja) 半導体部品付き配線基板
JP2009239074A (ja) 電子部品実装用治具、電子部品の実装方法及び取外し方法
JP2024502563A (ja) 半導体パッケージおよびその製造方法
JP2004356142A (ja) 多層回路配線板用スティフナー
JP2009267117A (ja) 半導体装置、基板、及び半導体装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees