JP2012204717A - 電子機器、及び電子部品のリワーク方法 - Google Patents

電子機器、及び電子部品のリワーク方法 Download PDF

Info

Publication number
JP2012204717A
JP2012204717A JP2011069340A JP2011069340A JP2012204717A JP 2012204717 A JP2012204717 A JP 2012204717A JP 2011069340 A JP2011069340 A JP 2011069340A JP 2011069340 A JP2011069340 A JP 2011069340A JP 2012204717 A JP2012204717 A JP 2012204717A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
resin
rework
mother board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011069340A
Other languages
English (en)
Inventor
Yayoi Yajima
弥生 矢島
Kenichiro Fujii
健一郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Casio Mobile Communications Ltd
Original Assignee
NEC Casio Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Casio Mobile Communications Ltd filed Critical NEC Casio Mobile Communications Ltd
Priority to JP2011069340A priority Critical patent/JP2012204717A/ja
Publication of JP2012204717A publication Critical patent/JP2012204717A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージを母基板へリワークするときのリフローによる熱応力が母基板に直接加わらないような半導体パッケージのリワーク方法を提供する。
【解決手段】リワーク部品1と母基板2との間に、リワーク部品1の各ボール電極1aと対応する位置に孔4aを開けて導電剤3を充填した異方性導電材料からなる半硬化状態の樹脂平板4を介在させる。樹脂平板4は、熱硬化性を有していてリワーク時においてリワーク部品1と母基板2とに接着される。また、樹脂平板4の孔4aに充填された導電剤3がリワーク部品1のボール電極1aと母基板2のランド2aとを電気的に接続する。更に、取り外された半導体部品の切削後に塗布された半田ペースト5によりリワーク部品1のボール電極1aと母基板2のランド2aとが半田付けされ、かつ、アンダーフィル樹脂6が母基板2と樹脂平板4との隙間に充填される。
【選択図】図1

Description

本発明は、基板に電子部品を表面実装した電子機器、及び基板に搭載された電子部品(例えば、半導体パッケージ)の追加または交換作業(リワーク)を行うための電子部品のリワーク方法に関する。
近年、パソコンや携帯電話機などの小型精密機器(電子機器)は日々を追って機能アップされてきている。したがって、それらの小型精密機器に搭載された母基板は、機能アップに対応させるために、新たな電子部品(例えば、半導体部品)の追加や交換などを行うためのリワークの頻度が高まってきている。
図8は、一般的に行われている半導体部品のリワーク工程の流れを示す断面模式図であり、(a)はリワーク前、(b)はリワーク後、(c)は(b)のA部詳細図である。図8(a)に示すように、一般的に行われている半導体部品のリワーク工程では、例えば、両面実装基板からなる母基板21の裏面側に裏面部品22が搭載されている状態で、該母基板21の表面側に半導体部品などのリワーク部品23を搭載する。なお、このリワーク部品23は、リワーク前部品(図示せず)を端子部分で削除して取り除いた後に搭載する。そして、図8(b)に示すように、リワーク部品23の母基板21への搭載時においてリフローを行うことにより、リワーク部品23のボール電極(バンプ)24を母基板21の対応するランド25へ半田付けしている。
ところが、リワーク工程におけるリフロー時の加熱(リフロー加熱)により、図8(b)に示すように、リワーク部品23の近傍の母基板21に反りが発生することがある。このようにして母基板21に反りが発生すると、図8(c)に示すように、母基板21のランド25の周辺にクラック26が発生するおそれがある。このようなクラック26がランド25の周辺に発生すると、例えば、裏面部品22が接続不良となって電子機器の信頼性を低下させてしまう。また、リフロー時の加熱によって生じる母基板21や裏面部品22の反りによって、リワーク部品23の外周のボール電極24が半田接続不良となったり、内周のボール電極の部分に半田が流れ過ぎてブリッジ等が発生したりする。
すなわち、母基板に搭載された半導体部品の追加や交換などを行うときに、既に搭載されている半導体部品の端子部分を切削したり、交換部品(リワーク部品)をリフローするために部分加熱して部品交換を行うと、母基板に搭載された周囲部品や裏面部品の半田付けパッドが、母基板の熱反りによって剥離するおそれがある。そのため、母基板全体を交換する必要が生じてくることもあるので、半導体パッケージのリワークにおけるコストが高くなってしまう。
そこで、このような不具合を改善するために種々の技術が提案されている。例えば、関連技術として、半導体チップと基板との間に、両者の熱膨張係数の相違によって生じる応力を分散させるためにアンダーフィル樹脂シートを介在させ、該アンダーフィル樹脂シートにあらかじめ形成されたホールに前記半導体チップのバンプを挿通させて基板への半田付け実装を行う技術が開示されている(例えば、特許文献1参照)。この技術によれば、アンダーフィル樹脂シートの粘度が低下する温度(200℃以上)より低い温度で半田付けのリフローを行っているので、半導体チップを基板へ半田付けするときの加熱ストレスはアンダーフィル樹脂シートによって吸収(分散)されるため、基板に熱応力ストレスが加わるおそれはなくなる。
また、他の関連技術として、回路基板における端子電極の接続部位に樹脂フィルムを介在させ、かつ端子電極の接続部位に対応する樹脂フィルムの部分に貫通孔をあけて、その貫通孔に導電性樹脂を充填することにより、回路基板の端子電極を導電性樹脂によって中継させて外部に露出させる技術が開示されている(例えば、特許文献2参照)。この技術によれば、樹脂フィルム及び導電性樹脂が半田付け加熱による熱応力を緩和させるので、回路基板や搭載する電子部品に熱ストレスによるダメージを与えるおそれはなくなる。
特開2001−24029号公報 特開2003−142528号公報
しかしながら、前記特許文献1に開示された技術は、半導体チップと基板との間に薄いアンダーフィル樹脂シートを介在させることによって、リフロー時の熱ストレスをアンダーフィル樹脂シートに吸収させているが、アンダーフィル樹脂シートにあけられた孔には導電剤は充填されていない。言い換えると、半導体チップのバンプは、薄いアンダーフィル樹脂シートの孔を通して基板のランドに直接半田付けされている。そして、半導体チップのバンプが200℃弱の温度で半田付けされた後に、220℃以上の高温にすることによってアンダーフィル樹脂シートを硬化及び収縮させて、該半導体チップのバンプをタイトに包み込むことにより、バンプの周辺にボイド(空洞)を発生させないようにしている。すなわち、この技術は、薄いアンダーフィル樹脂シートを介在させることによって、半田付けリフロー時にバンプ部分に生じやすいボイドを除去するための技術であり、このような薄いアンダーフィル樹脂シートを半導体チップと基板との間に介在させても、本発明が目的としている基板の反りを抑制することはできない。
また、前記特許文献2に開示された技術は、回路基板の端子電極に対応する部分に孔のあいた樹脂フィルムを該回路基板の上に介在させ、その樹脂フィルムの貫通孔に導電性樹脂を充填して回路基板の端子電極を導電性樹脂によって外部に露出させて外部配線を半田付けすることにより、半田付け時の熱ストレスが直接基板側に伝わらないようにしているが、この技術では、半導体パッケージの多数のバンプを基板に半田付けするときの熱ストレスを抑制する技術に展開することはできない。さらには、薄い樹脂フィルムを回路基板上に介在させても、熱ストレスによる回路基板の反りを抑制することはできない。
本発明は、このような事情に鑑みてなされたものであり、リフロー加熱によって反りが生じないような電子部品実装基板を備えた電子機器、及び電子部品(例えば、半導体パッケージ)を母基板へリワークするときのリフローによる熱応力が母基板に直接加わらないような電子部品のリワーク方法を提供することを目的とする。
上記の目的を達成するために、本発明は、母基板と、電極が突出して設けられ、前記母基板の表面に前記電極を介して電気的に接続された状態で実装された電子部品と、前記電極と対応する位置に孔が形成され、前記基板と前記電子部品との間に、一方の面を前記基板に他方の面を前記電子部品にそれぞれ固定して設けられた異方性導電材料からなる樹脂基板と、前記樹脂基板の孔に充填された導電剤と、を備えることを特徴とする。
また、本発明は、母基板に実装された電子部品に対してリワークを行うための電子部品のリワーク方法であって、交換対象の電子部品を電極部分で切削して前記母基板から除去する第1の工程と、前記母基板に残された電極の表面に半田ペーストを塗布する第2の工程と、除去された前記電子部品の電極と対応する位置に孔が形成され、かつ、前記孔に導電剤が充填された、異方性導電材料からなる半硬化状態の樹脂基板を準備する第3の工程と、前記母基板に残された前記電極の位置に前記樹脂基板に開けられた孔の位置を合わせ、前記樹脂基板を前記母基板の上に搭載する第4の工程と、新たな電子部品の電極が前記樹脂基板の孔に挿入するように、前記新たな電子部品を前記樹脂基板の上に搭載する第5の工程と、前記新たな電子部品が前記樹脂基板の上に搭載された状態で、加熱及び加圧によるリフロー処理を行う第6の工程と、を含むことを特徴とする。
本発明によれば、母基板に搭載されている半導体部品の切削や部分加熱加圧方式によってリワークを行うときのリフロー時の加熱によって発生する母基板の反りを抑制し、母基板に搭載されている周囲部品に与えるダメージを低減させることができる。また、リワーク部品のリワーク後における基板への接続状態の信頼性を向上させることができる。すなわち、本発明によれば、電子部品(例えば、半導体パッケージ)のリワーク性を改善した電極端子の接続構造を有する電子部品実装基板を実現することができる。また、このような電極端子の接続構造を備えた電子部品実装基板を実装した電子機器を実現することができる。
本発明の第1実施形態において、半導体パッケージを母基板にリワークした状態を示す断面図である。 本発明の第1実施形態に係る半導体パッケージのリワークの流れを示す工程図である。 本発明の第1実施形態に係る半導体パッケージのリワークの流れを示す工程図である。 リワーク温度による半硬化樹脂の硬化と導電剤の接続タイミングを示す特性図である。 本発明の第3実施形態において、孔の形状を任意にした樹脂平板の斜視図であり、(a)は円形孔の樹脂平板、(b)は四角孔の樹脂平板を示す。 本発明の第4実施形態において、構造を変化させた樹脂平板の斜視図であり、(a)は1層構造の樹脂平板、(b)は3層構造の樹脂平板を示す。 本発明の第5実施形態において、樹脂平板の孔に充填する導電剤を低融点の半田ボールにした状態を示す断面図である。 一般的に行われている半導体部品のリワーク工程の流れを示す断面模式図であり、(a)はリワーク前、(b)はリワーク後、(c)は(b)のA部詳細図である。
本発明に係る電子部品(例えば、半導体パッケージ)のリワーク方法は、ボール電極(バンプ)が配列された表面実装タイプのBGA(Ball Grid Array)型半導体パッケージの切削や部分加熱加圧法によるリワーク時において、リワーク部品の端子位置に対応する位置に孔を開けて導電剤を充填した、異方性導電材料からなる半硬化状態の樹脂平板を、母基板とリワーク部品との間に介在させたことを特徴としている。これによって、リワーク時のリフロー加熱による母基板の反りを抑制することができるので、電子部品(例えば、半導体パッケージ)と母基板との接続部分の信頼性が一段と向上する。尚、本発明において電子部品の「リワーク(追加または交換作業)」との用語は、「リペア(修理)」を含んだ概念として使用する。また、本発明において「異方性導電材料」との用語は、接着,導電,及び絶縁という3つの機能を同時に有する材料を意味している。
以下、本発明に係る電子部品のリワーク方法について、半導体パッケージを例に挙げて、図面を参照しながら好適な実施形態の幾つかを詳細に説明する。なお、各実施形態に用いる図面において、同一の構成要素は原則として同一符号を付し、かつ、重複する説明は可能な限り省略する。
《第1実施形態》
図1は、本発明の第1実施形態において半導体パッケージを母基板にリワークした状態を示す断面図である。図1に示すように、半導体パッケージのリワーク時において、リワーク部品1(すなわち、リワークによって交換された新しいBGA型半導体パッケージ)と母基板2との間に、リワーク部品1のそれぞれのボール電極1aと対応する位置に孔4aを開けて導電剤3を充填した、異方性導電材料からなる半硬化状態の樹脂平板4を介在させる。
樹脂平板4は、リワークによる加熱及び加圧によって硬化する熱硬化性を有していて、リワーク時においてリワーク部品1と母基板2とに接着されている。また、樹脂平板4の孔4aに充填された導電剤3が、リワーク部品1のボール電極1aと母基板2のランド2aとを電気的に接続している。さらに、取り外された半導体部品(図示せず)の切削後に塗布された半田ペースト5によって、リワーク部品1のボール電極1aと母基板2のランド2aとが半田付けされている。また、取り外された半導体部品の切削後に塗布されたアンダーフィル樹脂6が、母基板2と樹脂平板4との隙間に充填されている。
このとき、樹脂平板4の一方の面がリワーク部品1と接着し、該樹脂平板4の他方の面が母基板2と接着することにより、リワーク時のリフロー加熱によって生じる母基板2の反りを抑制することができる。さらに、リワーク部品1のリワーク完了後には、樹脂平板4は補強材として作用するので、リワーク部品1のボール電極1aと母基板2のランド2aとの接続状態の信頼性を向上させることができる。
すなわち、本発明の第1実施形態に係る半導体パッケージのリワーク方法においては、図1に示すように、リワーク部品1の多数のボール電極1aと対応する位置に開けられた孔4aに導電剤3を充填した異方性導電材料からなる半硬化状態の樹脂平板4を、リワーク部品1と母基板2との間に介在させ、かつ、リワーク部品1と母基板2は、樹脂平板4の孔4aに充填された導電剤3によって接続された構成を実現している。
次に、本発明の第1実施形態に係る半導体パッケージのリワーク方法の処理工程について説明する。図2は、本発明の第1実施形態に係る半導体パッケージのリワークの流れを示す工程図である。
まず、図2(a)のリワーク対象部材準備工程に示すように、リワーク対象部材(すなわち、リワークを行う母基板2とリワークによって取り替えるリワーク前部品10)を準備する。このときのリワーク前部品10は、アンダーフィル樹脂6が塗布されたリワーク対象BGAである。
次に、図2(b)の切削工程に示すように、リワーク前部品10の半田付け部分を母基板2のパッド上に薄く残すように、半田付け部分を平らな状態に切削して該リワーク前部品10を除去する。そして、切断された半田付けの平らな部分に半田ペースト5を塗布する。なお、母基板2のパッド上には前工程でアンダーフィル樹脂6が塗布されている。
次に、図2(c)の導電剤の充填工程に示すように、これから搭載するリワーク部品1のボール電極1aと対応する位置に多数の孔4aが開けられた半硬化状態の樹脂平板4の各孔4aに、あらかじめ導電剤3を充填(印刷)する。なお、半硬化状態の樹脂平板4の厚さは、リワーク部品1のバンプ(ボール電極1a)の高さ以下とし、孔4aの径はバンプ(ボール電極1a)の径以上とする。また、樹脂平板4の材質は熱硬化系の樹脂(例えば、エポキシ系樹脂)とする。
その後、図3(a)の樹脂平板の搭載工程に示すように、図2(c)の導電剤の充填工程で用意した、孔4aに導電剤3の充填された樹脂平板4を、図2(b)の切削工程で準備した母基板2の上に搭載する。このとき、樹脂平板4と母基板2とが密着するように、少し強めの荷重7を加えて樹脂平板4を母基板2の上に搭載する。
次に、図3(a)の樹脂平板の搭載工程において樹脂平板4と母基板2とが密着した状態になったら、図3(b)の交換部品の搭載工程に示すように、新規に交換するためのリワーク部品1を、母基板2上の樹脂平板4の上に搭載する。このとき、リワーク部品1のそれぞれのボール電極1aが樹脂平板4の対応する孔4aに挿入するようにリワーク部品1を搭載する。さらに、図3(a)の樹脂平板の搭載工程と同様に、リワーク部品1と樹脂平板4とが密着するように、少し強めの荷重7を加えて搭載する。これにより、リワーク部品1と樹脂平板4と母基板2とが互いに密着した状態となる。
次に、図3(c)のリフロー工程に示すように、リワーク部品1と樹脂平板4と母基板2とを密着させた状態でリフローを行い、リワーク部品1と樹脂平板4と母基板2とを確実に接合させる。
ここで、図3(c)のリフロー工程における樹脂平板4の硬化と導電剤3の硬化のタイミングついて説明する。図4は、リワーク温度による半硬化樹脂の硬化と導電剤の硬化タイミングを示す特性図であり、横軸に時間、縦軸に温度を示している。すなわち、図4に示すように、樹脂平板4の硬化と導電剤3の硬化のタイミングは、まず、時刻t1における温度θ1のときに半硬化状態の樹脂平板4が硬化し、さらに温度を上昇させて、リワーク部品1と母基板2との剛性を高くした状態で(すなわち、時刻t2における温度θ2のときに)導電剤3が硬化する。
そのため、樹脂平板4は、孔4aに充填した導電剤3より硬化温度の低い材料を用意する必要がある。なお、ここでは印刷済みの基材を母基板2へ搭載したが、先に母基板2へ基材を搭載してから印刷処理を行ってもよい。また、リワーク前部品10の削除時に母基板2へ塗布するアンダーフィル樹脂6については、必要に応じて追加塗布してもよい。
《第2実施形態》
本発明の第2実施形態に係る半導体パッケージのリワーク方法おいては、半導体パッケージをリワークするときに限定されることなく、リフロー加熱によって生じる反りの大きい半導体部品を母基板へ初期搭載するときにおいても、その半導体部品の反りを抑制して母基板へ搭載することができる。また、リフロー加熱によって生じる反りの大きい母基板へ半導体部品を初期搭載するときにおいても、母基板の反りを抑制して半導体部品を搭載することができる。
《第3実施形態》
図5は、本発明の第3実施形態において、孔の形状を任意にした樹脂平板の斜視図であり、(a)は平面視で円形の孔4aを有する樹脂平板4、(b)は平面視で四角形の孔8aを有する樹脂平板8を示している。すなわち、第1実施形態では、図5(a)に示すように、樹脂平板4の孔4aの形状を円形にしたが、これに限ることなく、半導体パッケージのバンプの形状に合わせて、図5(b)に示すように、樹脂平板8の孔8aの形状を四角形にしてもよいし、その他の形状にしてもよい。
《第4実施形態》
図6は、本発明の第4実施形態において、構造を変化させた樹脂平板の斜視図であり、(a)は1層構造の樹脂平板4、(b)は3層構造の樹脂平板9を示している。すなわち、第1実施形態では、図6(a)に示すように、1層構造の熱硬化性樹脂からなる樹脂平板4にしたが、図6(b)に示すように、タック剤11、セラミック12、及び接着剤13からなる3層構造の樹脂平板9にしてもよい。
《第5実施形態》
図7は、本発明の第5実施形態において、樹脂平板の孔に充填する導電剤を低融点の半田ボールにした状態を示す断面図である。すなわち、図7に示すように、樹脂平板4の孔4aに充填する導電剤を低融点半田ボール15にしてもよい。この場合の充填方法は、樹脂平板4の孔4aに低融点半田ボール15を入れ、樹脂平板4の下にあらかじめ貼付された粘着シート14に付着した低融点半田ボール15以外の低融点半田ボール(図示せず)は、樹脂平板4を逆さまにして廃棄する。すなわち、粘着シート14の上に樹脂平板4を載せてから低融点半田ボール15を充填する。また、導電剤3は、低融点の半田ペーストや、ACP(Antisotropic Conductive Paste:異方性導電ペースト)などであってもよい。なお、粘着シート14は、リワーク部品1の搭載時に該リワーク部品1を押し付けて半田バンプにて突き破って接続する。
《まとめ》
以上、本発明に係る半導体パッケージのリワーク方法の実施形態について図面を参照して詳述してきたが、本発明の具体的に構成は、これらの実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲の設計の変更等があってもそれらは本発明に含まれる。
本発明によれば、リワーク作業工程に限らず、電子部品を回路基板へ表面実装するような一般的な半導体製造工程や、アンダーフィル樹脂を塗布した電子部品を高密度に実装した母基板を有する電子機器や携帯機器などの製造工程において有効に利用することができる。
1 リワーク部品
1a ボール電極
2 母基板
2a ランド
3 導電剤
4 樹脂平板
4a 孔
5 半田ペースト
6 アンダーフィル樹脂
7 荷重
8 樹脂平板
8a 孔
9 樹脂平板
10 リワーク前部品
11 タック剤
12 セラミック
13 接着剤
14 粘着シート
15 低融点半田ボール
21 母基板
22 裏面部品
23 リワーク部品
24 ボール電極
25 ランド
26 クラック

Claims (10)

  1. 母基板と、
    電極が突出して設けられ、前記母基板の表面に前記電極を介して電気的に接続された状態で実装された電子部品と、
    前記電極と対応する位置に孔が形成され、前記基板と前記電子部品との間に、一方の面を前記基板に他方の面を前記電子部品にそれぞれ固定して設けられた異方性導電材料からなる樹脂基板と、
    前記樹脂基板の孔に充填された導電剤と、
    を備えることを特徴とする電子機器。
  2. 前記樹脂基板は、前記母基板の表面における前記電子部品が実装された領域にのみ設けられていることを特徴とする請求項1に記載の電子機器。
  3. 前記導電剤が、前記電子部品の電極と前記母基板とを電気的に接続していることを特徴とする請求項1または2に記載の電子機器。
  4. 前記母基板と前記樹脂基板との隙間に、アンダーフィル樹脂が充填されていることを特徴とする請求項1から3のいずれか1項に記載の電子機器。
  5. 前記樹脂基板は、前記導電剤より硬化温度が低い樹脂材料によって形成されていることを特徴とする請求項1から4のいずれか1項に記載の電子機器。
  6. 前記樹脂基板の孔は、平面視で前記電極に略等しい形状に形成されていることを特徴とする請求項1から5のいずれか1項に記載の電子機器。
  7. 前記樹脂基板が、多層構造を有することを特徴とする請求項1から6のいずれか1項に記載の電子機器。
  8. 前記導電剤は、低融点半田ボール、低融点半田ペースト、または異方性導電ペーストのいずれかであることを特徴とする請求項1から7のいずれか1項に記載の電子機器。
  9. 母基板に実装された電子部品に対してリワークを行うための電子部品のリワーク方法であって、
    交換対象の電子部品を電極部分で切削して前記母基板から除去する第1の工程と、
    前記母基板に残された電極の表面に半田ペーストを塗布する第2の工程と、
    除去された前記電子部品の電極と対応する位置に孔が形成され、かつ、前記孔に導電剤が充填された、異方性導電材料からなる半硬化状態の樹脂基板を準備する第3の工程と、
    前記母基板に残された前記電極の位置に前記樹脂基板に開けられた孔の位置を合わせ、前記樹脂基板を前記母基板の上に搭載する第4の工程と、
    新たな電子部品の電極が前記樹脂基板の孔に挿入するように、前記新たな電子部品を前記樹脂基板の上に搭載する第5の工程と、
    前記新たな電子部品が前記樹脂基板の上に搭載された状態で、加熱及び加圧によるリフロー処理を行う第6の工程と、
    を含むことを特徴とする電子部品のリワーク方法。
  10. 前記第6の工程において、第1のリフロー温度で前記樹脂基板を硬化させ、前記第1のリフロー温度より高い第2のリフロー温度で、前記導電剤が硬化して前記電子部品の電極と前記母基板とを電気的に接続することを特徴とする請求項9に記載の電子部品のリワーク方法。
JP2011069340A 2011-03-28 2011-03-28 電子機器、及び電子部品のリワーク方法 Withdrawn JP2012204717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011069340A JP2012204717A (ja) 2011-03-28 2011-03-28 電子機器、及び電子部品のリワーク方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069340A JP2012204717A (ja) 2011-03-28 2011-03-28 電子機器、及び電子部品のリワーク方法

Publications (1)

Publication Number Publication Date
JP2012204717A true JP2012204717A (ja) 2012-10-22

Family

ID=47185321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011069340A Withdrawn JP2012204717A (ja) 2011-03-28 2011-03-28 電子機器、及び電子部品のリワーク方法

Country Status (1)

Country Link
JP (1) JP2012204717A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899397A (zh) * 2018-08-22 2018-11-27 通威太阳能(合肥)有限公司 一种叠瓦组件用返工装置及其使用方法
CN109068488A (zh) * 2018-09-25 2018-12-21 西安金百泽电路科技有限公司 带元器件的pcb板件返工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899397A (zh) * 2018-08-22 2018-11-27 通威太阳能(合肥)有限公司 一种叠瓦组件用返工装置及其使用方法
CN108899397B (zh) * 2018-08-22 2024-02-06 通威太阳能(合肥)有限公司 一种叠瓦组件用返工装置及其使用方法
CN109068488A (zh) * 2018-09-25 2018-12-21 西安金百泽电路科技有限公司 带元器件的pcb板件返工方法
CN109068488B (zh) * 2018-09-25 2021-04-09 西安金百泽电路科技有限公司 带元器件的pcb板件返工方法

Similar Documents

Publication Publication Date Title
US8072769B2 (en) Component-embedded module and manufacturing method thereof
JP2010103244A (ja) 半導体装置及びその製造方法
US9048332B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP2007088293A (ja) 基板の反り低減構造および基板の反り低減方法
JP7236269B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5691573B2 (ja) モジュール部品の製造方法
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
JP2007243106A (ja) 半導体パッケージ構造
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP2012059814A (ja) 電子部品装置およびその製造方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP2007266129A (ja) 半導体装置及び半導体装置の製造方法
JP2012190871A (ja) 半導体装置およびその製造方法
JP6147990B2 (ja) 表面実装構造体および表面実装方法
JP2001320145A (ja) 電子部品の実装構造および実装方法
JP4989528B2 (ja) 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
JP2009218436A5 (ja)
JP2007123780A (ja) 緩衝部を有する回路基板および製造方法
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
JP2011066122A (ja) 回路基板
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2007134448A (ja) 半導体装置の製造方法
JP2006253179A (ja) 半導体装置の製造方法と製造装置
JP2008124248A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603