JP5691573B2 - モジュール部品の製造方法 - Google Patents
モジュール部品の製造方法 Download PDFInfo
- Publication number
- JP5691573B2 JP5691573B2 JP2011020490A JP2011020490A JP5691573B2 JP 5691573 B2 JP5691573 B2 JP 5691573B2 JP 2011020490 A JP2011020490 A JP 2011020490A JP 2011020490 A JP2011020490 A JP 2011020490A JP 5691573 B2 JP5691573 B2 JP 5691573B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- circuit board
- insulating resin
- thin film
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
本発明は、モジュール部品及びその製造方法に関し、特にシールド構造を具備したモジュール部品およびその製造方法に関する。
携帯型電子機器等の分野では、内部に使用されるモジュール部品の小型・薄型化、高密度実装化が図られている。また、このようなモジュール部品では、回路特性の安定化や誤動作を防止するためシールド構造が採られている。これにより、外部からのノイズを遮蔽するとともに内部より発するノイズを外部へ漏らさないようにする。
図１２は、このようなモジュール部品の一つである。
図１２に示すように、回路基板１０１の第１の面には各種電子部品１０２が配置されており、はんだ材等を介し回路基板１０１と電気的、機械的に接続されている。また、第１の面にこれら電子部品２を覆う金属ケース１０７がはんだ材を介し回路基板１０１のパターン１０３に接続されている。図示はしていないが金属ケース１０７はこのパターン１０３を介しグランド電極と電気的に接続される。回路基板１０１の第２の面には、本モジュール部品をメインボードに接続するためのはんだバンプ１０９が形成されている。
図１２に示すように、回路基板１０１の第１の面には各種電子部品１０２が配置されており、はんだ材等を介し回路基板１０１と電気的、機械的に接続されている。また、第１の面にこれら電子部品２を覆う金属ケース１０７がはんだ材を介し回路基板１０１のパターン１０３に接続されている。図示はしていないが金属ケース１０７はこのパターン１０３を介しグランド電極と電気的に接続される。回路基板１０１の第２の面には、本モジュール部品をメインボードに接続するためのはんだバンプ１０９が形成されている。
しかしながら、従来のモジュール部品には、以下に示すような幾つかの問題点がある。
第１の課題として、モジュール部品の小型・薄型化が困難なことがある。この原因として、シールド構造として金属ケース１０７を用いていることがある。金属ケース１０７ははんだ材で回路基板に取り付けられていることから、取り付け用パッドの面積確保とはんだ付け不良防止のため実装禁止エリアの確保が必要となる。したがって、実装面積が広くなり小型が困難となる。また、金属ケース１０７の製造時の加工性や金属ケース１０７自体の強度を確保する上で、所望の板厚、サイズが必要となり薄型化も難しい。
第１の課題として、モジュール部品の小型・薄型化が困難なことがある。この原因として、シールド構造として金属ケース１０７を用いていることがある。金属ケース１０７ははんだ材で回路基板に取り付けられていることから、取り付け用パッドの面積確保とはんだ付け不良防止のため実装禁止エリアの確保が必要となる。したがって、実装面積が広くなり小型が困難となる。また、金属ケース１０７の製造時の加工性や金属ケース１０７自体の強度を確保する上で、所望の板厚、サイズが必要となり薄型化も難しい。
そこで、金属ケース１０７以外のシールド構造として、特開２００４−１７２１７６、特開２００６−２８６９１５に開示されているように、電子部品を絶縁性樹脂で覆った上に導電性樹脂層を形成した構造が示されている。この構造により、小型・薄型化を図ることができる。
しかし、引用文献１、２に記載のような技術においても、依然として以下に示すような課題がある。
まず、導電性樹脂層形成時、樹脂の硬化収縮から基板に大きな反りが生じやすい。したがって、集合回路基板をダイシングする際、反りによって基板の固定が難しくダイシング性が低下してしまう。
また、所望のシールド性能を得るためには高い導電率が必要となることから、導電性樹脂中に含まれるＡｇ等の金属フィラー量を増やす必要がある。したがって、導電性樹脂の材料費によりコストがかかってしまう。
まず、導電性樹脂層形成時、樹脂の硬化収縮から基板に大きな反りが生じやすい。したがって、集合回路基板をダイシングする際、反りによって基板の固定が難しくダイシング性が低下してしまう。
また、所望のシールド性能を得るためには高い導電率が必要となることから、導電性樹脂中に含まれるＡｇ等の金属フィラー量を増やす必要がある。したがって、導電性樹脂の材料費によりコストがかかってしまう。
そこでなされた本発明の目的は、特にシールド構造を具備したモジュール部品において、小型・薄型化を低コストに実現できるモジュール部品およびその製造方法を提供することである。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明のモジュール部品の製造方法は、回路基板の第１の面に電子部品を実装する工程と、回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層の上から半硬化状の第２の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層と第２の絶縁性樹脂層、及び回路基板をモジュール部品単位に個片分割すると共に、回路基板の各内層に配置されグランド電極に繋がれたパターンおよびビアをダイシングしパターンおよびビアの断面を露出させる工程と、キャリアに粘着層を介して金属薄膜を貼り付ける工程と、個片化した途中工程のモジュール部品を、第２の絶縁性樹脂層を介して金属薄膜上へマトリクス状に配列する工程と、第２の絶縁性樹脂層を硬化させ金属薄膜上に途中工程のモジュール部品を接着する工程と、途中工程のモジュール部品間にできた各溝に導電性樹脂を供給する工程と、導電性樹脂を熱硬化し金属薄膜と回路基板の側面より露出し、グランド電極と繋がれたパターンおよびビアの断面に接続する工程と、回路基板の第２の面にはんだバンプを形成する工程と、導電性樹脂が供給された位置で導電性樹脂と金属薄膜をダイシングする工程と、粘着層と金属薄膜の間からキャリアを除去する工程と、を含むことを特徴とする。
本発明のモジュール部品の製造方法は、回路基板の第１の面に電子部品を実装する工程と、回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層の上から半硬化状の第２の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層と第２の絶縁性樹脂層、及び回路基板をモジュール部品単位に個片分割すると共に、回路基板の各内層に配置されグランド電極に繋がれたパターンおよびビアをダイシングしパターンおよびビアの断面を露出させる工程と、キャリアに粘着層を介して金属薄膜を貼り付ける工程と、個片化した途中工程のモジュール部品を、第２の絶縁性樹脂層を介して金属薄膜上へマトリクス状に配列する工程と、第２の絶縁性樹脂層を硬化させ金属薄膜上に途中工程のモジュール部品を接着する工程と、途中工程のモジュール部品間にできた各溝に導電性樹脂を供給する工程と、導電性樹脂を熱硬化し金属薄膜と回路基板の側面より露出し、グランド電極と繋がれたパターンおよびビアの断面に接続する工程と、回路基板の第２の面にはんだバンプを形成する工程と、導電性樹脂が供給された位置で導電性樹脂と金属薄膜をダイシングする工程と、粘着層と金属薄膜の間からキャリアを除去する工程と、を含むことを特徴とする。
本発明のモジュール部品の製造方法は、回路基板の第１の面に電子部品を実装する工程と、回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層の上から半硬化状の第２の絶縁性樹脂層を形成する工程と、第１の絶縁性樹脂層と第２の絶縁性樹脂層、及び回路基板をモジュール部品単位に回路基板の途中までハーフダイシングすると共に、回路基板の各内層に配置されグランド電極に繋がれたパターンおよびビアをダイシングしパターンおよびビアの断面を露出させる工程と、ハーフダイシングで形成された各溝に導電性樹脂を供給する工程と、導電性樹脂と第２の絶縁性樹脂層の上に金属薄膜を貼り付ける工程と、導電性樹脂と第２の絶縁性樹脂層を熱硬化し、導電性樹脂を金属薄膜と回路基板の側面より露出しグランド電極と繋がれたパターンおよびビアの断面に接続する工程と、回路基板の第２の面にはんだバンプを形成する工程と、導電性樹脂が供給された位置でモジュール部品単位にダイシングする工程と、を含むことを特徴とすることもできる。
本発明のモジュール部品によれば、モジュール部品の上面に形成するシールド層を比較的安い金属材料で構成し、側面のシールド層のみ高価な導電性樹脂で形成していることから、導電性樹脂の使用量を減らしコスト低減が図られる。
本発明のモジュール部品の製造方法によれば、絶縁性樹脂層を形成した後にモジュール部品単位に個片化を行う。その後、比較的剛性のあるキャリア上に配置した状態で導電性樹脂層を形成することで、導電性樹脂の硬化収縮による反りをキャリアによって抑制する。従って、高い精度で導電性樹脂層をダイシングできることから、安定したシールド特性が得られる。また、キャリア上に途中工程のモジュール部品を再配置する際に、回路基板の不良部分を取り除くことができるので、導電性樹脂を効率的に使用できる。
本発明のモジュール部品の製造方法によれば、絶縁性樹脂層を形成した後にモジュール部品単位に回路基板の途中までハーフダイシングする。その後、この状態でハーフダイシングで形成された各溝に導電性樹脂を供給して導電性樹脂層を形成することで、導電性樹脂の硬化収縮による反りを抑制する。従って、高い精度で導電性樹脂層をダイシングできることから、安定したシールド特性が得られる。
以下、添付図面を参照して、本発明を実施するための最良の形態を説明する。しかし、本発明はこれらの実施例のみに限定されるものではない。
（第１の実施形態）
図１は、本実施形態に係るモジュール部品１０の断面図である。
図１に示すように、回路基板１の第１の面にはＢＧＡ等の各種電子部品２が実装されており、更に回路基板１の第１の面を覆うように熱硬化性樹脂等からなる第１の絶縁性樹脂層５が形成されている。
図１は、本実施形態に係るモジュール部品１０の断面図である。
図１に示すように、回路基板１の第１の面にはＢＧＡ等の各種電子部品２が実装されており、更に回路基板１の第１の面を覆うように熱硬化性樹脂等からなる第１の絶縁性樹脂層５が形成されている。
回路基板１は、複数の配線層が積層されたもので、各内層にパターン３及びビア４が形成されており信号端子、グランド電極に結線されている。
第１の絶縁性樹脂層５の上面には、熱硬化性樹脂等からなる第２の絶縁性樹脂層６を介して金属薄膜７が接着されている。この金属薄膜７はモジュール部品１０の上面のシールド層として機能するものである。ここで、金属薄膜７には、電気抵抗率が低く比較的安い銅、アルミニウム、ニッケル等の金属材料や合金、およびこれらを組み合わせた積層構造であってもよい。金属薄膜７の厚みは０．１ｍｍ以下であってもよい。
第１の絶縁性樹脂層５と第２の絶縁性樹脂層６の側面では、導電性樹脂層８が形成されており、金属薄膜７と接続されている。図示はしていないが、この導電性樹脂層８は回路基板１のグランド電極に結線された各層のパターン３やビア４の断面とも接続されており、モジュール部品１０の側面のシールド層として機能するものである。
導電性樹脂層８中に含まれるフィラーは、銀や金、銅、錫及びカーボンの何れか、もしくはその組合せにより構成されていてもよい。また、導電性樹脂層８の厚みは０．１ｍｍ以下であってもよい。
導電性樹脂層８中に含まれるフィラーは、銀や金、銅、錫及びカーボンの何れか、もしくはその組合せにより構成されていてもよい。また、導電性樹脂層８の厚みは０．１ｍｍ以下であってもよい。
回路基板１の第２の面には、メインボードへの接続用として錫を主成分とするはんだバンプ９が形成されている。
本実施形態のモジュール部品１０では、シールド構造として上面を比較的安い金属材料からなる金属薄膜７で構成し、側面のみ高価な導電性樹脂層８で形成することによって、導電性樹脂の使用量を減らしコスト低減が図られる。
また、金属薄膜７が電気抵抗率の低い金属材料であることによりシールド特性の向上が図られる。
更に、金属薄膜７に複数の金属材料を組み合わせた積層構造を適用することで、耐腐食性等の信頼性を向上させることが可能となる。
また、金属薄膜７が電気抵抗率の低い金属材料であることによりシールド特性の向上が図られる。
更に、金属薄膜７に複数の金属材料を組み合わせた積層構造を適用することで、耐腐食性等の信頼性を向上させることが可能となる。
図２、図３に示すように、本実施形態のモジュール部品の製造方法は、次のように製造される。
まず初めに、図２（ａ）に示すように、回路基板１の第１の面に各種電子部品２を実装する。ここで、回路基板１は複数個の回路基板がマトリクス状に配置された集合基板である。
図示はしていないが、電子部品２の実装は、以下のようにして行う。まず回路基板１の任意の位置に錫を主成分とするはんだペースト材を印刷し、各種電子部品２を搭載する。その後、リフロー炉ではんだペースト材の融点以上に加熱することで実装される。電子部品２が半導体素子である場合には、ワイヤーボンディング法やバンプを介しフェイスダウンで実装する方法を適用することができる。
まず初めに、図２（ａ）に示すように、回路基板１の第１の面に各種電子部品２を実装する。ここで、回路基板１は複数個の回路基板がマトリクス状に配置された集合基板である。
図示はしていないが、電子部品２の実装は、以下のようにして行う。まず回路基板１の任意の位置に錫を主成分とするはんだペースト材を印刷し、各種電子部品２を搭載する。その後、リフロー炉ではんだペースト材の融点以上に加熱することで実装される。電子部品２が半導体素子である場合には、ワイヤーボンディング法やバンプを介しフェイスダウンで実装する方法を適用することができる。
次に、図２（ｂ）に示すように、回路基板１の第１の面を覆うように第１の絶縁性樹脂層５の形成を行う。
第１の絶縁性樹脂層５の形成方法としては、真空印刷法やディスペンス法で第１の絶縁性樹脂層５となる樹脂材を供給した後、加熱炉等を用い熱硬化する方法が適用できる。この形成方法の場合、電子部品２の厚みにより各部で膜厚の差があり、樹脂の硬化収縮やダレ等から表面に凹凸が生じることがある。その他の形成方法として、コンプレッションモールドで成型する方法を採ることができる。
更に、第１の絶縁性樹脂層５の形成において、硬化後の反りを抑えるために本工程では仮硬化状態とし、後工程で本硬化する方法を適用してもよい。
第１の絶縁性樹脂層５の形成方法としては、真空印刷法やディスペンス法で第１の絶縁性樹脂層５となる樹脂材を供給した後、加熱炉等を用い熱硬化する方法が適用できる。この形成方法の場合、電子部品２の厚みにより各部で膜厚の差があり、樹脂の硬化収縮やダレ等から表面に凹凸が生じることがある。その他の形成方法として、コンプレッションモールドで成型する方法を採ることができる。
更に、第１の絶縁性樹脂層５の形成において、硬化後の反りを抑えるために本工程では仮硬化状態とし、後工程で本硬化する方法を適用してもよい。
その後、図２（ｃ）に示すように、第１の絶縁性樹脂層５の上面に生じた凹凸よりも膜厚の厚い半硬化状の第２の絶縁性樹脂層６を形成する。
第２の絶縁性樹脂層６の形成方法としては、液状樹脂をディスペンス法やスピンコート法を用いて供給し、加熱炉で半硬化させる方法を適用してもよい。その他にも、半硬化状の樹脂シートをラミネートする方法を適用することができる。
第２の絶縁性樹脂層６の形成方法としては、液状樹脂をディスペンス法やスピンコート法を用いて供給し、加熱炉で半硬化させる方法を適用してもよい。その他にも、半硬化状の樹脂シートをラミネートする方法を適用することができる。
次に、図２（ｄ）に示すように、回路基板１をモジュール単位に個片分割する。
個片分割には、乾式や湿式のダイシング方法を適用することができる。
ここで、回路基板１を個片分割すると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４をダイシングし、パターン３及びビア４の断面を露出させる。
個片分割には、乾式や湿式のダイシング方法を適用することができる。
ここで、回路基板１を個片分割すると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４をダイシングし、パターン３及びビア４の断面を露出させる。
次に、図３（ｅ）に示すように、粘着層１５を具備したキャリア１４を用意し、この粘着層１５を介して金属薄膜７を貼り付ける。そして、この金属薄膜７上に個片化した途中工程のモジュール部品１０を第１の絶縁性樹脂層５を下にした状態でマトリクス状に配列する。
その後、キャリア１４ごと加熱炉等に投入し第２の絶縁性樹脂層６を熱硬化させることで金属薄膜７上に途中工程のモジュール部品１０を接着する。
これにより、途中工程のモジュール部品１０を搭載するにあたり、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。必要に応じてキャリア１４側から予備加熱を加えながらモジュール部品１０の搭載を行ってもよい。
これにより、途中工程のモジュール部品１０を搭載するにあたり、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。必要に応じてキャリア１４側から予備加熱を加えながらモジュール部品１０の搭載を行ってもよい。
モジュール部品１０の搭載間隔については、以下のようにして設定する。
後述するダイシング工程でのダイシング幅をＡ、最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みをＢとした場合、搭載間隔は、Ａ＋Ｂ×２以上で設定する。
後述するダイシング工程でのダイシング幅をＡ、最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みをＢとした場合、搭載間隔は、Ａ＋Ｂ×２以上で設定する。
使用するキャリア１４は、凹部１６を有した形状であり、この部分には粘着層１５が形成されていない構造である。また、この凹部１６の位置が後述するダイシング工程でのダイシングラインとなるように途中工程のモジュール部品１０が搭載される。
キャリア１４の材質には、剛性の高いＳＵＳや、比較的剛性があって比熱の小さいアルミ、マグネシウム合金等を適用することができる。
キャリア１４に設けられた粘着層１５は、リフロー加熱等に対する耐熱性を有しているものであり、各加熱工程でも金属薄膜７を固定できる。また、複数回の加熱を行っても所望の粘着力を持続し繰返し使用できる。
キャリア１４の材質には、剛性の高いＳＵＳや、比較的剛性があって比熱の小さいアルミ、マグネシウム合金等を適用することができる。
キャリア１４に設けられた粘着層１５は、リフロー加熱等に対する耐熱性を有しているものであり、各加熱工程でも金属薄膜７を固定できる。また、複数回の加熱を行っても所望の粘着力を持続し繰返し使用できる。
次に、図３（ｆ）に示すように、途中工程のモジュール部品１０間にできた各溝に導電性樹脂層８を供給し、加熱炉等を用いて熱硬化させる。
このとき、回路基板１の側面より露出したグランド電極と結線されたパターン３及びビア４の断面が導電性樹脂層８と接続される。また、金属薄膜７も導電性樹脂層８を介しグランド電極と結線されたパターン３及びビア４に接続される。
ここで、導電性樹脂層８の硬化収縮によって生じる反りは、キャリア１４の剛性により抑制している状態である。
導電性樹脂の供給方法には、ディスペンス法や真空印刷法を用いることができる。
このとき、回路基板１の側面より露出したグランド電極と結線されたパターン３及びビア４の断面が導電性樹脂層８と接続される。また、金属薄膜７も導電性樹脂層８を介しグランド電極と結線されたパターン３及びビア４に接続される。
ここで、導電性樹脂層８の硬化収縮によって生じる反りは、キャリア１４の剛性により抑制している状態である。
導電性樹脂の供給方法には、ディスペンス法や真空印刷法を用いることができる。
その後、図３（ｇ）に示すように、回路基板１の第２の面にメインボードへの接続用として錫を主成分とするはんだバンプ９を形成する。
図示はしていないが、はんだバンプ９の形成方法として、ペースト状のはんだ材を印刷法にて任意の位置に供給し、リフロー加熱することで形成できる。その他にも回路基板１の任意の位置にフラックスを印刷法または転写法にて供給し、はんだボールを搭載、リフロー加熱する方法を採ることも可能である。必要に応じ、はんだバンプ９の形成時に付着したフラックスの洗浄を実施してもよい。
図示はしていないが、はんだバンプ９の形成方法として、ペースト状のはんだ材を印刷法にて任意の位置に供給し、リフロー加熱することで形成できる。その他にも回路基板１の任意の位置にフラックスを印刷法または転写法にて供給し、はんだボールを搭載、リフロー加熱する方法を採ることも可能である。必要に応じ、はんだバンプ９の形成時に付着したフラックスの洗浄を実施してもよい。
最後に、図３（ｈ）に示すように、導電性樹脂が供給された位置で導電性樹脂層８と金属薄膜７をダイシングし、粘着層１５と金属薄膜７の間からキャリア１４を除去することで完了する。
ダイシング時において、キャリア１４はダイシングラインの位置が凹部と一致していることから、ダイシング深さを制御することでキャリア１４を傷つけることはない。ダイシング幅は、前記したように最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みを考慮し設定される。
ダイシング方法としては、乾式や湿式が適用できる。乾式の場合には、キャリア１４の凹部１６に開口部を設けてもよい。この開口部とダイシング装置の吸引口を繋げることにより、ダイシング時に発生する切り屑を吸引できる。
ダイシング時において、キャリア１４はダイシングラインの位置が凹部と一致していることから、ダイシング深さを制御することでキャリア１４を傷つけることはない。ダイシング幅は、前記したように最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みを考慮し設定される。
ダイシング方法としては、乾式や湿式が適用できる。乾式の場合には、キャリア１４の凹部１６に開口部を設けてもよい。この開口部とダイシング装置の吸引口を繋げることにより、ダイシング時に発生する切り屑を吸引できる。
上述したような本実施形態の製造方法は、第１の絶縁性樹脂層５、第２の絶縁性樹脂層６を形成した後に、モジュール部品単位に個片化を行う。その後、比較的剛性のあるキャリア１４上に再配置し導電性樹脂層８を形成することで、導電性樹脂層８の硬化収縮による反りをキャリア１４によって抑制する。従って、高い精度で導電性樹脂層８をダイシングできることから、安定したシールド特性が得られる。
また、キャリア１４上に途中工程のモジュール部品１０を再配置する際に、回路基板１の不良部分を取り除くことができるので、導電性樹脂層８を効率的に使用できる。更に、このキャリア１４は再使用が可能であることから、組立コストを低減することができる。また更に、第１の絶縁性樹脂層５にできた凹凸よりも厚く第２の絶縁性樹脂層６を形成することで、最終的なモジュール部品の形状安定性を確保することができる。
また、キャリア１４上に途中工程のモジュール部品１０を再配置する際に、回路基板１の不良部分を取り除くことができるので、導電性樹脂層８を効率的に使用できる。更に、このキャリア１４は再使用が可能であることから、組立コストを低減することができる。また更に、第１の絶縁性樹脂層５にできた凹凸よりも厚く第２の絶縁性樹脂層６を形成することで、最終的なモジュール部品の形状安定性を確保することができる。
次に、上記第１の実施形態をベースとした応用例として、複数の実施形態を示す。以下に示す各実施形態では、上記第１の実施形態と異なる構成を中心に説明を行い、上記第１の実施形態と共通する構成については図中に同符号を付してその説明を省略する。
［第２の実施形態］
次に第２の実施形態について図４を用いて説明する。
図４は本実施形態におけるモジュール部品の断面図である。
図４に示すように、本実施形態において第１の実施形態と相違する点は、最も実装高さが高い電子部品２の表面と第１の絶縁性樹脂層５の表面が同じ高さかそれよりも低い点である。
次に第２の実施形態について図４を用いて説明する。
図４は本実施形態におけるモジュール部品の断面図である。
図４に示すように、本実施形態において第１の実施形態と相違する点は、最も実装高さが高い電子部品２の表面と第１の絶縁性樹脂層５の表面が同じ高さかそれよりも低い点である。
本実施形態の構成によれば、最も実装高さの高い電子部品の表面と第１の絶縁性樹脂層５の表面が同じ高さかそれよりも低いことで、更なるモジュール部品の薄型化を図ることが可能である。また、第２の絶縁性樹脂層６により金属薄膜７と接着されることで、凹凸や隙間等は生じない。
［第３の実施形態］
次に第３の実施形態について図５を用いて説明する。
図５は本実施形態におけるモジュール部品の断面図である。
図５に示すように、本実施形態において第１の実施形態と相違する点は、金属薄膜７の表面に保護膜１１が形成されている点である。
保護膜１１には、無機膜やエポキシ樹脂等で形成された有機膜、および金属材料が適用でき、これらの組合せによっても形成することができる。
次に第３の実施形態について図５を用いて説明する。
図５は本実施形態におけるモジュール部品の断面図である。
図５に示すように、本実施形態において第１の実施形態と相違する点は、金属薄膜７の表面に保護膜１１が形成されている点である。
保護膜１１には、無機膜やエポキシ樹脂等で形成された有機膜、および金属材料が適用でき、これらの組合せによっても形成することができる。
本実施形態では、金属薄膜の表面に保護膜を形成することにより、外的要因による金属薄膜へのキズや表面酸化、及び腐食を防止し、安定したシールド特性を得ることが可能となる。
上記第３の実施形態のモジュール部品の製造方法については、回路基板１をモジュール単位に個片分割する工程までは、図２に示した第１の実施形態と同様のため省略する。
その後、図６（ｅ）に示すように、粘着層１５を具備したキャリア１４を用意し、この粘着層１５を介して金属薄膜７を貼り付ける。
その後、図６（ｅ）に示すように、粘着層１５を具備したキャリア１４を用意し、この粘着層１５を介して金属薄膜７を貼り付ける。
そして、この金属薄膜７上に個片化した途中工程のモジュール部品１０を第１の絶縁性樹脂層５を下にした状態でマトリクス状に配列する。
その後、図６（ｅ）に示すように、キャリア１４ごと加熱炉等に投入し第２の絶縁性樹脂層６を熱硬化させることで金属薄膜７上に途中工程のモジュール部品１０を接着する。
ここで、金属薄膜７には一方の面に保護膜１１が形成されたものを用いており、キャリア１４側の粘着層１５にこの保護膜１１が形成された面を貼付ける。途中工程のモジュール部品１０を搭載するにあたり、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。必要に応じてキャリア１４側から予備加熱を加えながら搭載を行ってもよい。
その後、図６（ｅ）に示すように、キャリア１４ごと加熱炉等に投入し第２の絶縁性樹脂層６を熱硬化させることで金属薄膜７上に途中工程のモジュール部品１０を接着する。
ここで、金属薄膜７には一方の面に保護膜１１が形成されたものを用いており、キャリア１４側の粘着層１５にこの保護膜１１が形成された面を貼付ける。途中工程のモジュール部品１０を搭載するにあたり、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。必要に応じてキャリア１４側から予備加熱を加えながら搭載を行ってもよい。
次に、図６（ｆ）に示すように、途中工程のモジュール部品１０間にできた各溝に導電性樹脂層８を供給し、加熱炉等を用いて熱硬化させる。
その後、図６（ｇ）に示したように、回路基板１の第２の面にメインボードへの接続用として錫を主成分とするはんだバンプ９を形成する。
最後に、図６（ｈ）に示すように、導電性樹脂が供給された位置で導電性樹脂層８と金属薄膜７及び保護膜１１をダイシングし、粘着層１５と保護膜１１間からキャリア１４を除去することで完了する。
本実施形態における製造方法は、保護膜１１が形成された金属薄膜７を用いることで、導電性樹脂層８の形成時における硬化収縮による応力等に対しても耐性があり、金属薄膜７へのクラック等の発生を抑制することができる。
［第４の実施形態］
次に第４の実施形態について図７を用いて説明する。
図７は本実施形態におけるモジュール部品の断面図である。
図７に示すように、本実施形態において第１の実施形態と相違する点は、導電性樹脂層８が回路基板１の第２の面に設けられた外周部のソルダーレジスト開口部１３まで形成されている点である。
外周部のソルダーレジスト開口部１３は、周囲を囲うようにして回路基板１に形成されている。更に、外周部のソルダーレジスト開口部１３上に形成された導電性樹脂層８の厚みはソルダーレジスト１２の厚みと同じかそれよりも薄い状態である。
次に第４の実施形態について図７を用いて説明する。
図７は本実施形態におけるモジュール部品の断面図である。
図７に示すように、本実施形態において第１の実施形態と相違する点は、導電性樹脂層８が回路基板１の第２の面に設けられた外周部のソルダーレジスト開口部１３まで形成されている点である。
外周部のソルダーレジスト開口部１３は、周囲を囲うようにして回路基板１に形成されている。更に、外周部のソルダーレジスト開口部１３上に形成された導電性樹脂層８の厚みはソルダーレジスト１２の厚みと同じかそれよりも薄い状態である。
本実施形態では導電性樹脂層８が回路基板１の第２の面の外周部まで形成されていることで、導電性樹脂層８と回路基板１の接着面積を多くとることができ、接着力の向上が図れる。また、ソルダーレジストの厚みと外周部のソルダーレジスト開口部１３上に形成された導電性樹脂層８の厚みが同じかそれよりも薄いことで、モジュール部品１０をメインボードに実装する際にはんだバンプ９による良好な接続形状が得られる。
図８、９に示すように、本実施形態のモジュール部品は、次のように製造される。
まず初めに、図８（ａ）に示すように、回路基板１の第１の面に各種電子部品２を実装する。
ここで、回路基板１は複数個の回路基板がマトリクス状に配置された集合基板である。
また、この回路基板１は、第２の面に外周部のソルダーレジスト開口部１３が形成されている。
まず初めに、図８（ａ）に示すように、回路基板１の第１の面に各種電子部品２を実装する。
ここで、回路基板１は複数個の回路基板がマトリクス状に配置された集合基板である。
また、この回路基板１は、第２の面に外周部のソルダーレジスト開口部１３が形成されている。
次に、図８（ｂ）に示すように、回路基板１の第１の面を覆うように第１の絶縁性樹脂層５の形成を行う。
更に、図８（ｃ）に示すように、第１の絶縁性樹脂層５の形成において、硬化後の反りを抑えるために本工程では仮硬化状態とし、後工程で本硬化する方法を適用してもよい。その後、第１の絶縁性樹脂層５の上面に生じた凹凸よりも膜厚の厚い半硬化状の第２の絶縁性樹脂層６を形成する。
次に、図８（ｄ）に示すように、回路基板１をモジュール単位に個片分割する。分割には乾式や湿式のダイシング方法を適用することができる。
ここで、回路基板１を個片分割すると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４をダイシングし、パターン３及びビア４の断面を露出させる。
ここで、回路基板１を個片分割すると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４をダイシングし、パターン３及びビア４の断面を露出させる。
次に、粘着層１５を具備したキャリア１４を用意し、この粘着層１５を介して金属薄膜７を貼り付ける。そして、この金属薄膜７上に個片化した途中工程のモジュール部品１０を第１の絶縁性樹脂層５を下にした状態でマトリクス状に配列する。
その後、図９（ｅ）に示すように、キャリア１４ごと加熱炉等に投入し第２の絶縁性樹脂層６を熱硬化させることで金属薄膜７上に途中工程のモジュール部品１０を接着する。
次に、図９（ｆ）に示すように、途中工程のモジュール部品１０間にできた各溝に導電性樹脂層８を供給し、加熱炉等を用いて熱硬化させる。
導電性樹脂の供給方法には、ディスペンス法や真空印刷法を用いることができる。
真空印刷法で行う場合は、印刷マスクの開口幅を以下のようにして設定する。途中工程のモジュール部品１０の間にできた各溝幅をＣ、隣接する外周部のソルダーレジスト開口部１３間の距離をＤとした場合、
Ｃ＜印刷マスクの開口幅＜Ｄ
とする。
ディスペンス法で行う場合も同様に、
Ｃ＜塗布ニードルの外形＜Ｄ
とする。
真空印刷法で行う場合は、印刷マスクの開口幅を以下のようにして設定する。途中工程のモジュール部品１０の間にできた各溝幅をＣ、隣接する外周部のソルダーレジスト開口部１３間の距離をＤとした場合、
Ｃ＜印刷マスクの開口幅＜Ｄ
とする。
ディスペンス法で行う場合も同様に、
Ｃ＜塗布ニードルの外形＜Ｄ
とする。
その後、図９（ｇ）に示すように、回路基板１の第２の面にメインボードへの接続用として錫を主成分とするはんだバンプ９を形成する。
最後に、図９（ｈ）に示すように、導電性樹脂が供給された位置で導電性樹脂層８と金属薄膜７をダイシングし、粘着層１５と金属薄膜７間からキャリア１４を除去することで完了する。
本実施形態における製造方法は、導電性樹脂の供給において、印刷マスクの開口幅や塗布ニードルの外形を隣接するソルダーレジスト開口部１３の間隔よりも狭くすることで、ソルダーレジスト表面への樹脂ダレを抑制し効率良く供給することが可能となる。
［第５の実施形態］
次に第５の実施形態について図１０、１１を用いて説明する。
図１０、１１は本実施形態におけるモジュール部品の製造方法である。
図１０、１１に示すように、本実施形態において第１の実施形態と相違する点は、第２の絶縁性樹脂層６を形成した後、回路基板１の途中までハーフダイシングを行い、その後の導電性樹脂層８と金属薄膜７を形成している点である。
次に第５の実施形態について図１０、１１を用いて説明する。
図１０、１１は本実施形態におけるモジュール部品の製造方法である。
図１０、１１に示すように、本実施形態において第１の実施形態と相違する点は、第２の絶縁性樹脂層６を形成した後、回路基板１の途中までハーフダイシングを行い、その後の導電性樹脂層８と金属薄膜７を形成している点である。
まず初めに、図１０（ａ）に示すように、回路基板１の第１の面に各種電子部品２を実装する。
次に、図１０（ｂ）に示すように、回路基板１の第１の面を覆うように第１の絶縁性樹脂層５の形成を行う。
その後、図１０（ｃ）に示すように、第１の絶縁性樹脂層５の上面に生じた凹凸よりも膜厚の厚い半硬化状の第２の絶縁性樹脂層６を形成する。
次に、図１０（ｄ）に示すように、回路基板１と第１の絶縁性樹脂層５及び第２の絶縁性樹脂層６をモジュール単位にハーフダイシングする。
ハーフダイシングには乾式や湿式のダイシング方法を適用することができる。
ここで、回路基板１をハーフダイシングすると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４の断面を露出させる。
ハーフダイシングには乾式や湿式のダイシング方法を適用することができる。
ここで、回路基板１をハーフダイシングすると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４の断面を露出させる。
その後、図１１（ｅ）に示すように、ハーフダイシングにて形成された溝部に導電性樹脂層８を供給する。
そして、図１１（ｆ）に示すように、第２の絶縁性樹脂層６と導電性樹脂層８の上に金属薄膜７を貼り付ける。
ここで、プレス機等を用いて加熱、加圧し、第２の絶縁性樹脂層６と導電性樹脂層８を熱硬化することで金属薄膜７の貼付ける方法を採ることができる。
ここで、プレス機等を用いて加熱、加圧し、第２の絶縁性樹脂層６と導電性樹脂層８を熱硬化することで金属薄膜７の貼付ける方法を採ることができる。
次に、図１１（ｇ）に示すように、回路基板１の第２の面にメインボードへの接続用として錫を主成分とするはんだバンプ９を形成する。
最後に、図１１（ｈ）に示すように、導電性樹脂が供給された位置でダイシングすることで完了する。
本実施形態の製造方法では、キャリア等の治具類を使用せずともモジュール部品を組み立てることができ、工程の簡素化が可能となる。
次に、実施例について、本発明のモジュール部品の製造方法を示す図２、３を参照し説明する。
図２（ａ）に示すように、初めに、回路基板１の第１の面に各種電子部品２を実装した。
ここで、回路基板１は１０ｍｍ四方のモジュール基板が８×７のマトリクス状に配置された集合基板である。
図２（ａ）に示すように、初めに、回路基板１の第１の面に各種電子部品２を実装した。
ここで、回路基板１は１０ｍｍ四方のモジュール基板が８×７のマトリクス状に配置された集合基板である。
図示はしていないが、電子部品２の実装は、以下のようにして行った。
まず回路基板１上の任意のパターン３にＳｎ３．５Ａｇ０．５Ｃｕのはんだペースト材を印刷した後に各種電子部品２を任意の位置に搭載した。その後、リフロー炉でこのはんだペースト材の融点である２２０℃以上に加熱することで各種電子部品２を実装した。
まず回路基板１上の任意のパターン３にＳｎ３．５Ａｇ０．５Ｃｕのはんだペースト材を印刷した後に各種電子部品２を任意の位置に搭載した。その後、リフロー炉でこのはんだペースト材の融点である２２０℃以上に加熱することで各種電子部品２を実装した。
次に、図２（ｂ）に示すように、回路基板１の第１の面を覆うように第１の絶縁性樹脂層５となる樹脂材を真空印刷法で供給した
その後、加熱炉を用いて１００℃で１．５Ｈｒ、１５０℃で１．５Ｈｒ以上のステップ加熱を行い硬化させた。
その後、加熱炉を用いて１００℃で１．５Ｈｒ、１５０℃で１．５Ｈｒ以上のステップ加熱を行い硬化させた。
その後、図２（ｃ）に示すように、第１の絶縁性樹脂層５の上面に生じた凹凸よりも膜厚の厚い半硬化状の第２の絶縁性樹脂層６を形成した。
第２の絶縁性樹脂層６は、半硬化状の樹脂シートをラミネートして形成した。
第２の絶縁性樹脂層６は、半硬化状の樹脂シートをラミネートして形成した。
次に、図２（ｄ）に示すように、回路基板１をモジュール単位に乾式ダイサーを用いて個片分割した。ここで、回路基板１を個片分割すると同時に、回路基板１の各内層に配置されグランド電極と結線されたパターン３やビア４をダイシングし、パターン３及びビア４の断面を露出させた。
次に粘着層１５を具備したキャリア１４を用意し、この粘着層１５を介して厚さ０．０５ｍｍの銅からなる金属薄膜７を貼り付けた。
そして、この金属薄膜７上に個片化した途中工程のモジュール部品１０を第１の絶縁性樹脂層５を下にした状態でマトリクス状に配列した。この時、キャリア１４側から８０℃で予備加熱を加えながら搭載を行った。
そして、この金属薄膜７上に個片化した途中工程のモジュール部品１０を第１の絶縁性樹脂層５を下にした状態でマトリクス状に配列した。この時、キャリア１４側から８０℃で予備加熱を加えながら搭載を行った。
その後、図３（ｅ）に示すように、キャリア１４ごと１５０℃に加熱した加熱炉に投入し、第２の絶縁性樹脂層６を完全に熱硬化させることで金属薄膜７上に途中工程のモジュール部品１０を接着した。
ここで、途中工程のモジュール部品１０の搭載時において、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。搭載間隔については、ダイシング幅が０．３ｍｍ、最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みが０．０５ｍｍであることから、バラツキを考慮し０．４５ｍｍピッチで配置した。
使用するキャリア１４は、凹部１６を有した形状であり、この部分には粘着層１５が形成されていない構造とした。
また、この凹部１６の位置が後述するダイシング工程でのダイシングラインと一致するように途中工程のモジュール部品１０を搭載した。キャリア１４の材質には、比較的剛性があって比熱の小さいアルミを適用した。キャリア１４に設けられた粘着層１５は、リフロー加熱等に対する耐熱性を有しているものであり、各加熱工程でも金属薄膜７を固定できた。
ここで、途中工程のモジュール部品１０の搭載時において、半硬化状の第２の絶縁性樹脂層６により金属薄膜７上に固定されることから位置がずれることはない。搭載間隔については、ダイシング幅が０．３ｍｍ、最終的にモジュール部品１０の側面に形成される導電性樹脂層８の厚みが０．０５ｍｍであることから、バラツキを考慮し０．４５ｍｍピッチで配置した。
使用するキャリア１４は、凹部１６を有した形状であり、この部分には粘着層１５が形成されていない構造とした。
また、この凹部１６の位置が後述するダイシング工程でのダイシングラインと一致するように途中工程のモジュール部品１０を搭載した。キャリア１４の材質には、比較的剛性があって比熱の小さいアルミを適用した。キャリア１４に設けられた粘着層１５は、リフロー加熱等に対する耐熱性を有しているものであり、各加熱工程でも金属薄膜７を固定できた。
次に、図３（ｆ）に示すように、途中工程のモジュール部品１０の間にできた各溝に銀フィラーを含む導電性樹脂層８を真空印刷法にて供給し、加熱炉を用い１５０℃で３０ｍｉｎの熱硬化を行った。このとき、回路基板１の側面より露出したグランド電極と結線されたパターン３及びビア４の断面が導電性樹脂層８と接続された。また、金属薄膜７も導電性樹脂層８を介しグランド電極と結線されたパターン３及びビア４に接続された。
その後、図３（ｇ）に示すように、回路基板１の第２の面にＳｎ３．５Ａｇ０．５Ｃｕのはんだペースト材を印刷法にて供給し、リフロー炉を用いて２２０℃以上加熱を行うことではんだバンプ９を形成した。
そして、図３（ｈ）に示すように、導電性樹脂が供給された位置で導電性樹脂層８と金属薄膜７を乾式ダイサーでダイシングし、粘着層１５と金属薄膜７間からキャリア１４を除去した。最後に、モジュール部品１０のフラックス洗浄を行うことで完了した。
そして、図３（ｈ）に示すように、導電性樹脂が供給された位置で導電性樹脂層８と金属薄膜７を乾式ダイサーでダイシングし、粘着層１５と金属薄膜７間からキャリア１４を除去した。最後に、モジュール部品１０のフラックス洗浄を行うことで完了した。
なお、本発明は、図面を参照して説明した上述の各実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられ、本発明の主旨を逸脱しない限り、上記実施形態で挙げた構成を取捨選択したり、適宜組み合わせたり、他の構成に適宜変更することが可能である。
１ 回路基板
２ 電子部品
３ パターン
４ ビア
５ 第１の絶縁性樹脂層
６ 第２の絶縁性樹脂層
７ 金属薄膜
８ 導電性樹脂層
９ はんだバンプ
１０ モジュール部品
１１ 保護膜
１２ ソルダーレジスト
１３ ソルダーレジスト開口部
１４ キャリア
１５ 粘着層
１６ 凹部
２ 電子部品
３ パターン
４ ビア
５ 第１の絶縁性樹脂層
６ 第２の絶縁性樹脂層
７ 金属薄膜
８ 導電性樹脂層
９ はんだバンプ
１０ モジュール部品
１１ 保護膜
１２ ソルダーレジスト
１３ ソルダーレジスト開口部
１４ キャリア
１５ 粘着層
１６ 凹部
Claims (5)
- 回路基板の第１の面に電子部品を実装する工程と、
前記回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程と、
前記第１の絶縁性樹脂層の上から半硬化状の第２の絶縁性樹脂層を形成する工程と、
前記第１の絶縁性樹脂層と前記第２の絶縁性樹脂層、及び前記回路基板をモジュール部品単位に個片分割すると共に、前記回路基板の各内層に配置されグランド電極に繋がれたパターンおよびビアをダイシングし前記パターンおよび前記ビアの断面を露出させる工程と、
キャリアに粘着層を介して金属薄膜を貼り付ける工程と、
個片化した途中工程の前記モジュール部品を、前記第２の絶縁性樹脂層を介して前記金属薄膜上へマトリクス状に配列する工程と、
前記第２の絶縁性樹脂層を硬化させ前記金属薄膜上に途中工程の前記モジュール部品を接着する工程と、
途中工程の前記モジュール部品間にできた各溝に導電性樹脂を供給する工程と、
前記導電性樹脂を熱硬化し前記金属薄膜と前記回路基板の側面より露出し、グランド電極と繋がれた前記パターンおよび前記ビアの断面に接続する工程と、
前記回路基板の第２の面にはんだバンプを形成する工程と、
前記導電性樹脂が供給された位置で前記導電性樹脂と前記金属薄膜をダイシングする工程と、
前記粘着層と前記金属薄膜の間から前記キャリアを除去する工程と、
を含むことを特徴とするモジュール部品の製造方法。 - 前記金属薄膜を貼り付ける工程で、キャリアに粘着層を介して保護膜が形成された前記金属薄膜を貼り付けることを特徴とする請求項１に記載のモジュール部品の製造方法。
- 前記導電性樹脂を供給する工程で、途中工程の前記モジュール部品間にできた各溝と前記回路基板の第２の面の外周部に形成されたソルダーレジスト開口に前記導電性樹脂を供給することを特徴とする請求項１または２に記載のモジュール部品の製造方法。
- 回路基板の第１の面に電子部品を実装する工程と、
前記回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程と、
前記第１の絶縁性樹脂層の上から半硬化状の第２の絶縁性樹脂層を形成する工程と、
前記第１の絶縁性樹脂層と前記第２の絶縁性樹脂層、及び前記回路基板をモジュール部品単位に前記回路基板の途中までハーフダイシングすると共に、前記回路基板の各内層に配置されグランド電極に繋がれたパターンおよびビアをダイシングし前記パターンおよび前記ビアの断面を露出させる工程と、
前記ハーフダイシングで形成された各溝に導電性樹脂を供給する工程と、
前記導電性樹脂と前記第２の絶縁性樹脂層の上に金属薄膜を貼り付ける工程と、
前記導電性樹脂と前記第２の絶縁性樹脂層を熱硬化し、前記導電性樹脂を前記金属薄膜と前記回路基板の側面より露出しグランド電極と繋がれた前記パターンおよび前記ビアの断面に接続する工程と、
前記回路基板の第２の面にはんだバンプを形成する工程と、
前記導電性樹脂が供給された位置でモジュール部品単位にダイシングする工程と、
を含むことを特徴とするモジュール部品の製造方法。 - 前記回路基板の第１の面を覆うように第１の絶縁性樹脂層を形成する工程において、最も実装高さの高い前記電子部品の表面が露出するように前記第１の絶縁性樹脂層を形成することを特徴とする請求項１から３のいずれか一項に記載のモジュール部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020490A JP5691573B2 (ja) | 2011-02-02 | 2011-02-02 | モジュール部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020490A JP5691573B2 (ja) | 2011-02-02 | 2011-02-02 | モジュール部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012160634A JP2012160634A (ja) | 2012-08-23 |
| JP5691573B2 true JP5691573B2 (ja) | 2015-04-01 |
Family
ID=46840911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011020490A Active JP5691573B2 (ja) | 2011-02-02 | 2011-02-02 | モジュール部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5691573B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6136152B2 (ja) * | 2012-09-11 | 2017-05-31 | 日本電気株式会社 | モジュール部品の製造方法 |
| JP2015115552A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5890073B1 (ja) * | 2014-12-12 | 2016-03-22 | 株式会社メイコー | モールド回路モジュール及びその製造方法 |
| JP6528406B2 (ja) * | 2015-01-07 | 2019-06-12 | 株式会社ソシオネクスト | 電子装置及び電子装置の製造方法 |
| US10181460B2 (en) | 2015-03-30 | 2019-01-15 | Toray Engineering Co., Ltd. | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device |
| US9907179B2 (en) * | 2016-04-25 | 2018-02-27 | Tdk Corporation | Electronic circuit package |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0983182A (ja) * | 1995-09-08 | 1997-03-28 | Sony Corp | プリント配線基板 |
| JP2005159227A (ja) * | 2003-11-28 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
| JP2007123506A (ja) * | 2005-10-27 | 2007-05-17 | Kyocera Corp | 回路モジュールの製造方法 |
| WO2007060784A1 (ja) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
| JP2009290141A (ja) * | 2008-05-30 | 2009-12-10 | Sanyo Electric Co Ltd | 半導体モジュールおよびその製造方法、ならびに携帯機器 |
| JP5391747B2 (ja) * | 2009-03-10 | 2014-01-15 | パナソニック株式会社 | モジュール部品とモジュール部品の製造方法と、これを用いた電子機器 |
-
2011
- 2011-02-02 JP JP2011020490A patent/JP5691573B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012160634A (ja) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5141076B2 (ja) | 半導体装置 | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| JP5367331B2 (ja) | 電子部品組込み型印刷回路基板及びその製造方法 | |
| JP5691573B2 (ja) | モジュール部品の製造方法 | |
| JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| JP2010177520A (ja) | 電子回路モジュールおよびその製造方法 | |
| JP6027001B2 (ja) | 放熱回路基板 | |
| JP2009032823A (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2012074497A (ja) | 回路基板 | |
| JP5459108B2 (ja) | 部品内蔵配線基板 | |
| JP2011100793A5 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| JP2012182350A (ja) | モジュール部品及びモジュール部品の製造方法 | |
| JP5114773B2 (ja) | 表面実装型発光装置 | |
| JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
| TWI658557B (zh) | 線路載板及其製造方法 | |
| JP2017084962A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| WO2018030262A1 (ja) | モジュール部品の製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5691573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |