JP5890073B1 - モールド回路モジュール及びその製造方法 - Google Patents

モールド回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP5890073B1
JP5890073B1 JP2015533356A JP2015533356A JP5890073B1 JP 5890073 B1 JP5890073 B1 JP 5890073B1 JP 2015533356 A JP2015533356 A JP 2015533356A JP 2015533356 A JP2015533356 A JP 2015533356A JP 5890073 B1 JP5890073 B1 JP 5890073B1
Authority
JP
Japan
Prior art keywords
resin
circuit module
substrate
molded circuit
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015533356A
Other languages
English (en)
Other versions
JPWO2016092691A1 (ja
Inventor
悟 三輪
悟 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Application granted granted Critical
Publication of JP5890073B1 publication Critical patent/JP5890073B1/ja
Publication of JPWO2016092691A1 publication Critical patent/JPWO2016092691A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

フィラーを含む樹脂層の表面を覆う金属製のシールド層を有するモールド回路モジュールにおけるシールド層の脱落を防止する技術を提供する。モールド回路モジュールを製造するに当たり、まず、基板（１００）を電子部品（２００）ごと、フィラーを含む第１樹脂（４００）で覆う。次いで第１樹脂（４００）の表面をフィラーを含まない第２樹脂（５００）で覆う。その後ハーフカットの処理を行うことで、基板（１００）内の接地用電極（１１０）を露出させてから、基板（１００）の表面側をすべて覆うシールド層（６００）を無電解めっきで形成する。その後フルカットを行い、多数のモールド回路モジュールを得る。

Description

本発明は、モールド回路モジュールに関する。
モールド回路モジュールが知られている。
モールド回路モジュールは、配線を有する基板（例えばプリント基板）と、基板の配線と導通するようにして実装された電子部品と、基板を電子部品ごと被覆する樹脂とからなる。モールド回路モジュールは、電子部品を樹脂にて覆うことにより、電子部品を保護することができ、また、電子部品と基板の配線とが導通する箇所を保護することができる。
上述のようにモールド回路モジュールは、電子部品を含んでいる。そして、電子部品には、電磁波に弱いものがある。また、電子部品には、電磁波を放出するものもある。
モールド回路モジュールが実際に使用される多くの場面では、モールド回路モジュールは他の電子部品と組合せられる。他の電子部品は、他のモールド回路モジュールに含まれている場合もあるし、そうでない場合もある。また、他の電子部品は、電磁波に弱い場合もあり、また電磁波を放出するものもある。
モールド回路モジュールが実際に使用されるとき、当該モールド回路モジュール外の他の電子部品が放出する電磁波から、そのモールド回路モジュールに含まれる電子部品が受ける影響を低減したい場合がある。また、モールド回路モジュールに含まれる電子部品が放出する電磁波から、当該モールド回路モジュール外の他の電子部品が受ける影響を低減したい場合がある。
そのような観点から、樹脂によるモールドが行われていない回路モジュールについてではあるが、回路モジュール全体を電磁波を遮蔽する金属製のシールドで囲むという技術が実用されている。
ある例においては、金属製のシールドは、薄い金属板にて形成のその一面が開口された箱である。箱を用いる場合には、樹脂によるモールドを施さないのが通常であるが、箱の開口を囲む縁を基板に当接させた状態で箱を基板に取付けることにより、箱の内部に位置させた電子部品を箱によって囲んでシールドする。
しかしながら、箱を用いる場合には、基板から箱の上面までの高さが大きくなりがちであり、回路モジュールの厚さが大きくなりがちである。箱を用いる場合には箱を作る手間、コストが嵩む上、電子部品の高さに合わせて複数種類の箱を準備するとなると箱を作る手間、コストが益々上昇するから、箱の高さが電子部品の基板からの高さと比較すると無駄といえる程高くなることも起こり得る。
回路モジュールの厚さは、それが組込まれる最終製品の寸法に大きな影響を与えるため、それを小さくすることは非常に大きな価値があるが、箱を使うと回路モジュールの厚さが大きくなりがちである。
他方、モールド回路モジュールにおいて、モールドに用いられた樹脂の表面に、金属粉を含んだペーストを塗布したり、或いは乾式、湿式の別は問わずめっきを行うことによって、金属製のシールド層を形成するという技術の提案もなされており、特にペーストの塗布や、乾式のめっきの一種であるスパッタリングは、実用もされている。これらによれば、モールド回路モジュールの厚さが過大となることは防げる。
上述のように、樹脂の表面に、金属粉を含んだペーストを塗布したり、或いはめっきを行うことによりシールド層を形成する技術は、特にモールド回路モジュールの厚さを小さくするということに着目した場合には、優れた技術であるといえる。しかしながら、かかる技術にも改善の余地がある。
モールド回路モジュールが持つ樹脂層を形成する樹脂には通常、フィラーが混入されている。フィラーは、粒状である。また、フィラーは、樹脂とは異なる線膨張係数を持つ材料によりそれを構成することにより、モールド回路モジュールの熱膨張収縮の程度を抑制するものであるから、現時点におけるモールド回路モジュールにおいては必須のものとなっている。
他方、フィラーが混入された樹脂の表面に、金属粉を含んだペーストを塗布したり、或いはめっきを行うことによりシールド層を形成した場合には、シールド層の脱落が生じうる。樹脂層の表面に存在し、樹脂層から露出しているフィラーは樹脂層から脱落し易くなっている場合があり、フィラーが樹脂層から脱落する事態が生じると、それに伴って当該部分のシールド層が脱落する。
本願発明は、樹脂層の表面に、金属粉を含んだペーストを塗布したり、或いはめっきを行うことによってモールド回路モジュールのシールド層を形成する技術を、シールド層の脱落の可能性を引下げるように改良することをその課題とする。
上述の課題を解決するため、本願発明者は以下の発明を提案する。
本願発明は、互いに隣接する多数の仮想の区画をその一方の面に有するとともに、前記一方の面の前記区画のそれぞれに少なくとも１つの電子部品が実装されたものであり、接地用電極を有する基板の前記一方の全面を、前記電子部品ごと、フィラーを含む樹脂である第１樹脂で被覆し硬化させる第１被覆過程と、前記基板を被覆した前記第１樹脂の表面（上面）を、フィラーを含まない樹脂である第２樹脂で被覆し硬化させる第２被覆過程と、多数の前記区画の境界線上を含む所定幅の前記第１樹脂と前記基板とを、前記基板の所定の厚さまで除去するハーフカット過程と、前記第２樹脂の表面と、前記ハーフカット過程により露出した、前記第１樹脂の側面と、前記基板の側面とに、金属粉を含んだペーストの塗布、又はめっきにより、前記接地用電極と導通する金属の層であるシールド層を形成するシールド層形成過程と、前記区画の境界で前記基板を切断することにより、前記各区画を切り離すことにより、前記区画のそれぞれに基づく複数のモールド回路モジュールを得るフルカット過程と、を含む、モールド回路モジュールの製造方法である。
本願発明における第１樹脂は、従来技術で説明したモールド回路モジュールに含まれる樹脂に相当する。第１樹脂は、従来技術における樹脂と同様に、フィラーを含んでいる。
他方、本願発明では、第１樹脂の表面を更に第２樹脂で被覆することとしている。第２樹脂はフィラーを含まない。そして、本願発明では、第２樹脂の表面と、後のダイシングのためのフルカットに先立って行うハーフカット過程によって露出した前記第１樹脂の側面、及び前記基板の側面とに、接地用電極と導通する金属の層であるシールド層を形成することとしている。上述のように第２樹脂はフィラーを含まない。したがって、このようにして形成されたシールド層は、フィラーの脱落に起因する脱落とは無縁である。
なお、本願方法によっても、シールド層のうち第１樹脂の側面を被覆する部分は、第２樹脂を介さずに第１樹脂を被覆することになる。しかしながら、通常の方法でハーフカットを行えば、第１樹脂の側面は適度に荒れるので、そこではシールド層が第１樹脂によく密着し、シールド層の脱落は生じにくいことが本願発明者によって確認されている。
シールド層（或いはこれに含まれる、後述する第１金属被覆層と第２金属被覆層）は、金属粉を含んだペーストの塗布、又はめっきにより形成する。めっきは、湿式乾式を問わない。湿式のめっきの例としては電解めっき、無電解めっきを挙げることができる。乾式のめっきの例としては、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）を挙げることができ、前者の例としては、スパッタリング、真空蒸着を挙げられ、後者の例としては、熱ＣＶＤ、光ＣＶＤを挙げられる。これらのうち、湿式めっきがもっともコスト面からは有利であり、また、湿式めっきにより形成された金属皮膜層（シールド層）内の残留応力は、他の方法で作られたシールド層内の残留応力よりも小さい点でも湿式めっきは本願発明への応用に向いている。更に、薄膜形成の技術であるＰＶＤやＣＶＤによって得られるシールド層の厚さはｎｍのオーダーから数μｍまでであるのに対し、湿式めっきによれば、数μｍ〜数十μｍまでの厚めの膜形成が可能である。電磁波に対するシールド効果を考えると、シールド層には、少なくとも数μｍの厚さがある方が好ましいので、その点でも湿式めっきは本願発明との相性が良い。他方、湿式めっきをシールド層の形成に用いた場合には、仮に第２樹脂による層が存在しないとすると、フィラーの脱落によるシールド層の脱落が起こりやすい。本願発明は、モールド回路モジュールを製造する際におけるシールド層の形成の過程に、湿式めっきを選択できるようにするという点でも意味を持つ。なお、湿式めっきには無電解めっきと電解めっきが含まれるが、モールド回路モジュールに含まれる電子部品の損傷の可能性を考えると、加工の対象となるモールド回路モジュールの表面に電流を流すことになる電解めっきよりも、電流を流さなくとも済む無電解めっきの方が好ましい。
なお、本願発明におけるシールド層は、基板が持つ接地用電極に導通させられる。シールド層は、接地用電極と導通していれば、接地用電極に直接接触していても、導電性のある他の金属を介して接地用電極に間接的に接触していても良い。例えば、接地用電極は、基板の厚さ方向の所定の部分に層状に存在する場合がある。その場合には、ハーフカット過程で、多数の区画の境界線上を含む所定幅の第１樹脂と基板とを、基板の内部の接地用電極に至るまで除去することとすれば、各区画の周辺に接地用電極の端面が露出することになる。その状態で、金属粉を含んだペーストの塗布、又はめっきを行えば、シールド層は、露出した接地用電極の端面に、直接接することになる。或いは、発明の実施の形態で説明するように、パーテーション部材などの適当な金属部材を用いることで、シールド層を接地用電極と導通させることができる。
上述のように本願発明では、第１樹脂の上面の少なくともシールド層で被覆される部分が第２樹脂で被覆され、それによりフィラーの脱落に起因するシールド層の脱落が防がれる。もっとも、本願発明では、第１樹脂に対して、第２樹脂を介してシールド層を形成するので、第２樹脂が第１樹脂から脱落すると、結果的にシールド層の脱落が生じてしまう。
第２樹脂の第１樹脂からの脱落を防止するには、第２樹脂の第１樹脂に対する密着性の高さが重要である。この密着性は第１樹脂と第２樹脂の間のアンカー効果、分子間力、若干の共有結合で実現されている。
第２樹脂の第１樹脂に対する密着性を上げるには、第２樹脂として、前記第１樹脂に主樹脂として含まれる樹脂と同種のものを用いるのが簡単である。なお、本願において「主樹脂」とは、第１樹脂に含まれる樹脂が一種類であればその樹脂を意味し、第１樹脂に複数種類の樹脂が含まれるのであれば、その中で最も重量比で多いものを意味するものとする。
前記第１樹脂に主樹脂として含まれる樹脂がエポキシ樹脂である場合、前記第２樹脂は、エポキシ樹脂とすることができる。これにより、第１樹脂と第２樹脂の密着性は、実用性に足る程度に大きくなる。
なお、第２樹脂は上述のように、第１樹脂の一方の面の少なくともシールド層で被覆される部分を被覆する。第２樹脂の厚さは、例えば、第１樹脂から露出するフィラーを被覆することでフィラーの第１樹脂からの脱落を防ぐことができ、且つ第２樹脂の強度を維持できる範囲で薄くするのが良い。第２樹脂の層を薄くすることは、次工程での粗化が容易であるという理由により、シールド層をめっきにより形成する場合に有利である。例えば、第２樹脂による層は、第１樹脂の表面の凹凸形状を埋めない程度に薄くするのが良い。
本願におけるシールド層は、モールド回路モジュール外の電子部品が作る電磁波が、モールド回路モジュール内の電子部品に与える影響を低減させる機能を有し、又はモールド回路モジュールに含まれる電子部品が、モールド回路モジュール外の他の電子部品に与える影響を低減させる機能を有する。そして、そのような機能を有するのであれば、それはどのような金属により構成されていても良い。
シールド層は１層でも良く、多層でも良い。多層のシールド層をそれぞれ構成する金属は、同一でも良いが、異なるものとすることができる。
本願発明では、前記シールド層を、電場のシールドに優れる特性を持つ金属である第１金属による第１金属被覆層と、磁場のシールドに優れる特性を持つ金属である第２金属による第２金属被覆層との２層を含むものとして形成することもできる。
シールド層をこのような２層を含むものとすれば、電磁波からより効率的に電子部品を保護できるようになる。
前記第１金属として、例えば、銅又は鉄を用いることができる。
前記第２金属として、例えば、ニッケルを用いることができる。
第１金属被覆層と、第２金属被覆層は、そのいずれを外部に露出させても良い。いずれにしても、上述の機能に関しては特に影響はない。もっとも、第１金属として銅を用いる場合、銅は酸化して黒色に変色することがあるから、見栄えに配慮するのであれば、銅によって構成される第１金属被覆層は外部に露出させない方が良い。
本願発明では、前記第１被覆過程を実行した後に、硬化した前記第１樹脂の表面を、その表面が前記基板の前記一方の面と平行となるように削る第１樹脂成形過程を実行し、前記第１樹脂成形過程が実行されることによって作られた前記第１樹脂の表面に対して、前記第２被覆過程を実行することも可能である。
モールド回路モジュールに複数の電子部品が実装される場合、当然に各電子部品の背の高さが異なる場合がある。その場合第１樹脂の表面に凹凸ができることがあり得る。硬化した前記第１樹脂の表面を、その表面が前記基板の前記一方の面と平行となるように削る第１樹脂成形過程を実行することにより、最も背の高い電子部品の上に存在する第１樹脂の厚さを必要な限度を保ちつつではあるが、小さくすることができるから、これによりモールド回路モジュールの厚さを小さくすることができる。なお、第１樹脂の基板への塗布を行う際にも、最も背の高い電子部品の上に存在する第１樹脂の厚さをある程度制御することができるが、かかる制御はその精度が低い。第１樹脂成形過程では、例えば機械的な切削により、最も背の高い電子部品の上に存在する第１樹脂の厚さを制御することになるが、その場合にはその精度は一般に、±３５μｍ程度とすることができる。通常、最も背の高い電子部品の上に存在する第１樹脂の厚さは、５００μｍ程度より薄くすることができなかったが、第１樹脂成形過程を加えることにより、その厚さを、１００μｍ以下、場合によっては８０μｍ程度にまで薄くすることも可能となる。
なお、第１樹脂成形過程を実行すると、硬化した第１樹脂の中に存在するフィラーが脱落し易い状態となる場合もある。しかしながら、本願発明ではその後に第２被覆過程を実行することにより、第１樹脂の表面を第２樹脂で被覆することとしている。したがって、それでもなお、フィラーの脱落に起因するシールド層の脱落は生じない。
第１被覆過程において、基板の前記一方の全面を、前記電子部品ごと、フィラーを含む樹脂である第１樹脂で被覆する際には、どのような方法でそれを実行しても良い。その際には、例えば、真空印刷法を用いることができる。
真空印刷法を用いれば、硬化後の第１樹脂の中に微小な気泡が生じることを防ぐことができ、様々な形状を持つ電子部品を、隙間なく第１樹脂で被覆できるようになる。
という利点はあるものの、第１被覆過程で真空印刷を用いる場合には、基板に取付けられる部品の上に存在する樹脂層の厚みが薄いと、電子部品の高さの違いに起因する凹凸が、第１樹脂の表面にどうしても現れてしまう。これを避けるために、真空印刷を用いる場合には、電子部品の上に位置する第１樹脂の厚さに余裕を持たせることが必要になるが、これは結果として完成したモールド回路モジュールの厚みが大きくなるという欠点につながる。第１樹脂成形過程を行えば、これを解決することができるため、第１樹脂成形過程は、真空印刷と非常に相性が良く、モールド回路モジュールの製造に真空印刷を使用できるようにするための技術であるととらえることもできる。
第１樹脂には、電子部品の間に入り込むための充填性（これは硬化前の特性である。）と、電子部品或いは基板との密着性と、反りを生じない特性（これらは硬化後の特性である。）の３つが求められる。
第１樹脂が、上述の特性を満たすには、以下のような特性を有するのが良い。下記特性を有する第１樹脂であれば、硬化前、硬化後の第１樹脂がともに上述の特性を充足する。
第１樹脂が満たすべき特性は、硬化前の特性として、フィラーを含む第１樹脂の全量に対するフィラーの比率が重量比で８０％以上、硬化後の特性として、線膨張係数（α１）が１１ｐｐｍ／ＴＭＡ以下、線膨張係数（α２）が２５ｐｐｍ／ＴＭＡ以下、２５℃弾性率が１５ＧＰａ／ＤＭＡ以上である。
第１樹脂に求められる特性のうち、充填性の高さは、完成したモールド回路モジュールの厚さを小さくすることに寄与する。電子部品の下側と、基板との間には通常隙間が存在する。かかる隙間は、その隙間に第１樹脂が充填できる程度に大きくなるように設計せざるを得ない。ここで、第１樹脂の充填性が高ければ、電子部品の下側と基板との隙間を小さくできる。それにより、モールド回路モジュールの厚さを小さくすることができるのである。上述の特性を持つ樹脂を用いた場合には、電子部品の下側と基板との隙間を３０μｍまで小さく（一般には１５０〜２００μｍである。）することができる。
本願発明は、以下のモールド回路モジュールを本願発明の一形態として提案する。
そのモールド回路モジュールは、接地用電極を有する基板と、前記基板の一方の面上に実装された少なくとも１つの電子部品と、前記基板の一方の面を前記電子部品ごと被覆する、フィラーを含む樹脂である第１樹脂による第１樹脂層と、前記第１樹脂層の表面を被覆する、フィラーを含まない樹脂である第２樹脂による第２樹脂層と、前記第２樹脂層の表面と、前記第１樹脂層の側面と、前記基板の側面とを、前記接地用電極と導通するようにして被覆することによって形成された金属によるシールド層と、を含む。
このモールド回路モジュールのシールド層は、第２樹脂層を介して第１樹脂層に固定させられる。したがって、フィラーを含む第１樹脂層におけるフィラーの脱落に起因したシールド層の脱落を防止することができる。特にシールド層を無電解めっきにより作った場合には、コスト的にも有利である。
本願発明の一実施形態によるモールド回路モジュールの製造方法で使用される基板の構成を示す側断面図。 図１（ａ）に示した基板に電子部品を実装した状態を示す側断面図。 図１（ｂ）に示した基板にパーテーション部材を取付けた状態を示す側断面図。 図１（ｃ）に示した基板を部品ごと第１樹脂で被覆して、第１樹脂を硬化させた状態を示す側断面図。 図１（ｄ）に示した第１樹脂のうち除去される範囲を示すための側断面図。 図１（ｅ）に示した第１樹脂のうち除去されるべき部分が除去された状態を示す側断面図。 図１（ｆ）に示した第１樹脂の上面を第２樹脂で被覆し、第２樹脂を硬化させた状態を示す側断面図。 図１（ｇ）に示した基板に対してハーフカットの処理を行った状態を示す側断面図。 図１（ｈ）に示した基板に対してシールド層を設けた状態を示す側断面図。 図１（ｉ）に示した基板に対してフルカットの処理を行った状態を示す側断面図。 実施形態のモールド回路モジュールの製造方法で用いられるパーテーション部材の構成を示す斜視図。 実施形態のモールド回路モジュールの製造方法で用いられる他のパーテーション部材の構成を示す平面図、左側面図、及び正面図。 実施形態のモールド回路モジュールの製造方法で用いられる他のパーテーション部材の構成を示す平面図、左側面図、及び正面図。 実施形態のモールド回路モジュールの製造方法で用いられる他のパーテーション部材の構成を示す平面図、左側面図、及び正面図。 実施形態のモールド回路モジュールの製造方法で用いられる真空印刷法の原理を示す側面図。 実施形態のモールド回路モジュールの製造方法によって得られるシールド層の構成の一例を示す側断面図。 実施形態によるモールド回路モジュールの製造方法によって得られるモールド回路モジュールの側断面図。 実施形態によるモールド回路モジュールの製造方法によって得られるモールド回路モジュールの透視平面図。 変形例１のモールド回路モジュールの製造方法において、第２樹脂の上にマスクを重ねた状態を示す側断面図。 図７（ａ）に示したマスクの上からめっきレジストを塗布した状態を示す側断面図。 図７（ｂ）に示したマスクを除去した状態を示す側断面図。 図７（ｃ）に示した基板にハーフカットの処理を行った後の状態を示す側断面図。 図７（ｄ）に示した基板に対してシールド層を設けた状態を示す側断面図。 図７（ｅ）に示した基板に対してフルカットの処理・めっきレジスト除去を行った状態を示す側断面図。 変形例２のモールド回路モジュールの製造方法において、第１樹脂の上面を第２樹脂で被覆し、第２樹脂を硬化させた状態を示す側断面図。 図８（ａ）に示した基板にハーフカットの処理を行った後の状態を示す側断面図。 図８（ｂ）に示した基板に対してシールド層を設けた状態を示す側断面図。 図８（ｃ）に示した基板における盛上部を除去し、基板に対してフルカットの処理を行った状態を示す側断面図。
以下、図面を参照しつつ、本発明のモールド回路モジュールの製造方法の好ましい一実施形態を説明する。
この実施形態では、図１（ａ）に示した基板１００を用いて、モールド回路モジュールを製造する。
基板１００は極一般的なもので良く、この実施形態の基板１００も極一般的なものである。基板１００は、図示を省略の配線を備えている。配線は、後述する電子部品に対して導通させられ、電子部品に給電を行うものであり、公知或いは周知のものである。それが可能なように配線は設計されている。配線はどのような方法で基板１００に設けられたものでも良く、基板１００のどこに設けられていても良い。配線は例えば、基板１００の表面に印刷で設けられていても良い。その場合の基板１００は、プリント配線基板と一般的に称されるものとなる。配線はまた、基板１００の内部に存在する場合もある。
平面視した場合における基板１００の形状は例えば矩形である。もっとも基板１００の形状は、後述するようにしてモールド回路モジュールを多数個取りする場合に無駄が少なくなるような形状として、適宜設定されるのが通常である。
基板１００の適当な位置には、接地用電極１１０が設けられている。接地用電極１０は、そのすべての部分、或いはその一部が基板１００の内部に存在する場合もあり、そのすべての部分、或いはその一部が基板１００のいずれかの表面に存在する場合もある。この実施形態では、接地用電極１１０は、基板１００の内部の適当な深さに、層状に存在するものとする。接地用電極１１０は、完成したモールド回路モジュールが使用されるときに、後述するシールド層を、接地用電極１１０を介して接地するために用いられる。接地用電極１１０は、それが可能となるように設計されている。
この実施形態で説明するモールド回路モジュールの製造方法では、１枚の基板１００から多数のモールド回路モジュールを製造する。つまり、この実施形態では、１枚の基板１００からモールド回路モジュールを、所謂多数個取りする。基板１００は、仮想の隣接する多数の区画１２０に区分されており、各区画１２０から１つのモールド回路モジュールが製造されることになる。各区画１２０から製造されるモールド回路モジュールは必ずしも同じものとする必要はないが、通常は同じものである。各区画１２０から製造されるモールド回路モジュールが同じものである場合、各区画１２０は同じ大きさであり、各区画１２０には同じパターンで、配線と、接地用電極１１０とが設けられている。これには限られないが、この実施形態では、各区画１２０から製造されるモールド回路モジュールは同じものであるものとする。
モールド回路モジュールを製造するには、まず、図１（ｂ）に示したようにして、上述の基板１００の一方の面（この実施形態では、図１（ｂ）の上側の面）に対して、電子部品２００を取付ける。電子部品２００はすべて既存のものでよく、例えば、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：集積回路）増幅器、発振器、検波器、送受信器等の能動素子或いは抵抗、コンデンサ、コイル等の受動素子であり、必要に応じて選択される。
電子部品２００は、それらが持つ図示せぬ端子を、各区画１２０の配線に導通させるようにして、各区画１２０に取付けられる。この実施形態では各区画１２０から同じモールド回路モジュールが得られるのであるから、各区画１２０に実装される電子部品２００は同じものとされる。電子部品２００の各区画１２０への取付け方は、公知或いは周知の技術を用いれば良いので、詳しい説明は省略する。
電子部品２００の下側と基板１００との隙間は、通常より小さく、例えば３０μｍ程度であっても良い。
次いで、この実施形態では、必ずしも必要ではないが、パーテーション部材３００を基板１００に取付ける（図１（ｃ））。パーテーション部材３００は、モールド回路モジュールの中にパーテーションを作るための部材である。パーテーションは、モールド回路モジュール内の電子部品２００が作る電磁波が、そのモールド回路モジュール内の他の電子部品２００に与える影響を低減することを目的とする。なお、パーテーション部材３００は、以下のような事情が存在するとき等に必要に応じて使用すれば良いものであり、必須のものではない。
例えば、この実施形態では、図１（ｃ）に示した電子部品２００Ａが高周波発振器である場合、電子部品２００Ａからは強い電磁波が発せられる。そのような場合であり、且つ電子部品２００Ａの周囲の電子部品２００が、強い電磁波によって、その本来の機能に対してノイズを生じさせるようなものである場合には、他の電子部品２００を電子部品２００Ａが作る電磁波から守る必要がある。或いは、電子部品２００Ａが特に、他の電子部品２００が作る電磁波の影響を受けやすいものであることも考えられ、そのような場合には、電子部品２００Ａを他の電子部品２００が作る電磁波から守る必要がある。いずれの場合においても、電子部品２００Ａと他の電子部品２００との間で電磁波を遮蔽するのが良い。それを可能とするのがパーテーション部材３００によって作られるパーテーションである。
パーテーション部材３００は、電磁波を遮蔽するべく導電性を持つ金属でできており、製造されたモールド回路モジュールにおいて、直接的に、或いは、後述するシールド層を介して、接地用電極１１０に導通するようになっている。パーテーション部材３００は、パーテーション部材３００によって作られるパーテーション単独で、或いはパーテーション部材３００によって作られるパーテーションと後述するシールド層によって、基板１００を平面視した場合におけるある電子部品２００（必ずしも、１つのみとは限らない。）を、囲むことができるような形状として設計される。
これには限られないが、この実施形態におけるパーテーション部材３００は、図２（ａ）に示したような形状をしている。このパーテーション部材３００は、平面視したときに三角形、より詳細には直角三角形である天井部３１０と、天井部３１０の斜辺以外の２辺の下に接続され、且つそれらの隣接する一辺が互いに接続された矩形の側壁部３２０とからなる。この実施形態におけるパーテーション部材３００によって作られるパーテーションは、モールド回路モジュールの完成時においては、シールド層と導通するようになっている。例えば、パーテーション部材３００によって作られるパーテーションは、モールド回路モジュールが完成した際には、モールド回路モジュールの側面において、２つの側壁部３２０の互いに接続された辺と対向する辺がシールド層と当接することによって導通するようになっている。なお、この点については後述する。
パーテーション部材３００の基板１００への取付け方はどのようにして行っても良い。例えば、接着によって、パーテーション部材３００を基板１００へ取付けることができる。パーテーション部材３００の例えば下端を、接地用電極１１０に導通させるのであれば、接地用電極１１０とパーテーション部材３００とをそのように設計するとともに、公知の導電性接着剤等で、接地用電極１１０とパーテーション部材３００とを接着すれば良い。例えば、当初から基板１００の表面から露出していた、或いは基板１００の表面を削り取ることにより基板１００から露出させられた接地用電極１１０に、パーテーション部材３００の側壁部３２０の下端を接触させ、導通させることができる。
なお、パーテーション部材３００は、結果として、接地用電極１１０に導通していれば良い。換言すれば、パーテーション部材３００は、直接、接地用電極１１０に接触していても良いし、他の導電性の金属（例えばシールド層）を介して間接的に接地用電極１１０に接触していても良い。そして当然に、これらのうちの一方が達成されているのであれば、その他方は達成されている必要はない。
パーテーション部材３００の他の例を、図２（ｂ）、（ｃ）、（ｄ）に示す。図２（ｂ）、（ｃ）、（ｄ）においては、パーテーション部材３００の平面図と、その左側に左側面図と、その下側に正面図とが描かれている。各図において示されたパーテーション部材３００は、それぞれ、天井部３１０と、側壁部３２０とを備えている。図２（ｂ）、（ｃ）、（ｄ）で示されたパーテーション部材３００の天井部３１０には、開口である複数の天井孔３１１が穿たれている。この天井孔３１１は、第１樹脂４００充填の際に第１樹脂４００をパーテーション部材３００の内側に流入させるための孔であり、硬化後にはパーテーション部材３００と第１樹脂４００との剥離を防止する役割を担うものである。また、図２（ｄ）で示されたパーテーション部材３００の側壁部３２０には、開口である複数の側壁孔３２１が穿たれている。この側壁孔３２１は、第１樹脂４００の硬化後にはパーテーション部材３００と第１樹脂４００との剥離を防止する役割を担う。
次いで、電子部品２００と必要に応じてパーテーション部材３００とが取付けられた基板１００の上記一方の面の全面を、電子部品２００とパーテーション部材３００ごと、第１樹脂４００で被覆し、第１樹脂４００を硬化させる（図１（ｄ））。
第１樹脂４００で基板１００の一方の面の全面を被覆するには、モールド、ポッティング等の樹脂封止法を用いることができるが、この実施形態では、真空印刷法を用いることとしている。真空印刷法によれば、モールドされた第１樹脂４００の内部に細かな気泡が混入することを防ぐことができ、また細かな気泡を除くための脱泡の過程を省略することができる。
真空印刷法は、公知の真空印刷機を用いて実施することができる。公知の真空印刷機としては、東レエンジニアリング株式会社が製造・販売する真空印刷封止装置であるVE５００（商標）を例示することができる。
真空印刷法の原理について、図３を用いて簡単に述べる。真空印刷法を実施する際には、基板１００を例えば金属製のマスクであるメタルマスク４５０の間に置く。そして、硬化していない状態の第１樹脂４００を供給しながら棒状の、図３においては紙面に垂直な方向がその長さ方向となるスキージ４６０を、図３（ａ）に示した一方側のメタルマスク４５０の上に位置する位置から、他方側のメタルマスク４５０に向けて、同図の（ｂ）で矢視したしたようにして、移動させる。第１樹脂４００は、スキージ４６０の下面でその上面を均され、電子部品２００の間に入り込みつつ、基板１００の表面を隙間なく覆っていく。真空印刷法は、基板１００、メタルマスク４５０、スキージ４６０のすべてを真空を引いた図示せぬ真空チャンバの中に入れた状態で実行される。それ故、第１樹脂４００の中に気泡が入り込む余地がない。なお、スキージ４６０を、図３に示したように移動させる場合、スキージ４６０の基板１００からの距離ないし高さは通常、一定である。
基板１００を被覆した第１樹脂４００は、適当な時間を置くことで硬化させられる。
なお、パーテーション部材３００の天井部３１０には天井孔３１１が設けられており、また、パーテーション部材３００の側壁部３２０には側壁孔３２１が設けられている場合がある。硬化前の第１樹脂４００は、それらから、パーテーション部材３００の内部に入り込む。
図２（ｄ）で示されたパーテーション部材３００の側壁部３２０に設けられた側壁孔３２１は、第１樹脂４００が側壁孔３２１の中に回り込んだ状態で硬化することで、パーテーション部材３００と第１樹脂４００とがより良く固定されるようにする機能を発揮する。第１樹脂４００の上部を削りとる後述の処理を行った場合でも第１樹脂４００の中にパーテーション部材３００の天井部３１０が残る場合においては、天井部３１０の天井孔３１１も、同様の機能を持つことになる。
第１樹脂４００には、電子部品２００の間に入り込むための充填性（これは硬化前の特性である。）と、電子部品２００或いは基板１００との密着性と、反りを生じない特性（これらは硬化後の特性である。）の３つが求められる。
これら特性を第１樹脂４００が有するためには、第１樹脂４００は、以下のような特性を有するのが良い。下記特性を有する第１樹脂４００であれば、硬化前、硬化後の第１樹脂がともに上述の特性を充足する。
満たされるのが好ましい第１樹脂４００の特性は、硬化前の特性についていえば、フィラーを含む第１樹脂の全量に対するフィラーの比率が重量比で８０％以上、硬化後の特性についていえば、線膨張係数（α１）が１１ｐｐｍ／ＴＭＡ以下、線膨張係数（α２）が２５ｐｐｍ／ＴＭＡ以下、２５℃弾性率が１５ＧＰａ／ＤＭＡ以上である。
なお、上記の特性を充足する第１樹脂４００の例としては、パナソニック株式会社が製造・販売を行う、樹脂組成物（品番：ＣＶ５３８５（商標））を挙げることができる。これら樹脂組成物には、シリカ（フィラーとして）、エポキシ樹脂、硬化剤、改質剤等が含まれている。樹脂組成物には１種類の樹脂しか含まれていない。したがって、第１樹脂４００の本願で言う主樹脂は、エポキシ樹脂である。
上述の通り第１樹脂４００には、フィラーが含まれているが、上述の樹脂組成物（品番：ＣＶ５３８５）には、フィラーが含まれている。また、これら樹脂組成物に含まれるフィラーの量は、第１樹脂４００の全体に対して、重量比で８０％以上となる８３％である。フィラーは、線膨張係数が小さい素材でできており、通常はシリカによりできている。また、フィラーは、第１樹脂４００の充填性を満足するために、その粒径は３０μｍ以下とするのがよい。例示した上述の２つの樹脂組成物に含まれるフィラーは、いずれもこれらの条件を満足している。
また、例示した上述の樹脂組成物の硬化後の線膨張係数（α１）は１１ｐｐｍ／ＴＭＡ、硬化後の線膨張係数（α２）は２５ｐｐｍ／ＴＭＡ、硬化後の２５℃弾性率は１５ＧＰａ／ＤＭＡであり、上述した好ましい条件を充足している。
次いで、これは必ずしも必須ではないが、第１樹脂４００の上部を除去する。これは、基板１００上の第１樹脂４００の厚さを小さくすることによって、最終的に得られるモールド回路モジュールの厚さを小さくすることを主たる目的とするものである。この実施形態では、第１樹脂４００のうち、図１（ｅ）の破線Ｌで示した位置よりも上側に位置する第１樹脂４００を除去することしている。また、破線Ｌで示した位置よりも上側に位置する第１樹脂４００を除去した状態が、図１（ｆ）に示されている。
必ずしもこの限りではないが、この実施形態では、破線Ｌよりも上側に位置する第１樹脂４００を除去した後の第１樹脂４００の上面は、基板１００の一方の面と平行となるようになっている。また、これもこの限りではないが、最も背の高い電子部品２００を電子部品２００Ｂとした場合におけるその最上部から、破線Ｌよりも上側に位置する第１樹脂４００を除去した後の第１樹脂４００の上面までの距離は、３０μｍ〜８０μｍの間となるようになっている。
必ずしもこの限りではないが、この実施形態では、第１樹脂４００の破線Ｌよりも上側に位置する部分を除去するとき、第１樹脂４００とともに、パーテーション部材３００の天井部３１０及び側壁部３２０の上側の一定の範囲も除去される。これにより、パーテーション部材３００は、その側壁部３２０のみが第１樹脂４００の中に残った状態となる。第１樹脂４００の中に残ったパーテーション部材３００の側壁部３２０が、第１樹脂４００を仕切るパーテーションとなる。
なお、パーテーション部材３００の上方の部分は、第１樹脂４００の破線Ｌよりも上側に位置する部分を除去するときに、必ずしも第１樹脂４００ごと除去される必要はない。その場合、パーテーション部材３００の高さは、その天井部３１０が破線Ｌよりも低くなるように設計される。
第１樹脂４００の破線Ｌよりも上側に位置する部分を除去する方法には、適当な公知技術を用いることができる。例えば、フライス盤等の切削装置或いはダイサー等の研磨切削装置によって、第１樹脂４００を除去することができる。
次いで、基板１００と平行とされた第１樹脂４００の上面（基板１００と対向する面）を、第２樹脂５００にて被覆し、第２樹脂５００を硬化させる（図１（ｇ））。第２樹脂５００で第１樹脂４００の上面を被覆するのは、第１樹脂４００に含まれたフィラーが第１樹脂４００から脱落するのを防止するためである。第１樹脂４００の上面の少なくとも後述のシールド層で被覆される部分が、第２樹脂５００で被覆される。
第２樹脂５００にはフィラーは含まれていない。第２樹脂５００の素材は、硬化した後の第２樹脂５００の第１樹脂４００に対する密着性が高いものから選択する。例えば、エポキシ樹脂やアクリル樹脂を、第２樹脂５００の素材とすることができる。第２樹脂５００の第１樹脂４００に対する密着性を上げるには、第２樹脂５００として、第１樹脂４００に主樹脂として含まれる樹脂と同種のものを用いるのが簡単である。第１樹脂４００の主樹脂は上述のようにエポキシ樹脂なのであるから、この実施形態では、エポキシ樹脂を第２樹脂５００の素材とすることができる。この実施形態では、これには限られないが、第２樹脂５００はエポキシ樹脂であるものとする。
第２樹脂５００の厚さは、以下の２つの条件が充足される範囲でなるべく薄くするのが良い。まず、第２樹脂５００は、第１樹脂４００内のフィラーを保持する役割を担うため、それが可能な程度には厚くする必要がある。次に、第２樹脂５００の表面には、めっきの第２樹脂５００表面への密着性を良くするために表面粗化を行う場合があるが、第２樹脂５００の層が薄過ぎると表面粗化に支障が生じることがあるので、表面粗化を行う場合にはそれに支障がでない程度に厚くする必要がある。これら２つの条件が充足されるようにしつつも、第２樹脂５００の厚さを小さくするのが良い。
また、これには限られないがこの実施形態では、第２樹脂５００は、第１樹脂４００の上面すべてを被覆することとしている。
第２樹脂５００で第１樹脂４００の上面を被覆するために用いる技術には、公知の技術を用いることができる。例えば、スプレー装置による噴霧塗布によって、第２樹脂５００で第１樹脂４００の上面を被覆することができる。
第１樹脂４００を被覆した第２樹脂５００は、適当な時間を置くことで硬化させられる。
次いで、第２樹脂５００の表面を粗化する。第２樹脂５００の表面の粗化は、その上に後述するシールド層がより良く密着するようにすることを目的とするものであり、その目的が達成されるようにして行う。樹脂の表面の粗化の技術は、強酸或いは強アルカリを用いたエッチング等、公知或いは周知であるので、第２樹脂５００の表面の粗化には、その技術を用いれば良い。
次いで、基板１００に対してハーフカットの処理を行う（図１（ｈ））。ハーフカットは、第２樹脂５００、第１樹脂４００、及び基板１００に対して溝状の切込み１００Ｘを入れる処理である。
切込み１００Ｘを入れる範囲は、隣り合う区画１２０の境界線を跨ぐ所定幅の範囲である。切込み１００Ｘの深さは、これには限られないが、この実施形態では基板１００内の接地用電極１１０に至るようなものにする。それにより、ハーフカットの処理後において、各区画１２０の周縁に、接地用電極１１０の端面が露出することになる。切込み１００Ｘの幅は、これには限られないが、例えば、２００μｍ〜４００μｍである。切込み１００Ｘの幅は、第１樹脂４００の特性、ハーフカットを行うのに用いられるダイサーのブレード幅等によって決定される。
ハーフカットの処理には、公知の技術を用いることができる。例えば、株式会社ディスコが製造・販売していたフルオートダイシングソーであるＤＦＤ６４１（商標）に、適切な幅のブレードを装着したものを使用して、ハーフカットの処理を行うことができる。
次いで、第１樹脂４００、第２樹脂５００、及び基板１００のうちの以下に説明する位置を、シールド層６００で被覆する（図１（ｉ））。
シールド層６００は、製造されたモールド回路モジュールが使用される場合に、当該モールド回路モジュールの中に含まれる電子部品２００を、当該モールド回路モジュールの外にある電子部品に起因する電磁波から保護するか、或いは当該モールド回路モジュール外にある電子部品を当該モールド回路モジュール内にある電子部品２００に起因する電磁波から保護するためのものである。
シールド層６００は、電磁波の遮蔽を行うに向いた、導電性を有する金属によって形成される。シールド層６００は、１層でも良いし、多層でも良い。シールド層６００が多層である場合、それぞれの層を構成する金属は、異なるものとすることができる。
この実施形態のシールド層６００は、これには限られないが２層であり、電場のシールドに優れる特性を持つ金属である第１金属による第１金属被覆層６１０と、磁場のシールドに優れる特性を持つ金属である第２金属による第２金属被覆層６２０との２層を含むものとして形成する（図４）。第１金属として、例えば、銅又は鉄を用いることができる。第２金属として、例えば、ニッケルを用いることができる。この実施形態では、これには限られないが、第１金属として銅を、第２金属としてニッケルをそれぞれ用いることとする。第１金属被覆層６１０と、第２金属被覆層６２０は、そのいずれを外部に露出させても良い。これには限られないが、この実施形態では、第２金属被覆層６２０を外部に露出させることとしている。第１金属として銅を用いる場合には、銅は自然に酸化して黒色に変色するので、そのような外観の劣化を防止するためである。
シールド層６００は、第２樹脂５００の表面と、ハーフカットを行うことによって外部に露出することになった、第１樹脂４００の側面及び基板１００の側面とに設ける。シールド層６００は、基板１００の側面で基板１００が備える接地用電極１１０に導通する。また、シールド層６００は、パーテーションを構成するパーテーション部材３００の側壁部３２０のうちの、側壁部３２０同士を接続する辺に対向する２つの辺（これらは、ハーフカット処理が行われたことにより、第１樹脂４００の側面から露出している）と、第１樹脂４００の側面で導通する。これにより、パーテーション部材３００は、シールド層６００を介して接地用電極１１０と導通することになる。もっとも、パーテーション部材３００は、シールド層６００を介さずとも、その下端で接地用電極１１０と既に導通している場合もあり得る。その場合には、シールド層６００は、その下端で直接接地用電極１１０の端面と導通せずとも、パーテーション部材３００を介して接地用電極１１０と導通させることも可能である。
シールド層６００は、金属粉を含んだペーストの塗布、又はめっきにより形成することができる。シールド層６００が多層である場合、各層の形成方法は同じであっても同じでなくとも良い。この実施形態では、第１金属被覆層６１０と、第２金属被覆層６２０とを同じ方法で形成するものとする。
めっきは、湿式乾式を問わない。湿式のめっきの例としては無電解めっきを挙げることができる。乾式のめっきの例としては、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）を挙げることができ、前者の例としては、スパッタリング、真空蒸着を挙げられ、後者の例としては、熱ＣＶＤ、光ＣＶＤを挙げられる。
これらのうち、コスト面、及びシールド層６００内の残留応力を小さくできるという面からすれば湿式めっきを選択するべきである。また、湿式めっきでは、シールド層６００の厚さを厚めに、より具体的には数μｍ〜数十μｍとすることができ、電磁波を遮蔽するに十分な厚さを稼ぎやすい。また、湿式めっきには無電解めっきと電解めっきが含まれるが、モールド回路モジュールに含まれる電子部品の損傷の可能性を考えると、加工の対象となるモールド回路モジュールの表面に電流を流す必要のない無電解めっきを採用するのが好ましい。
これには限られないが、この実施形態では、第１金属被覆層６１０と、第２金属被覆層６２０との双方を、無電解めっきにて形成するものとする。
最後に、ハーフカットを行うことによって作られた切込み１００Ｘに沿って、基板１００を各区画１２０毎に分割するフルカットの処理を行う（図１（ｊ））。
フルカットの処理には、公知の技術を用いることができる。例えば、上述のフルオートダイシングソーであるＤＦＤ６４１（商標）に適切な幅のブレードを装着して使用することによってフルカットを行うことができる。
これにより、基板１００の各区画から１つずつ、モールド回路モジュールが得られる。
図５に、以上の方法によって得たモールド回路モジュールＭの断面図を、図６にモールド回路モジュールＭの透視平面図を示す。
図５に示したように、モールド回路モジュールＭが備える基板１００は、電子部品２００ごと第１樹脂４００によって被覆されている。また、第１樹脂４００の上面は、第２樹脂５００によって被覆されている。また、第２樹脂５００の上面と、第１樹脂４００及び第２樹脂５００の側面、及びハーフカットにより露出した基板１００の側面は、シールド層６００により覆われている。シールド層６００は、上述のように第１金属被覆層６１０と、第２金属被覆層６２０からなるが、これらは、図５に示すように、基板１００の内部の接地用電極１１０の側面と導通している。シールド層６００のうち、第２樹脂５００を介して第１樹脂４００を被覆している部分は、第２樹脂５００が存在するので、フィラーが第１樹脂４００から脱落することに起因する脱落とは無縁である。シールド層６００のうち、第１樹脂４００の側面を被覆している部分は第２樹脂５００を介さずに第１樹脂４００を被覆しているが、ハーフカットの処理により第１樹脂４００の側面がやや荒れた状態になっているので、シールド層６００の第１樹脂４００に対する密着性が高く、第１樹脂４００の側面からの脱落が生じにくい。
また、図６に示すように、シールド層６００は、パーテーションを構成するパーテーション部材３００の側壁部３２０のうちの、側壁部３２０同士を接続する辺に対向する２つの辺と、第１樹脂４００の側面で導通している。
電子部品２００Ａは、側壁部３２０によってその側面の２面を、シールド層６００によってその側面の２面を囲まれ、且つその上面をシールド層６００によって囲まれることになる。
次いで、以上の実施形態によるモールド回路モジュールの製造方法の変形例について説明する。
＜変形例１＞
変形例１のモールド回路モジュールの製造方法は、概ね上述の実施形態で説明したものと同じである。もっと言えば、図１（ｇ）で説明した、第１樹脂４００の上面を、第２樹脂５００にて被覆し、第２樹脂５００を硬化させる過程までは、上述の実施形態とまったく同じである。
変形例１によるモールド回路モジュールの製造方法が、上述の実施形態と異なるのは、製造されたモールド回路モジュールの上面のシールド層６００の一部が存在せず開口している、という点である。シールド層６００の一部に開口を設けることは、例えば、以下の場合に必要となる。
電子部品２００が例えば、送受信器である場合には、当該電子部品２００は外部の電子部品と例えば電波による通信を行わなければならない。そのような場合、電磁波を遮蔽するシールド層６００は、電波による通信の妨げになる。したがって、かかる通信に必要な範囲、例えば、通信を行う電子部品２００の直上にシールド層６００の存在しない範囲を設け、当該範囲をシールド層６００の開口とすることで、モールド回路モジュールに含まれる電子部品２００のうち通信を行うものの通信を可能たらしめると同時に、その他の電子部品２００をシールド層６００によって囲むことが可能となる。
このように、事情に応じてシールド層６００に開口を作るというのが、変形例１のモールド回路モジュールの製造方法の要点である。
変形例１のモールド回路モジュールの製造方法では、図１（ｇ）で示した過程の後、第２樹脂５００の表面に、マスク７００を重ねる（図７（ａ））。マスク７００は、後述するめっきレジストによる層を形成するための型である。マスク７００は公知のもので良いが、マスク７００はシート状であり、また、めっきレジストによる層が形成されるべき位置にマスク開口７１０が設けられている。この変形例１では、各区画１２０につき１つずつ、且つ当該区画１２０の中の共通する位置に、マスク開口７１０が設けられている。
次いで、マスク７００の上からめっきレジスト８００を塗布する（図７（ｂ））。めっきレジスト８００は、その表面にシールド層６００が形成されないような素材でできている。この実施形態におけるめっきレジスト８００は、めっき、より詳細には、無電解めっきを行ったときに、めっきがその表面に付着しないような素材でできている。めっきレジストは周知のものであるため、その説明は省略する。
めっきレジスト８００は、マスク７００のマスク開口７１０に対応する部分では第２樹脂５００の表面に付着し、マスク７００で覆われた部分では、第２樹脂５００の表面に付着しない。
次いで、マスク７００を除去する（図７（ｃ））。そうすると、めっきレジスト８００による層が、第２樹脂５００の表面のうちの適宜の部分に残る。例えば、めっきレジスト８００が存在する部分の直下にある電子部品２００Ｃを、上述した送受信器の如き、シールド層６００が存在しない方が好都合な電子部品２００とすることができる。
次いで、上述の実施形態で説明したのと同じようにして、ハーフカットの処理を行う（図７（ｄ））。
次いで、上述の実施形態で説明したのと同様の方法で、上述の実施形態で説明したのと同様の２層構造のシールド層６００を形成する（図７（ｅ））。シールド層６００は、めっきレジスト８００による層が存在しない部分には形成されるが、めっきレジスト８００による層が存在する部分には形成されない。
次いで、めっきレジスト８００を除去して、上述の実施形態の場合と同様のフルカットの処理を行うことにより、シールド層６００の所望の位置に開口６３０を有するモールド回路モジュールが完成する（図７（ｆ））。
＜変形例２＞
変形例２によるモールド回路モジュールの製造方法は、変形例１のモールド回路モジュールの製造方法と同様に、その上面のシールド層６００の一部が存在せず開口しているモールド回路モジュールを製造する方法である。
変形例２のモールド回路モジュールの製造方法は、概ね上述の実施形態で説明したものと同じである。特に、図１（ｇ）で説明した、第１樹脂４００の上面を、第２樹脂５００にて被覆し、第２樹脂５００を硬化させる過程までは、上述の実施形態と略同様である。ここまでの過程における変形例２のモールド回路モジュールの製造方法と、上述の実施形態によるモールド回路モジュールの製造方法との相違点は、変形例２のモールド回路モジュールの製造方法では、パーテーション部材３００を用いない点と、変形例２のモールド回路モジュールの製造方法では、第１樹脂４００で基板１００を電子部品２００ごと被覆する際に、第１樹脂４００の適当な部分に、基板１００からの厚みの大きな盛上部４１０を設けるという点と、図１（ｅ）を用いて説明した第１樹脂４００の上方を削る過程を省略したという点、である（図８（ａ））。変形例２では、盛上部４１０が存在する部分に、後述するシールド層の開口が形成されることになる。つまり、盛上部４１０はそこにシールド層の開口が存在することが望まれる部分に設けられることになる。
次いで、上述の実施形態で説明したのと同じようにして、ハーフカットの処理を行う（図８（ｂ））。
次いで、上述の実施形態で説明したのと同様の方法で、上述の実施形態で説明したのと同様の２層構造のシールド層６００を形成する（図８（ｃ））。
次いで、盛上部４１０を、盛上部４１０を覆う第２樹脂５００及び盛上部４１０を覆う第２樹脂５００を覆うシールド層６００ごと除去する。この実施形態では、これには限られないが、盛上部４１０が存在していた部分を、盛上部４１０以外を第２樹脂５００を介して被覆するシールド層６００の表面と面一にするようにして、上述の部分を除去する。そして、上述の実施形態の場合と同様のフルカットの処理を行うことにより、シールド層６００の所望の位置に開口６３０を有するモールド回路モジュールが完成する（図８（ｄ））。
１００ 基板
１００Ｘ 切込み
１１０ 接地用電極
１２０ 区画
２００ 電子部品
３００ パーテーション部材
３１０ 天井部
３２０ 側壁部
４００ 第１樹脂
４１０ 盛上部
５００ 第２樹脂
６００ シールド層
６３０ 開口
７００ マスク
８００ めっきレジスト

Claims (7)

  1. 互いに隣接する多数の仮想の区画をその一方の面に有するとともに、前記一方の面の前記区画のそれぞれに少なくとも１つの電子部品が実装されたものであり、接地用電極を有する基板の前記一方の全面を、前記電子部品ごと、フィラーを含む樹脂である第１樹脂で被覆し硬化させる第１被覆過程と、
    前記基板を被覆した前記第１樹脂の表面を、フィラーを含まない樹脂である第２樹脂で被覆し硬化させる第２被覆過程と、
    多数の前記区画の境界線上を含む所定幅の前記第１樹脂と前記基板とを、前記基板の所定の厚さまで除去するハーフカット過程と、
    前記第２樹脂の表面と、前記ハーフカット過程により露出した、前記第１樹脂の側面と、前記基板の側面とに、めっきにより、前記接地用電極と導通する金属の層であるシールド層を形成するシールド層形成過程と、
    前記区画の境界で前記基板を切断することにより、前記各区画を切り離すことにより、前記区画のそれぞれに基づく複数のモールド回路モジュールを得るフルカット過程と、
    を含む、
    モールド回路モジュールの製造方法であって、
    前記第２被覆過程では、液状の第２樹脂を前記第１樹脂の表面に塗布することにより、第１樹脂の表面の凹凸形状を埋めない程度に第２樹脂の層を薄くするようにして行う、
    モールド回路モジュールの製造方法。
  2. 前記第２樹脂として、前記第１樹脂に主樹脂として含まれる樹脂と同種のものを用いる、
    請求項１記載のモールド回路モジュールの製造方法。
  3. 前記第１樹脂に主樹脂として含まれる樹脂がエポキシ樹脂であり、前記第２樹脂は、エポキシ樹脂である、
    請求項２記載のモールド回路モジュールの製造方法。
  4. 前記シールド層を、電場のシールドに優れる特性を持つ金属であり、銅又は鉄である第１金属による第１金属被覆層と、磁場のシールドに優れる特性を持つ金属であり、ニッケルである第２金属による第２金属被覆層との２層を含むものとして形成する、
    請求項１記載のモールド回路モジュールの製造方法。
  5. 前記第１被覆過程を実行した後に、硬化した前記第１樹脂の表面を、その表面が前記基板の前記一方の面と平行となるように削る第１樹脂成形過程を実行し、
    前記第１樹脂成形過程が実行されることによって作られた前記第１樹脂の表面に対して、前記第２被覆過程を実行する、
    請求項１記載のモールド回路モジュールの製造方法。
  6. 前記第１被覆過程において、基板の前記一方の全面を、前記電子部品ごと、フィラーを含む樹脂である第１樹脂で被覆する際に、真空印刷法を用いる、
    請求項１記載のモールド回路モジュールの製造方法。
  7. 前記第１樹脂として、硬化前の特性として、フィラーを含む第１樹脂の全量に対するフィラーの比率が重量比で８０％以上、硬化後の特性として、線膨張係数（α１）が１１ｐｐｍ／ＴＭＡ以下、線膨張係数（α２）が２５ｐｐｍ／ＴＭＡ以下、２５℃弾性率が１５ＧＰａ／ＤＭＡ以上であるものを用いる、
    請求項１又は６記載のモールド回路モジュールの製造方法。
JP2015533356A 2014-12-12 2014-12-12 モールド回路モジュール及びその製造方法 Expired - Fee Related JP5890073B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/082954 WO2016092691A1 (ja) 2014-12-12 2014-12-12 モールド回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP5890073B1 true JP5890073B1 (ja) 2016-03-22
JPWO2016092691A1 JPWO2016092691A1 (ja) 2017-04-27

Family

ID=55530521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533356A Expired - Fee Related JP5890073B1 (ja) 2014-12-12 2014-12-12 モールド回路モジュール及びその製造方法

Country Status (6)

Country Link
US (1) US10665568B2 (ja)
JP (1) JP5890073B1 (ja)
CN (1) CN107006138B (ja)
DE (1) DE112014007248T5 (ja)
TW (1) TWI691260B (ja)
WO (1) WO2016092691A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180338396A1 (en) * 2017-05-16 2018-11-22 Murata Manufacturing Co., Ltd. Electronic component having electromagnetic shielding and method for producing the same
TWI791769B (zh) * 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法
CN110718472B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110783208B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110534445B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN110534443B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110707071B (zh) * 2019-07-26 2021-09-24 南通通富微电子有限公司 封装结构
CN110534444B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110459530B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110504175B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构的形成方法
WO2021017897A1 (en) * 2019-07-26 2021-02-04 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and fabrication method thereof
CN110504226B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390845A (ja) 1986-10-03 1988-04-21 Nec Corp 半導体装置
US5600181A (en) * 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP5036563B2 (ja) 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
JP4972391B2 (ja) * 2006-12-13 2012-07-11 新光電気工業株式会社 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7633015B2 (en) * 2008-03-31 2009-12-15 Apple Inc. Conforming, electro-magnetic interference reducing cover for circuit components
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2010278421A (ja) 2009-04-27 2010-12-09 Murata Mfg Co Ltd 電子部品の製造方法
JP2011171436A (ja) 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP2012019091A (ja) 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
US20120162930A1 (en) * 2010-12-23 2012-06-28 Azurewave Technologies, Inc. Module ic package structure with electrical shield function and method for making the same
CN103299408B (zh) * 2011-01-07 2016-02-24 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
JP5691573B2 (ja) 2011-02-02 2015-04-01 日本電気株式会社 モジュール部品の製造方法
US10015915B2 (en) * 2011-11-24 2018-07-03 Tatsuta Electric Wire & Cable Co., Ltd. Shield film, shielded printed wiring board, and method for manufacturing shield film
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP6240376B2 (ja) * 2012-07-13 2017-11-29 タツタ電線株式会社 シールドフィルム、及び、シールドプリント配線板
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
JPWO2016092691A1 (ja) 2017-04-27
CN107006138A (zh) 2017-08-01
WO2016092691A1 (ja) 2016-06-16
US20170345789A1 (en) 2017-11-30
DE112014007248T5 (de) 2017-08-31
TW201640996A (zh) 2016-11-16
US10665568B2 (en) 2020-05-26
CN107006138B (zh) 2019-07-05
TWI691260B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
JP5890073B1 (ja) モールド回路モジュール及びその製造方法
WO2016093040A1 (ja) モールド回路モジュール及びその製造方法
JP6121637B2 (ja) モールド回路モジュール及びその製造方法
KR101288284B1 (ko) 반도체 패키지 제조 방법
JP5415649B1 (ja) 電子回路モジュール及びその製造方法
JP5837515B2 (ja) 回路モジュール
JP6130344B2 (ja) 印刷回路基板
US20110298111A1 (en) Semiconductor package and manufactring method thereof
WO2012023332A1 (ja) 電子部品及びその製造方法
CN102573278A (zh) 多层布线基板
US20030168249A1 (en) Wiring board and method for producing the same
WO2016092694A1 (ja) モールド回路モジュール及びその製造方法
US9907157B2 (en) Noise blocking printed circuit board and manufacturing method thereof
WO2016092693A1 (ja) モールド回路モジュール及びその製造方法
JP2005191549A (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
TW201931964A (zh) 一種電路板及載板的結構與封裝體製造方法
KR101350610B1 (ko) 반도체 패키지
KR20150060001A (ko) 인쇄회로기판 제조용 캐리어 및 이의 제조방법, 그리고 인쇄회로기판 제조방법
KR20210068343A (ko) 고주파 모듈
KR20130036036A (ko) 반도체 패키지
JP2016207764A (ja) 部品内蔵配線基板およびその製造方法
TW201644329A (zh) 空腔基板及其製造方法
JP2011233792A (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5890073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees