JP4972391B2 - シールドケース付パッケージおよびシールドケース付パッケージの製造方法 - Google Patents
シールドケース付パッケージおよびシールドケース付パッケージの製造方法 Download PDFInfo
- Publication number
- JP4972391B2 JP4972391B2 JP2006335958A JP2006335958A JP4972391B2 JP 4972391 B2 JP4972391 B2 JP 4972391B2 JP 2006335958 A JP2006335958 A JP 2006335958A JP 2006335958 A JP2006335958 A JP 2006335958A JP 4972391 B2 JP4972391 B2 JP 4972391B2
- Authority
- JP
- Japan
- Prior art keywords
- shield case
- substrate
- package
- resin layer
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 116
- 238000007789 sealing Methods 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims 2
- 210000000078 claw Anatomy 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- -1 white and white Chemical compound 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図4に示すシールドケース付パッケージは、基板100の一面側を覆う金属製のシールドケース102の下端側に形成された爪部104,104・・の各々が、基板100の側面に形成された凹部106,106・・のうち、対応する凹部106に嵌め合わされている。
かかる図4に示すシールドケース付パッケージでは、図5の横断面図に示す様に、基板100の一面側に搭載された半導体素子等の電子部品108,108・・を覆うシールケース102の爪部104が、基板100の側面に形成された凹部106に嵌め合わされていると共に、凹部106の壁面に形成されためっき層110に、はんだ112によってはんだ付けされている。
尚、基板100の他面側には、複数の外部接続端子としてのはんだボール114,114・・が設けられている。
しかし、従来のシールドケース付パッケージでは、図6に示す様に、側面に凹部106,106・・が形成された基板100を用いることが必要であるため、基板100の一面側に搭載された電子部品108,108・・を樹脂封止することは困難である。
つまり、図6に示す基板100を工業的に製造するには、図7に示す様に、複数の基板100,100・・が形成される大型の原基板200を形成した後、凹部106,106・・を形成する箇所に、楕円状貫通孔202,202・・を形成し、楕円状貫通孔202,202・・の内壁面に無電解めっき等によってめっき層110を形成する。
次いで、楕円状貫通孔202,202・・で囲まれた領域内に、種々の電子部品を搭載した後、楕円状貫通孔202,202・・の中心を通過するライン204,204・・に従って原基板200を切断して、図6に示す基板100を得ることができる。
その後、基板100にシールドケース102を被着し、基板100の側面に形成された凹部106,106・・の各々に、対応するシールドケース102の下端側に形成した爪部104を嵌め合わせてはんだ付けする。
この様に、基板100の一面側に搭載した電子部品108,108・・が樹脂封止されていないため、金属製のシールドケース102と電子部品108,108・・との接触を防止すべく、シールドケース102と電子部品108,108・・との間の必ず空間部を確保することを要し、パッケージの小型化の要請に対して限界が存在する。
また、電子部品108と基板100との電気的接続には、シールドケース102との接触するおそれのあるボンディングワイヤを用いることができず、フリップチップ接続方式しか用いることができなかった。このため、シールドケース付パッケージでも、電子部品108と基板100との電気的接続にボンディングワイヤを用いることが要請されている。
そこで、本発明は、従来のシールドケース付パッケージでは、基板の一面側に搭載した電子部品を樹脂封止できないという課題を解決し、基板の一面側に搭載された電子部品を樹脂封止して、パッケージの小型化を図ることができ且つ電子部品と基板とをボンディングワイヤを用いて電気的に接続できるシールドケース付パッケージを提供することを目的とする。
すなわち、本発明は、基板の一面側に搭載された電子部品を封止する封止樹脂層が、前記基板の一面に対して垂直に切断した横断面形状がコ字状の金属製のシールドケースによって覆われたシールドケース付パッケージであって、前記基板の一面では、樹脂モールドにより前記封止樹脂層が形成され、前記基板の側面では、前記シールドケースを嵌め合わす凹部が形成されず、前記基板の一面とは裏側の該基板の裏面では、金属から成る接続パッドが形成され、前記シールドケースの端部の少なくとも一部が、記基板の裏面側に当接したとき、前記基板の裏面側を弾発するバネ性を呈するように、前記基板の裏面側にレ字状に曲折された曲折部に形成され、前記シールドケースの内面が前記封止樹脂層に密着し、且つ前記曲折部が前記接続パッドに当接して、前記基板に前記シールドケースが装着されている。
ここで、前記横断面に対して垂直方向の前記シールドケースの一方側から、前記基板に前記封止樹脂層が形成されたパッケージ本体が挿入して装着され、該シールドケースの他方側に該パッケージ本体の過挿入を防止するストッパが形成され、前記シールドケースの端部では、該端部の端縁に沿って前記曲折部が形成されている。
また、本発明は、(a)一面に電子部品が搭載され、該一面とは裏側の裏面に金属から成る接続パッドが形成された基板に樹脂モールドしてパッケージ本体を形成する工程と、(b)シールドケースを形成する工程と、(c)前記パッケージ本体に前記シールドケースを装着する工程とを含むシールドケース付パッケージの製造方法であって、前記(a)工程において、複数枚の前記基板を形成できる原基板に、前記基板の側面に前記シールドケースを嵌め合わす凹部となる貫通孔を形成しないで、前記原基板の一面側に搭載した電子部品を封止する封止樹脂層を樹脂モールドにより形成し、その後、前記原基板を切断することによって、前記基板の一面側に前記封止樹脂層が形成された前記パッケージ本体を形成し、前記(b)工程において、前記基板の一面側の前記封止樹脂層を覆うように前記基板の一面に対して垂直に切断した横断面形状がコ字状の金属製の前記シールドケースを形成し、該シールドケースの端部の少なくとも一部に、前記基板の裏面側に当接したとき該基板の裏面側を弾発するバネ性を呈するように、前記基板の裏面側にレ字状に曲折された曲折部を形成し、前記(c)工程において、前記シールドケースの内面を前記封止樹脂層に密着し、且つ前記曲折部を前記接続パッドに当接させて、前記パッケージ本体に前記シールドケースを装着する。
ここで、前記(c)工程において、前記横断面に対して垂直方向の前記シールドケースの一方側から、前記パッケージ本体を挿入して装着する。前記(b)工程において、前記シールドケースの端部では、該端部の端縁に沿って前記曲折部を形成し、前記横断面に対して垂直方向の前記シールドケースの他方側では、前記パッケージ本体の過挿入を防止するストッパを形成する。
ここで、シールドケースの内面と封止樹脂層の表面とが密着するように、前記シールドケースを基板に装着することによって、シールドケース付パッケージの小型化を図ることができる。
尚、基板の一面側に形成したボンディングパッドとボンディングワイヤによって電気的に接続する電子部品として、半導体素子を好適に用いることができる。
更に、シールドケースの端部に形成した曲折部を、基板の他面側に形成した、金属から成る接続パッドに当接してシールドケースを装着しているため、シールドケースの曲折部と基板の接続パッド部とをはんだ付けして、シールドケースを基板に強固に装着できる。
その結果、本発明に係るシールドケース付パッケージでは、その基板の側面にシールドケースを装着する装着部を形成することを要せず、基板の一面側に搭載した電子部品を封止する封止樹脂層を形成できる。
このため、シールドケースと電子部品との接触を確実に防止でき、電子部品とシールドケースとの間に空間部を形成することを要せず、シールドケース付パッケージの小型化を図ることができる。
また、基板の一面側に搭載した電子部品と基板とをボンディングワイヤによって電気的に接続しても、電子部品及びボンディングワイヤを封止する樹脂封止層を形成することができ、ボンディングワイヤとシールドケースとの接触を確実に防止できる。
かかるシールドケース付パッケージ10の横断面図を図2に示す。パッケージ本体12は、基板16の一面側に、半導体素子18aやコンデンサ18b等の電子部品が搭載されており、半導体素子18aの電極(図示せず)と基板16の一面側に形成されたボンディングパッド部(図示せず)とは、金のボンディングワイヤ20,20によって電気的に接続されている。これらの電子部品及びボンディングワイヤ20,20は、封止樹脂層22を形成する封止樹脂によって封止されている。
図2に示すシールドケース14の曲折部14aは、「レ」字状に折り込まれており、基板16の接続パッド部24,24に当接したとき、接続パッド部24,24を弾発するバネ性を呈することができ、シールドケース14を確実に基板16に装着できる。
この曲折部14aと接続パッド部24,24との当接箇所を、はんだ付けすることによって、シールドケース14を更に一層強固に基板16に装着できる。
尚、基板16の他面側には、シールドケース付パッケージ10の外部接続端子としてのはんだボール26,26・・が装着されている。
かかるパッケージ本体12は、複数枚の基板16を形成できる大型の原基板を形成する。この原基板には、図7に示す楕円状貫通孔202,202・・等の貫通孔は形成しない。
この原基板の一面側に、各基板16に該当する部分の一面側の所定箇所に半導体素子18aやコンデンサ18b等の電子部品を搭載した後、搭載した半導体素子18aと基板16に該当する部分とをボンディングワイヤ20によって電気的に接続する。
次いで、各基板16に該当する部分を樹脂モールドし、各基板16に該当する部分に搭載した電子部品及びボンディングワイヤ20を封止する封止樹脂層22を形成する。その後、原基板を切断することによって、所定形状のパッケージ本体12を形成できる。
尚、基板16の裏面側に形成する接続パッド部24,24は、外部接続端子としてのはんだボールを装着する端子接続パッド(図示せず)を基板16の裏面側に形成するとき、同時に形成することが好ましい。
更に、パッケージ本体12を基板16に更に強固に固定しようとする場合には、パッケージ本体12の各曲折部14aと基板16の各接続パッド部24との当接部とを、はんだ付けすることが好ましい。
ここで、図1及び図2に示すシールドケース14では、その下端部の一方側に、曲折部14aが1個形成されているが、複数個の曲折部14aを形成してもよい。この様に、下端部の一方側に複数個の曲折部14aを形成したシールドケース14では、基板16に確実にシールドケース14を装着できる。
また、図3に示すシールドケース14の様に、その下端部の一方側の端縁に沿って曲折部14aを形成してもよい。この場合、パッケージ本体12をシールドケース14の一方側から挿入して装着する際に、パッケージ本体12の過挿入を防止すべく、シールドケース14の他方側にストッパ14bを形成することが好ましい。
図1〜図3についての説明では、搭載した半導体素子18aと基板16とをボンディングワイヤ20によって電気的に接続しているが、半導体素子18aと基板16とをフリップチップ接続方式で電気的に接続してもよいことは勿論のことである。
12 パッケージ本体
14 シールドケース
14a 曲折部
16 基板
18b コンデンサ
18a 半導体素子
20 ボンディングワイヤ
22 封止樹脂層
24 接続パッド部
26 はんだボール
Claims (7)
- 基板の一面側に搭載された電子部品を封止する封止樹脂層が、前記基板の一面に対して垂直に切断した横断面形状がコ字状の金属製のシールドケースによって覆われたシールドケース付パッケージであって、
前記基板の一面の全体では、樹脂モールドにより前記封止樹脂層が形成され、
前記基板の側面では、前記シールドケースを嵌め合わす凹部が形成されず、
前記基板の一面とは裏側の該基板の裏面では、金属から成る接続パッドが形成され、
前記シールドケースの端部の少なくとも一部が、前記基板の裏面側に当接したとき、前記基板の裏面側を弾発するバネ性を呈するように、前記基板の裏面側にレ字状に曲折された曲折部に形成され、
前記シールドケースの内面が前記封止樹脂層に密着し、且つ前記曲折部が前記接続パッドに当接して、前記基板に前記シールドケースが装着されていることを特徴とするシールドケース付パッケージ。 - 前記横断面に対して垂直方向の前記シールドケースの一方側から、前記基板に前記封止樹脂層が形成されたパッケージ本体が挿入して装着され、該シールドケースの他方側に該パッケージ本体の過挿入を防止するストッパが形成され、
前記シールドケースの端部では、該端部の端縁に沿って前記曲折部が形成されている請求項1記載のシールドケース付パッケージ。 - 前記基板の一面側に搭載された前記電子部品と前記基板の一面側に形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、且つ前記ボンディングワイヤが前記封止樹脂層に封止されている請求項1または2記載のシールドケース付パッケージ。
- 前記基板の一面側に形成されたボンディングパッドとボンディングワイヤによって電気的に接続されている前記電子部品が、半導体素子である請求項3項記載のシールドケース付パッケージ。
- (a)一面に電子部品が搭載され、該一面とは裏側の裏面に金属から成る接続パッドが形成された基板に樹脂モールドしてパッケージ本体を形成する工程と、
(b)シールドケースを形成する工程と、
(c)前記パッケージ本体に前記シールドケースを装着する工程と
を含むシールドケース付パッケージの製造方法であって、
前記(a)工程において、複数枚の前記基板を形成できる原基板に、前記基板の側面に前記シールドケースを嵌め合わす凹部となる貫通孔を形成しないで、前記原基板の一面側に搭載した電子部品を封止する封止樹脂層を樹脂モールドにより形成し、その後、前記原基板を切断することによって、前記基板の一面の全体に前記封止樹脂層が形成された前記パッケージ本体を形成し、
前記(b)工程において、前記基板の一面側の前記封止樹脂層を覆うように前記基板の一面に対して垂直に切断した横断面形状がコ字状の金属製の前記シールドケースを形成し、該シールドケースの端部の少なくとも一部に、前記基板の裏面側に当接したとき該基板の裏面側を弾発するバネ性を呈するように、前記基板の裏面側にレ字状に曲折された曲折部を形成し、
前記(c)工程において、前記シールドケースの内面を前記封止樹脂層に密着し、且つ前記曲折部を前記接続パッドに当接させて、前記パッケージ本体に前記シールドケースを装着することを特徴とするシールドケース付パッケージの製造方法。 - 前記(c)工程において、前記横断面に対して垂直方向の前記シールドケースの一方側から、前記パッケージ本体を挿入して装着する請求項5記載のシールドケース付パッケージの製造方法。
- 前記(b)工程において、前記シールドケースの端部では、該端部の端縁に沿って前記曲折部を形成し、前記横断面に対して垂直方向の前記シールドケースの他方側では、前記パッケージ本体の過挿入を防止するストッパを形成する請求項6記載のシールドケース付パッケージの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335958A JP4972391B2 (ja) | 2006-12-13 | 2006-12-13 | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 |
US12/000,105 US7911042B2 (en) | 2006-12-13 | 2007-12-07 | Package having shield case |
TW096147389A TW200828531A (en) | 2006-12-13 | 2007-12-12 | Package having shield case |
KR1020070129090A KR20080055670A (ko) | 2006-12-13 | 2007-12-12 | 차폐케이스를 구비한 패키지 |
CNA2007101948694A CN101202275A (zh) | 2006-12-13 | 2007-12-13 | 具有屏蔽壳的封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335958A JP4972391B2 (ja) | 2006-12-13 | 2006-12-13 | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008147572A JP2008147572A (ja) | 2008-06-26 |
JP2008147572A5 JP2008147572A5 (ja) | 2009-12-17 |
JP4972391B2 true JP4972391B2 (ja) | 2012-07-11 |
Family
ID=39517334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335958A Expired - Fee Related JP4972391B2 (ja) | 2006-12-13 | 2006-12-13 | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7911042B2 (ja) |
JP (1) | JP4972391B2 (ja) |
KR (1) | KR20080055670A (ja) |
CN (1) | CN101202275A (ja) |
TW (1) | TW200828531A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5391747B2 (ja) * | 2009-03-10 | 2014-01-15 | パナソニック株式会社 | モジュール部品とモジュール部品の製造方法と、これを用いた電子機器 |
WO2010103756A1 (ja) * | 2009-03-10 | 2010-09-16 | パナソニック株式会社 | モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器 |
DE102009014435A1 (de) * | 2009-03-26 | 2010-10-14 | J. Eberspächer GmbH & Co. KG | Abgasbehandlungseinrichtung |
JP2011035058A (ja) * | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
JP2011171656A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | 半導体パッケージおよびその製造方法 |
KR101711045B1 (ko) | 2010-12-02 | 2017-03-02 | 삼성전자 주식회사 | 적층 패키지 구조물 |
KR101247719B1 (ko) * | 2011-06-03 | 2013-03-26 | 에스티에스반도체통신 주식회사 | 전자파 차단형 반도체 패키지 장치 및 이의 제조방법 |
KR101994714B1 (ko) * | 2013-05-21 | 2019-07-01 | 삼성전기주식회사 | 고주파 모듈 |
US10665568B2 (en) * | 2014-12-12 | 2020-05-26 | Meiko Electronics Co., Ltd. | Encapsulated circuit module, and production method therefor |
CN106028627A (zh) * | 2016-07-26 | 2016-10-12 | 深圳天珑无线科技有限公司 | 一种电路板总成 |
US10388611B2 (en) * | 2017-03-13 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming magnetic field shielding with ferromagnetic material |
JP6849058B2 (ja) * | 2017-04-28 | 2021-03-24 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
CN107278025B (zh) * | 2017-08-09 | 2019-10-25 | 中国电子科技集团公司第二十九研究所 | 一种薄膜电路电磁屏蔽封装方法 |
CN107623160A (zh) * | 2017-10-17 | 2018-01-23 | 上海馥莱电子有限公司 | 一种宽带隔离器 |
CN107864551B (zh) * | 2017-10-31 | 2019-11-12 | 中国电子科技集团公司第二十九研究所 | 一种点预固定薄膜电路电磁屏蔽封装方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3085865B2 (ja) * | 1994-11-08 | 2000-09-11 | 松下電器産業株式会社 | 回路ユニットのシールド装置 |
JPH10284935A (ja) | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | 電圧制御発振器およびその製造方法 |
JPH10294585A (ja) * | 1997-04-22 | 1998-11-04 | Kokusai Electric Co Ltd | プリント基板用シールドケース |
JP2002534933A (ja) * | 1999-01-07 | 2002-10-15 | サーノフ コーポレイション | プリント回路基板を有する大型ダイアフラムマイクロフォン素子を備えた補聴器 |
JP2001148594A (ja) * | 1999-11-19 | 2001-05-29 | Murata Mfg Co Ltd | シールドケース付き電子部品 |
JP3793421B2 (ja) * | 2001-04-10 | 2006-07-05 | アルプス電気株式会社 | 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 |
JP2004128334A (ja) * | 2002-10-04 | 2004-04-22 | Hitachi Metals Ltd | 高周波電子部品 |
JP4020795B2 (ja) * | 2003-02-14 | 2007-12-12 | 三菱電機株式会社 | 半導体装置 |
JP2005101365A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
JP2006252390A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Icカードの製造方法およびicカード |
-
2006
- 2006-12-13 JP JP2006335958A patent/JP4972391B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-07 US US12/000,105 patent/US7911042B2/en active Active
- 2007-12-12 KR KR1020070129090A patent/KR20080055670A/ko not_active Application Discontinuation
- 2007-12-12 TW TW096147389A patent/TW200828531A/zh unknown
- 2007-12-13 CN CNA2007101948694A patent/CN101202275A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN101202275A (zh) | 2008-06-18 |
US7911042B2 (en) | 2011-03-22 |
US20080157296A1 (en) | 2008-07-03 |
KR20080055670A (ko) | 2008-06-19 |
JP2008147572A (ja) | 2008-06-26 |
TW200828531A (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4972391B2 (ja) | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 | |
JP4475160B2 (ja) | 電子装置の製造方法 | |
JP5669866B2 (ja) | パワー半導体モジュール | |
KR100724713B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
WO2015151273A1 (ja) | 半導体装置 | |
JP5071405B2 (ja) | 電力用半導体装置 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
US20090051022A1 (en) | Lead frame structure | |
US10658317B2 (en) | Semiconductor device and method for manufacturing the same | |
US10388616B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2020038914A (ja) | 半導体装置 | |
JP3994095B2 (ja) | 面実装型電子部品 | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
JP2009164240A (ja) | 半導体装置 | |
KR101698431B1 (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
KR20140005463A (ko) | 스마트 ic용 인쇄회로기판 및 그 제조방법 | |
JP2006147918A (ja) | 半導体装置 | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2020047758A (ja) | 半導体装置 | |
US20050082560A1 (en) | Optical semiconductor device | |
JP2003197828A (ja) | 樹脂封止型半導体装置 | |
JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007096357A (ja) | 面実装型電子部品の製造方法 | |
JP2009158825A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4972391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |