JP2004128334A - 高周波電子部品 - Google Patents
高周波電子部品 Download PDFInfo
- Publication number
- JP2004128334A JP2004128334A JP2002292569A JP2002292569A JP2004128334A JP 2004128334 A JP2004128334 A JP 2004128334A JP 2002292569 A JP2002292569 A JP 2002292569A JP 2002292569 A JP2002292569 A JP 2002292569A JP 2004128334 A JP2004128334 A JP 2004128334A
- Authority
- JP
- Japan
- Prior art keywords
- case
- electronic component
- laminated substrate
- frequency electronic
- laminated board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】ケースと積層基板とを固定する際に、前記積層基板に欠けや割れなどの破壊が生じない高周波電子部品を提供することを目的とする。
【解決手段】矩形状の積層基板と、積層基板内部の導体パターンを接続して形成した電子回路と、積層基板の表面に搭載した電子部品と、基板に取り付け電磁気を遮蔽する導電性を備えたケースを使用し、ケースは天板と天板から延長する側壁からなり、側壁にはケース内側に突出する突起部を形成し、積層基板の側面には窪み部を形成し、ケースの突起部と積層基板の窪み部とを係合して、ケースと積層基板とを固定する高周波電子部品であって、積層基板の窪み部を形成した側面と電子部品を搭載した面との稜部をカット面又はR面とした高周波電子部品。
【選択図】 図1
【解決手段】矩形状の積層基板と、積層基板内部の導体パターンを接続して形成した電子回路と、積層基板の表面に搭載した電子部品と、基板に取り付け電磁気を遮蔽する導電性を備えたケースを使用し、ケースは天板と天板から延長する側壁からなり、側壁にはケース内側に突出する突起部を形成し、積層基板の側面には窪み部を形成し、ケースの突起部と積層基板の窪み部とを係合して、ケースと積層基板とを固定する高周波電子部品であって、積層基板の窪み部を形成した側面と電子部品を搭載した面との稜部をカット面又はR面とした高周波電子部品。
【選択図】 図1
Description
【0001】
【産業上の利用分野】
本発明は、携帯電話や、GPS(Global Positioning System)、無線LAN(Local Area Network)といった無線通信機器に用いられる電圧制御発信器、アンテナスイッチ、高周波増幅器等やこれらを一体化してモジュール化した高周波電子部品に関するものである。
【0002】
【従来の技術】
前記無線通信機器の高周波回路部(RF回路)では数百MHz〜数GHzといった高周波信号を取り扱うが、無線通信機器を構成する部品のうち、内部に導体パターンで形成された電子回路を有するセラミック積層基板に、電子部品を面実装した高周波電子部品では、図11に示すように部品自体から放射する高周波の低減のため、および他の部品からの高周波の影響による、誤動作や特性劣化を防止するため、基板に搭載された電子部品11を金属ケース10などで覆ったシールド構造を取っている。
【0003】
前記図11は特許文献1に開示された高周波モジュールの外観斜視図であって、電子部品11を覆う様に配置された天板と側壁を有する金属ケース10を有し、この金属ケース10の下部内側及びセラミック積層基板12の側面には互いに係合する係合部が形成されており、互いにこの係合部で係合させることにより、金属ケース10をセラミック積層基板12に固定することが開示されている。
【0004】
【特許文献1】特開平05−206308号
【0005】
【発明が解決しようとする課題】
しかしながらセラミック積層基板は欠け易く脆いものであって、従来の高周波電子部品においては、金属ケース10の係合部を積層基板12の係合部に係合させる際に、積層基板の窪み部又は段差部が形成された側面と電子部品が搭載される面との稜部と金属ケース10の係合部が接触して欠けが発生する場合があり、前記欠けが積層基板内部の配線パターンや、積層基板表面の配線パターンにまで及び、所望の電気的特性が得られなかったり、電子部品として機能しないといった問題があった。
そこで本発明の目的は、ケースと積層基板とを固定する際に、前記積層基板に欠けや割れなどの破壊が生じない高周波電子部品を提供することである。
【0006】
【課題を解決するための手段】
本発明は、矩形状の積層基板と、前記積層基板内部の導体パターンを接続して形成した電子回路と、前記積層基板の表面に搭載した電子部品と、前記基板に取り付けられ電磁気を遮蔽する導電性を備えたケースを有し、前記ケースは天板と前記天板から延長する側壁を備え、前記側壁にはケース内側に突出する突起部が形成され、前記積層基板の側面には窪み部が形成され、ケースの突起部と積層基板の窪み部とを係合させ、前記ケースと前記積層基板とを固定する高周波電子部品であって、
積層基板の窪み部が形成された側面と電子部品が搭載される面との稜部をカット面又はR面とした高周波電子部品である。
前記ケースは例えば80〜300μm程度に冷間圧延又は熱間圧延されたSPCCなどの金属材料で構成される。SPCC以外では、45Ni・Fe合金、Fe−Co合金などの磁気特性に優れるもので、その磁気特性は最大透磁率は5000以上で飽和磁束密度は1.4テスラ以上とすれば、外部との相互干渉の抑制効果がより発揮される。またそのヤング率を100〜200KN/mm2とすれば、適度な係止力でもって積層基板とケースを係合出来るので好ましい。さらに、その表面には、耐食性を向上する為にNiめっきが施され、さらにSnめっきを施すのが好ましい。また、銀、銅、金、アルミニウムなど電気抵抗率が5.5μΩcm以下の金属層や合金層を形成すると、特にはケース表面、すなわち最外層として形成すれば高周波用電子部品の電気的特性を向上させる場合があり好ましい。
本発明においては、ケースの一部を略半球状に突起させケース側壁の突起部とするのが好ましい。また、ケースの内側に傾斜して突出してケース側壁の突起部を形成するのも好ましい。
【0007】
【実施例】
図1は本発明の一実施例に係る高周波電子部品の分解斜視図であり、図2はその係合部の断面図である。
この高周波電子部品は高周波増幅器であって、積層基板12に形成されたキャビティー20に半導体素子50が収容され、前記半導体素子50はキャビティー20の周りに形成された接続端子と半導体素子50とでワイヤーボンディグされ電気的に接続し、樹脂で封止される。
積層基板12の対向する側面には窪み部30を有し、前記窪み部30には外部端子35が形成されている。また積層基板12の窪み部30が形成された側面と電子部品51が搭載される面との稜部をカット面100としている。
一方ケース10の側壁にはケースと一体の突起部15が前記窪み部30と対応する部位に形成され、前記積層基板に搭載された半導体素子50やコンデンサ、抵抗、ダイオード等の電子部品51を覆う様にして、窪み部30と突起部15とを係合させる。さらにケース10と外部端子35とはんだ200により接合してケース10を積層基板12に固定している。
【0008】
この積層基板12は、焼成により多層一体化された複数のセラミックス層と、電極パターンを主構成とするものであり、キャビティー20の底面に形成され半導体素子50を搭載する電極360と、キャビティーの裏面側の主面に形成された端子電極310とグランドパターン300と、前記グランドパターンと前記電極とを接続する複数のサーマルビア350と、セラミック層に形成されたコンデンサ素子やインダクタンス素子を構成する内部導体パターン320や、これらを接続する接続線路、ビアホール340が設けられている。前記積層基板12は、相対向する第1および第2の主面と当該主面間を連結する側面を備え、その側面には貫通孔により形成された段差部30が形成され、第1の主面に形成されたキャビティー20の周縁には半導体素子とワイヤ接続されるパッド25が形成される。前記第1の主面にチップインダクタやチップコンデンサ、チップ抵抗などの電子部品51が実装され、半導体素子はキャビティー底部の電極とはんだ接合される。
【0009】
以下積層基板の製造方法について、詳細に説明する。
低温焼結セラミックス材料と適量の有機バインダや有機溶剤と共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックグリーンシートを成形した。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックグリーンシートを保持するのに適している。前記低温焼結セラミックス材料として、Al−Si−Ba−O系誘電体材料を用いた。セラミックグリーンシートの厚さは、コンデンサ素子が形成される場合にはセラミック層厚さで25μmとし、他の層には100〜150μmのものを用いた。なお、セラミック層厚さは適宜設定されるものであり、前記厚さに限定されるものではないが、好ましくは10〜150μmの範囲で選択する。
【0010】
低温焼結セラミックス材料として、例えば低誘電率(比誘電率5〜10)のAl−Mg−Si−Gd−O系誘電体材料、Mg2SO4からなる結晶相とSi−Ba−La−B−O系からなるガラス等からなる誘電体材料、Al−Si−Sr−O系誘電体材料、Al−Si−Ba−O系誘電体材料、高誘電率(比誘電率50以上)のBi−Ca−Nb−O系誘電体材料等様々な材料が開発されている。セラミック積層基板には、これらの低温焼結セラミックス材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料を選択的に用いる場合もある。なお、HTCC(高温同時焼成セラミック)技術を用いて、誘電体材料をAl2O3とし、伝送線路等をタングステンやモリブデンとして構成しても良い。
【0011】
(一次積層体の作成)
キャスティングされたセラミックグリーンシートをキャリアフィルムごと切断し、その一部のセラミックグリーンシートにビアホールを形成する。ビアホールは、セラミックスグリーンシート側からCO2レーザを照射して、照射面側の孔径がセラミック層としたときに0.05mm〜0.3mmとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置される回路素子間の接続とともに、キャビティー底部に形成される電極と接続され、電気的な接続と放熱の為のサーマルビアに用いられる。
次に、セラミックグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀,銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。
次に、セラミックグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン(図示せず)、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成するとともに、セラミックグリーンシートに形成されたビアホールの内、サーマルビアとなる複数のビアホールを電気的接続するように、内部金属導体層を形成する。信号配線、及び電源配線の導体パターンを形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、導体パターンの形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。
【0012】
以上の様にして、キャリアフィルムを付けたままセラミックグリーンシートを作成した。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。
そして、キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルム12をとり除く。これを数次繰り返し、さらにサーマルビアを覆うように電極を印刷形成した。これをCIP(冷間等方静水圧プレス)し、さらに積層基板の段差部となる貫通孔260を打ち抜き形成して図3に示す一次積層体とした。なおこの貫通孔形成はレーザによって行っても良く、また、セラミックグリーンシート毎に行っても良い。
【0013】
(二次積層体の作成)
一次積層体に用いたセラミックグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン(図示せず)、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成する。キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し、さらに半導体素子との接続用のパッドを印刷形成した。これをCIPして積層体とし、さらにCIP後の積層体を金型で打ち抜いてキャビティー部を形成して図4に示す二次積層体とした。
【0014】
その後、図5に示すように一次積層体と二次積層体を金型に配置して、50℃、140kg/cm2の圧力で圧着して一体化した。そして、後工程でケース側壁の突起部と接合するための外部端子35を、ディスペンサーを使用して導体ペーストを薄く塗布して形成した。前記外部端子35は積層基板内の接地電位の導体パターンとも接続するようにした。そして図6に示すように、セラミック積層体の主面に互いに平行な複数の分割溝400と、これと直交する複数の他の分割溝400を、それぞれほぼ0.1mmの深さとなるように鋼刃で刻設した。前記分割溝の深さは、分割のし易さや取り扱い易さ等から、50μm〜300μmの範囲で適宜設定される。
図7に示すように、分割溝の断面形状は鋼刃の刃先形状に倣って形成される。図7(a)のように分割溝が形成された場合には、分割後に積層基板の稜部がカット面となり、図7(b)のように分割溝が形成された場合には、分割後に積層基板の稜部がR面となる。このように、積層基板の稜部は鋼刃の断面形状によってほぼ任意に形成する事が出来る。
【0015】
分割溝を形成した後、セラミック積層体をセッタ等の焼成治具上に配置して大気中900℃で焼成した。なお導体ペーストとしてCuを用いる場合には、所定のガス雰囲気中(還元雰囲気)で焼成する。その後、前記分割溝にそって個片に分割して本発明の積層基板を得た。
【0016】
以下ケースの製造方法について説明する。
前記ケースは100μm厚みのSPCCシート状材をプレス加工機の金型内に配置し所定の形状に打ち抜き、絞り、切断、折り曲げ加工して形成した。図8(a)は展開図であり、図8(b)は斜視図である。ケース10には前記加工により、天板10aとそこから延長する側壁10b、10c、10e、10fを有し、その側壁に突起部15を形成し、その形状は、平面形状が前記積層基板と比較して若干大きな矩形状の直方体であって、底面が開口し、積層基板の端子電極310が形成された裏面を除く他の5面をほぼ覆うように構成されている。前記突起部15はケースの側壁10b、10dの一部を内側に傾斜して突出させて形成している。なおケースの全面にはNiめっき膜とその上層にはんだめっき膜が形成されている。
【0017】
図9及び図10にケースの他の実施態様を示す。図9は側壁の一部を延長し、この延長部をケース内側に折返して傾斜して突出する突出部15としたものである。なおここで、図9に示すように、側壁10b、10dの一部を開口させて、この開口部から積層基板と接合するはんだを塗布しても良い。また図10のものは、側壁10b、10dの一部を金型で略半球状に絞り突起させて突出部15としたものである。高周波部品においては、ケース装着後に発生した不具合を確認するため、前記ケースを取り外す場合があるが、図10のものは、図8及び図9に示したものと比較しケースを取り外すのが容易となる。また本発明においては、図9及び図10に示すケースを用いても図8に示したケースの場合と同様にその効果を発揮する。
【0018】
上記のように構成し、半導体素子50やコンデンサ、ダイオード等の電子部品11が実装された積層基板12にケース10を係合させ、前記突起部15から積層基板側面の外部端子35にディスペンサーにてはんだペーストを塗布し、その状態で治具にセットし、リフロー炉にてはんだ付けして積層基板12と接合して固定した。本実施例においては電気的接続手段としてはんだ付けを用いたが、スポット溶接や、導電性接着剤などを用いて接続しても良い。
【0019】
なお図12に示すように、積層基板の突起部の稜部もカット面又はR面とするのが好ましい。この場合には、前記一次積層体の前記稜部に対応する位置に、鋼刃により適宜刻設すれば良い。
【0020】
【発明の効果】
本発明によれば、ケースと積層基板を係合する際に、ケースに形成された突起部と積層基板の稜部に形成されたカット面又はR面とを摺動させるので、積層基板の稜部に不要な外力が作用せず、前記積層基板に欠けや割れなどの破壊が生じない高周波電子部品を得ることが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例に係る高周波電子部品の斜視図である。
【図2】本発明の一実施例に係る高周波電子部品の断面図である。
【図3】本発明の一実施例に係る高周波電子部品を構成する一次積層体の平面図である。
【図4】本発明の一実施例に係る高周波電子部品を構成する二次積層体の平面図である。
【図5】本発明の一実施例に係る高周波電子部品を構成する一次積層体と二次積層体との一体化前の斜視図である。
【図6】本発明の一実施例に係る高周波電子部品を構成するセラミック積層体の平面図である。
【図7】本発明の一実施例に係る高周波電子部品の稜部における(a)カット面、(b)R面の形成方法を示す断面図である。
【図8】本発明の一実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図9】本発明の他の実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図10】本発明の他の実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図11】従来の高周波電子部品の斜視図である。
【図12】本発明の他の実施例に係る高周波電子部品の断面図である。
【符号の説明】
1 高周波電子部品
10 ケース
10a 天板
10b、10c、10e、10f 側壁
11 電子部品
12 積層基板
15 突起部
30 段差部
【産業上の利用分野】
本発明は、携帯電話や、GPS(Global Positioning System)、無線LAN(Local Area Network)といった無線通信機器に用いられる電圧制御発信器、アンテナスイッチ、高周波増幅器等やこれらを一体化してモジュール化した高周波電子部品に関するものである。
【0002】
【従来の技術】
前記無線通信機器の高周波回路部(RF回路)では数百MHz〜数GHzといった高周波信号を取り扱うが、無線通信機器を構成する部品のうち、内部に導体パターンで形成された電子回路を有するセラミック積層基板に、電子部品を面実装した高周波電子部品では、図11に示すように部品自体から放射する高周波の低減のため、および他の部品からの高周波の影響による、誤動作や特性劣化を防止するため、基板に搭載された電子部品11を金属ケース10などで覆ったシールド構造を取っている。
【0003】
前記図11は特許文献1に開示された高周波モジュールの外観斜視図であって、電子部品11を覆う様に配置された天板と側壁を有する金属ケース10を有し、この金属ケース10の下部内側及びセラミック積層基板12の側面には互いに係合する係合部が形成されており、互いにこの係合部で係合させることにより、金属ケース10をセラミック積層基板12に固定することが開示されている。
【0004】
【特許文献1】特開平05−206308号
【0005】
【発明が解決しようとする課題】
しかしながらセラミック積層基板は欠け易く脆いものであって、従来の高周波電子部品においては、金属ケース10の係合部を積層基板12の係合部に係合させる際に、積層基板の窪み部又は段差部が形成された側面と電子部品が搭載される面との稜部と金属ケース10の係合部が接触して欠けが発生する場合があり、前記欠けが積層基板内部の配線パターンや、積層基板表面の配線パターンにまで及び、所望の電気的特性が得られなかったり、電子部品として機能しないといった問題があった。
そこで本発明の目的は、ケースと積層基板とを固定する際に、前記積層基板に欠けや割れなどの破壊が生じない高周波電子部品を提供することである。
【0006】
【課題を解決するための手段】
本発明は、矩形状の積層基板と、前記積層基板内部の導体パターンを接続して形成した電子回路と、前記積層基板の表面に搭載した電子部品と、前記基板に取り付けられ電磁気を遮蔽する導電性を備えたケースを有し、前記ケースは天板と前記天板から延長する側壁を備え、前記側壁にはケース内側に突出する突起部が形成され、前記積層基板の側面には窪み部が形成され、ケースの突起部と積層基板の窪み部とを係合させ、前記ケースと前記積層基板とを固定する高周波電子部品であって、
積層基板の窪み部が形成された側面と電子部品が搭載される面との稜部をカット面又はR面とした高周波電子部品である。
前記ケースは例えば80〜300μm程度に冷間圧延又は熱間圧延されたSPCCなどの金属材料で構成される。SPCC以外では、45Ni・Fe合金、Fe−Co合金などの磁気特性に優れるもので、その磁気特性は最大透磁率は5000以上で飽和磁束密度は1.4テスラ以上とすれば、外部との相互干渉の抑制効果がより発揮される。またそのヤング率を100〜200KN/mm2とすれば、適度な係止力でもって積層基板とケースを係合出来るので好ましい。さらに、その表面には、耐食性を向上する為にNiめっきが施され、さらにSnめっきを施すのが好ましい。また、銀、銅、金、アルミニウムなど電気抵抗率が5.5μΩcm以下の金属層や合金層を形成すると、特にはケース表面、すなわち最外層として形成すれば高周波用電子部品の電気的特性を向上させる場合があり好ましい。
本発明においては、ケースの一部を略半球状に突起させケース側壁の突起部とするのが好ましい。また、ケースの内側に傾斜して突出してケース側壁の突起部を形成するのも好ましい。
【0007】
【実施例】
図1は本発明の一実施例に係る高周波電子部品の分解斜視図であり、図2はその係合部の断面図である。
この高周波電子部品は高周波増幅器であって、積層基板12に形成されたキャビティー20に半導体素子50が収容され、前記半導体素子50はキャビティー20の周りに形成された接続端子と半導体素子50とでワイヤーボンディグされ電気的に接続し、樹脂で封止される。
積層基板12の対向する側面には窪み部30を有し、前記窪み部30には外部端子35が形成されている。また積層基板12の窪み部30が形成された側面と電子部品51が搭載される面との稜部をカット面100としている。
一方ケース10の側壁にはケースと一体の突起部15が前記窪み部30と対応する部位に形成され、前記積層基板に搭載された半導体素子50やコンデンサ、抵抗、ダイオード等の電子部品51を覆う様にして、窪み部30と突起部15とを係合させる。さらにケース10と外部端子35とはんだ200により接合してケース10を積層基板12に固定している。
【0008】
この積層基板12は、焼成により多層一体化された複数のセラミックス層と、電極パターンを主構成とするものであり、キャビティー20の底面に形成され半導体素子50を搭載する電極360と、キャビティーの裏面側の主面に形成された端子電極310とグランドパターン300と、前記グランドパターンと前記電極とを接続する複数のサーマルビア350と、セラミック層に形成されたコンデンサ素子やインダクタンス素子を構成する内部導体パターン320や、これらを接続する接続線路、ビアホール340が設けられている。前記積層基板12は、相対向する第1および第2の主面と当該主面間を連結する側面を備え、その側面には貫通孔により形成された段差部30が形成され、第1の主面に形成されたキャビティー20の周縁には半導体素子とワイヤ接続されるパッド25が形成される。前記第1の主面にチップインダクタやチップコンデンサ、チップ抵抗などの電子部品51が実装され、半導体素子はキャビティー底部の電極とはんだ接合される。
【0009】
以下積層基板の製造方法について、詳細に説明する。
低温焼結セラミックス材料と適量の有機バインダや有機溶剤と共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックグリーンシートを成形した。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックグリーンシートを保持するのに適している。前記低温焼結セラミックス材料として、Al−Si−Ba−O系誘電体材料を用いた。セラミックグリーンシートの厚さは、コンデンサ素子が形成される場合にはセラミック層厚さで25μmとし、他の層には100〜150μmのものを用いた。なお、セラミック層厚さは適宜設定されるものであり、前記厚さに限定されるものではないが、好ましくは10〜150μmの範囲で選択する。
【0010】
低温焼結セラミックス材料として、例えば低誘電率(比誘電率5〜10)のAl−Mg−Si−Gd−O系誘電体材料、Mg2SO4からなる結晶相とSi−Ba−La−B−O系からなるガラス等からなる誘電体材料、Al−Si−Sr−O系誘電体材料、Al−Si−Ba−O系誘電体材料、高誘電率(比誘電率50以上)のBi−Ca−Nb−O系誘電体材料等様々な材料が開発されている。セラミック積層基板には、これらの低温焼結セラミックス材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料を選択的に用いる場合もある。なお、HTCC(高温同時焼成セラミック)技術を用いて、誘電体材料をAl2O3とし、伝送線路等をタングステンやモリブデンとして構成しても良い。
【0011】
(一次積層体の作成)
キャスティングされたセラミックグリーンシートをキャリアフィルムごと切断し、その一部のセラミックグリーンシートにビアホールを形成する。ビアホールは、セラミックスグリーンシート側からCO2レーザを照射して、照射面側の孔径がセラミック層としたときに0.05mm〜0.3mmとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置される回路素子間の接続とともに、キャビティー底部に形成される電極と接続され、電気的な接続と放熱の為のサーマルビアに用いられる。
次に、セラミックグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀,銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。
次に、セラミックグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン(図示せず)、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成するとともに、セラミックグリーンシートに形成されたビアホールの内、サーマルビアとなる複数のビアホールを電気的接続するように、内部金属導体層を形成する。信号配線、及び電源配線の導体パターンを形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、導体パターンの形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。
【0012】
以上の様にして、キャリアフィルムを付けたままセラミックグリーンシートを作成した。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。
そして、キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルム12をとり除く。これを数次繰り返し、さらにサーマルビアを覆うように電極を印刷形成した。これをCIP(冷間等方静水圧プレス)し、さらに積層基板の段差部となる貫通孔260を打ち抜き形成して図3に示す一次積層体とした。なおこの貫通孔形成はレーザによって行っても良く、また、セラミックグリーンシート毎に行っても良い。
【0013】
(二次積層体の作成)
一次積層体に用いたセラミックグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン(図示せず)、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成する。キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し、さらに半導体素子との接続用のパッドを印刷形成した。これをCIPして積層体とし、さらにCIP後の積層体を金型で打ち抜いてキャビティー部を形成して図4に示す二次積層体とした。
【0014】
その後、図5に示すように一次積層体と二次積層体を金型に配置して、50℃、140kg/cm2の圧力で圧着して一体化した。そして、後工程でケース側壁の突起部と接合するための外部端子35を、ディスペンサーを使用して導体ペーストを薄く塗布して形成した。前記外部端子35は積層基板内の接地電位の導体パターンとも接続するようにした。そして図6に示すように、セラミック積層体の主面に互いに平行な複数の分割溝400と、これと直交する複数の他の分割溝400を、それぞれほぼ0.1mmの深さとなるように鋼刃で刻設した。前記分割溝の深さは、分割のし易さや取り扱い易さ等から、50μm〜300μmの範囲で適宜設定される。
図7に示すように、分割溝の断面形状は鋼刃の刃先形状に倣って形成される。図7(a)のように分割溝が形成された場合には、分割後に積層基板の稜部がカット面となり、図7(b)のように分割溝が形成された場合には、分割後に積層基板の稜部がR面となる。このように、積層基板の稜部は鋼刃の断面形状によってほぼ任意に形成する事が出来る。
【0015】
分割溝を形成した後、セラミック積層体をセッタ等の焼成治具上に配置して大気中900℃で焼成した。なお導体ペーストとしてCuを用いる場合には、所定のガス雰囲気中(還元雰囲気)で焼成する。その後、前記分割溝にそって個片に分割して本発明の積層基板を得た。
【0016】
以下ケースの製造方法について説明する。
前記ケースは100μm厚みのSPCCシート状材をプレス加工機の金型内に配置し所定の形状に打ち抜き、絞り、切断、折り曲げ加工して形成した。図8(a)は展開図であり、図8(b)は斜視図である。ケース10には前記加工により、天板10aとそこから延長する側壁10b、10c、10e、10fを有し、その側壁に突起部15を形成し、その形状は、平面形状が前記積層基板と比較して若干大きな矩形状の直方体であって、底面が開口し、積層基板の端子電極310が形成された裏面を除く他の5面をほぼ覆うように構成されている。前記突起部15はケースの側壁10b、10dの一部を内側に傾斜して突出させて形成している。なおケースの全面にはNiめっき膜とその上層にはんだめっき膜が形成されている。
【0017】
図9及び図10にケースの他の実施態様を示す。図9は側壁の一部を延長し、この延長部をケース内側に折返して傾斜して突出する突出部15としたものである。なおここで、図9に示すように、側壁10b、10dの一部を開口させて、この開口部から積層基板と接合するはんだを塗布しても良い。また図10のものは、側壁10b、10dの一部を金型で略半球状に絞り突起させて突出部15としたものである。高周波部品においては、ケース装着後に発生した不具合を確認するため、前記ケースを取り外す場合があるが、図10のものは、図8及び図9に示したものと比較しケースを取り外すのが容易となる。また本発明においては、図9及び図10に示すケースを用いても図8に示したケースの場合と同様にその効果を発揮する。
【0018】
上記のように構成し、半導体素子50やコンデンサ、ダイオード等の電子部品11が実装された積層基板12にケース10を係合させ、前記突起部15から積層基板側面の外部端子35にディスペンサーにてはんだペーストを塗布し、その状態で治具にセットし、リフロー炉にてはんだ付けして積層基板12と接合して固定した。本実施例においては電気的接続手段としてはんだ付けを用いたが、スポット溶接や、導電性接着剤などを用いて接続しても良い。
【0019】
なお図12に示すように、積層基板の突起部の稜部もカット面又はR面とするのが好ましい。この場合には、前記一次積層体の前記稜部に対応する位置に、鋼刃により適宜刻設すれば良い。
【0020】
【発明の効果】
本発明によれば、ケースと積層基板を係合する際に、ケースに形成された突起部と積層基板の稜部に形成されたカット面又はR面とを摺動させるので、積層基板の稜部に不要な外力が作用せず、前記積層基板に欠けや割れなどの破壊が生じない高周波電子部品を得ることが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例に係る高周波電子部品の斜視図である。
【図2】本発明の一実施例に係る高周波電子部品の断面図である。
【図3】本発明の一実施例に係る高周波電子部品を構成する一次積層体の平面図である。
【図4】本発明の一実施例に係る高周波電子部品を構成する二次積層体の平面図である。
【図5】本発明の一実施例に係る高周波電子部品を構成する一次積層体と二次積層体との一体化前の斜視図である。
【図6】本発明の一実施例に係る高周波電子部品を構成するセラミック積層体の平面図である。
【図7】本発明の一実施例に係る高周波電子部品の稜部における(a)カット面、(b)R面の形成方法を示す断面図である。
【図8】本発明の一実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図9】本発明の他の実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図10】本発明の他の実施例に係る高周波電子部品を構成するケースの(a)展開図、(b)斜視図、(c)断面図である。
【図11】従来の高周波電子部品の斜視図である。
【図12】本発明の他の実施例に係る高周波電子部品の断面図である。
【符号の説明】
1 高周波電子部品
10 ケース
10a 天板
10b、10c、10e、10f 側壁
11 電子部品
12 積層基板
15 突起部
30 段差部
Claims (3)
- 矩形状の積層基板と、前記積層基板内部の導体パターンを接続して形成した電子回路と、前記積層基板の表面に搭載した電子部品と、前記基板に取り付けられ電磁気を遮蔽する導電性を備えたケースを有し、前記ケースは天板と前記天板から延長する側壁を備え、前記側壁にはケース内側に突出する突起部が形成され、前記積層基板の側面には窪み部が形成され、ケースの突起部と積層基板の窪み部とを係合させ、前記ケースと前記積層基板とを固定する高周波電子部品であって、
積層基板の窪み部が形成された側面と電子部品が搭載される面との稜部をカット面又はR面としたことを特徴とする高周波電子部品。 - 前記ケース側壁の突起部がケースの一部を略半球状に突起してなることを特徴とする請求項1に記載の高周波電子部品。
- 前記ケース側壁の突起部がケースの内側に傾斜して突出してなることを特徴とする請求項1に記載の高周波電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292569A JP2004128334A (ja) | 2002-10-04 | 2002-10-04 | 高周波電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292569A JP2004128334A (ja) | 2002-10-04 | 2002-10-04 | 高周波電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128334A true JP2004128334A (ja) | 2004-04-22 |
Family
ID=32283785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292569A Pending JP2004128334A (ja) | 2002-10-04 | 2002-10-04 | 高周波電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128334A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147572A (ja) * | 2006-12-13 | 2008-06-26 | Shinko Electric Ind Co Ltd | シールドケース付パッケージ |
JP2011035058A (ja) * | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
KR20180078523A (ko) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 |
KR20190078239A (ko) * | 2017-12-26 | 2019-07-04 | 엘지디스플레이 주식회사 | 커버실드, 그를 이용한 인쇄회로기판 및 표시장치 |
-
2002
- 2002-10-04 JP JP2002292569A patent/JP2004128334A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147572A (ja) * | 2006-12-13 | 2008-06-26 | Shinko Electric Ind Co Ltd | シールドケース付パッケージ |
JP2011035058A (ja) * | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
KR20180078523A (ko) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 |
KR102563263B1 (ko) * | 2016-12-30 | 2023-08-03 | 엘지디스플레이 주식회사 | 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 |
KR20190078239A (ko) * | 2017-12-26 | 2019-07-04 | 엘지디스플레이 주식회사 | 커버실드, 그를 이용한 인쇄회로기판 및 표시장치 |
KR102448508B1 (ko) * | 2017-12-26 | 2022-09-27 | 엘지디스플레이 주식회사 | 커버실드, 그를 이용한 인쇄회로기판 및 표시장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101548862B1 (ko) | 칩형 코일 부품 및 그 제조 방법 | |
US6301114B1 (en) | Multilayered electronic part and electronic circuit module including therein the multilayered electronic part | |
WO2005067359A1 (ja) | セラミック多層基板 | |
CN110612780B (zh) | 多连配线基板、电子部件收纳用封装件以及电子装置 | |
JP2005026312A (ja) | 高周波電子部品およびその実装方法 | |
JP2004128334A (ja) | 高周波電子部品 | |
US7193862B2 (en) | Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device | |
JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2004056115A (ja) | 多層配線基板 | |
CN114730659A (zh) | 电子组件以及其制造方法 | |
JPH11220285A (ja) | ハイブリッドモジュール及びその製造方法 | |
JP4114148B2 (ja) | セラミック積層基板および高周波電子部品 | |
JP4006686B2 (ja) | セラミック積層基板及びその製造方法 | |
JP3523445B2 (ja) | 配線基板 | |
JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
JP3935833B2 (ja) | 電子装置 | |
JP2004207592A (ja) | 多層セラミック基板の製造方法 | |
JP2003347467A (ja) | 電子装置 | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
JP2004055991A (ja) | 配線基板 | |
JP2004128132A (ja) | 高周波用電子部品 | |
JP4032340B2 (ja) | 積層型電子部品 | |
JP2004134622A (ja) | セラミック基板 | |
JP2004153023A (ja) | 高周波用多層回路基板 | |
JP2004179562A (ja) | 電子装置 |