JP4114148B2 - セラミック積層基板および高周波電子部品 - Google Patents

Description

本発明は面実装タイプの高周波電子部品に関し、特にそのセラミック積層基板に形成される端子電極の構造に関するものである。

プラスチックやセラミックスなどからなる基板の表面に、トランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や、抵抗素子、キャパシタンス素子、インダクタンス素子などの電子部品を搭載した高周波電子部品が知られている。この様な基板は、半導体素子や電子部品の機械的応力からの保護、電気的特性の向上、熱的な保護が要求される。
近年、半導体素子の動作時発熱が大きくなって来ているが、この発熱は半導体素子自身及び、他の電子部品の動作に影響を及ぼす。このため前記発熱を効率的に放熱することが回路基板の重要な要求特性の一つとなっている。そこで回路基板材料として放熱性、電気的特性、信頼性等に優れた機能材料であるＡｌ₂ Ｏ₃ などのセラミックスが多用されている。

一方、携帯電話などの移動体通信分野においては、用いられる回路部品を小型化する要求が強く、キャパシタンス素子、インダクタンス素子などをＬＴＣＣ（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅａｂｌｅ ｃｅｒａｍｉｃｓ ｕｓｅｄ）技術によりセラミック体に内蔵させたＬＣフィルタ等が広く用いられる様になってきている。
このようなＬＴＣＣ技術による回路部品は、例えば１０００℃以下で焼結可能な低温焼結セラミックス材料と、これと同時焼成可能な導体ペーストを用いて構成される。
例えば、ドクターブレード等によりキャリアフィルムに塗こう形成（キャスティング）したセラミックスグリーンシートを用い、これを所望形状に切断した前記グリーンシートに、キャパシタンス素子やインダクタンス素子を構成する所望の回路パターン（電極パターン）をＡｇやＣｕなどの導体ペーストで形成し、さらに孔開け装置によりグリーンシートの上下を貫通するビアホールを形成する。次いで、各グリーンシートに形成したビアホールに、ＡｇやＣｕなどの金属を主成分とする導体ペーストを印刷充填し、そして前記グリーンシートを必要枚数重ね、積層、圧着し、その後、必要な寸法に切断し、グリーンシートと導体ペーストとの同時焼成を行う事によって得られる。
最近、このようなＬＴＣＣ技術を前記基板に採用し、キャパシタンス素子、インダクタンス素子の少なくとも一部を電極パターンにより積層内蔵するとともに、キャビティーを形成して、このキャビティーにベアチップ状態の半導体素子を実装することが行われている。さらに移動体通信機器の小型化、高性能化に対する要求の高まりとともに、様々な回路機能が盛り込まれるように成り、例えば携帯電話の高周波回路部を構成するアンテナスイッチ、フィルタ、方向性結合器、高周波増幅器などを前記基板に複合一体化することも提案されている。
以下、このようなＬＴＣＣ技術を用いて構成した基板をセラミック積層基板と呼ぶ。

このようなセラミック積層基板を用いる高周波電子部品にあっては、セラミック積層基板の表面に様々な機能をもつ端子電極、例えばプリント基板などの回路基板とはんだ接続され、半導体素子への駆動電圧を供給する電極、高周波信号が入力する電極、高周波信号が出力する電極、接地電極等々の複数の端子電極がスクリーン印刷や電極転写方法などで形成される。
前記のように移動体通信機器の小型化、高性能化にともない、高周波電子部品も小型化が強く求められている。このためセラミック積層基板に、限られた外形寸法の中で様々な機能の端子電極を配置せねばならず、その結果、前記端子電極の形成面積を小さくせざるを得なかった。

また携帯電話においては、時として利用者が落下等の事象を生じさせることがあることから、用いられる高周波電子部品も外的衝撃に強いものが求められている。このような外的衝撃に対する評価方法の一つとして、落下試験がある。この落下試験は、前記高周波電子部品を所定の評価基板にはんだ実装し、これをアルミダイキャストで構成された試験治具に固定して、所定の高さからコンクリート板や、鉄板に落下させ、高周波電子部品の評価基板との接合状況や、セラミック積層基板に実装された回路素子の接合状況を拡大鏡で目視評価し、また端子電極間の導通評価を行うものである。
前記のように高周波電子部品の端子電極は小面積化する傾向にある。端子電極の面積が小さくなるに従い、前記端子電極とセラミック積層基板との密着強度は自ずと不十分となりやすく、このため端子電極と回路基板との実装面で剥離が生じる場合があった。このような場合には、高周波電子部品が要求される機能を発揮出来ないばかりか、携帯電話そのものの通話を不能としてしまう。

従来の端子電極とセラミック積層基板との密着強度を向上させる方法として、特許文献１に開示の方法がある。この方法では、金属部分が体積比率で７５％以上である端子電極をセラミックの表面に形成し、端子電極とセラミックの界面にガラス層を島状に配設して、端子電極とセラミックとの密着強度を向上させている。しかしながら端子電極の小面積化や、外的衝撃に強い高周波電子部品が求められる現状にあっては、前記対策によっても十分な端子電極の密着強度を得ることは困難であった。

また、端子電極とセラミック積層基板との密着強度についての言及はないが、構造的な改善方法として、例えば図１０に示すリング状メタライズ層１０５に対して金属製蓋体をロウ材１４５で接合して半導体素子１５０を気密封止する半導体素子収納用パッケージ１００においては、図１１の断面図に示すように、所定の厚みをもつ前記電極１０５の厚の内縁および／または外縁から所定幅領域を絶縁基板１２０内に埋め込むとともに、前記電極１０５の露出部を所定幅とする方法がある（特許文献２）、また、図１２の断面図に示すような電極１０５の外側端を覆う被覆層１４０を設ける方法も提案されている。

特開平９−１２９４７９号 特開２０００−２８６３５３号

しかしながら、端子電極とセラミックの界面にガラス層を島状に配設する場合（特許文献１）には、セラミック多層基板内に構成される回路パターンとの電気的接続を阻害する場合があった。また、前記した構造的な改善方法では、外的衝撃の影響や、端子の形成面積の小型化による端子の密着強度低下については何等考慮されておらず、特に外的衝撃に強い高周波電子部品を得るには従来の方法でも十分ではなかった。
そこで本発明では、セラミック多層基板の表面に形成される端子電極のセラミック積層基板との密着強度を向上させ、前記問題を解決することを目的とする。

第１の発明は、複数のセラミックス層と電極パターンを積層してなり、相対向する第１及び第２の主面と、当該主面間を連結する側面を備えたセラミック積層基板において、第１の主面には、第２の主面側に実装された半導体素子とサーマルビアを介して接続する第１の下地層と、前記第１の下地層の周囲に配置され、セラミック積層基板の内部に形成された電極パターンとビアホールを介して接続する第２の下地層と、第１の下地層と第２の下地層の縁部を覆うとともに、前記第１の下地層を複数の島状に露出するように覆う絶縁層を備え、前記絶縁層は、セラミック積層基板のセラミックス層を構成する酸化物と、Ｆｅ，Ｃｕ，Ｃｏ，Ｎｉ，Ｃｒの少なくとも一種を含有する着色ガラスを含み、前記第１の下地層の島状に露出する部分と前記第２の下地層に、電界めっき又は無電界めっきにて導体層を形成して端子電極としたことを特徴とするセラミック積層基板である。
本発明においては、各下地層の外縁部から少なくとも２０μｍ以上の領域を絶縁層で覆うのが好ましい。
このように構成することで、端子電極の密着強度を向上させることが出来るとともに、略等しい面積で複数の端子電極に分割して形成することが出来るので、多量のはんだを使用することなく回路基板とのはんだ接続を信頼性よく行うことが出来る。また、下地層を後述するサーマルビアと接続する場合には、半導体から生じる熱を分散させて回路基板へ放散させることが出来る。

第１、第２の発明においては、前記絶縁層の縁部から少なくとも０．５μｍ以上の領域を前記導体層で覆うのが好ましい。このように、下地層の縁部を絶縁層で覆い、さらに下地層表面にめっきで構成される導体層を形成し、前記導体層で絶縁層の一部を覆うことにより、下地層と絶縁層と導体層が重なり合い、前記下地層と導体層とが絶縁層を挟む様に構成されるので、端子電極の密着強度を向上させることが出来る。

また第１及び第２の発明においては、前記下地層は前記絶縁層に対して実質的に窪んでいるのが好ましい。前記絶縁層に覆われない下地層の露出部の表面には電界めっき又は無電界めっきで導体層が形成されるが、前記端子電極に外力が作用するとき、導体層と絶縁層に覆われない下地層の露出部の界面に作用する外力を分散させることが出来、前記界面部分での強度を実質的に向上することが出来る。
前記導体層は前記絶縁層に対して、実質的に突き出ている。このように構成することで、セラミック積層基板の下側表面と実装基板までの距離（バッギング高さ）を確保することが出来る。セラミック積層基板の隅部近傍に形成される端子電極においては、５μｍ以上、好ましくは１０μｍ以上を突き出すことで、前記セラミック積層基板が回路基板に実装された後、前記回路基板に撓みやねじりが生じた場合でも、セラミック積層基板の隅部が実装基板と接触・干渉することを防ぎ、ひいては前記干渉によって生じるセラミック積層基板のクラック・割れなどを生じることを低減することが出来る。

前記下地層を覆う絶縁層の内縁部近傍で、下地層を絶縁層表面に対して傾斜して埋設することで、前記端子電極の密着強度を向上させる事が出来るので好ましい。また、下地層は外縁部近傍で厚みが薄い先細り状とすれば、下地層は外縁部の絶縁層にクラック等の不具合が発生するのを低減することが出来るので好ましい。
また、前記導体層はめっきにて形成されるため、その内部に引張り、あるいは圧縮応力が残留する場合がある。そこで前記導体層を縁部近傍で厚みが薄い先細り状とすれば、縁部近傍ほど残留応力が減少するので、外力が作用する場合でも縁部近傍を起点として容易に電極が剥離することを防ぐことが出来好ましい。

端子電極は絶縁層により平面視で略矩形状に形成し、その隅部に絶縁層によりアール及び／又はカットを形成するのが好ましい。端子電極を構成する下地層も略矩形状に形成すれば積層基板との接触面積を大きく出来ると共に、導体層で覆う面積も広く出来、密着強度を向上させる事が出来る。
また、端子電極の平面視形状は前記導体層で覆われない下地層の露出部の平面視形状によって実質的に決まるが、その形状を前記のように形成することにより、前記接地電極に外力が作用するときに前記隅部に前記外力が集中することがなくなり、端子強度を向上することが出来る。好ましくは、絶縁層によりＲ０．０５ｍｍ、Ｃ０．１ｍｍ以上のアールやカットを形成し、さらに好ましくはＲ０．１ｍｍ以上のアールを隅部に形成するのが好ましい。このように形成すれば導体層を形成した端子電極においてもその隅部にＲ０．０５ｍｍ、Ｃ０．１ｍｍ以上のアールやカットを形成することが出来る。
また下地層をその平面視形状において、例えば図７に示すように一部を切欠いて形成すれば、この切欠き部でセラミック層と絶縁層との密着面積が増加するので、端子電極のセラミック積層基板との密着強度をより強固なものとすることが出来る。
また、端子電極を平面視で略方形状に形成することでも同様の効果を得ることが出来る。

前記絶縁層はセラミック積層基板のセラミックス層を構成する酸化物を含む様にするのが好ましい。このように構成すればセラミックス層と絶縁層のクラックなどが生じることがなく焼結一体化も容易となる。またセラミックス層と絶縁層との収縮率を同じにしても良いし、異ならせても良い。収縮率を異ならせる場合には、セラミック積層基板のそりなどの変形を収縮差によって抑制することが出来る。好ましくはセラミックス層と絶縁層とが同一の酸化物を備えた誘電体材料から構成する。また、前記絶縁層をセラミック積層基板のセラミックス層を構成する酸化物と、Ｆｅ，Ｃｕ，Ｃｏ，Ｎｉ，Ｃｒの少なくとも一種を含有する着色ガラスを含むように構成し、前記積層基板と異なる色調を有すれば、本発明を実施したものとそうでないものを識別することが容易であり、混入等の不具合を防ぐことが出来、セラミック積層基板の識別性が向上する。

第３の発明は、前記第１、第２のセラミック積層基板において、前記電極パターンでインダクタンス素子及び／又はキャパシタンス素子を形成した高周波電子部品である。

本発明によれば、セラミック多層基板の表面に形成される端子電極のセラミック積層基板との密着強度を向上させることが出来、外的衝撃に強いセラミック積層基板を得ることができる。そして、このセラミック積層基板を用いて構成した高周波電子部品が実装される携帯電話を耐衝撃性を向上することが出来る。

本発明に係る高周波電子部品の一例を斜視図として図１に示す。
この高周波電子部品は高周波増幅器であって、セラミック積層基板１２に形成されたキャビティー２０に半導体素子５０が収容され、前記半導体素子５０はキャビティー２０の周りに形成された接続端子２５（パッド）とワイヤーボンディグされ電気的に接続し、樹脂で封止される。そしてセラミック積層基板１２の対向する側面には段差部３０を有している。
前記セラミック積層基板１２を覆う金属ケース１０の側壁には、金属ケースと一体の突起部２２０が前記段差部３０と対応する部位に形成されている。そして金属ケース１０は前記セラミック積層基板に搭載された半導体素子５０やコンデンサ、抵抗、ダイオード等の電子部品５１を覆う様にして、その突起部２２０とセラミック積層基板の段差部３０とを係合する。さらにケース１０は、はんだによりセラミック積層基板１２に固定している。
なお、半導体素子５０とともにコンデンサ、抵抗、ダイオード等の電子部品５１を樹脂で覆い、封止する場合がある。この場合には金属ケース１０やセラミック積層基板１２の段差部３０は不要となる。

このセラミック積層基板１２は、図２の断面図、図３のキャビティー拡大断面図、図４に示すセラミック積層基板の裏面平面図のように、焼成により多層一体化された複数のセラミックス層と、電極パターンを主構成とするものであり、キャビティー２０の底面に形成され半導体素子５０を搭載する電極３６０と、チップインダクタやチップコンデンサ、チップ抵抗などの電子部品５１を実装するための実装電極５５と、キャビティーの裏面側の主面に形成された裏面電極３１０と、前記電極３６０とサーマルビア（ビアホール）３５０を介して接続する接地電極３００と、セラミック層に形成されたコンデンサ素子やインダクタンス素子を構成する内部導体パターン３２０や、これらを接続する接続線路、ビアホール３４０が設けられている。
前記セラミック積層基板１２は、相対向する第１および第２の主面と当該主面間を連結する側面を備え、その側面には貫通孔により形成された段差部３０が形成され、第１の主面に形成されたキャビティー２０の周縁には半導体素子とワイヤ接続されるパッド２５が形成される。前記第１の主面にチップインダクタやチップコンデンサ、チップ抵抗などの電子部品５１が実装され、半導体素子５０はキャビティー底部の電極３６０とはんだ接続される。
上記のように高周波電子部品においては様々な電極を有するが、本発明においては、積層基板１２の主面に形成され、回路基板や回路素子との電気的な接続を担う電極、例えば実装電極３５０、裏面電極３１０、端子電極３００、パッド２５とを端子電極として定義する。

セラミック積層基板１２の両主面には、前記端子電極を除き他の部分を実質的に全面覆う絶縁層１５が形成されている。
図５（ａ）〜（ｄ）の端子電極部の拡大平面図及び、その断面図に示す。
前記絶縁層１５は、セラミック積層基板１２の主面に電極パターンで形成された下地層６０の縁部（Ｗ１部）を覆うように、かつ、下地層６０の一部を露出するように被覆形成される。前記Ｗ１部は、下地層６０の縁部から２０μｍ以上とするのが好ましく、２０μｍ未満だと端子電極の密着強度向上の効果が少ない。また、下地層の厚みｔ１が５μｍ以上、絶縁層の厚みｔ２は３μｍ以上、導体層の厚みｔ３が２μｍ以上であるのが好ましい。
図５（ａ）は平面視方形状の端子電極であり、隅部にアールが形成されている。図５（ｃ）は平面視方形状の端子電極であり、隅部にカットが形成されている。また図５（ｄ）は平面視円形状の端子電極である。

下地層６０の露出部は絶縁層１５に対して０〜５μｍ程度実質的に窪んで形成される。そして、その絶縁層１５の縁部をわずかに覆う（Ｗ２部）ようにめっき層からなる導体層６５が形成される。導体層６５が絶縁層１５の縁部を覆う幅は、導体層６５の厚みで調整するが、Ｗ２部を０．５μｍ以上とするのが好ましい。
また、セラミック積層基板１２の裏面側の前記接地電極３００は、図４に破線で示すようにセラミック積層基板の主面に電極パターンで広がりをもって形成された下地層２００の複数箇所を、前記絶縁層１５から所定形状の島状に露出させて、さらにめっきにより導体層６５を形成して構成している。図４では接地電極３００を格子状に配置しているが、千鳥格子状に配置しても良い。

この絶縁層１５は、セラミック積層基板１２を主として構成する誘電体粉末を樹脂（エチルセルロース）、可塑剤（ジメチルフタレート）、溶剤（ＢＣＡ、エタノール、ブタノール）とともに所定量混合してペースト化した誘電体ペーストを焼結してなるものである。また、この絶縁層１５の色調を異なるものとする場合には、前記誘電体ペーストに、Ｆｅ、Ｃｕ、Ｃｏ、Ｎｉ、Ｃｒ等の金属の少なくとも１種含有する着色ガラス粉を０．５〜５重量％程度添加すれば良い。

以下セラミック積層基板の製造方法について、詳細に説明する。
まず、低温焼成セラミック材料と適量の有機バインダや有機溶剤とを共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックグリーンシートを成形する。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックグリーンシートを保持するのに適している。前記本実例では低温焼成セラミック材料として、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料を用いた。セラミックグリーンシートの厚さは、セラミック積層基板内にコンデンサ素子が形成される場合にはセラミック層厚さで１０〜２５μｍとし、他の層には１００〜１５０μｍのものを用いた。なお、セラミック層厚さは適宜設定されるものであり、前記厚さに限定されるものではないが、好ましくは１０〜１５０μｍの範囲で選択する。

他の低温焼成セラミック材料としては、例えば低誘電率（比誘電率５〜１０）のＡｌ−Ｍｇ−Ｓｉ−Ｇｄ−Ｏ系誘電体材料、Ｍｇ_２ＳＯ_４からなる結晶相とＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなるガラス等からなる誘電体材料、Ａｌ−Ｓｉ−Ｓｒ−Ｏ系誘電体材料、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料、高誘電率（比誘電率５０以上）のＢｉ−Ｃａ−Ｎｂ−Ｏ系誘電体材料等様々な材料が開発されている。セラミック積層基板には、これらの低温焼成セラミック材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料の選択的に用いる場合もある。

次に、キャスティングされたセラミックグリーンシートをキャリアフィルムごと切断し、その一部のセラミックグリーンシートにビアホールを形成する。ビアホールは、セラミックグリーンシート側からＣＯ_２レーザを照射して、照射面側の孔径がセラミック層としたときに０．０５ｍｍ〜０．３ｍｍとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置される回路素子間の接続とともに、キャビティー底部に形成される電極と接続され、電気的な接続と放熱の為のサーマルビアに用いられる。

次に、セラミックグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀，銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。

次に、セラミックグリーンシートの表面にインダクタンス素子やキャパシタンス素子を構成する回路パターン、インダクタンス素子やキャパシタンス素子等を接続する接続電極を形成するとともに、セラミックグリーンシートに形成されたビアホールの内、サーマルビアとなる複数のビアホールを電気的接続するように、内部金属導体層を形成する。信号配線、及び電源配線の導体パターンを形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、導体パターンの形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。

以上の様にして、キャリアフィルムを付けたままセラミックグリーンシートを作成した。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。

そして、キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し仮圧着体とし、さらにサーマルビアを覆うように、かつ後述する第１の積層圧着体に形成される切欠きの底面となる部分をも覆うように放熱用電極２０を印刷形成した。この放熱用電極２０が形成された面の反対面に端子電極を構成する下地層６０、２００を形成した。このとき、前記下地層６０、２００は圧着体７０の表面上に盛り上がるように形成されている（図６（ａ）参照）。この仮圧着体７０を金型に配置し、前記圧着体の両主面に一対の金属板を配置し、これをＣＩＰ（静水圧等方プレス装置）により本圧着した。この時の圧着体表面に形成された放熱用電極や端子電極は図６（ｂ）に示すように圧着体７０に押込まれ、実質的に平坦に形成される。さらに、セラミックグリーンシートに用いたものと同じ低温焼成セラミック材料粉末をペースト化した誘電体ペーストを用いて、下地層６０の縁部に絶縁層１５を印刷形成して第１の積層圧着体とした（図６（ｃ））。

第１の積層圧着体と同様の製造方法を用いて、表面に半導体素子のランド２５、電子部品の実装電極５５を成形し、絶縁層１５を設け、次いで、金型で打ち抜いてキャビティー部を形成して第２の積層圧着体を構成した。

その後、第１の積層圧着体と第２の積層圧着体を金型に配置して、５０℃、１４０ｋｇ／ｃｍ_２の圧力で圧着して一体化し、セラミックグリーンシート積層体を形成した。このとき、前記端子電極を構成する下地層６０と、絶縁層１５がセラミックグリーンシート積層体７０に押込まれ、下地層と絶縁層とが実質的に平坦に形成される（図６（ｄ））。

このセラミックグリーンシート積層体に分割溝を鋼刃で刻設形成した後、セッタ等の焼成治具上に配置して大気中９００℃で焼成した。なお導体ペーストとしてＡｇを用いる場合には、焼成時に水蒸気を含まない乾燥空気を用いるのが好ましい。水蒸気を含む場合には、Ａｇの緻密化が進まず、密着強度が著しく低下する場合がある。また導体ペーストとしてＣｕを用いる場合には、所定のガス雰囲気中（還元雰囲気、例えばＮ_２、Ａｒガス）で焼成する。なお、ガス雰囲気での焼成では脱バインダーのために水蒸気を含むガスとするのが好ましい。
ここで前記下地層６０を絶縁層よりもわずかに収縮が大きいものとすることで、前記下地層６０の開口部は絶縁層１５よりもわずかに窪ませて形成することが出来る（図６（ｅ））。
そして、この下地層６０の開口部に、Ｎｉめっき、Ａｕめっきの電界又は無電界めっき処理を行い、縁部近傍で厚みが薄い先細り状で、かつ前記絶縁層６０に対して実質的に凸となるように導体層６５を形成した（図６（ｆ））。このようにして、本発明のセラミック積層基板を得た。

なお、図６（ｄ）のように形成した積層体７０の両主面に、低温焼成セラミック材料の焼結温度よりも焼結温度の高い無機組成物（例えばアルミナ）で構成された拘束層を配置して焼結しても良い。この拘束層により平面方向の収縮を拘束することで高い寸法精度のセラミック積層基板とすることが出来る。
このとき、下地層６０が絶縁層１５よりもわずかに窪んで焼結されることから、前記拘束層が下地層に与える影響、例えば拘束層のアルミナが下地層に残留するといった不具合を低減することが出来る。なお、前記拘束層はグリーンシートやペーストにより形成することが出来、積層体７０に圧着したり、印刷している。

セラミック積層基板の構成する低温焼成セラミック材料として、重量％でＡｌ_２Ｏ_３：５０、ＳｉＯ_２：３６、ＳｒＯ：１０、ＴｉＯ_２：４、Ｂｉ_２Ｏ_３：２．５、Ｎａ_２Ｏ：２、Ｋ_２Ｏ：０．５、ＣｕＯ：０．３、Ｍｎ_３Ｏ_４０．５に換算される誘電体材料を使用した。
前記、組成の材料を作製するため、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＴｉＯ_２、Ｂｉ_２Ｏ_３、ＣｕＯ、Ｍｎ_３Ｏ_４およびＳｒＣＯ_３、Ｎａ_２ＣＯ_３、Ｋ_２ＣＯ_３の原料粉を秤量し、純水と一緒に、ボールミルで混合し、混合スラリーを得た。前記スラリーにＰＶＡをスラリー重量に対して１ｗｔ％添加した後、スプレードライヤーにて乾燥し、平均粒径が約０．１ｍｍの顆粒状の乾燥粉を得た。前記顆粒粉を、連続炉にて最高温度８００℃にて仮焼して、目的とする組成である仮焼粉を得た。
次に、仮焼粉を、エタノール中に分散させてボールミルで平均粒径１．２μｍまで粉砕し、更に、シート成形用のバインダーであるＰＶＢ（ポリビニルブチラール）を仮焼粉重量に対して１２ｗｔ％、および可塑剤であるＢＰＢＧ（ブチルフタリルブチルグリコレート）７．５ｗｔ％を添加し、同一のボールミルにて、溶解・分散を行い、シート成形用のスラリーを得た。前記スラリーを減圧下で、脱泡および一部の溶剤の蒸発を行い、約１００００ｍＰａ・ｓの粘度になるように調整した。粘度調整後、ドクターブレードにて、シート成形を行い、乾燥後約１００μｍの厚さのセラミックグリーンシートを得た。後工程のハンドリングのため、所定の大きさに裁断した。

以下の製造工程は、前記した製造工程と実質的に同じとしているので、その説明を省く。なお、端子電極の下地層を形成する導体ペーストは銀ペーストを用いており、主成分の銀に対して、０．２ｗｔ％の白金が添加されているものである。これを焼結後の寸法で、外形が０．９ｍｍ×０．９ｍｍ〜１．２ｍｍ×１．２ｍｍとなるように印刷形成している。そして、その下地層の一部を露出させて絶縁層で覆った。
前記絶縁層は、前記したセラミック積層基板の誘電体材料Ａｌ、Ｓｉ、Ｓｒ、Ｎａ、Ｋ、Ｔｉの酸化物を混合し、８００℃で仮焼して、粉砕したセラミック粉末に溶剤、有機ビヒクル等を混合してペースト状にしたものを用いている。
そして仮焼温度よりも高い温度で本焼結し、その後に、前記絶縁層から露出する下地層に無電解めっきにてニッケルめっきおよび金めっきを施し、絶縁層が下地層の一部を覆う様にし、さらにこの縁部を覆うように導体層を形成してセラミック積層基板とした。
このように形成したセラミック積層基板を用いて、落下試験と端子電極引張試験を下記のように行った。なお従来例として、焼結したセラミック積層基板に前記銀ペーストで下地層を印刷形成し、これを焼き付けたもの、すなわち端子電極を後付けしたもの（試料Ｎｏ．１）、絶縁層を設けない以外は実施例と同様に作製したもの（試料Ｎｏ．２）、絶縁層の縁部を導体層で覆わないもの（試料Ｎｏ．３）、絶縁層の厚みが著しく薄く、絶縁層よりも下地層が突出しているもの（試料Ｎｏ．１３）も準備し、実施例の試料と同様に評価した。試験結果を表１に示す。

（落下試験）
前記セラミック積層基板に半導体素子や電子部品を実装し、さらにケースを取り付けた高周波電子部品を所定の評価基板に共晶はんだではんだ接続し、前記評価基板をアルミダイキャストで構成された試験治具内にねじ止め固定して、１．８ｍｍの高さからコンクリート板に自由落下させる。これを１００回繰り返して、高周波部品の評価基板との接合状況や、セラミック積層基板に実装された回路素子の接合状況を拡大鏡で目視評価するともに、ミリオーム計を用いて端子電極と評価基板との間の導通評価を行った。

（端子電極引張試験）
電子部品等を実装しない状態のセラミック積層基板の端子電極に共晶はんだで、φ０．５ｍｍ×２０ｍｍのコバールピンを接続し、これを固定治具に配置し、前記固定治具を引張試験器（島津製作所製オートグラフ 型式ＡＧ−１）にねじ止め固定し、前記コバールピンを引張側の固定部材に締止めし、ロードセル１００Ｎ、引張速度０．５ｍｍ／ｍｉｎで引張試験を行った。

表1において、試料番号に括弧を付したものは比較例であるが、落下試験後、拡大鏡で端子電極を観察したところ比較例のすべてにおいて、端子電極のうちの少なくも一つ以上に剥離が認められた。また剥離のない端子電極について導通確認したところ、５０％程度の端子電極において抵抗値が増加した。
また引張試験では、本発明のものでは従来のものと比較し、図８に示すように電極剥離強度がおよそ１．８倍となった。さらに、引張試験後の試料について電極剥離のモードを分類したところ、従来のものでは、下地層とセラミック層との界面での剥離（表１中Ａとして記載）したり、下地層と導体層との界面での剥離（表１中Ｂとして記載）したりしていたものが、本発明の実施例においては、はんだ接合部分又は導体層とはんだとの界面部分での破壊（表１中Ｃとして記載）であった。なお、比較例では試料Ｎｏ．１３のもので端子電極の密着強度の向上が見られた。
図９に本発明に係る一実施例（試料Ｎｏ．４）の端子電極部分の断面拡大写真を示す。下地層の縁部は傾斜するように絶縁層に覆われ、この絶縁層の縁部には下地層に形成された導体層の縁部がわずかに覆い被さっている。このように下地層、絶縁層、導体層の縁部を重ねあわせて構成することで、端子電極のセラミック積層基板との密着強度を向上させることが出来た。

本発明によれば、セラミック多層基板の表面に形成される電極のセラミック積層基板との密着強度を向上させ外的衝撃に強い高周波電子部品を得ることができる。

本発明の一実施例に係る高周波電子部品の分解斜視図である。 本発明の一実施例に係る高周波電子部品の断面図である。 本発明の一実施例に係る高周波電子部品の拡大断面図である。 本発明の一実施例に係る高周波電子部品の裏面平面図である。 （ａ）本発明の一実施例に係る高周波電子部品に用いるセラミック積層基板の端子電極の平面図、（ｂ）その断面図、（ｃ）端子電極の他の例、（ｃ）端子電極の他の例である。 本発明の一実施例に係る高周波電子部品に用いるセラミック積層基板の端子電極の形成工程を示す斜視図である。 本発明の一実施例に係る高周波電子部品に用いるセラミック積層基板の端子電極の平面形状を示す平面図である。 本発明の一実施例に係るセラミック積層基板の端子電極の剥離強度特性図である。 本発明に係る一実施例の端子電極部分の断面拡大写真 従来の高周波電子部品の断面図である。 従来の高周波電子部品の端子電極の断面図である。 従来の他の高周波電子部品の端子電極の断面図である。

符号の説明

１０ ケース
１２ セラミック積層基板
１５ 絶縁層
２０ キャビティー
２５ パッド
５０ 半導体素子
５１ 電子部品
５５ 実装電極
６０、２００ 下地層
６５ 導体層
３００ 接地電極
３１０ 裏面電極
３４０ ビアホール
３５０ サーマルビア

Claims (11)

1. 複数のセラミックス層と電極パターンを積層してなり、相対向する第１及び第２の主面と、当該主面間を連結する側面を備えたセラミック積層基板において、
   第１の主面には、第２の主面側に実装された半導体素子とサーマルビアを介して接続する第１の下地層と、前記第１の下地層の周囲に配置され、セラミック積層基板の内部に形成された電極パターンとビアホールを介して接続する第２の下地層と、第１の下地層と第２の下地層の縁部を覆うとともに、前記第１の下地層を複数の島状に露出するように覆う絶縁層を備え、
   前記絶縁層は、セラミック積層基板のセラミックス層を構成する酸化物と、Ｆｅ，Ｃｕ，Ｃｏ，Ｎｉ，Ｃｒの少なくとも一種を含有する着色ガラスを含み、
   前記第１の下地層の島状に露出する部分と前記第２の下地層に、電界めっき又は無電界めっきにて導体層を形成して端子電極としたことを特徴とするセラミック積層基板。
2. 各下地層の外縁部から少なくとも２０μｍ以上の領域を絶縁層で覆うことを特徴とする請求項１に記載のセラミック積層基板。
3. 各下地層を覆う絶縁層の内縁部から少なくとも０．５μｍ以上の領域を前記導体層で覆うことを特徴とする請求項２に記載のセラミック積層基板。
4. 各下地層は前記絶縁層に対して実質的に窪んでいることを特徴とする請求項１乃至３のいずれかに記載のセラミック積層基板。
5. 前記導体層は前記絶縁層に対して、実質的に突き出ていることを特徴とする請求項１乃至４のいずれかに記載のセラミック積層基板。
6. 各下地層を覆う絶縁層の内縁部近傍では、下地層が絶縁層表面に対して傾斜して埋設されることを特徴とする請求項１乃至５のいずれかに記載のセラミック積層基板。
7. 前記導体層は、縁部近傍の厚みが薄い先細り状であることを特徴とする請求項１乃至６のいずれかに記載のセラミック積層基板。
8. 前記端子電極は平面視で略方形状に形成され、その隅部は絶縁層によりアール及び／又はカットが形成されていることを特徴とする請求項１乃至７のいずれかに記載のセラミック積層基板。
9. 前記端子電極は絶縁層により平面視で略円形状に形成されていることを特徴とする請求項１乃至７のいずれかに記載のセラミック積層基板。
10. 前記セラミック積層基板は、前記セラミックス層を構成する低温焼成セラミック材料の焼結温度よりも焼結温度の高い無機組成物で構成された拘束層で、平面方向の収縮を拘束してなることを特徴とする請求項１乃至９のいずれかに記載のセラミック積層基板。
11. 請求項１乃至１０のいずれかに記載のセラミック積層基板において、電極パターンでインダクタンス素子及び／又はキャパシタンス素子を形成したことを特徴とする高周波電子部品。

Images