JP5477157B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5477157B2
JP5477157B2 JP2010112826A JP2010112826A JP5477157B2 JP 5477157 B2 JP5477157 B2 JP 5477157B2 JP 2010112826 A JP2010112826 A JP 2010112826A JP 2010112826 A JP2010112826 A JP 2010112826A JP 5477157 B2 JP5477157 B2 JP 5477157B2
Authority
JP
Japan
Prior art keywords
main surface
conductor pattern
pattern
wiring
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010112826A
Other languages
English (en)
Other versions
JP2010177710A (ja
Inventor
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010112826A priority Critical patent/JP5477157B2/ja
Publication of JP2010177710A publication Critical patent/JP2010177710A/ja
Application granted granted Critical
Publication of JP5477157B2 publication Critical patent/JP5477157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、インバータ装置などに適用するパワー半導体モジュール、例えばＩＧＢＴモジュールを対象とした半導体装置のパッケージ構造に関する。
近年、頭記のインバータ装置は産業用から家電製品まで適用範囲が拡大しており、これに伴うパワー半導体モジュールの小形化，高信頼性の要求に対応するために、放熱性の高いパッケージの開発が重要課題となっている。
ここで、パワー半導体モジュールの一般的なパッケージ構造を図５に示す。図において、１はモジュールの支持板を兼ねた放熱用金属ベース、２はアルミナなどのセラミック板３の表，裏両面に導体パターン（銅箔）４，５を形成して前記金属ベース１に載置接合した絶縁基板（例えばDirect Copper Bonding基板）、６は絶縁基板２の主面側に形成した導体パターン(回路パターン)４にマウントした半導体チップ（例えばＩＧＢＴ(Insulated Gate-Bipolar Transistor)）、７は半導体チップ６の上面側電極（エミッタ，ゲート）とこれに対応する主面側の回路パターンとの間に配線したワイヤリード、８は外囲樹脂ケース、９はヒートシンク（放熱フィン）であり、通電に伴い半導体チップ６に生じた発熱は絶縁基板２，金属ベース１を伝熱経路としてヒートシンク９に伝熱して系外に放熱される。
一方、上記したパワー半導体モジュールの絶縁基板２に関して、絶縁基板２の熱抵抗を低めてパッケージの放熱性を向上するために、金属に比べて伝熱性の低いセラミック板３の厚みを薄くし、逆に導体パターン４，５の銅箔を厚くして半導体チップ６の発生熱流束を絶縁基板２の面方向に分散させ、セラミック板３の単位面積当たりの熱流束を低めて熱抵抗を低減させるようにした絶縁基板が提唱され、その開発が進められている（例えば、非特許文献１参照）。
西村,望月,高橋,「新絶縁基板を用いた次世代ＩＧＢＴモジュール技術」,富士時報,富士電機ホールディングス株式会社,平成１６年９月１０日，第７７巻，第５号，ｐ．３２１−３２５
ところで、前述の絶縁基板（非特許文献１参照）について、熱抵抗の低減効果を有効に発揮させるには、絶縁基板の導体パターンについて次記のような設計上の配慮が必要である。すなわち、絶縁基板２の主面側に形成した導体パターン４については、半導体チップ６をマウントするパターン面域がチップを中心としてその周囲に広がる広い投影面積を確保することが必要であり、このパターンの投影面積が小さく、またパターンが分断していたりパターンの輪郭が複雑に入り組んだりしていると、半導体チップから生じた熱流束の面方向への広がりが制限され、結果として導体パターンの厚みを厚くしたことによる熱抵抗化の低減効果が十分に発揮できなくなる。
これに対し、現状では半導体モジュールのパッケージ小形化の要求から絶縁基板の外形サイズが制約されることに加えて、従来構造の絶縁基板は主面側の導体パターン４が、半導体チップ６をマウントするパターンとワイヤ７を接続するパターンとに分けてセラミック板３の面上に分散形成されていることから、半導体チップに生じた熱流束の面方向への広がりが制限を受けるようになる。
すなわち、図６（ａ）は２素子組のＩＧＢＴモジュールを例にした従来の組立構造図、図６（ｂ）はその等価回路図であり、６ａはＩＧＢＴ、６ｂはＦＷＤ（Free Wheeling Diode）、Ｃ１，Ｃ２Ｅ１，Ｅ２はＩＧＢＴのコレクタ，エミッタに対応する主回路端子、Ｇ１，Ｇ２はゲート端子の記号を表し、上アームのＩＧＢＴと下アームのＩＧＢＴが図示の導体パターン，ワイヤリードを介して直列に接続されている。なお、１０は外部端子であり、該端子は図４に示した外囲ケース８にインサート成形してケースから外部に引き出すようにしている。
ここで、絶縁基板２の主面側に形成した導体パターンは、図示のように上アームと下アームのＩＧＢＴ６ａ，ＦＷＤ６ｂを組別に分けてマウントするパターン４ａ，４ｂと、前記の各端子に対応するリード接続用の配線用パターン４ｃ，４ｄ，４ｅと切り離してセラミック板３の面上にパターン形成されている。
図６（ａ）から判るように、従来の絶縁基板２ではその主面側の導体パターンが複数のパターン４ａ〜４ｅに分けてセラミック板３の面上に分断形成されており、特にＩＧＢＴ６ａ，ＦＷＤ６ｂの半導体チップをマウントするパターン４ａ，４ｂについて見ると、ワイヤリード７の配線経路との関連付けからパターン輪郭が入り組んだ形状になっており、また下アームのパターン４ｂには上アームのパターン４ａの側方に向けて延在する狭隘なパターン部を形成し、ここに上アームのＩＧＢＴ，ＦＷＤの上面電極から引き出したリードワイヤ７を接続して上アームと下アームの回路を直列接続するようにしている。
このために、半導体チップ（ＩＧＢＴ６ａ，ＦＷＤ６ｂ）からの熱流束は、パターン４ａ，４ｂの投影面積，輪郭形状に規制されて絶縁基板２の面方向へ十分に広がることができず、このままでは非特許文献１に述べられている熱抵抗の低減，熱放散性の向上効果を十分に発揮させることが困難となる。
本発明は上記の点に鑑みなされたものであり、半導体チップをマウントした絶縁基板について、その主面側に形成した導体パターンの構築に工夫の手を加えることにより、絶縁基板の熱抵抗低減，放熱性向上と併せて、パッケージのコンパクト化が図れるように改良した半導体装置を提供することを目的とする。
上記目的を達成するために、本発明によれば、セラミック板の一方の面に前記セラミック板の面域を二分する主面導体パターンが形成され、他方の面に他の導体パターンが形成された絶縁基板と、前記他の導体パターンが接合された放熱用金属ベースとを備え、前記主面導体パターンのそれぞれに半導体チップをマウントし、前記半導体チップのいずれかの上面電極とその電極に対応して前記絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、全ての前記配線用パターンを、絶縁基板の主面側に形成して半導体チップをマウントする主面導体パターンの周縁部上にセラミック絶縁層を介して層設するものとし、具体的には次記のような態様で構成することができる。
（１）前記の配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層の裏面をメタライズした上で絶縁基板の主面導体パターンにろう付けする。
（２）前記の配線用パターンをセラミック絶縁層の上面に形成し、該セラミック絶縁層を絶縁基板の主面導体パターンに接着剤で固着する。
（３）前記の配線用パターンを、噴射成膜法により絶縁基板の主面導体パターン上に成膜したセラミック絶縁層の上面に形成する。
（４）また、前記各項の半導体装置において、絶縁基板の主面側導体パターンと導電接続する配線用パターンについては、その絶縁層に形成したスルーホールを介して絶縁基板の主面導体パターンに接続する、あるいはワイヤもしくはリボン状リードを介して絶縁基板の主面導体パターンに接続する。
（５）さらに、前記の配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、その導体箔の延長部をパッケージ外方に引き出して外部端子として使用する。
上記の構成によれば、半導体チップをマウントする絶縁基板の主面導体パターンは、配線用パターンに制約されることなく、基板上の面域を最大に使ってパターン形成できる。これにより、主面導体パターンの投影面積を拡大して半導体チップからの熱流束を基板の面方向へ十分に分散させて絶縁基板の熱抵抗低減、放熱性の向上が図れる。
また、配線用パターンはセラミック絶縁層を介して絶縁基板の主面側に層設することで、そのセラミック絶縁層が補強材の役目を果たして絶縁基板の剛性，強度を高めることができてパッケージの信頼性が向上する。
加えて、前記の絶縁層を噴射成膜法（エアロゾルデポジッション法）により形成することで、基板との一体性を高めて信頼性，放熱性がより一層向上する。
さらに、前記の配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、この延長部分を外部端子として使用するようにしたことで、外囲ケースの外部端子が不要となって部品点数の削減とともに、パッケージをコンパクトに構成できる。
本発明の実施例１に対応する半導体装置の組立構造図で、（ａ）は平面図、（ｂ）は（ａ）の矢視Ｘ−Ｘ断面図 本発明の実施例２に対応する半導体装置の組立構造図で、（ａ）は平面図、（ｂ）は（ａ）の矢視Ｘ−Ｘ断面図 本発明の実施例３に対応する半導体装置の組立構造図で、（ａ）は平面図、（ｂ）は（ａ）の矢視Ｘ−Ｘ断面図 本発明の実施例４に対応する半導体装置の組立構造図で、（ａ）は平面図、（ｂ）は（ａ）の矢視Ｘ−Ｘ断面図 従来におけるパワー半導体モジュールの組立構造図 ２素子組ＩＧＢＴモジュールを例にした従来の半導体装置の組立構造図で、（ａ）はモジュール組立体の平面図、（ｂ）は等価回路図
以下、本発明の実施の形態を、図１，図２，図３に示した２素子組ＩＧＢＴモジュールの実施例、および図４に示した最小構成の半導体装置の実施例に基づいて説明する。なお、図示の各実施例において、図５，図６（ａ）に対応する部材には同じ符号を付してその説明は省略する。また、図１〜図４において、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ断面図である。
図１（ａ），（ｂ）において、絶縁基板２に対してその主面側にはセラミック板３の面域を略二分するように主面導体パターン（銅箔）４ａ，４ｂが形成され、各導体パターン４ａ，４ｂの中央には図６（ｂ）の上アーム，下アームに対応するＩＧＢＴ６ａ，ＦＷＤ６ｂの半導体チップがマウントされている。また、導体パターン４ａ，４ｂの周縁部には前記半導体チップの上面電極（ＩＧＢＴのエミッタ，ゲート電極、ＦＷＤのカソード電極）に対応する配線用パターン４ｃ〜４ｆがセラミック絶縁層１１を介して２階建て式に層設されている。なお、図示の配線用パターン４ｃ〜４ｅは図６（ａ）における各配線用パターンに対応し、配線用パターン４ｆは図６（ａ）における導体パターン４ｂの狭隘延長部に対応しており、各配線用パターンと半導体チップの上面電極との間にワイヤリード７を配線するようにしている。
上記のように配線用パターン４ｃ〜４ｆを、半導体チップをマウントする絶縁基板２の主面導体パターン４ａ，４ｂの上に層設することにより、主面導体パターン４ａ，４ｂは、配線用パターン４ｃ〜４ｆに制約されることなく、セラミック板３の面域を最大に使って形成できる。これにより、先記の非特許文献１で開示されているように、主面導体パターンの投影面積を拡大して半導体チップからの熱流束を面方向に十分分散させて絶縁基板の熱抵抗を低減し、パッケージの熱放散性を向上できる。
ここで、前記の配線用パターン４ｃ〜４ｅは、絶縁基板２と同様な工法でセラミック絶縁層１１の上面にあらかじめ成膜しておき、このセラミック絶縁層１１を半導体モジュールの組立工程に合わせて次記のような接合方法で絶縁基板２の主面に層設することができる。すなわち、セラミック絶縁層１１の裏面には、あらかじめ絶縁基板２の裏面側導体パターン５と同様な工法で銅箔を成膜するか、もしくはメタライズしておき、絶縁基板２の主面に半導体チップをマウントする工程で、同時にセラミック絶縁層１１をろう付けする。あるいは、絶縁基板２の製造工程でセラミック絶縁層１１を接合する。
また、前記工法とは別に、セラミック層１１を接着剤（熱硬化性）で絶縁基板２の主面に固着することも可能である。さらに、絶縁基板２主面に微細粒子化したセラミック粉末を常温下で噴射する噴射成膜法（エアロゾルデポジッション法）によりセラミック絶縁層１１を成膜した上で、このセラミック絶縁層１１の上面にウエット処理によるメタルコーティングを施して配線用パターン４ａ〜４ｆを形成する方法もある。なお、この噴射成膜法は先記のろう付け法に比べて絶縁基板２に熱履歴が作用することもなく、かつ絶縁基板との一体性を高めることができて高信頼性の確保に有利な工法と言える。
また、図１に戻って、図示実施例では配線用パターン４ｆをセラミック絶縁層１１とともに主面導体パターン４ａと４ｂの間に跨がって層設した上で、セラミック絶縁層１１に形成したスルーホール１２を介して配線用パターン４ｆを下アーム（図６（ｂ）の等価回路参照）に対応する主面導体パターン４ｂに導電接続するようにしている。
そして、前記の絶縁基板２の主面導体パターン４ａ，４ｂにマウントしたＩＧＢＴ６ａ，ＦＷＤ６ｂの各半導体チップの上面電極と配線用パターン４ｃ〜４ｆとの間にワイヤリード７を図示のように配線し、続く工程では図５のように絶縁基板２を放熱用金属ベース１に載置接合し、さらに外囲ケース８を組み付けた上で、絶縁基板２の各パターン２ａ〜２ｅを外部端子１０に配線し、最後に外囲ケース８の内部を樹脂封止して半導体モジュールが完成する。
次に、本発明の請求項４に対応する先記実施例１の応用例を図２（ａ），（ｂ）に示す。すなわち、図１の実施例では、配線用パターン２ｆと主面導体パターン４ｂとの導電接続手段として、配線用パターン２ｆのセラミック絶縁層１１にスルーホール１２を設けているのに対して、この実施例ではリボン状のリード（銅箔）１３を採用し、該リードの両端を配線用パターン４ｆ，主面導体パターン４ｂに超音波接合して図６（ｂ）の等価回路に示した上アームと下アームとの間を直列接続するようにしている。
図３（ａ），（ｂ）は本発明の請求項５に対応する実施例を示すものである。この実施例はパッケージのコンパクト化，外部端子の部品削減化を狙いに、絶縁層１１の上面に形成して絶縁基板２の周縁部分に層設した配線用パターン４ｃ，４ｄ，４ｅについて、そのパターンを導体箔（銅，アルミ箔）として絶縁層１１の上面から側方にはみ出すように延長して形成する（図中の配線用パターン４ｄ参照）。そして、モジュールの組立工程では絶縁層１１から側方に延在する延長部分を絶縁基板２の輪郭に合わせて上方に起立させるように直角に折り曲げた上で、その先端部を外囲ケース８（図５参照）から外方に突き出して樹脂封止し、その導体箔を外部端子（Ｇ１，Ｇ２，Ｅ２）として使用するようにする。なお、この実施例では、主面導体パターン４ａ，４ｂのから引き出した外部端子（Ｃ１，Ｃ２Ｅ１）についても、前記と同様な箔状の延長部分を形成しておき、この延長部を起立させて外部端子として使用するようにしている。
これにより、外囲ケースにインサート成形する外部端子が不要となり、その分だけ部品点数の削減，パッケージの小形，コンパクト化が図れる。
次に、絶縁基板に１個の半導体チップをマウントした最小構成の半導体装置についての実施例を図４に示す。
図４（ａ），（ｂ）において、絶縁基板２に対してその主面側にはセラミック基板３の面域に主面導体パターン（銅箔）４ａが形成され、その導体パターン４ａの中央には半導体チップとしてＩＧＢＴ６ａがマウントされている。また、導体パターン４ａの周縁部には半導体チップの上面電極（半導体チップがＩＧＢＴの場合はエミッタ電極，ゲート電極、半導体チップがＦＷＤである場合にはカソード）に対応する配線用パターン４ｄ，４ｅがセラミック絶縁層１１を介して層設されている。ここで、配線用パターン４ｄ，４ｅはＩＧＢＴ６ａを中央にしてその左右両側に対向する辺に振り分けて平行に設けられており、外部端子１０（Ｅ，Ｃ，Ｇ）は配線用パターン４ｄ，４ｅのパターンエンドと対向する絶縁基板２の上辺側に一列に並べて設けられている。そして、各配線用パターン４ｄ，４ｅとＩＧＢＴ６ａの上面電極（エミッタ電極，ゲート電極）との間にワイヤリード７を配線している。
上記のように構成することで、先記の実施例１と同様に、主面導体パターン４ａの投影面積を拡大して半導体チップからの熱流束を面方向に十分分散させて絶縁基板２の熱抵抗を低減し、パッケージの熱放散性を向上させることができる。
なお、配線用パターン４ｄ，４ｅの形成方法，および外囲ケース８（図５参照）への組み付け等については実施例１と同様であって説明を省略する。また、配線用パターン４ｄ，４ｅを実施例３と同様に導体箔（銅箔あるいはアルミ箔）として絶縁層１１の上面から側方へはみ出すように延長して形成し、この導体箔のはみ出し延長部分を上方に起立させて外部端子として使用することも可能である。
また、上述の各実施例は、いずれも図４で述べた構成の半導体モジュール（半導体チップをマウントした絶縁基板２を放熱用金属ベース１に載置）への適用について述べたが、これに限定されるものではなく、例えば半導体チップをリードフレームにマウントしてその周域を樹脂で封止した上で、放熱フィンに直付けするようにした樹脂封止型パッケージに適用しても同様な効果を奏することができる。
１ 放熱用金属ベース
２ 絶縁基板
３ セラミック板
４ 主面側導体パターン
４ａ，４ｂ 主面導体パターン
４ｃ〜４ｆ 配線用パターン
６ 半導体チップ
６ａ ＩＧＢＴ
６ｂ ＦＷＤ
７ リードワイヤ
８ 外囲ケース
１０ 外部端子
１１ セラミック絶縁層
１２ スルーホール
１３ リボン状リード

Claims (5)

  1. セラミック板の一方の面に前記セラミック板の面域を二分する主面導体パターンが形成され、他方の面に他の導体パターンが形成された絶縁基板と、前記他の導体パターンが接合された放熱用金属ベースとを備え、前記主面導体パターンのそれぞれに半導体チップをマウントし、前記半導体チップのいずれかの上面電極とその電極に対応して前記絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
    全ての前記配線用パターンを、それぞれセラミック絶縁層の上面に形成し、該セラミック絶縁層を前記主面導体パターンの周縁部に接着して層設し、さらに、
    前記主面導体パターンと導電接続する前記配線用パターンが、前記セラミック絶縁層に形成したスルーホールを介して前記主面導体パターンに接続したことを特徴とする半導体装置。
  2. セラミック板の一方の面に前記セラミック板の面域を二分する主面導体パターンが形成され、他方の面に他の導体パターンが形成された絶縁基板と、前記他の導体パターンが接合された放熱用金属ベースとを備え、前記主面導体パターンのそれぞれに半導体チップをマウントし、前記半導体チップのいずれかの上面電極とその電極に対応して前記絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
    全ての前記配線用パターンを、それぞれセラミック絶縁層の上面に形成し、該セラミック絶縁層を前記主面導体パターンの周縁部に接着して層設し、さらに、
    前記主面導体パターンと導電接続する前記配線用パターンが、ワイヤもしくはリボン状のリードを介して前記主面導体パターンに接続したことを特徴とする半導体装置。
  3. セラミック板の一方の面に前記セラミック板の面域を二分する主面導体パターンが形成され、他方の面に他の導体パターンが形成された絶縁基板と、前記他の導体パターンが接合された放熱用金属ベースとを備え、前記主面導体パターンのそれぞれに半導体チップをマウントし、前記半導体チップのいずれかの上面電極とその電極に対応して前記絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
    全ての前記配線用パターンを、前記主面導体パターンの周縁部上に噴射成膜法により成膜したセラミック絶縁層の上面にそれぞれ形成して層設し、さらに、
    前記主面導体パターンと導電接続する前記配線用パターンが、前記セラミック絶縁層に形成したスルーホールを介して前記主面導体パターンに接続したことを特徴とする半導体装置。
  4. セラミック板の一方の面に前記セラミック板の面域を二分する主面導体パターンが形成され、他方の面に他の導体パターンが形成された絶縁基板と、前記他の導体パターンが接合された放熱用金属ベースとを備え、前記主面導体パターンのそれぞれに半導体チップをマウントし、前記半導体チップのいずれかの上面電極とその電極に対応して前記絶縁基板の主面側に形成した配線用パターンとの間をリード配線した半導体装置において、
    全ての前記配線用パターンを、前記主面導体パターンの周縁部上に噴射成膜法により成膜したセラミック絶縁層の上面にそれぞれ形成して層設し、さらに、
    前記主面導体パターンと導電接続する前記配線用パターンが、ワイヤもしくはリボン状のリードを介して前記主面導体パターンに接続したことを特徴とする半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、前記配線用パターンを導体箔として前記セラミック絶縁層の上面からはみ出すように延長して形成し、その延長部分をパッケージの外方に引き出して外部端子としたことを特徴とする半導体装置。
JP2010112826A 2010-05-17 2010-05-17 半導体装置 Active JP5477157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010112826A JP5477157B2 (ja) 2010-05-17 2010-05-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112826A JP5477157B2 (ja) 2010-05-17 2010-05-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005189112A Division JP4810898B2 (ja) 2005-06-29 2005-06-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2010177710A JP2010177710A (ja) 2010-08-12
JP5477157B2 true JP5477157B2 (ja) 2014-04-23

Family

ID=42708279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112826A Active JP5477157B2 (ja) 2010-05-17 2010-05-17 半導体装置

Country Status (1)

Country Link
JP (1) JP5477157B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3709781A1 (en) 2019-03-14 2020-09-16 Tamura Corporation Driver circuit device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295980B (zh) * 2012-03-05 2016-01-13 上海沪通企业集团有限公司 单管igbt封装全桥模块及其封装方法
JP6057549B2 (ja) * 2012-06-04 2017-01-11 オリンパス株式会社 制御信号変換装置、コントローラ、被制御機器、機器制御システム、及び状態検出方法
JP7138596B2 (ja) * 2019-05-21 2022-09-16 三菱電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760871B2 (ja) * 1987-11-27 1995-06-28 イビデン株式会社 半導体搭載用放熱基板
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JP3784185B2 (ja) * 1999-01-08 2006-06-07 京セラ株式会社 電子部品搭載用配線基板
JP3500335B2 (ja) * 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP2001244625A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 窒化アルミニウム質焼結体
JP2002290050A (ja) * 2001-03-28 2002-10-04 Jsr Corp 配線板およびその製造方法
JP3784341B2 (ja) * 2001-04-03 2006-06-07 独立行政法人産業技術総合研究所 回路基板とその作製方法
JP2003309211A (ja) * 2002-04-18 2003-10-31 Anritsu Corp 高周波用半導体装置
JP2003347705A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd 回路部品モジュールおよびその製造方法
JP2004095795A (ja) * 2002-08-30 2004-03-25 Toto Ltd 回路素子内蔵型基板およびその製造方法
JP4114148B2 (ja) * 2002-10-01 2008-07-09 日立金属株式会社 セラミック積層基板および高周波電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3709781A1 (en) 2019-03-14 2020-09-16 Tamura Corporation Driver circuit device
US11503725B2 (en) 2019-03-14 2022-11-15 Tamura Corporation Driver circuit device for driving external device having semiconductor element

Also Published As

Publication number Publication date
JP2010177710A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
EP3107120B1 (en) Power semiconductor module
JP6120704B2 (ja) 半導体装置
US20120244697A1 (en) Method for fabricating a semiconductor device
JP5136343B2 (ja) 半導体装置
JP5369798B2 (ja) 半導体装置およびその製造方法
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2019071412A (ja) チップパッケージ
KR101237566B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2011155088A (ja) 半導体装置モジュール
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP5477157B2 (ja) 半導体装置
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP5857468B2 (ja) 半導体装置
JP4810898B2 (ja) 半導体装置
JP2008300627A (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP5177174B2 (ja) 半導体装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP5682511B2 (ja) 半導体モジュール
JP2016001644A (ja) 半導体モジュール
KR101897304B1 (ko) 파워 모듈

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5477157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250