JP2004095795A - 回路素子内蔵型基板およびその製造方法 - Google Patents
回路素子内蔵型基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004095795A JP2004095795A JP2002254028A JP2002254028A JP2004095795A JP 2004095795 A JP2004095795 A JP 2004095795A JP 2002254028 A JP2002254028 A JP 2002254028A JP 2002254028 A JP2002254028 A JP 2002254028A JP 2004095795 A JP2004095795 A JP 2004095795A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- sheet
- prepreg
- substrate
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】特性と耐電圧特性に優れた回路素子内蔵型基板を提供する。
【解決手段】プリプレグシート8には前記コンデンサが入り込む開口8aが形成され、この開口8a内に前記コンデンサを入れ込むようにプリプレグシート8をコアシート1上に重ね、更にその上に保護シート9を重ねる。保護シート9の内側面には予めバンプ10、外側面には回路11が形成され、このバンプ10と回路11とがビアホール12に埋設した導電体13にて接続されている。上記の積層体を200℃程度まで加熱する。すると、プリプレグシート8は溶融し、空隙(開口)に樹脂が回り込んで硬化する。
【選択図】 図2
【解決手段】プリプレグシート8には前記コンデンサが入り込む開口8aが形成され、この開口8a内に前記コンデンサを入れ込むようにプリプレグシート8をコアシート1上に重ね、更にその上に保護シート9を重ねる。保護シート9の内側面には予めバンプ10、外側面には回路11が形成され、このバンプ10と回路11とがビアホール12に埋設した導電体13にて接続されている。上記の積層体を200℃程度まで加熱する。すると、プリプレグシート8は溶融し、空隙(開口)に樹脂が回り込んで硬化する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、コンデンサや抵抗器などの回路素子を基板(シート状基板)の内部に組み込んだ回路素子内蔵型基板とその製造方法に関する。
【0002】
【従来の技術】
ICやLSIの発展に伴って、これらを搭載する回路基板も小型化が図られている。また、回路素子が基板の表面に露出していると、応力が加わった場合に電気的特性が変化したり、損傷を受けたり、結露などの影響も受け易い。これらの問題を解決すべく、特に小型化が必要とされる回路基板において、基板内に例えばコンデンサや抵抗などの回路素子を内蔵させるような技術が特開平11−204946号公報などに開示されている。
【0003】
上記特開平11−204946号公報に開示される内容は、3枚のセラミックグリーンシートを用意し、中間となるグリーンシートには予め素子領域となる部分の周囲に空隙を形成し、更に素子領域となる部分にはAgペーストを塗布しておく。そして、これら3枚のセラミックグリーンシートを重ね合わせて焼成することで、内部に回路素子が組み込まれた1つの基板とするものである。
【0004】
【発明が解決しようとする課題】
上述した回路素子内蔵型基板はセラミックグリーンシートを焼成することで製造され、焼成温度は低温焼成セラミックを用いたとしても900℃以上と極めて高温の工程を経なければならない。そのため、設備も大掛かりとなりコストも高くなる。
【0005】
また、上述した回路素子内蔵型基板はセラミックス製であるので、柔軟性に乏しく、携帯電話などの電子機器に組み込みにくい。そこで、フレキシブルな樹脂シートにコンデンサを形成した回路基板が、特開2000−357631号公報などに提案されているが、この回路基板までがフレキシブルであるため、当該手法において内蔵させることができないコンデンサ以外の回路素子、例えばインダクタ、抵抗、LSIなどを回路基板の一面側に配置する際に、ホールド性が悪い。
【0006】
また、従来のシート状回路基板にあっては、誘電体膜の形成方法として、スパッタリング法、真空蒸着、CVDあるいはゾル−ゲル法の何れかを選択している。これらの方法は一長一短で何らかの不具合、例えば、製膜速度が遅い、温度を高める必要がある、結晶性の悪化や結晶欠陥が発生しやすいなどの問題がある。
【0007】
【課題を解決するための手段】
上記課題を解決すべく本発明に係る回路素子内蔵型基板は、コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、このプリプレグ層の外側には保護シートが設けられ、この保護シートの内側に形成された導電体と前記回路素子とが電気的に接触している構成とした。
【0008】
また、本発明に係る別の回路素子内蔵型基板は、コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、プリプレグ層に形成した開口を介して前記回路素子の電極が露出し、この露出した電極とプリプレグ層の外側に設けた導電体とが電気的に接触している構成とした。
【0009】
前記プリプレグ層は例えば熱硬化性樹脂からなるプリプレグシートを加熱硬化せしめることで形成され、この硬化する際に回路素子を内包しつつコアシートと保護シート(保護シートを設けない場合はコアシートのみ)とプリプレグ層が一体化して基板となる。
【0010】
このプリプレグシートの熱硬化温度はコアシートの耐熱温度より低いことが必要であり、また強度アップを目的としてプリプレグシート内に予めガラス繊維などの補強材を添加しておいてもよい。
【0011】
また、前記回路素子が誘電体膜を構成要素としている場合には、当該誘電体膜はエアロゾルデポジション法で形成することが好ましい。
このエアロゾルデポジション法は本発明者らが特許第3265481号および国際特許出願WO 01/27348A1号などに既に提案している方法であり、セラミック粒子などの脆性材料粒子をエアロゾル化して基材に衝突させて、衝突による衝撃で前記誘電体微粒子を変形または破砕し、この変形または破砕にて生じた活性な新生面を介して微粒子同士を再結合させて基材表面に脆性材料構造物(膜など)を形成するものである。
従来のガスデポジション法と上記エアロゾルデポジション法との大きな違いは、前者が熱を利用して微粒子を焼結させているのに対し、後者のエアロゾルデポジション法は、粒子径、衝突速度、雰囲気、更には必要に応じて微粒子に内部歪を予め付与するなどの条件下で行うことで、室温にて脆性材料構造物の形成を可能とした点である。そして、形成された脆性材料構造物も、多結晶で結晶同士の界面にはガラス層からなる粒界層が実質的に存在しないという特異性を有している。
【0012】
上記エアロゾルデポジション法については、全ての基材に適用できるわけではなく、本発明者らは最近、基材の硬度のうち特にDHv2(材料の塑性変形分を考慮したダイナミック硬さ)に依存するという知見を得た。
即ち、金属やセラミックなどの高硬度の基材にはエアロゾルデポジション法によって脆性材料構造物を形成できるが、樹脂などの比較的低硬度の材料にあっては、DHv2が40以下のABS(アクリロニトリルブタジエンスチレン共重合体)、PET(ポリエチレンテレフタレート)、PTFE(ポリテトラフルオロエチレン)およびポリイミドには脆性材料構造物を形成できるが、DHv2が40を超えるエポキシ樹脂やポリプロピレンには脆性材料構造物を形成できないことが判明した。ただし、エポキシ樹脂などであっても加熱することでDHv2が40以下の状態のときにエアロゾルデポジション法を施せば、脆性材料構造物を形成できる。
【0013】
回路素子内蔵型基板を製造するには、予めプリプレグシートに回路素子に対応した開口を形成しておき、この開口内に回路素子が入るようにして樹脂製コアシートにプリプレグシートを重ね、更に樹脂製保護シートを重ね、このとき樹脂製保護シートに設けたバンプなどの導電体が前記開口を介して回路素子の電極に接触するように、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融して開口を消失せしめるとともにコアシートと保護シートをプリプレグ層を介して一体化せしめる。
【0014】
また、保護シートを設けず、プリプレグシートに予め回路などの導電体を形成しておき、この導電体と回路素子の電極とをプリプレグシートの開口を介して接触させ、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融硬化せしめてコアシートと一体化せしめるようにしてもよい。
【0015】
【発明の実施の態様】
以下に本発明の実施の一例を添付図面に基づいて説明する。図1(a)〜(d)は回路素子内蔵型基板の製造工程を説明した図であり、図1(a)に示すようにコアシート1の内側面には下部電極2、外側面には回路3が形成され、この下部電極2と回路3とがビアホール4に埋設した導電体5にて接続されている。
【0016】
コアシート1としては各種樹脂を用いることができる。また、下部電極2はCuなどの金属箔をエッチングによりパターニングして形成する。尚、下部電極2の形成手段としては、Agペーストをプリントして焼成する印刷法、スパッタリング、CVD、蒸着法でもよい。
【0017】
次いで、図1(b)に示すようにエアロゾルデポジション法にて誘電体膜6を形成する。具体的には、予め平均粒径0.4μmに調整されたチタン酸バリウム微粒子を準備し、これをエアロゾル発生器内に充填する。このエアロゾル発生器内に窒素ガスをガス流量4.0l/minで供給し、エアロゾル発生器を作動させてチタン酸バリウム微粒子を含むエアロゾルを発生させる。このエアロゾルをノズルからコアシート1に向けて高速で微粒子ビームとして噴射し、下部電極2に誘電体層6を形成する。
【0018】
更に、図1(c)に示すように誘電体層6の上に誘電体層6と同じかそれよりも狭い領域に低温硬化型Agペーストを印刷し、約160℃にて1時間乾燥させて上部電極7を形成する。形成法はスパッタリング、CVD、蒸着法或いはエアロゾルデポジション法でもよい。以上により回路素子としてのコンデンサが形成される。
【0019】
一方、予めプリプレグシート8を用意しておく。このプリプレグシート8は例えば硬化温度が前記コアシート1の耐熱温度よりも低い熱硬化性樹脂を用いる。また、プリプレグシート8には前記コンデンサが入り込む開口8aが形成されている。そして図1(d)に示すように、この開口8a内に前記コンデンサを入れ込むようにプリプレグシート8をコアシート1上に重ね、更にその上に保護シート9を重ねる。保護シート9の内側面には予めバンプ10、外側面には回路11が形成され、このバンプ10と回路11とがビアホール12に埋設した導電体13にて接続されている。
【0020】
上記の積層体を200℃程度まで加熱する。すると、プリプレグシート8は溶融し、空隙(開口)に樹脂が回り込んで硬化する。この状態を図2で示す。上部電極7は誘電体層6と同じかそれよりも狭い領域に形成されており、バンプ10および導電体13を介して上層の回路11へと接続されているため下部電極2との短絡は生ぜず、更にプリプレグシート8の樹脂成分が各層に密着して構造上安定し、短絡を確実に回避する構造となっている。
また回路基板としては、図2に示した構造を1ユニットとして、更に積層してもよい。
【0021】
プリプレグシート8の厚さは0.05〜0.5mm程度であり、複数枚使用することで、層間の厚さを制御できる。プリプレグシート8の組成としては、ガラス織布を含有したエポキシ樹脂などの熱硬化性樹脂で、この他、アラミド系、ポリエステル系フェノール樹脂なども利用できる。
また、バンプ10の高さは、下部電極2と誘電体層6との和がプリプレグの厚さと揃うように調節するのが良いが、プレス条件下において変形することを加味して形成させる。また、確実に上部電極7と接触しうるような柔らかい材料、例えば銀、銅、炭素などの導電性ペーストが適している。
【0022】
図3は別実施例に係る回路素子内蔵型基板の断面図であり、この実施例にあっては前記実施例と同様にコアシート1上に下部電極2、誘電体層6、上部電極7が形成され、プリプレグシート8はこれらに合わせてカットされている。上部より積層させる保護シート9には予めビアプラグ14が形成されており、外側面の回路11に導通している。ビアプラグ14の高さは、下部電極2、誘電体層6、上部電極7との合計とプリプレグ7の厚みが揃うように調節する。プリプレグ7、保護シート9は位置を合わせて積層させ、真空中にてプレス条件下、180℃で1時間硬化させた。上部電極7は誘電体層6と同じかそれよりも狭い領域に形成されており、導電体であるビアプラグ14を介して上層の回路11へと接続されているため下部電極2との短絡は生ぜず、更にプリプレグシート8の樹脂成分が各層に密着することにより構造上安定し、短絡を確実に回避する構造となっている。
【0023】
図4は別実施例に係る回路素子内蔵型基板の断面図であり、この実施例にあっては、コアシート1上に厚さ約0.1mmの下部電極2が形成され、その上部に誘電体層6及び上部電極7が形成される。更に、下部電極2及び誘電体層6の形状に合わせてカットされた、下部電極+誘電体層+上部電極と同じ厚さのプリプレグシート8をコアシート1上に積層させ、更に銅箔を積層して真空中にてプレス条件下、180℃で1時間加熱させる。樹脂の回りこみによりプリプレグ層と下部電極の隙間は完全に埋まる。硬化後、基板表層を所望の形状にエッチング処理を施して回路11を構成した。上部電極7は誘電体層6と同じがそれよりも狭い領域に形成されており、導電体である回路11は、プリプレグシート8の樹脂成分が各層に密着して位置決めされているため、下部電極2との短絡を確実に回避する構造となっている。
【0024】
【発明の効果】
以上に説明したように本発明によれば、樹脂シートの中に回路素子が内蔵された取扱い性に優れた回路素子内蔵型基板が得られる。
【0025】
特に、エアロゾルでポジション法は低温で回路素子を形成させることが可能であるため、汎用的な樹脂基板にもコンデンサなどの回路素子を内蔵させることが可能である。
【図面の簡単な説明】
【図1】(a)〜(d)は回路素子内蔵型基板の製造工程を説明した図
【図2】本発明に係る回路素子内蔵型基板の断面図
【図3】別実施例に係る回路素子内蔵型基板の断面図
【図4】別実施例に係る回路素子内蔵型基板の断面図
【符号の説明】
1…コアシート、2…下部電極、3…回路、4…ビアホール、5…導電体、6…誘電体膜、7…上部電極、8…プリプレグシート、8a…開口、9…保護シート、10…バンプ、11…回路、12…ビアホール、13…導電体、14…ビアプラグ。
【発明の属する技術分野】
本発明は、コンデンサや抵抗器などの回路素子を基板(シート状基板)の内部に組み込んだ回路素子内蔵型基板とその製造方法に関する。
【0002】
【従来の技術】
ICやLSIの発展に伴って、これらを搭載する回路基板も小型化が図られている。また、回路素子が基板の表面に露出していると、応力が加わった場合に電気的特性が変化したり、損傷を受けたり、結露などの影響も受け易い。これらの問題を解決すべく、特に小型化が必要とされる回路基板において、基板内に例えばコンデンサや抵抗などの回路素子を内蔵させるような技術が特開平11−204946号公報などに開示されている。
【0003】
上記特開平11−204946号公報に開示される内容は、3枚のセラミックグリーンシートを用意し、中間となるグリーンシートには予め素子領域となる部分の周囲に空隙を形成し、更に素子領域となる部分にはAgペーストを塗布しておく。そして、これら3枚のセラミックグリーンシートを重ね合わせて焼成することで、内部に回路素子が組み込まれた1つの基板とするものである。
【0004】
【発明が解決しようとする課題】
上述した回路素子内蔵型基板はセラミックグリーンシートを焼成することで製造され、焼成温度は低温焼成セラミックを用いたとしても900℃以上と極めて高温の工程を経なければならない。そのため、設備も大掛かりとなりコストも高くなる。
【0005】
また、上述した回路素子内蔵型基板はセラミックス製であるので、柔軟性に乏しく、携帯電話などの電子機器に組み込みにくい。そこで、フレキシブルな樹脂シートにコンデンサを形成した回路基板が、特開2000−357631号公報などに提案されているが、この回路基板までがフレキシブルであるため、当該手法において内蔵させることができないコンデンサ以外の回路素子、例えばインダクタ、抵抗、LSIなどを回路基板の一面側に配置する際に、ホールド性が悪い。
【0006】
また、従来のシート状回路基板にあっては、誘電体膜の形成方法として、スパッタリング法、真空蒸着、CVDあるいはゾル−ゲル法の何れかを選択している。これらの方法は一長一短で何らかの不具合、例えば、製膜速度が遅い、温度を高める必要がある、結晶性の悪化や結晶欠陥が発生しやすいなどの問題がある。
【0007】
【課題を解決するための手段】
上記課題を解決すべく本発明に係る回路素子内蔵型基板は、コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、このプリプレグ層の外側には保護シートが設けられ、この保護シートの内側に形成された導電体と前記回路素子とが電気的に接触している構成とした。
【0008】
また、本発明に係る別の回路素子内蔵型基板は、コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、プリプレグ層に形成した開口を介して前記回路素子の電極が露出し、この露出した電極とプリプレグ層の外側に設けた導電体とが電気的に接触している構成とした。
【0009】
前記プリプレグ層は例えば熱硬化性樹脂からなるプリプレグシートを加熱硬化せしめることで形成され、この硬化する際に回路素子を内包しつつコアシートと保護シート(保護シートを設けない場合はコアシートのみ)とプリプレグ層が一体化して基板となる。
【0010】
このプリプレグシートの熱硬化温度はコアシートの耐熱温度より低いことが必要であり、また強度アップを目的としてプリプレグシート内に予めガラス繊維などの補強材を添加しておいてもよい。
【0011】
また、前記回路素子が誘電体膜を構成要素としている場合には、当該誘電体膜はエアロゾルデポジション法で形成することが好ましい。
このエアロゾルデポジション法は本発明者らが特許第3265481号および国際特許出願WO 01/27348A1号などに既に提案している方法であり、セラミック粒子などの脆性材料粒子をエアロゾル化して基材に衝突させて、衝突による衝撃で前記誘電体微粒子を変形または破砕し、この変形または破砕にて生じた活性な新生面を介して微粒子同士を再結合させて基材表面に脆性材料構造物(膜など)を形成するものである。
従来のガスデポジション法と上記エアロゾルデポジション法との大きな違いは、前者が熱を利用して微粒子を焼結させているのに対し、後者のエアロゾルデポジション法は、粒子径、衝突速度、雰囲気、更には必要に応じて微粒子に内部歪を予め付与するなどの条件下で行うことで、室温にて脆性材料構造物の形成を可能とした点である。そして、形成された脆性材料構造物も、多結晶で結晶同士の界面にはガラス層からなる粒界層が実質的に存在しないという特異性を有している。
【0012】
上記エアロゾルデポジション法については、全ての基材に適用できるわけではなく、本発明者らは最近、基材の硬度のうち特にDHv2(材料の塑性変形分を考慮したダイナミック硬さ)に依存するという知見を得た。
即ち、金属やセラミックなどの高硬度の基材にはエアロゾルデポジション法によって脆性材料構造物を形成できるが、樹脂などの比較的低硬度の材料にあっては、DHv2が40以下のABS(アクリロニトリルブタジエンスチレン共重合体)、PET(ポリエチレンテレフタレート)、PTFE(ポリテトラフルオロエチレン)およびポリイミドには脆性材料構造物を形成できるが、DHv2が40を超えるエポキシ樹脂やポリプロピレンには脆性材料構造物を形成できないことが判明した。ただし、エポキシ樹脂などであっても加熱することでDHv2が40以下の状態のときにエアロゾルデポジション法を施せば、脆性材料構造物を形成できる。
【0013】
回路素子内蔵型基板を製造するには、予めプリプレグシートに回路素子に対応した開口を形成しておき、この開口内に回路素子が入るようにして樹脂製コアシートにプリプレグシートを重ね、更に樹脂製保護シートを重ね、このとき樹脂製保護シートに設けたバンプなどの導電体が前記開口を介して回路素子の電極に接触するように、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融して開口を消失せしめるとともにコアシートと保護シートをプリプレグ層を介して一体化せしめる。
【0014】
また、保護シートを設けず、プリプレグシートに予め回路などの導電体を形成しておき、この導電体と回路素子の電極とをプリプレグシートの開口を介して接触させ、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融硬化せしめてコアシートと一体化せしめるようにしてもよい。
【0015】
【発明の実施の態様】
以下に本発明の実施の一例を添付図面に基づいて説明する。図1(a)〜(d)は回路素子内蔵型基板の製造工程を説明した図であり、図1(a)に示すようにコアシート1の内側面には下部電極2、外側面には回路3が形成され、この下部電極2と回路3とがビアホール4に埋設した導電体5にて接続されている。
【0016】
コアシート1としては各種樹脂を用いることができる。また、下部電極2はCuなどの金属箔をエッチングによりパターニングして形成する。尚、下部電極2の形成手段としては、Agペーストをプリントして焼成する印刷法、スパッタリング、CVD、蒸着法でもよい。
【0017】
次いで、図1(b)に示すようにエアロゾルデポジション法にて誘電体膜6を形成する。具体的には、予め平均粒径0.4μmに調整されたチタン酸バリウム微粒子を準備し、これをエアロゾル発生器内に充填する。このエアロゾル発生器内に窒素ガスをガス流量4.0l/minで供給し、エアロゾル発生器を作動させてチタン酸バリウム微粒子を含むエアロゾルを発生させる。このエアロゾルをノズルからコアシート1に向けて高速で微粒子ビームとして噴射し、下部電極2に誘電体層6を形成する。
【0018】
更に、図1(c)に示すように誘電体層6の上に誘電体層6と同じかそれよりも狭い領域に低温硬化型Agペーストを印刷し、約160℃にて1時間乾燥させて上部電極7を形成する。形成法はスパッタリング、CVD、蒸着法或いはエアロゾルデポジション法でもよい。以上により回路素子としてのコンデンサが形成される。
【0019】
一方、予めプリプレグシート8を用意しておく。このプリプレグシート8は例えば硬化温度が前記コアシート1の耐熱温度よりも低い熱硬化性樹脂を用いる。また、プリプレグシート8には前記コンデンサが入り込む開口8aが形成されている。そして図1(d)に示すように、この開口8a内に前記コンデンサを入れ込むようにプリプレグシート8をコアシート1上に重ね、更にその上に保護シート9を重ねる。保護シート9の内側面には予めバンプ10、外側面には回路11が形成され、このバンプ10と回路11とがビアホール12に埋設した導電体13にて接続されている。
【0020】
上記の積層体を200℃程度まで加熱する。すると、プリプレグシート8は溶融し、空隙(開口)に樹脂が回り込んで硬化する。この状態を図2で示す。上部電極7は誘電体層6と同じかそれよりも狭い領域に形成されており、バンプ10および導電体13を介して上層の回路11へと接続されているため下部電極2との短絡は生ぜず、更にプリプレグシート8の樹脂成分が各層に密着して構造上安定し、短絡を確実に回避する構造となっている。
また回路基板としては、図2に示した構造を1ユニットとして、更に積層してもよい。
【0021】
プリプレグシート8の厚さは0.05〜0.5mm程度であり、複数枚使用することで、層間の厚さを制御できる。プリプレグシート8の組成としては、ガラス織布を含有したエポキシ樹脂などの熱硬化性樹脂で、この他、アラミド系、ポリエステル系フェノール樹脂なども利用できる。
また、バンプ10の高さは、下部電極2と誘電体層6との和がプリプレグの厚さと揃うように調節するのが良いが、プレス条件下において変形することを加味して形成させる。また、確実に上部電極7と接触しうるような柔らかい材料、例えば銀、銅、炭素などの導電性ペーストが適している。
【0022】
図3は別実施例に係る回路素子内蔵型基板の断面図であり、この実施例にあっては前記実施例と同様にコアシート1上に下部電極2、誘電体層6、上部電極7が形成され、プリプレグシート8はこれらに合わせてカットされている。上部より積層させる保護シート9には予めビアプラグ14が形成されており、外側面の回路11に導通している。ビアプラグ14の高さは、下部電極2、誘電体層6、上部電極7との合計とプリプレグ7の厚みが揃うように調節する。プリプレグ7、保護シート9は位置を合わせて積層させ、真空中にてプレス条件下、180℃で1時間硬化させた。上部電極7は誘電体層6と同じかそれよりも狭い領域に形成されており、導電体であるビアプラグ14を介して上層の回路11へと接続されているため下部電極2との短絡は生ぜず、更にプリプレグシート8の樹脂成分が各層に密着することにより構造上安定し、短絡を確実に回避する構造となっている。
【0023】
図4は別実施例に係る回路素子内蔵型基板の断面図であり、この実施例にあっては、コアシート1上に厚さ約0.1mmの下部電極2が形成され、その上部に誘電体層6及び上部電極7が形成される。更に、下部電極2及び誘電体層6の形状に合わせてカットされた、下部電極+誘電体層+上部電極と同じ厚さのプリプレグシート8をコアシート1上に積層させ、更に銅箔を積層して真空中にてプレス条件下、180℃で1時間加熱させる。樹脂の回りこみによりプリプレグ層と下部電極の隙間は完全に埋まる。硬化後、基板表層を所望の形状にエッチング処理を施して回路11を構成した。上部電極7は誘電体層6と同じがそれよりも狭い領域に形成されており、導電体である回路11は、プリプレグシート8の樹脂成分が各層に密着して位置決めされているため、下部電極2との短絡を確実に回避する構造となっている。
【0024】
【発明の効果】
以上に説明したように本発明によれば、樹脂シートの中に回路素子が内蔵された取扱い性に優れた回路素子内蔵型基板が得られる。
【0025】
特に、エアロゾルでポジション法は低温で回路素子を形成させることが可能であるため、汎用的な樹脂基板にもコンデンサなどの回路素子を内蔵させることが可能である。
【図面の簡単な説明】
【図1】(a)〜(d)は回路素子内蔵型基板の製造工程を説明した図
【図2】本発明に係る回路素子内蔵型基板の断面図
【図3】別実施例に係る回路素子内蔵型基板の断面図
【図4】別実施例に係る回路素子内蔵型基板の断面図
【符号の説明】
1…コアシート、2…下部電極、3…回路、4…ビアホール、5…導電体、6…誘電体膜、7…上部電極、8…プリプレグシート、8a…開口、9…保護シート、10…バンプ、11…回路、12…ビアホール、13…導電体、14…ビアプラグ。
Claims (8)
- コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、このプリプレグ層の外側には保護シートが設けられ、この保護シートの内側に形成された導電体と前記回路素子の電極とが電気的に接触していることを特徴とする回路素子内蔵型基板。
- コアシートの一面側に回路素子が形成され、この回路素子を内包するようにコアシートの一面側にプリプレグ層が設けられ、プリプレグ層に形成した開口を介して前記回路素子の電極が露出し、この露出した電極とプリプレグ層の外側に設けた導電体とが電気的に接触していることを特徴とする回路素子内蔵型基板。
- 請求項1または請求項2に記載の回路素子内蔵型基板において、前記コアシート、保護シートおよびプリプレグ層は樹脂からなり、また前記回路素子は誘電体層を備え、この誘電体層は誘電体微粒子のエアロゾルを衝突させることで形成されていることを特徴とする回路素子内蔵型基板。
- 請求項3に記載の回路素子内蔵型基板において、前記プリプレグ層は熱硬化性樹脂からなり、この熱硬化性樹脂の硬化温度は前記コアシートの耐熱温度以下であることを特徴とする回路素子内蔵型基板。
- 請求項3または請求項4に記載の回路素子内蔵型基板において、前記プリプレグ層にはガラス繊維などの補強材が混合されていることを特徴とする回路素子内蔵型基板。
- 回路素子が形成されているコアシートの一面側に回路素子の部分が開口となっているプリプレグシートを重ね、このプリプレグシートの上に保護シートを重ねるとともに保護シートに設けた導電体を前記開口を介して回路素子の電極に接触せしめ、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融して開口を消失せしめるとともにコアシートと保護シートをプリプレグ層を介して一体化せしめることを特徴とする回路素子内蔵型基板の製造方法。
- 回路素子が形成されているコアシートの一面側に回路素子の部分が開口となっているプリプレグシートを重ね、このプリプレグシートの外側面に形成されていた導電体と前記回路素子の電極とをプリプレグシートの開口を介して接触せしめ、この状態で減圧下、プレス条件下で加熱し、前記プリプレグシートを溶融硬化せしめてコアシートと一体化せしめることを特徴とする回路素子内蔵型基板の製造方法。
- 請求項6または請求項7に記載の回路素子内蔵型基板の製造方法において、前記コアシートの一面側に回路素子を形成するに当たり、回路素子の誘電体層については、コアシート表面に誘電体微粒子のエアロゾルを衝突させ、衝突による衝撃で前記誘電体微粒子を変形または破砕し、微粒子同士を再結合せしめて形成することを特徴とする回路素子内蔵型基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254028A JP2004095795A (ja) | 2002-08-30 | 2002-08-30 | 回路素子内蔵型基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254028A JP2004095795A (ja) | 2002-08-30 | 2002-08-30 | 回路素子内蔵型基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004095795A true JP2004095795A (ja) | 2004-03-25 |
Family
ID=32059875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002254028A Pending JP2004095795A (ja) | 2002-08-30 | 2002-08-30 | 回路素子内蔵型基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004095795A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218752A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | 電子部品および電子部品の製造方法 |
JP2009302253A (ja) * | 2008-06-12 | 2009-12-24 | Fujitsu Ltd | 成膜方法 |
JP2010177710A (ja) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体装置 |
KR101025973B1 (ko) | 2008-10-23 | 2011-03-30 | 삼성전기주식회사 | 캐패시터 내장형 저온동시소성 세라믹 기판 및 그 제조 방법 |
-
2002
- 2002-08-30 JP JP2002254028A patent/JP2004095795A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218752A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | 電子部品および電子部品の製造方法 |
JP2009302253A (ja) * | 2008-06-12 | 2009-12-24 | Fujitsu Ltd | 成膜方法 |
KR101025973B1 (ko) | 2008-10-23 | 2011-03-30 | 삼성전기주식회사 | 캐패시터 내장형 저온동시소성 세라믹 기판 및 그 제조 방법 |
JP2010177710A (ja) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6705003B2 (en) | Printed wiring board with plurality of interconnect patterns and conductor bumps | |
CN1906758B (zh) | 复合陶瓷基板 | |
US20050230848A1 (en) | Component built-in module and method for producing the same | |
KR100526079B1 (ko) | 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판 | |
JP4224190B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2002359470A (ja) | プリント基板およびその製造方法 | |
TWI397354B (zh) | 電容/電阻裝置,併有該裝置之高介電常數有機介電層壓物及印刷線路板,及其製造方法 | |
JP2006093640A (ja) | 埋め込み受動素子用印刷回路基板材料 | |
JP3199664B2 (ja) | 多層配線基板の製造方法 | |
JP2004186645A (ja) | 回路基板およびその製造方法 | |
US20020182374A1 (en) | Lamination method of embedding passive components in an organic circuit board | |
JP2000312063A (ja) | 配線基板及びその製造方法 | |
JP2004095795A (ja) | 回路素子内蔵型基板およびその製造方法 | |
JP2000022297A (ja) | 配線基板およびその製造方法 | |
JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
WO2001095678A1 (fr) | Procede de fabrication de carte a circuit imprime | |
JP4289365B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
WO2011040502A1 (ja) | 回路基板及びその製造方法 | |
JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
US20210304951A1 (en) | Method of manufacturing coil component | |
US11412621B2 (en) | Device-embedded board and method of manufacturing the same | |
JP3945316B2 (ja) | 多層配線基板及びその製造方法 | |
JP6497486B2 (ja) | 多層基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |