JP5749235B2 - 回路部品内蔵基板の製造方法 - Google Patents

回路部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP5749235B2
JP5749235B2 JP2012210653A JP2012210653A JP5749235B2 JP 5749235 B2 JP5749235 B2 JP 5749235B2 JP 2012210653 A JP2012210653 A JP 2012210653A JP 2012210653 A JP2012210653 A JP 2012210653A JP 5749235 B2 JP5749235 B2 JP 5749235B2
Authority
JP
Japan
Prior art keywords
circuit component
insulating substrate
substrate
manufacturing
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012210653A
Other languages
English (en)
Other versions
JP2014067788A (ja
Inventor
林 祥剛
林  祥剛
塚原 法人
法人 塚原
耕一 反田
耕一 反田
陽介 前羽
陽介 前羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012210653A priority Critical patent/JP5749235B2/ja
Priority to TW102133636A priority patent/TWI513387B/zh
Priority to CN201310436345.7A priority patent/CN103687333B/zh
Publication of JP2014067788A publication Critical patent/JP2014067788A/ja
Application granted granted Critical
Publication of JP5749235B2 publication Critical patent/JP5749235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、回路部品内蔵基板の製造方法に関するものである。
近年のエレクトロニクス機器の小型化・薄型化、高機能化に伴って、プリント基板に実装される電子部品の高密度実装化、および、電子部品が実装された回路基板の高機能化への要求が益々強くなっている。このような状況の中、電子部品を基板の中に埋め込んだ回路部品内蔵基板が開発されている。
回路部品内蔵基板では、通常、プリント基板の表面に実装している能動部品(例えば、半導体素子)や受動部品(例えば、抵抗やコンデンサ)を基板の中に埋め込んでいるので、基板の面積を削減することが出来る。また、表面実装の場合と比較して、回路部品を配置する自由度を高めることが可能となるため、回路部品間の配線の最適化によって高周波特性の改善なども見込むことが出来る。
回路部品を容易に基板に埋め込むことが出来る回路部品内蔵基板の製造方法として、予め回路部品を表面実装した既存の多層プリント基板の間に、電気的導通を得るためのインナービアが形成された絶縁シート材を配置して、加圧加熱処理により一体化する方法が提案されている(例えば、特許文献1参照)。この製造方法では、エッチングやメッキなどのウェット処理を必要とせず、多層の回路部品内蔵基板を容易に製造することが出来る。
更に部品の内蔵密度を高めるために、多層のプリント基板間に、予め内蔵する部品を厚み方向に縦向きに埋め込んだ絶縁シートを配置して、加圧加熱処理により一体化する方法が提案されている(例えば、特許文献2参照)。
次に、図8(a)〜(i)を参照しながら、特許文献2に開示された回路部品内蔵基板の製造方法について説明する。図8(a)〜(i)は、特許文献2に記載された従来の回路部品内蔵基板の製造方法の各工程を説明するための断面構成図を示している。
まず、図8(a)に示すように、未硬化の熱硬化性樹脂と無機フィラーの混合物で構成されるコンポジットシート202の両面に、カバーフィルム201を貼り付ける。そして、図8(b)に示すように、コンポジットシート202の厚み方向に対して回路部品を縦向きに挿入するための貫通孔203と、インナービアを形成するためのビアホール204を形成する。
次に、図8(c)に示すように、貫通孔203に回路部品206を縦向きに挿入し、図8(d)に示すように、加熱処理を行うことで貫通孔203を収縮させ、コンポジットシート202と回路部品206との間の隙間を塞ぐ。そして、図8(e)および図8(f)に示すように、導電性組成物205aを、ビアホール204と回路部品206の電極端子部の両側にそれぞれ印刷により充填する。そして、図8(g)に示すように、加熱処理を行うことで導電性組成物205aを乾燥させてポスト化した後、カバーフィルム201を剥離する。
そして、図8(h)に示すように、回路部品206が埋め込まれ、インナービア205bが形成されたコンポジットシート221の両主面に、インナービア205bと電気的な接続を行うためのビアランド232が形成された多層のプリント基板231を配置して積層し、図8(i)に示すように、加圧加熱処理により一体化することで回路部品内蔵基板241を製造している。
特開2003−197849号公報 特開2011−204811号公報
しかしながら、上記した従来の製造方法では、回路部品を内蔵する基板として汎用材料である低コストのプリプレグ材等を用いることが出来なかった。
この理由について以下に説明する。
図9(a)〜(c)に、特許文献2に記載された回路部品内蔵基板の製造方法における、工程別の部分平面図および断面構成図を示す。
図9(a)は、図8(c)に示す、貫通孔203に回路部品206を挿入したときの部分平面図および断面構成図を示している。図9(b)は、図8(d)に示す、加熱処理を行うことで貫通孔203を収縮させたときの部分平面図および断面構成図を示している。図9(c)は、図8(e)および図8(f)に示す、導電性組成物205aを印刷により充填したときの部分平面図および断面構成図を示している。
上記した従来の製造方法では、図9(a)に示すように、コンポジットシート202に形成した貫通孔203に回路部品206を挿入した後、図9(b)に示すように、加熱処理によって貫通孔203を収縮させてコンポジットシート202と回路部品206との間の隙間を塞ぐ。コンポジットシート202と回路部品206との間の隙間を塞ぐことで、図9(c)に示すように、回路部品206の電極端子部分に導電性組成物205aを充填してもショートの発生を防ぐことが出来るとされている。ここで、図9(b)の加熱処理により貫通孔203の収縮効果を得るためには、貫通孔203をパンチャーで打ち抜くことで加工歪みを残すことや、コンポジットシート202の材料構成としてアクリルゴム等のゴム成分を含む必要がある。
ここで使用されるコンポジットシート202は、カスタム材料で高コストである。
図10(a)〜(c)に、特許文献2に記載された回路部品内蔵基板の製造方法において、コンポジットシート202として、汎用的な基板材料である熱硬化性のエポキシ樹脂を主成分とするプリプレグ材302を用いた場合の、工程別の部分平面図および断面構成図を示す。図10(a)〜(c)の各工程は、それぞれ図9(a)〜(c)に対応する工程を示している。
この場合、図10(a)に示すように、プリプレグ材302に形成した貫通孔203に回路部品206を挿入した後、図10(b)に示すように、加熱処理を行っても貫通孔203は収縮しない。そのため、回路部品206の電極端子部分に導電性組成物205aを印刷充填すると、図10(c)に示すように、プリプレグ材302と回路部品206との間の隙間にペースト状の導電性組成物205aが入り込んで、回路部品206の電極端子間がショートしてしまう。
また、この製造方法では、回路部品206の電極端子部にペースト状の導電性組成物205aを両面から印刷充填する必要があるために、表面側充填後、裏面側の充填時に表面側の充填済みペーストがコンポジットシートを置く支持体(一般的には、ベース板上に敷き紙を配置)へ付着し易いなど、工程での取り扱いが難しい等の課題も有している。
本発明は、上記従来の課題を考慮して、熱硬化性のエポキシ樹脂を主成分とするプリプレグ材等を用いて、電気的接続信頼性がより向上した回路部品内蔵基板の製造方法を提供することを目的とする。
上記目的を達成するために、第1の本発明の回路部品内蔵基板の製造方法は、
第1の絶縁基板の素材の厚み方向に貫通孔を1または複数個形成し、前記貫通孔の全部または一部に回路部品を、その上下の電極端子が前記厚み方向に向くように挿入する回路部品取り付け工程と、
カバーフィルムを第2の絶縁基板に貼り付け、前記カバーフィルムと共に前記第2の絶縁基板の素材の厚み方向に1または複数個の第1のビアホールを形成し、前記第1のビアホールに第1の導電性組成物を充填し、前記第1の導電性組成物を加熱して半硬化させた後に、前記カバーフィルムを剥離し、電気的な接続を行うための第1のインナービアを前記第2の絶縁基板から飛び出すように形成するインナービア形成工程と、
前記回路部品が挿入された前記第1の絶縁基板の素材の両面に、それぞれ前記第1のインナービアが形成された前記第2の絶縁基板の素材を配置し、更に前記第2の絶縁基板の素材の外側面に、それぞれ配線部材を配置して積層し、加圧および加熱する積層加圧加熱工程とを備え、
前記積層加圧加熱工程では、前記回路部品の電極端子と前記第1のインナービアは、それぞれ対応する位置に配置され、前記第1のインナービアと前記配線部材に形成されている電極端子は、それぞれ対応する位置に配置されることを特徴とする、回路部品内蔵基板の製造方法である。
また、第2の本発明の回路部品内蔵基板の製造方法は、
前記回路部品取り付け工程において、
1または複数個の前記貫通孔を形成した後、前記貫通孔の全部または一部に前記回路部品を挿入する前に、
前記貫通孔の開口を塞ぐカバーフィルムを前記第1の絶縁基板に貼り付け、前記カバーフィルムと共に前記第1の絶縁基板の素材の厚み方向に1または複数個の第2のビアホールを形成し、前記第2のビアホールに第2の導電性組成物を充填し、前記第2の導電性組成物を加熱して半硬化させた後に、前記カバーフィルムを剥離し、電気的な接続を行うための第2のインナービアを前記第1の絶縁基板から飛び出すように形成することを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
また、第3の本発明の回路部品内蔵基板の製造方法は、
前記第1の絶縁基板は、エポキシ樹脂を主成分とするプリプレグ材である、第2の本発明の回路部品内蔵基板の製造方法である。
また、第4の本発明の回路部品内蔵基板の製造方法は、
前記回路部品取り付け工程において、
1または複数個の前記貫通孔を形成した後、前記貫通孔に前記回路部品を挿入すると共に、前記貫通孔の一部に一定の形状を有する導電性部材を挿入することを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
また、第5の本発明の回路部品内蔵基板の製造方法は、
前記第1の絶縁基板の素材の厚みは、内蔵する前記回路部品の長さの−0.2mm以上で、+0.08mm以下であることを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
また、第6の本発明の回路部品内蔵基板の製造方法は、
前記第2の絶縁基板の素材の厚みは、0.03mm以上で、0.2mm以下であることを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
また、第7の本発明の回路部品内蔵基板の製造方法は、
前記回路部品の電極端子は、矩形状であり、
前記第2の絶縁基板の素材に形成される前記第1のビアホールの直径は、0.03mm以上で、0.3mm以下であり、且つ、前記回路部品の電極端子の対角寸法以下であることを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
また、第8の本発明の回路部品内蔵基板の製造方法は、
前記配線部材は、多層のプリント基板であることを特徴とする、第1の本発明の回路部品内蔵基板の製造方法である。
本発明により、熱硬化性のエポキシ樹脂を主成分とするプリプレグ材等を用いて、電気的接続信頼性がより向上した回路部品内蔵基板の製造方法を提供することが出来る。
(1)((a)〜(f))本発明の実施の形態1における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板Aの製造工程を示す断面構成図、(2)((g)〜(j))本発明の実施の形態1における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板Bの製造工程を示す断面構成図、(3)((k)、(m))本発明の実施の形態1における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板A、絶縁基板Bおよび配線部材を積層一体化する製造工程を示す断面構成図 (a)本発明の実施の形態1の回路部品内蔵基板の製造方法の積層工程において、回路部品がプリプレグ材から飛び出した構成の部分断面構成図、(b)本発明の実施の形態1の回路部品内蔵基板の製造方法の積層工程において、回路部品がプリプレグ材より沈んだ構成の部分断面構成図 (a)本発明の実施の形態1の回路部品内蔵基板の製造方法において、回路部品がプリプレグ材から飛び出す積層状態で加圧加熱処理した後の回路部品内蔵基板の部分断面構成図、(b)本発明の実施の形態1の回路部品内蔵基板の製造方法において、回路部品がプリプレグ材より沈んだ積層状態で加圧加熱処理した後の回路部品内蔵基板の部分断面構成図 (a)〜(c)本発明の実施の形態1の回路部品内蔵基板の製造方法において、絶縁基板Bに形成するビアホールの直径を互いに異ならせた場合における、カバーフィルムの剥離前および剥離後の絶縁基板Bの部分断面構成図 (a)本発明の実施の形態1の回路部品内蔵基板の製造方法において、絶縁基板Bに形成されたインナービアの直径を配線部材の電極端子の直径よりも小さい構成とした回路部品内蔵基板の断面構成図、(b)本発明の実施の形態1の回路部品内蔵基板の製造方法において、絶縁基板Bに形成されたインナービアの直径を配線部材の電極端子の直径よりも大きい構成とした回路部品内蔵基板の断面構成図 (1)((a)〜(c))本発明の実施の形態2における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板Aの製造工程を示す断面構成図、(2)((d)〜(g))本発明の実施の形態2における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板Bの製造工程を示す断面構成図、(3)((h)、(i))本発明の実施の形態2における回路部品内蔵の製造方法の各工程を説明するための、絶縁基板A、絶縁基板Bおよび配線部材を積層一体化する製造工程を示す断面構成図 本発明の実施の形態1または2の製造方法を用いて作製した回路部品内蔵基板の部分断面写真 (a)〜(i)従来の回路部品内蔵基板の製造方法の各工程を説明するための断面構成図 (a)〜(c)従来の回路部品内蔵基板の製造方法の工程別の部分平面図および断面構成図 (a)〜(c)従来の回路部品内蔵基板の製造方法において、コンポジットシートとして熱硬化性のエポキシ樹脂を主成分とするプリプレグ材を用いた場合の、工程別の部分平面図および断面構成図
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1(1)((a)〜(f))、図1(2)((g)〜(j))、図1(3)((k)および(m))は、本発明の実施の形態1における回路部品内蔵基板の製造方法の各工程を説明するための断面構成図である。
図1(1)((a)〜(f))は、回路部品を内蔵する絶縁基板Aの製造工程を示し、図1(2)((g)〜(j))は、回路部品の電極端子と配線部材の電極端子とを接続するためのインナービアが形成される絶縁基板Bの製造工程を示し、図1(3)((k)および(m))は、絶縁基板A、絶縁基板Bおよび配線部材を積層一体化する製造工程を示している。
まず、図1(1)((a)〜(f))に示す絶縁基板Aの製造工程について説明する。
絶縁基板Aの製造工程である図1(1)(a)において、電気絶縁性基板素材として例えば汎用的なプリント基板材料であるプリプレグ材を用いることが出来る。以下、絶縁性基板素材として、プリプレグ材102を例に説明する。
一般的にプリプレグ材は、ガラスクロス材と樹脂成分である熱硬化性樹脂を主成分とし、硬化剤や、必要に応じて無機フィラーが含まれた混合物を加工することによってシート状に形成される。プリプレグ材は、必要特性に応じて直径とメッシュ粗さを選択したガラスクロス材に熱硬化性樹脂をコーティングして一定厚みに成形することにより形成する。
本実施の形態1では、ガラスクロス(スタイル2116)にエポキシ樹脂(重量比55%)をコーティングして、厚み約0.14mmに成形したプリプレグ材1枚と、ガラスクロス(スタイル1080)にエポキシ樹脂(重量比70%)をコーティングして、厚み約0.1mmに成形したプリプレグ材4枚とを積層することで、トータル厚み0.54mmのプリプレグ材102としている。
本実施の形態1では、内蔵する回路部品のサイズ0.6×0.3mmのチップ抵抗を想定してプリプレグ材102の厚みを設定しているが、内蔵する部品種類に応じてプリプレグ材102の厚みを変えれば良い。例えば、サイズ0.4×0.2mmのチップ部品であればプリプレグ材102のトータル厚みは0.34mm(上記の厚み0.14mmのプリプレグ材1枚と、厚み0.1mmのプリプレグ材2枚を積層する)に設定すれば良い。
本実施の形態1では、図1(1)(a)のカバーフィルム貼付工程において、所望する厚みに応じて複数枚のプリプレグ材を重ね、その外側面に、厚み0.02mmのカバーフィルム101aを配置して、温度80℃、圧力0.5MPa、時間1分の条件にて真空ラミネートにより貼り合わせ一体化している。80℃の温度を掛けることによって、プリプレグ材のエポキシ樹脂成分が軟化して、プリプレグ材同士およびカバーフィルム101aを接着して一体化することが出来る。カバーフィルム101aには、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることが出来る。
尚、熱膨張率を小さく抑えるため、上記エポキシ樹脂にシリカ粒子等の無機フィラーを添加しても良い。また、エポキシ樹脂以外に、耐熱性の高いフェノール樹脂またはイソシアネート樹脂を用いても良い。また、誘電正接の低いフッ素樹脂、例えばポリテトラフルオロエチレン(PTFE樹脂)、PPO(ポリフェニレンオキサイド)樹脂、液晶ポリマーを含む、もしくはそれらの樹脂を変性させた樹脂を用いることにより、電気絶縁層の高周波特性を向上させることが出来る。また、ガラスクロスを含まない構成でも良い。
その後、図1(1)(b)に示すように、回路部品106を配置する所望の位置に、直径0.37mmの貫通孔103を形成する。貫通孔103は、例えばドリル加工、レーザ加工、またはパンチャーによる金型加工で形成することが出来る。厚みが有りガラスクロスが芯材であるプリプレグ材102に貫通孔103を形成する加工法としては、ドリル加工がより好ましい。尚、貫通孔103の直径は、内蔵する回路部品106の電極端子部の対角長さ相当サイズにて設定を行う。
その後、後工程において貫通孔103の中に導電性組成物105aが入らないようにするために、図1(1)(c)に示すように貫通孔103の上部を塞ぐ処理を行う。
本実施の形態1では、カバーフィルム101aを剥離除去した後、図1(1)(a)のカバーフィルム貼付工程と同様に、真空ラミネートにて新たなカバーフィルム101bに貼り替える。
尚、新たに貼り替えるカバーフィルム101bが、本発明の、貫通孔の開口を塞ぐカバーフィルムの一例にあたる。
尚、カバーフィルム101aを剥離せずに、片面に接着性のあるカバーフィルムを重ねて貼ることで貫通孔103を塞いでも良い。この場合、上側のカバーフィルムは2枚重ねとなるため、カバーフィルムとして厚みの薄いものを用いると良い。
その後、図1(1)(d)に示すように、インナービア105bを形成する所望の位置にビアホール104を形成する。加工法は貫通孔103の加工法と同じで、ビアホール104の直径は0.2mmとしている。
その後、図1(1)(e)に示すように、ビアホール104に導電性組成物105aを充填する。
導電性組成物105aとしては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることが出来る。金属粒子としては、金、銀、銅またはニッケルなどを用いることが出来る。金、銀、銅またはニッケルは、導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粒子を用いても、マイグレーションの少なさと導電性の高さの両方の特性を満たすことが出来る。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはイソシアネート樹脂を用いることが出来る。エポキシ樹脂は、耐熱性が高いため特に好ましい。
また、導電性組成物105aとして、半田を含む材料を用いて金属接合を行っても良い。
導電性組成物105aの充填は、ビアホール104を有するプリプレグ材102が、印刷機(図示せず)のテーブル上に設置され、導電性組成物105aが直接カバーフィルム101bの上から印刷により充填される。このとき、上面のカバーフィルム101bは、印刷マスクの役割と、プリプレグ材102の表面の汚染防止の役割を果たす。
図1(1)(e)の工程において、導電性組成物105aを充填した後、80℃30分程度の加熱処理を行うことで、導電性組成物105aを乾燥してポスト化し、インナービア105bを形成する。
尚、ビアホール104が、本発明の第2のビアホールの一例にあたり、導電性組成物105aが、本発明の第2の導電性組成物の一例にあたる。また、インナービア105bが、本発明の第2のインナービアの一例にあたる。
その後、図1(1)(f)に示すように、カバーフィルム101aおよび101bを剥離した後、貫通孔103に回路部品106を縦向きに挿入する。この時、インナービア105bは加熱処理によりポスト化されているため、プリプレグ材102の表面から飛び出ていても問題は無い。尚、回路部品106を挿入後にカバーフィルム101aおよび101bを剥離しても良い。
以上の工程により、厚み方向に対して回路部品106が縦向きに配置され、インナービア105bが形成された絶縁基板A121を製造することが出来る。
尚、絶縁基板A121が、本発明の第1の絶縁基板の一例にあたり、プリプレグ材102が、本発明の第1の絶縁基板の素材の一例にあたる。
また、図1(1)(b)〜図1(1)(f)に示す工程が、本発明の回路部品取り付け工程の一例にあたる。
次に、図1(2)((g)〜(j))に示す絶縁基板Bの製造工程について説明する。絶縁基板Bは、絶縁基板Aと同様の製造方法で製造される。
図1(2)(g)は、カバーフィルム貼り付け工程である。プリプレグ材112は厚み0.14mmであり、ガラスクロス(スタイル2116)にエポキシ樹脂(重量比55%)をコーティングして、厚み約0.14mmに成形したものを1枚用いる。プリプレグ材112の両主面に、厚み0.02mmのカバーフィルム111を真空ラミネートにて貼り付ける。
図1(2)(h)は、ビアホール形成工程である。インナービア115bを形成する所望の位置に、ドリル加工やレーザ加工等により、直径0.15mmのビアホール113を加工する。
図1(2)(i)は、導電性組成物充填工程および加熱処理工程である。ビアホール113に、印刷により導電性組成物115aを充填する。その後、加熱処理により導電性組成物115aをポスト化して、インナービア115bを形成する。
図1(2)(j)は、カバーフィルム剥離工程である。カバーフィルム111を剥離除去することにより、インナービア115bが形成された絶縁基板B122を製造することが出来る。
尚、絶縁基板B122が、本発明の第2の絶縁基板の一例にあたり、プリプレグ材112が、本発明の第2の絶縁基板の素材の一例にあたる。また、ビアホール113が、本発明の第1のビアホールの一例にあたる。また、導電性組成物115aが、本発明の第1の導電性組成物の一例にあたり、インナービア115bが、本発明の第1のインナービアの一例にあたる。
また、図1(2)(h)〜図1(2)(j)に示す工程が、本発明のインナービア形成工程の一例にあたる。
次に、図1(3)((k)および(m))に示す積層一体化工程について説明する。
図1(3)(k)に示すように、絶縁基板A121の両主面に絶縁基板B122を配置して積層し、更に絶縁基板B122の外側面に配線部材131を配置して積層を行う。この時、絶縁基板A121に形成された回路部品106の電極端子およびインナービア105bと、絶縁基板B122に形成されたインナービア115bと、配線部材131の電極端子132(例えば、直径0.3mmのビアランド)は、積層の際アライメントを行い同一座標上に配置する。積層アライメントの方法としては、各基材に基準穴(図示せず)を開け、加圧加熱治具上にピン基準で積層することで容易にアライメントが出来る。
図1(3)(k)の工程で積層された時点では、プリプレグ材102および112は、圧力が掛けられていないので樹脂流動は起きておらず、また樹脂が硬化する温度まで加熱されていないので、プリプレグ材101および112は未硬化の状態である。
その後、図1(3)(m)に示すように、絶縁基板A121、絶縁基板B122および配線部材131の積層体を加圧加熱することで一体化して回路部品内蔵基板141を製造することが出来る。
尚、配線部材131に多層のプリント基板を用いることで、図1(3)((k)および(m))に示す工程だけで、配線密度の高い多層の回路部品内蔵基板を製造することが出来る。
尚、図1(3)(k)および図1(3)(m)に示す工程が、本発明の積層加圧加熱工程の一例にあたる。
尚、図1(3)(m)の加圧加熱処理工程における加熱は、プリプレグ材102、112およびインナービア105b、115b中の熱硬化性樹脂が硬化する温度以上(例えば150℃〜260℃)で行われる。この加熱によって、絶縁基板A121のプリプレグ材102、絶縁基板B122のプリプレグ材112、回路部品106および配線部材131が機械的に強固に接着する。また、インナービア115bによって、回路部品106の電極端子と配線部材131に形成される電極端子132が電気的に接続される。
また、図1(3)(m)の加圧加熱処理工程において、加熱によってプリプレグ材102、112およびインナービア105b、115b中の熱硬化性樹脂を硬化させる際に、加熱しながら圧力1MPa〜20MPaで加圧することによって回路部品内蔵基板141の機械的強度を向上させることが出来る。また、貫通孔103と回路部品106との隙間に溶融した樹脂を充填することや、インナービア105b、115bを十分に圧縮することで電気的接続が良好な状態を得ることが出来る。以下の実施の形態においても同様である。
また、図1(3)(m)の加圧加熱工程では、150℃〜260℃という高温にした真空状態で高い圧力を加えるので、半硬化状態だったプリプレグ材102中の樹脂は、一旦粘度が下がり、圧力が加えられているので流動が発生する。そのため、インナービア105bと貫通孔103の壁面との間にあった隙間がプリプレグ材102によって埋められ、その後、プリプレグ材102の樹脂が完全に硬化する。したがって、図1(3)(m)の加圧加熱工程後に、インナービア105bとプリプレグ材102との間は、隙間がなく密着した状態となる。
上記した本実施の形態1の回路部品内蔵基板141の製造方法では、回路部品106の電極端子に直接導電性組成物105aを印刷充填する工程が無いため、プリプレグ材102と回路部品106とに隙間があっても回路部品106の電極端子間がショートを発生させることは無い。また、図1(1)(e)に示すように、絶縁基板A121への導電性組成物105aをの印刷充填は、片面からで良いため工程での取り扱いが容易となっている。
本実施の形態1の構成では、回路部品106の長さ0.6mmに対して、プリプレグ材102の厚み0.54mmで設定しているため、回路部品106は、プリプレグ材102に対して片側0.03mm飛び出している。また、カバーフィルムの厚みを0.02mmで設定することで、図1(1)(f)に示すように、回路部品106を挿入する際に、概ねプリプレグ材102の厚み方向の中央付近に配置することが出来る。
また、インナービア105b(直径0.2mm)や、回路部品106の電極端子サイズ(対角0.37mm)および配線部材131の電極端子132のサイズ(直径0.3mm)よりも、インナービア115b(直径0.15mm)の直径を小さく設定することで、積層ずれを吸収出来るため、高密度に部品を内蔵しても隣接間の絶縁性に問題の無い回路部品内蔵基板141となる。
また、加圧加熱工程後の回路部品内蔵基板141内のインナービア105bは、図1(3)(m)に示すように円柱形状であり、その円柱形状の側面は、高さ方向において真っ直ぐである。一方、図8(i)に示すように、従来の回路部品内蔵基板241の場合には、加圧加熱工程後のインナービア205bは、高さ方向において側面が曲線状であり、本実施の形態1の製造方法により製造したインナービア105bとは、異なる形状である。
図2(a)および(b)は、本実施の形態1における回路部品内蔵基板141の製造方法の、図1(3)(k)に示す積層工程での材料構成の組み合わせ例を説明する部分断面構成図である。
プリプレグ材102の厚みの適性範囲としては、内蔵する回路部品106の長さに対して−0.2〜+0.08mm(片側:−0.1〜+0.04mm)であることが好ましい。すなわち、プリプレグ材102の厚みを基準にした場合、片面側における回路部品106の飛び出し量を、−0.04〜+0.1mmの範囲とするのが好ましい。
以下にその理由を説明する。
絶縁基板B122のインナービア115bの飛び出し量は、カバーフィルム111の厚みに依存する。カバーフィルム111には、取り扱い性や剥離性の問題、および絶縁基板B122の厚みとの関係から、0.005〜0.05mmの厚みのものを用いる。
図2(a)は、回路部品106がプリプレグ材102から飛び出した状態の例であり、例えば、回路部品106の飛び出し量A1の寸法が+0.1mm(適性範囲の上限)で、インナービア115bの飛び出し量B1を0.005mmとした構成の部分断面構成図である。
図2(a)に示す積層状態の場合、インナービア115bが回路部品106の電極端子に当接した状態で、圧縮代(A1+B1)を有するため、後工程での図1(3)(m)に示す加圧加熱工程で、圧力がインナービア115bに伝わり良好な接続を得ることが出来る。回路部品106の飛び出し量A1を必要以上に大きくした場合、回路部品106の飛び出しを吸収するために絶縁基板B122の厚みを厚くする必要があることから、加圧した際に回路部品106が内蔵層の中央に留まり難くなり、上下のインナービア115bの圧縮量に差が出やすくなることで接続信頼性が悪くなる。また、貫通孔103に挿入した回路部品106を、プリプレグ材102の厚み方向の中央に配置し難くなる。
図2(b)は、回路部品106がプリプレグ材102より沈んだ状態の例であり、例えば、回路部品106の飛び出し量A2の寸法が−0.04mm(適正範囲の下限)で、インナービア115bの飛び出し量B2を0.05mmとした構成の部分断面構成図である。
図2(b)に示す積層状態の場合、圧縮代(B2+A2)の寸法が+0.01mmとなるため、後工程での図1(3)(m)に示す加圧加熱工程で、インナービア115bに圧力を掛けることが出来る。プリプレグ材102に対する回路部品106の沈み量が0.04mm以上になる(すなわち、A2<−0.04mmの場合)と、カバーフィルム111の厚みの設定限界からインナービア115bの飛び出し量B2をこれ以上には増やせないため、後工程の図1(3)(m)に示す加圧加熱工程でインナービア115bに圧力を掛けることが出来なくなる。
回路部品106の飛び出し量は、片側+0.03〜+0.08mmになるように、プリプレグ材102の厚みを設定することがより好ましいが、厚みの種類が限定された汎用材料の場合、絶縁基板A121の厚みが理想値から外れる場合には、上記のようにインナービア115bの飛び出し量を調整することで、回路部品106がプリプレグ材102の表面から沈んでいても問題なく接続することが出来る。
図3(a)および(b)は、本実施の形態1における回路部品内蔵基板141の製造方法の、図1(3)(m)に示す加圧加熱工程後の材料構成の組み合わせ例を説明する部分断面構成図である。
図3(a)は、図2(a)に示す構成において加圧加熱処理をした後の部分断面構成図を示し、図3(b)は、図2(b)に示す構成において加圧加熱処理をした後の部分断面構成図を示している。
プリプレグ材112の厚みの適性範囲としては、0.03mm以上で、0.2mm以下が好ましい。以下にその理由を説明する。
配線部材131の電極端子132の厚みは、一般的には0.005〜0.05mm程度である。
図3(a)に示すように、プリプレグ材102から回路部品106が飛び出している場合には、プリプレグ材112の厚みは、回路部品106の飛び出し量(最大0.1mm)と配線部材131の電極端子132の厚み(最大0.05mm)とを吸収する厚みが必要となる。インナービア115bの圧縮後の厚みを最小0.05mmとした場合、プリプレグ材112の厚み(C1)は0.2mm程度必要となる。しかし、厚みC1が0.2mm以上になると、プリプレグ材112が2枚構成となってしまうためコストアップ要因となる上、回路部品内蔵基板141の厚みが厚くなってしまう問題がある。
図3(b)に示すように、プリプレグ材102から回路部品106が飛び出さないようにすることで、プリプレグ材112の厚み(C2)としては、電極端子132の厚み(最小0.005mm)を吸収するだけで良い。ただし、プリプレグ材112自体の取り扱い性と、カバーフィルム111の剥離性および安定したインナービア115bの飛び出し量確保の観点や、汎用材料としての入手可能な厚みを考慮すると、0.03mm以上の厚みが必要となる。
尚、図2(a)および図2(b)において、回路部品106の電極端子の上下の面の、インナービア115bと接触していない部分と絶縁基板B122との間に隙間があるが、図1(3)(m)の加圧加熱工程においてプリプレグ材102および112中の樹脂が軟化して流動し、この隙間が埋められる。したがって、図3(a)および図3(b)に示すように、図1(3)(m)の加圧加熱工程後は、回路部品106の電極端子と絶縁基板B122間は隙間の無い状態となる。
一方、インナービア115bは、図1(2)(i)の加熱処理によりポスト化されているので、図1(3)(m)の加圧加熱工程では加圧加熱されても流れ難い。そのため、図1(3)(m)の加圧加熱工程時には、回路部品106とプリプレグ材102間の隙間や、回路部品106と絶縁基板B122間の隙間には、インナービア115bの部分は流れ込まず、プリプレグ材102または112の樹脂が軟化して流れ込み、それらの隙間が埋められる。
絶縁基板B122に形成されるインナービア115bの直径Lは、0.03mm以上で、0.3mm以下であり、且つ内蔵する回路部品106の電極端子の対角寸法以下であることが好ましい。以下にその理由を説明する。
図4(a)〜(c)に、絶縁基板B122の製造工程における、カバーフィルム111の剥離前および剥離後の断面構成図を示す。図4(a)〜(c)は、ビアホール113の直径を互いに異ならせた構成における絶縁基板B122の各断面構成図を示している。
図1(2)(i)の導電性組成物充填工程において、絶縁基板B122に形成したビアホール113に、導電性組成物115aを印刷充填する時に、導電性組成物115aの粘性によりスキージによって若干掻き取られて凹状態となる。これは、ビアホール径が大きくなるほど影響が大きく凹量が深くなる。
例えば、カバーフィルム111の厚みを0.02mmとした場合、図4(a)に示すように、ビアホール113の直径L1が0.15mmであれば、導電性組成物115a充填後の凹量は0.01mm程度で、図4(a)の右図に示すように、カバーフィルム111を剥離した後において、インナービア115bはプリプレグ材112の表面より凸状態となり、後工程の図1(3)(m)に示す加圧加熱工程でインナービア115bには十分な圧縮が得られるため接続信頼性の良好な状態が得られる。
インナービア115bの直径Lを0.03mmより小さくしてしまうと、回路部品106の電極端子および配線部材131の電極端子132との接続面積が小さくなり接続信頼性を悪化させてしまうことになる。
図4(b)に示すように、ビアホール113の直径L2が0.25mmであれば、導電性組成物115a充填後の凹量は0.02mm程度で、図4(b)の右図に示すように、カバーフィルム111を剥離した後において、インナービア115bはプリプレグ材112の表面と同じ高さになる。
図4(c)に示すように、ビアホール113の直径L3が0.3mmであれば、導電性組成物115a充填後の凹量は0.03mm程度で、図4(c)の右図に示すように、カバーフィルム111を剥離した後において、インナービア115bはプリプレグ材112の表面より窪むこととなり、後工程の図1(3)(m)に示す加圧加熱工程でインナービア115bに圧力が掛かりにくくなり、配線部材131の電極端子132との間に隙間が生じたりすることで電気的な接続信頼性を悪化させる。しかし、ビアホール113の直径Lが0.3mmであっても、カバーフィルム111を0.05mmと厚くすることで、カバーフィルム111を剥離した後において、インナービア115bをプリプレグ材112の表面より凸状態とすることが出来る。
図5(a)および図5(b)に、本実施の形態1の、図1(3)(m)に示す加圧加熱工程後の回路部品内蔵基板141の断面構成図を示す。
図5(a)は、絶縁基板B122に形成されたインナービア115bの直径を配線部材131の電極端子132の直径よりも小さい構成とした回路部品内蔵基板141の断面構成図を示し、図5(b)は、インナービア115bの直径を電極端子132の直径よりも大きい構成とした回路部品内蔵基板141の断面構成図を示している。
基板の厚み方向に対して回路部品106を縦向きに内蔵する目的は高密度実装であることから、図5(a)および図5(b)に示すように、内蔵する回路部品106が密集して配置される。そのため、図5(b)に示すように、配線部材131の電極端子132の直径0.3mmより、インナービア115bの直径を大きくすると、隣接部品に対する絶縁性が悪くなる問題がある。それは、種々の構成部材の加工精度や積層精度による位置ズレ、および後工程の加圧加熱工程でインナービア115bが圧縮されることによるインナービア115bの広がり発生などが要因となる。
また、内蔵する回路部品106が小さい場合、高密度に回路部品106を内蔵する目的で、回路部品106の電極端子の対角寸法に合わせて配線部材131の電極端子132の直径を小さくすることがある。その場合、インナービア115bの直径の最大寸法は、回路部品106の電極端子の対角寸法以下に設定する。
尚、本実施の形態1では、上下の配線部材131間を電気的に接続する目的でプリプレグ材102にインナービア105bを設けた構成で説明をしたが、内蔵する回路部品106でのみ上下の配線部材131間の電気的な接続を行い回路設計が構成出来る場合には、インナービア105bは不要となる。その際、図1(1)(c)〜図1(1)(e)の工程を省略出来、途中工程でプリプレグ材102の表面を汚さないようであれば、カバーフィルム101aの貼り付けも不要とすることが出来る。
(実施の形態2)
図6(1)((a)〜(c))、図6(2)((d)〜(g))、図6(3)((h)および(i))は、本発明の実施の形態2における回路部品内蔵基板の製造方法の各工程を説明するための断面構成図である。尚、実施の形態1と同じ構成については同じ符号を用い説明を省略する。
図6(1)((a)〜(c))は、回路部品および導電性部材を内蔵する絶縁基板Aの製造工程を示し、図6(2)((d)〜(g))は、回路部品の電極端子および導電性部材と、配線部材の電極端子とを接続するためのインナービアが形成される絶縁基板Bの製造工程を示し、図6(3)((h)および(i))は、絶縁基板A、絶縁基板Bおよび配線部材を積層一体化する製造工程を示している。
まず、図6(1)((a)〜(c))に示す絶縁基板Aの製造工程について説明する。
絶縁基板A123の製造工程である図6(1)(a)において、電気絶縁性基板素材として例えば汎用的なプリント基板材料であるプリプレグ材を複数枚積層して、真空ラミネート等の手段によって一体化された厚み0.54mmのプリプレグ材102に、ドリル加工やレーザ加工等により直径0.37mmの貫通孔103を形成する。
その後、図6(1)(b)に示すように、貫通孔103の所望の位置に回路部品106を挿入する。その後、図6(1)(c)に示すように、貫通孔103の所望の位置に導電性部材107を挿入する。導電性部材107としては、金属の棒材を用いる。銅の棒材に金や錫等の酸化防止のメッキ処理をしたものを用いると、導電率が低くて導電性組成物と良好な接続状態を得ることが出来る。
尚、導電性部材107が、本発明の、一定の形状を有する導電性部材の一例にあたる。
本実施の形態2では、プリプレグ材102の貫通孔103に対して、回路部品106を挿入後に導電性部材107を挿入しているが、これらを挿入する順番が入れ替わっても、ランダムであっても問題は無い。また、いずれの貫通孔103も同じサイズで形成しているが、導電性部材107のサイズに合わせて、貫通孔103のサイズを個別に設定しても問題は無い。
本実施の形態2の絶縁基板A123では、導電性組成物によるインナービアの形成を不要としているため、プリプレグ材102表面にカバーフィルムを貼り付けていないが、プリプレグ材102表面の保護のためカバーフィルムを貼り付けても特に問題は無い。
次に、図6(2)((d)〜(g))に示す絶縁基板Bの製造工程について説明する。絶縁基板Bについては、実施の形態1で図1(2)((g)〜(j))を用いて説明した製造工程と同じである。
図6(2)(d)は、カバーフィルム貼り付け工程で、厚み0.14mmのプリプレグ材112の両主面に、厚み0.02mmのカバーフィルム111を真空ラミネートしている。
図6(e)は、ビアホール形成工程で、インナービア115bを形成する所望の位置にドリル加工により、直径0.15mmのビアホール113を加工する。
図6(f)は、導電性組成物充填工程および加熱処理工程で、ビアホール113に印刷により導電性組成物115aを充填する。その後、加熱処理により導電性組成物115aをポスト化して、インナービア115bを形成する。
図6(g)は、カバーフィルム剥離工程で、カバーフィルム111を剥離除去することにより、インナービア115bが形成された絶縁基板B122を製造することが出来る。
次に、図6(3)((h)および(i))に示す積層一体化工程について説明する。
図6(3)(h)に示すように、絶縁基板A123の両主面に絶縁基板B122を配置して積層し、更に絶縁基板B122の外側面に配線部材131を配置して積層を行う。この時、絶縁基板A123に形成された回路部品106の電極端子および導電性部材107と、絶縁基板Bに形成されたインナービア115bと、配線部材131の電極端子132(例えば、直径0.3mmのビアランド)とは、積層の際アライメントを行い同一座標上に配置する。
その後、図6(3)(i)に示すように、絶縁基板A123、絶縁基板B122および配線部材131の積層体を加圧加熱することで一体化して回路部品内蔵基板142を製造することが出来る。
以上のように、本実施の形態2では、実施の形態1で用いた導電性組成物105aによるインナービア105bの代わりに、金属の棒材である導電性部材107を用いて電気的導通を得る構造としている。これにより、絶縁基板A123には導電性組成物を印刷充填する必要が無いため、大幅に工程を削減することが出来る。また、導電性部材107として、0Ωのチップ抵抗(ジャンパー抵抗)を用いても同様の効果が得られる。
尚、各実施の形態で用いたプリプレグ材102および112については、加圧加熱後も厚み変化は生じないが、加圧加熱後に厚み方向に収縮する絶縁基板材料を用いる場合には、予め収縮量を想定して、絶縁性基板の素材厚みを設定すれば良い。
図7は、本実施の形態1または2の製造方法を用いて作製した回路部品内蔵基板の部分断面写真で、回路部品106としてサイズ0.6×0.3mmのチップ抵抗を内蔵した回路部品内蔵基板の部分拡大写真である。
以上説明したように、本発明によれば、基板の厚み方向に対して縦向きに内蔵する回路部品の電極端子と、配線部材の電極端子との電気的な接続を行うためのインナービアの形成を、回路部品の電極端子部に直接形成するのでは無く、別途準備した薄手の絶縁性材料にインナービアを形成してポスト化後に積層して一体化することで、絶縁性材料の限定が無く、どのような材料を用いても回路部品の電極端子間のショートを防ぐことが出来る。
したがって、本発明により、回路部品を内蔵する絶縁材料として汎用材料である低コストのプリプレグ材等を用いても、高密度に回路部品の内蔵が出来、回路部品端子間のショートを発生させずに電気的接続信頼性がより向上した回路部品内蔵基板の製造方法を提供することが出来る。
本発明にかかる回路部品内蔵基板の製造方法は、熱硬化性のエポキシ樹脂を主成分とするプリプレグ材等を用いて、電気的接続の信頼性を向上させる効果を有し、回路部品内蔵基板および回路部品内蔵モジュール等として有用である。
101a、101b、111 カバーフィルム
102、112 プリプレグ材(電気絶縁性基板素材)
103 貫通孔
104、113 ビアホール
105a、115a 導電性組成物(導電性樹脂ペースト)
105b、115b インナービア
106 回路部品
107 導電性部材(金属の棒材)
121、123 絶縁基板A
122 絶縁基板B
131 配線部材(多層プリント基板)
132 配線部材の電極端子(ビアランド)
141、142 回路部品内蔵基板

Claims (8)

  1. 第1の絶縁基板の素材の厚み方向に貫通孔を1または複数個形成し、前記貫通孔の全部または一部に回路部品を、その上下の電極端子が前記厚み方向に向くように挿入する回路部品取り付け工程と、
    カバーフィルムを第2の絶縁基板に貼り付け、前記カバーフィルムと共に前記第2の絶縁基板の素材の厚み方向に1または複数個の第1のビアホールを形成し、前記第1のビアホールに第1の導電性組成物を充填し、前記第1の導電性組成物を加熱して半硬化させた後に、前記カバーフィルムを剥離し、電気的な接続を行うための第1のインナービアを前記第2の絶縁基板から飛び出すように形成するインナービア形成工程と、
    前記回路部品が挿入された前記第1の絶縁基板の素材の両面に、それぞれ前記第1のインナービアが形成された前記第2の絶縁基板の素材を配置し、更に前記第2の絶縁基板の素材の外側面に、それぞれ配線部材を配置して積層し、加圧および加熱する積層加圧加熱工程とを備え、
    前記積層加圧加熱工程では、前記回路部品の電極端子と前記第1のインナービアは、それぞれ対応する位置に配置され、前記第1のインナービアと前記配線部材に形成されている電極端子は、それぞれ対応する位置に配置されることを特徴とする、回路部品内蔵基板の製造方法。
  2. 前記回路部品取り付け工程において、
    1または複数個の前記貫通孔を形成した後、前記貫通孔の全部または一部に前記回路部品を挿入する前に、
    前記貫通孔の開口を塞ぐカバーフィルムを前記第1の絶縁基板に貼り付け、前記カバーフィルムと共に前記第1の絶縁基板の素材の厚み方向に1または複数個の第2のビアホールを形成し、前記第2のビアホールに第2の導電性組成物を充填し、前記第2の導電性組成物を加熱して半硬化させた後に、前記カバーフィルムを剥離し、電気的な接続を行うための第2のインナービアを前記第1の絶縁基板から飛び出すように形成することを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
  3. 前記第1の絶縁基板は、エポキシ樹脂を主成分とするプリプレグ材である、請求項2に記載の回路部品内蔵基板の製造方法。
  4. 前記回路部品取り付け工程において、
    1または複数個の前記貫通孔を形成した後、前記貫通孔に前記回路部品を挿入すると共に、前記貫通孔の一部に一定の形状を有する導電性部材を挿入することを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
  5. 前記第1の絶縁基板の素材の厚みは、内蔵する前記回路部品の長さの−0.2mm以上で、+0.08mm以下であることを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
  6. 前記第2の絶縁基板の素材の厚みは、0.03mm以上で、0.2mm以下であることを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
  7. 前記回路部品の電極端子は、矩形状であり、
    前記第2の絶縁基板の素材に形成される前記第1のビアホールの直径は、0.03mm以上で、0.3mm以下であり、且つ、前記回路部品の電極端子の対角寸法以下であることを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
  8. 前記配線部材は、多層のプリント基板であることを特徴とする、請求項1に記載の回路部品内蔵基板の製造方法。
JP2012210653A 2012-09-25 2012-09-25 回路部品内蔵基板の製造方法 Active JP5749235B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012210653A JP5749235B2 (ja) 2012-09-25 2012-09-25 回路部品内蔵基板の製造方法
TW102133636A TWI513387B (zh) 2012-09-25 2013-09-17 電路元件內藏基板之製造方法
CN201310436345.7A CN103687333B (zh) 2012-09-25 2013-09-23 电路元器件内置基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210653A JP5749235B2 (ja) 2012-09-25 2012-09-25 回路部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014067788A JP2014067788A (ja) 2014-04-17
JP5749235B2 true JP5749235B2 (ja) 2015-07-15

Family

ID=50323213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210653A Active JP5749235B2 (ja) 2012-09-25 2012-09-25 回路部品内蔵基板の製造方法

Country Status (3)

Country Link
JP (1) JP5749235B2 (ja)
CN (1) CN103687333B (ja)
TW (1) TWI513387B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046460A (ja) * 2014-08-26 2016-04-04 Koa株式会社 基板内層用チップ部品および部品内蔵型回路基板
CN106879188B (zh) * 2017-03-16 2018-11-30 维沃移动通信有限公司 一种元器件内置型电路板的制作方法及电路板
WO2019082714A1 (ja) 2017-10-26 2019-05-02 株式会社村田製作所 多層基板、インターポーザおよび電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223117Y2 (ja) * 1979-03-08 1987-06-12
JP3246502B2 (ja) * 2000-01-27 2002-01-15 松下電器産業株式会社 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP3930222B2 (ja) * 2000-03-27 2007-06-13 株式会社東芝 半導体装置の製造方法
JP3760771B2 (ja) * 2001-01-16 2006-03-29 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
CN100542379C (zh) * 2006-03-15 2009-09-16 日月光半导体制造股份有限公司 具有嵌入式元件的基板及其制造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5481947B2 (ja) * 2009-06-08 2014-04-23 株式会社村田製作所 部品内蔵基板の製造方法
EP2592915B1 (en) * 2010-07-06 2022-01-26 Fujikura, Ltd. Manufacturing method for laminated wiring board

Also Published As

Publication number Publication date
CN103687333B (zh) 2017-04-12
JP2014067788A (ja) 2014-04-17
TWI513387B (zh) 2015-12-11
TW201417656A (zh) 2014-05-01
CN103687333A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP4935823B2 (ja) 回路基板およびその製造方法
US10015885B2 (en) Printed circuit board, and method for manufacturing same
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2010212652A (ja) 配線板及びその製造方法
JP2007324550A (ja) 多層基板
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
WO2014125973A1 (ja) 部品内蔵樹脂多層基板および樹脂多層基板
JP2004186645A (ja) 回路基板およびその製造方法
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
TW201424501A (zh) 封裝結構及其製作方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5286988B2 (ja) リジッドフレキシブルプリント配線板とその製造方法
WO2001095678A1 (fr) Procede de fabrication de carte a circuit imprime
JP3956667B2 (ja) 回路基板およびその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP5358928B2 (ja) 立体プリント配線板
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP5585035B2 (ja) 回路基板の製造方法
US6576839B1 (en) Bond-ply structure for interconnection of circuit layer pairs with conductive inks
JP2010283268A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP2011082429A (ja) キャビティ部を有する多層配線板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150513

R151 Written notification of patent or utility model registration

Ref document number: 5749235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151