JP3246502B2 - 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 - Google Patents
部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法Info
- Publication number
- JP3246502B2 JP3246502B2 JP2000018461A JP2000018461A JP3246502B2 JP 3246502 B2 JP3246502 B2 JP 3246502B2 JP 2000018461 A JP2000018461 A JP 2000018461A JP 2000018461 A JP2000018461 A JP 2000018461A JP 3246502 B2 JP3246502 B2 JP 3246502B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- copper foil
- conductive paste
- electronic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子回路モジュー
ル、特に多層配線基板の内部に電子部品を内蔵させるこ
とにより、高密度実装および高密度配線を同時に行うこ
とができる電子回路構成体とその製造方法に関する。
ル、特に多層配線基板の内部に電子部品を内蔵させるこ
とにより、高密度実装および高密度配線を同時に行うこ
とができる電子回路構成体とその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化、軽量
化、高機能化が進展する中で電子機器を構成する各種電
子部品の小型化や薄型化とともに、これら電子部品が実
装されるプリント配線基板も高密度実装を可能とする様
々な技術開発が盛んである。
化、高機能化が進展する中で電子機器を構成する各種電
子部品の小型化や薄型化とともに、これら電子部品が実
装されるプリント配線基板も高密度実装を可能とする様
々な技術開発が盛んである。
【０００３】特に最近は急速な実装技術の進展ととも
に、ＬＳＩ等の半導体チップを高密度に実装でき、かつ
高速信号処理回路にも対応できる多層配線構造の回路基
板が安価に供給されることが強く要望されてきている。
このような多層配線回路基板では微細な配線ピッチで形
成された複数層の配線パターン間の高い電気的接続信頼
性や優れた高周波特性を備えていることが重要である。
に、ＬＳＩ等の半導体チップを高密度に実装でき、かつ
高速信号処理回路にも対応できる多層配線構造の回路基
板が安価に供給されることが強く要望されてきている。
このような多層配線回路基板では微細な配線ピッチで形
成された複数層の配線パターン間の高い電気的接続信頼
性や優れた高周波特性を備えていることが重要である。
【０００４】このような問題を解決するために新しい構
造を備えた回路基板や高密度配線を目的とする製造方法
が開発され、すでに携帯型電子機器等に多く使用されて
いる。
造を備えた回路基板や高密度配線を目的とする製造方法
が開発され、すでに携帯型電子機器等に多く使用されて
いる。
【０００５】例えば、従来の多層配線基板における層間
接続の主流となっていたスルーホール内壁の銅めっき導
体に代えて、インナーバイアホール（以下，ＩＶＨとい
う）に導電体を充填して接続信頼性の向上を図るととも
に部品ランド直下や任意の層間にＩＶＨを形成でき、基
板サイズの小型化や高密度実装が実現できる全層ＩＶＨ
構造の樹脂多層配線基板（特開平６−２６８３４５号公
報）がある。
接続の主流となっていたスルーホール内壁の銅めっき導
体に代えて、インナーバイアホール（以下，ＩＶＨとい
う）に導電体を充填して接続信頼性の向上を図るととも
に部品ランド直下や任意の層間にＩＶＨを形成でき、基
板サイズの小型化や高密度実装が実現できる全層ＩＶＨ
構造の樹脂多層配線基板（特開平６−２６８３４５号公
報）がある。
【０００６】しかしながら上記のように高密度配線化さ
れた多層配線基板においても、コンデンサ、抵抗器など
配線基板の表面に実装される電子部品の占める面積の割
合は依然として高く、電子機器の小型化に対して大きな
課題となっている。このような課題の解決策として配線
基板内に電子部品を埋設して高密度実装化を図ろうとす
る提案が開示されている。
れた多層配線基板においても、コンデンサ、抵抗器など
配線基板の表面に実装される電子部品の占める面積の割
合は依然として高く、電子機器の小型化に対して大きな
課題となっている。このような課題の解決策として配線
基板内に電子部品を埋設して高密度実装化を図ろうとす
る提案が開示されている。
【０００７】例えばプリント基板に設けた透孔内にリー
ドレス部品を埋設した特開昭５４−３８５６１号公報、
絶縁基板に設けた貫通孔内にセラミックコンデンサ等の
受動素子を埋設した特公昭６０−４１４８０号公報、半
導体素子のバイパスコンデンサをプリント配線基板の孔
に埋設した特開平４−７３９９２号公報および特開平５
−２１８６１５号公報等が開示されている。
ドレス部品を埋設した特開昭５４−３８５６１号公報、
絶縁基板に設けた貫通孔内にセラミックコンデンサ等の
受動素子を埋設した特公昭６０−４１４８０号公報、半
導体素子のバイパスコンデンサをプリント配線基板の孔
に埋設した特開平４−７３９９２号公報および特開平５
−２１８６１５号公報等が開示されている。
【０００８】また、セラミック配線基板に設けたビアホ
ール内に導電性物質と誘電性物質を充填して同時焼成し
た特開平８−２２２６５６号公報、有機系絶縁基板に設
けた貫通孔に電子部品形成材料を埋め込んだ後、固化さ
せてコンデンサや抵抗器を形成した特開平１０−５６２
５１号公報等が開示されている。
ール内に導電性物質と誘電性物質を充填して同時焼成し
た特開平８−２２２６５６号公報、有機系絶縁基板に設
けた貫通孔に電子部品形成材料を埋め込んだ後、固化さ
せてコンデンサや抵抗器を形成した特開平１０−５６２
５１号公報等が開示されている。
【０００９】上記従来の開示技術はいずれも二つの方式
に大別できる。すなわちその一つは配線基板に設けられ
た貫通孔にチップ抵抗器またはチップコンデンサ等の既
に完成されたリードレス部品を埋設したのち、このリー
ドレス部品の電極と配線基板上の配線パターンとを導電
性ペイントまたは半田付けによって接続するものであ
る。また他の一つは有機系配線基板の場合、配線基板に
設けた貫通孔にコンデンサ等の電子部品形成材料を埋め
込み、固化させることによって所望のコンデンサとした
後、その上下の端面にメッキを施して電極を形成して電
子部品内蔵配線基板を形成させ、また無機系配線基板の
場合は、セラミックグリーンシートに設けられたビアホ
ール内に誘電体ペーストや導電性ペーストを充填した
後、高温で焼成することにより、所望のコンデンサを内
蔵した配線基板を形成したものである。
に大別できる。すなわちその一つは配線基板に設けられ
た貫通孔にチップ抵抗器またはチップコンデンサ等の既
に完成されたリードレス部品を埋設したのち、このリー
ドレス部品の電極と配線基板上の配線パターンとを導電
性ペイントまたは半田付けによって接続するものであ
る。また他の一つは有機系配線基板の場合、配線基板に
設けた貫通孔にコンデンサ等の電子部品形成材料を埋め
込み、固化させることによって所望のコンデンサとした
後、その上下の端面にメッキを施して電極を形成して電
子部品内蔵配線基板を形成させ、また無機系配線基板の
場合は、セラミックグリーンシートに設けられたビアホ
ール内に誘電体ペーストや導電性ペーストを充填した
後、高温で焼成することにより、所望のコンデンサを内
蔵した配線基板を形成したものである。
【００１０】
【発明が解決しようとする課題】しかしながら、前述し
たこれら従来の開示技術はいずれも両面配線基板の貫通
孔内に電子部品を埋設してその電子部品の電極を配線基
板の表裏両面の配線パターンに接続するものであり、そ
の小型化、高密度実装化および多機能化には限界があ
る。
たこれら従来の開示技術はいずれも両面配線基板の貫通
孔内に電子部品を埋設してその電子部品の電極を配線基
板の表裏両面の配線パターンに接続するものであり、そ
の小型化、高密度実装化および多機能化には限界があ
る。
【００１１】本発明は上記の課題を解決するものであ
り、極めて多機能化された小型電子機器に使用するため
の多層配線基板において、複数種の電子部品を多層配線
基板内の各層における任意の位置に完全に埋設させて回
路と電子部品を一体化、すなわちモジュール化すること
により配線長の最短化、および高密度配線化を図り、高
速動作化など電子機器の高性能化に寄与することができ
る電子回路構成体とその製造方法を提供することを目的
とする。
り、極めて多機能化された小型電子機器に使用するため
の多層配線基板において、複数種の電子部品を多層配線
基板内の各層における任意の位置に完全に埋設させて回
路と電子部品を一体化、すなわちモジュール化すること
により配線長の最短化、および高密度配線化を図り、高
速動作化など電子機器の高性能化に寄与することができ
る電子回路構成体とその製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、複数の絶縁基板を積層し、その両面および
内層に複数の配線が形成された多層配線基板の所定のビ
アホール内に電子部品を埋設して多層配線基板の内部に
電子回路を構成することにより、１つの多層配線基板を
モジュール化、すなわち配線基板と電子部品とを一体化
した回路構成体を形成できるため、高速信号処理が可能
な電子機器を高密度化、小型化することができる。
するために、複数の絶縁基板を積層し、その両面および
内層に複数の配線が形成された多層配線基板の所定のビ
アホール内に電子部品を埋設して多層配線基板の内部に
電子回路を構成することにより、１つの多層配線基板を
モジュール化、すなわち配線基板と電子部品とを一体化
した回路構成体を形成できるため、高速信号処理が可能
な電子機器を高密度化、小型化することができる。
【００１３】本願の第１の発明は、絶縁基板にビアホー
ルと貫通孔を設ける工程と、前記絶縁基板の底面に銅箔
を貼着したのち前記貫通孔の内部に電子部品を装填する
工程と、前記絶縁基板上に導電性ペーストを塗布して前
記貫通孔と前記ビアホール内に充填する工程と、前記導
電性ペーストを塗布した前記絶縁基板の上面に銅箔を配
置し、両面から加熱、加圧して前記絶縁基板と前記導電
性ペーストを圧縮、硬化させる工程と、両面の前記銅箔
をパターンニングして配線を形成する工程とを有する電
子部品内蔵両面配線板の製造方法である。
ルと貫通孔を設ける工程と、前記絶縁基板の底面に銅箔
を貼着したのち前記貫通孔の内部に電子部品を装填する
工程と、前記絶縁基板上に導電性ペーストを塗布して前
記貫通孔と前記ビアホール内に充填する工程と、前記導
電性ペーストを塗布した前記絶縁基板の上面に銅箔を配
置し、両面から加熱、加圧して前記絶縁基板と前記導電
性ペーストを圧縮、硬化させる工程と、両面の前記銅箔
をパターンニングして配線を形成する工程とを有する電
子部品内蔵両面配線板の製造方法である。
【００１４】また、第２の発明は、第１の発明の電子部
品内蔵両面配線板の製造方法に関し、絶縁基板としてガ
ラスエポキシコンポジット、ガラスＢＴレジンコンポジ
ット、アラミドエポキシコンポジットおよびアラミドＢ
Ｔレジンコンポジットの熱硬化性樹脂含浸繊維基材の少
なくとも１種からなる絶縁基板を用いることを特徴と す
るものである。
品内蔵両面配線板の製造方法に関し、絶縁基板としてガ
ラスエポキシコンポジット、ガラスＢＴレジンコンポジ
ット、アラミドエポキシコンポジットおよびアラミドＢ
Ｔレジンコンポジットの熱硬化性樹脂含浸繊維基材の少
なくとも１種からなる絶縁基板を用いることを特徴と す
るものである。
【００１５】また、第３の発明は、絶縁基板にビアホー
ルを設ける工程と、前記ビアホールの内部に導電性ペー
ストを充填する工程と、両端子に導電体を塗布した複数
の電子部品を銅箔の所定の位置に載置する工程と、ビア
ホールの内部に導電性ペーストを充填した前記絶縁基板
を複数の電子部品を載置した前記銅箔と他の銅箔との間
に狭持して加圧することにより前記電子部品を前記絶縁
基板内に埋設する工程と、前記銅箔の両面から加熱、加
圧して前記絶縁基板と前記導電性ペーストを硬化させる
工程と、両面の前記銅箔をパターンニングして配線を形
成する工程とを有する電子部品内蔵両面配線板の製造方
法である。
ルを設ける工程と、前記ビアホールの内部に導電性ペー
ストを充填する工程と、両端子に導電体を塗布した複数
の電子部品を銅箔の所定の位置に載置する工程と、ビア
ホールの内部に導電性ペーストを充填した前記絶縁基板
を複数の電子部品を載置した前記銅箔と他の銅箔との間
に狭持して加圧することにより前記電子部品を前記絶縁
基板内に埋設する工程と、前記銅箔の両面から加熱、加
圧して前記絶縁基板と前記導電性ペーストを硬化させる
工程と、両面の前記銅箔をパターンニングして配線を形
成する工程とを有する電子部品内蔵両面配線板の製造方
法である。
【００１６】また、第４の発明は、第３の発明の電子部
品内蔵両面配線板の製造方法に関し、絶縁基板として無
機質フィラー７０〜９５重量部と、少なくとも熱硬化性
樹脂、硬化剤、および硬化促進剤を含む樹脂組成物５〜
３０重量部からなる混合物を主体とするコンポジット基
板を用いることを特徴とするものである。
品内蔵両面配線板の製造方法に関し、絶縁基板として無
機質フィラー７０〜９５重量部と、少なくとも熱硬化性
樹脂、硬化剤、および硬化促進剤を含む樹脂組成物５〜
３０重量部からなる混合物を主体とするコンポジット基
板を用いることを特徴とするものである。
【００１７】また、第５の発明は、絶縁基板にビアホー
ルと貫通孔を設ける工程と、前記絶縁基板の底面に銅箔
を貼着したのち前記貫通孔の内部に電子部品を装填する
工程と、前記絶縁基板上に導電性ペーストを塗布して前
記貫通孔と前記ビアホール内に充填する工程と、前記導
電性ペーストを塗布した前記絶縁基板の上面に銅箔を配
置し、両面から加熱、加圧して前記絶縁基板と前記導電
性ペーストを圧縮、硬化させる工程と、両面の前記銅箔
をパターンニングして配線を形成することにより電子部
品内蔵両面配線板を形成する工程と、複数種類の前記電
子部品内蔵両面配線板を少なくとも２枚積層する工程と
を有する電子回路構成体の製造方法である。
ルと貫通孔を設ける工程と、前記絶縁基板の底面に銅箔
を貼着したのち前記貫通孔の内部に電子部品を装填する
工程と、前記絶縁基板上に導電性ペーストを塗布して前
記貫通孔と前記ビアホール内に充填する工程と、前記導
電性ペーストを塗布した前記絶縁基板の上面に銅箔を配
置し、両面から加熱、加圧して前記絶縁基板と前記導電
性ペーストを圧縮、硬化させる工程と、両面の前記銅箔
をパターンニングして配線を形成することにより電子部
品内蔵両面配線板を形成する工程と、複数種類の前記電
子部品内蔵両面配線板を少なくとも２枚積層する工程と
を有する電子回路構成体の製造方法である。
【００１８】また、第６の発明は、第５の発明の電子回
路構成体の製造方法に関し、絶縁基板としてガラスエポ
キシコンポジット、ガラスＢＴレジンコンポジット、ア
ラミドエポキシコンポジットおよびアラミドＢＴレジン
コンポジットの熱硬化性樹脂 含浸繊維基材の少なくとも
１種からなる絶縁基板を用いるものであり、信頼性に優
れた電子回路構成体を形成することができる。
路構成体の製造方法に関し、絶縁基板としてガラスエポ
キシコンポジット、ガラスＢＴレジンコンポジット、ア
ラミドエポキシコンポジットおよびアラミドＢＴレジン
コンポジットの熱硬化性樹脂 含浸繊維基材の少なくとも
１種からなる絶縁基板を用いるものであり、信頼性に優
れた電子回路構成体を形成することができる。
【００１９】また、第７の発明は、絶縁基板にビアホー
ルを設ける工程と、前記ビアホールの内部に導電性ペー
ストを充填する工程と、両端子に導電体を塗布した複数
の電子部品を銅箔の所定の位置に載置する工程と、ビア
ホールの内部に導電性ペーストを充填した前記絶縁基板
を複数の電子部品を載置した前記銅箔と他の銅箔との間
に狭持して加圧することにより前記電子部品を前記絶縁
基板内に埋設する工程と、前記銅箔の両面から加熱、加
圧して前記絶縁基板と前記導電性ペーストを硬化させる
工程と、両面の前記銅箔をパターンニングして配線を形
成することにより電子部品内蔵両面配線板を形成する工
程と、複数種類の前記電子部品内蔵両面配線板を少なく
とも２枚積層する工程とを有する電子回路構成体の製造
方法である。
ルを設ける工程と、前記ビアホールの内部に導電性ペー
ストを充填する工程と、両端子に導電体を塗布した複数
の電子部品を銅箔の所定の位置に載置する工程と、ビア
ホールの内部に導電性ペーストを充填した前記絶縁基板
を複数の電子部品を載置した前記銅箔と他の銅箔との間
に狭持して加圧することにより前記電子部品を前記絶縁
基板内に埋設する工程と、前記銅箔の両面から加熱、加
圧して前記絶縁基板と前記導電性ペーストを硬化させる
工程と、両面の前記銅箔をパターンニングして配線を形
成することにより電子部品内蔵両面配線板を形成する工
程と、複数種類の前記電子部品内蔵両面配線板を少なく
とも２枚積層する工程とを有する電子回路構成体の製造
方法である。
【００２０】また、第８の発明は、第７の発明の電子回
路構成体の製造方法に関し、絶縁基板として無機質フィ
ラー７０〜９５重量部と、少なくとも熱硬化性樹脂、硬
化剤、および硬化促進剤を含む樹脂組成物５〜３０重量
部からなる混合物を主体とするコンポジット基板を用い
るものであり、信頼性に優れた電子回路構成体を安価な
コストで製造することができる。
路構成体の製造方法に関し、絶縁基板として無機質フィ
ラー７０〜９５重量部と、少なくとも熱硬化性樹脂、硬
化剤、および硬化促進剤を含む樹脂組成物５〜３０重量
部からなる混合物を主体とするコンポジット基板を用い
るものであり、信頼性に優れた電子回路構成体を安価な
コストで製造することができる。
【００２１】また、第９の発明は、第５〜８のいずれか
に発明の電子回路構成体の製造方法に関し、積層する工
程において、さらにその上面に半導体チップを搭載する
方法である。
に発明の電子回路構成体の製造方法に関し、積層する工
程において、さらにその上面に半導体チップを搭載する
方法である。
【００２２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００２３】（参考例１） 図１（ａ）は本発明の第１の参考例における電子回路構
成体の構造を示すものであり、図１（ｂ）は半導体チッ
プおよび電子回路構成体に内蔵された電子部品で構成さ
れる等価回路図である。
成体の構造を示すものであり、図１（ｂ）は半導体チッ
プおよび電子回路構成体に内蔵された電子部品で構成さ
れる等価回路図である。
【００２４】まず図１（ａ）に示すように、ガラスエポ
キシ樹脂、アラミドエポキシ樹脂等の合成樹脂よりなる
複数の絶縁基板１およびその内層配線２と両面に形成さ
れた配線３およびその配線群を電気的に接続するビアホ
ール導体４を主たる構成要素とする多層配線基板５の上
面に半導体チップ６が搭載されている。半導体チップ６
と多層配線基板５とは半導体チップ６の電極７および多
層配線基板５上の配線３または電極パッド８とはんだボ
ールまたは金バンプ９によって接続されている。
キシ樹脂、アラミドエポキシ樹脂等の合成樹脂よりなる
複数の絶縁基板１およびその内層配線２と両面に形成さ
れた配線３およびその配線群を電気的に接続するビアホ
ール導体４を主たる構成要素とする多層配線基板５の上
面に半導体チップ６が搭載されている。半導体チップ６
と多層配線基板５とは半導体チップ６の電極７および多
層配線基板５上の配線３または電極パッド８とはんだボ
ールまたは金バンプ９によって接続されている。
【００２５】このような多層配線基板の構造において本
参考例が特徴とするところは、銀または銅ペースト等の
導電体が充填されるビアホール以外に複数の貫通孔を設
け、その内部にチップ抵抗１０，チップコンデンサ１
１、チップコイル１２等の電子部品を内蔵させている点
である。
参考例が特徴とするところは、銀または銅ペースト等の
導電体が充填されるビアホール以外に複数の貫通孔を設
け、その内部にチップ抵抗１０，チップコンデンサ１
１、チップコイル１２等の電子部品を内蔵させている点
である。
【００２６】特に半導体チップ６が実装されている配線
３または電極パッド８の直下にこれらの電子部品を内蔵
させたり、内層配線２を介して電子部品を直列接続させ
る、いわゆるデバイスオンデバイス接続を行うことによ
り半導体チップと電子部品との配線長を極力短くするこ
とができ、電子回路上の高速動作を可能とすることがで
きる。
３または電極パッド８の直下にこれらの電子部品を内蔵
させたり、内層配線２を介して電子部品を直列接続させ
る、いわゆるデバイスオンデバイス接続を行うことによ
り半導体チップと電子部品との配線長を極力短くするこ
とができ、電子回路上の高速動作を可能とすることがで
きる。
【００２７】また図１（ｂ）は半導体チップ６の周辺に
必要な電子部品を配線基板内に内蔵させて形成した電子
回路構成体、いわゆる回路モジュールの等価回路を示す
ものであり、このように電子部品を多層配線基板内の任
意の箇所に内蔵させることにより、配線基板上の電子部
品実装面積を低減でき、電子機器の小型軽量化を可能と
することができる。
必要な電子部品を配線基板内に内蔵させて形成した電子
回路構成体、いわゆる回路モジュールの等価回路を示す
ものであり、このように電子部品を多層配線基板内の任
意の箇所に内蔵させることにより、配線基板上の電子部
品実装面積を低減でき、電子機器の小型軽量化を可能と
することができる。
【００２８】（参考例２） 次に本発明の第２の参考例について図２を用いて説明す
る。
る。
【００２９】図２（ａ）は図２（ｂ）に示すブロック図
の一部を本参考例に関わる電子回路構成体として形成
し、マザー基板に搭載した断面図を示すものであり、第
１の参考例において説明した多層配線基板内に電子部品
を内蔵した複数の電子回路構成体２１，２２および２３
を多層配線構造を有するマザー基板２４上に配置したも
のである。図２（ａ）において２１は図２（ｂ）に示す
中間周波増幅回路、２２は音声中間周波増幅回路、２３
は映像増幅回路をそれぞれ半導体チップと多層配線基板
内に内蔵させた周辺電子部品とにより一体化させた電子
回路構成体である。
の一部を本参考例に関わる電子回路構成体として形成
し、マザー基板に搭載した断面図を示すものであり、第
１の参考例において説明した多層配線基板内に電子部品
を内蔵した複数の電子回路構成体２１，２２および２３
を多層配線構造を有するマザー基板２４上に配置したも
のである。図２（ａ）において２１は図２（ｂ）に示す
中間周波増幅回路、２２は音声中間周波増幅回路、２３
は映像増幅回路をそれぞれ半導体チップと多層配線基板
内に内蔵させた周辺電子部品とにより一体化させた電子
回路構成体である。
【００３０】上記のように本参考例によれば、電子機器
の配線基板上からディスクリート電子部品の実装を削減
することが可能となり、電子機器の小型化、および実装
コストの低減に大きな効果を得ることができる。
の配線基板上からディスクリート電子部品の実装を削減
することが可能となり、電子機器の小型化、および実装
コストの低減に大きな効果を得ることができる。
【００３１】（実施の形態１） 次に本発明の第１の実施の形態における電子回路構成体
の製造方法について図面を用いて説明する。
の製造方法について図面を用いて説明する。
【００３２】図３（ａ）〜（ｆ）は第１の参考例におけ
る電子回路構成体の１層を製造する場合の工程断面図で
あり、図３（ａ）の３１はガラス、アラミド、全芳香族
ポリエステル等よりなる不織布にエポキシ、ＢＴレジ
ン、ポリイミド、変成ＰＰＥ等よりなる熱硬化性樹脂を
含浸して得られるプリプレグ状態の樹脂含浸繊維シート
基材である。
る電子回路構成体の１層を製造する場合の工程断面図で
あり、図３（ａ）の３１はガラス、アラミド、全芳香族
ポリエステル等よりなる不織布にエポキシ、ＢＴレジ
ン、ポリイミド、変成ＰＰＥ等よりなる熱硬化性樹脂を
含浸して得られるプリプレグ状態の樹脂含浸繊維シート
基材である。
【００３３】この樹脂含浸繊維シート基材３１の所定の
箇所に図３（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール３２およびチップ抵抗、チ
ップコンデンサ、チップコイル等の電子部品を装填する
ための貫通孔３３を炭酸ガスレーザ、エキシマレーザに
よる加工、または金型による加工等によって形成する。
箇所に図３（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール３２およびチップ抵抗、チ
ップコンデンサ、チップコイル等の電子部品を装填する
ための貫通孔３３を炭酸ガスレーザ、エキシマレーザに
よる加工、または金型による加工等によって形成する。
【００３４】次に図３（ｃ）に示すように、孔開け加工
の終わった樹脂含浸繊維シート基材３１の片面に銅箔３
４ａを貼着し、あらかじめ一方の端子に導電性ペースト
を塗布しておいた電子部品３５，３６を所定の貫通孔３
３内に装填したのち、樹脂含浸繊維シート基材３１の他
の片面からスキージ等により印刷塗布することにより、
ビアホール３２および貫通孔３３内に導電性ペースト３
７を充填し、（図３（ｄ））その上に他の銅箔３４ｂを
配置したのち、図３（ｅ）に示すように両面から加熱、
加圧して樹脂含浸繊維シート基材３１を圧縮することに
より、プリプレグ状態であった樹脂含浸繊維シート基材
３１が完全硬化する。
の終わった樹脂含浸繊維シート基材３１の片面に銅箔３
４ａを貼着し、あらかじめ一方の端子に導電性ペースト
を塗布しておいた電子部品３５，３６を所定の貫通孔３
３内に装填したのち、樹脂含浸繊維シート基材３１の他
の片面からスキージ等により印刷塗布することにより、
ビアホール３２および貫通孔３３内に導電性ペースト３
７を充填し、（図３（ｄ））その上に他の銅箔３４ｂを
配置したのち、図３（ｅ）に示すように両面から加熱、
加圧して樹脂含浸繊維シート基材３１を圧縮することに
より、プリプレグ状態であった樹脂含浸繊維シート基材
３１が完全硬化する。
【００３５】なお図３（ｄ）において電子部品３５は電
子部品３６より形状の小さなものを使用しており、した
がって導電性ペースト３７を塗布したとき、電子部品３
５の上面には電子部品３６の上面より多くの導電性ペー
スト３７が塗布されていて樹脂含浸繊維シート基材３１
を加熱、加圧するとき樹脂含浸繊維シート基材３１の最
終的な厚みは電子部品３６の厚みとほぼ同一となるが電
子部品３５と樹脂含浸繊維シート基材３１との厚みの差
は導電性ペースト３７によって調整される。
子部品３６より形状の小さなものを使用しており、した
がって導電性ペースト３７を塗布したとき、電子部品３
５の上面には電子部品３６の上面より多くの導電性ペー
スト３７が塗布されていて樹脂含浸繊維シート基材３１
を加熱、加圧するとき樹脂含浸繊維シート基材３１の最
終的な厚みは電子部品３６の厚みとほぼ同一となるが電
子部品３５と樹脂含浸繊維シート基材３１との厚みの差
は導電性ペースト３７によって調整される。
【００３６】次に通常のフォトリソグラフィによるパタ
ーンニングおよびエッチングをおこなうことにより、図
３（ｆ）に示すように、樹脂含浸繊維シート基板３１の
内部にチップ抵抗３５、チップコンデンサ３６等の電子
部品を内蔵し、樹脂含浸繊維シート基板３１の両面にビ
アホール導体である導電性樹脂３７で電気的に接続され
た配線層３８ａ、３８ｂを備えた電子部品内蔵両面配線
板３９を得ることができる。
ーンニングおよびエッチングをおこなうことにより、図
３（ｆ）に示すように、樹脂含浸繊維シート基板３１の
内部にチップ抵抗３５、チップコンデンサ３６等の電子
部品を内蔵し、樹脂含浸繊維シート基板３１の両面にビ
アホール導体である導電性樹脂３７で電気的に接続され
た配線層３８ａ、３８ｂを備えた電子部品内蔵両面配線
板３９を得ることができる。
【００３７】上記説明した製造法により、他の配線パタ
ーンおよび他の電子部品を内蔵した複数種類の電子部品
内蔵両面配線基板を形成して積層、多層化してその上面
に半導体チップを搭載することにより第１の参考例で説
明した電子回路構成体を形成することができる。
ーンおよび他の電子部品を内蔵した複数種類の電子部品
内蔵両面配線基板を形成して積層、多層化してその上面
に半導体チップを搭載することにより第１の参考例で説
明した電子回路構成体を形成することができる。
【００３８】（実施の形態２） 次に本発明の第２の実施の形態における電子回路構成体
の製造方法について図面を用いて説明する。
の製造方法について図面を用いて説明する。
【００３９】図４（ａ）〜（ｆ）は第１の参考例におけ
る電子回路構成体の１層を製造する場合の工程断面図で
あり、図４（ａ）に示す４１は酸化アルミニウム、窒化
アルミニウム、窒化ボロン等の無機質フィラー７０〜９
５重量部とエポキシ樹脂等の未硬化状態の熱硬化性樹脂
５〜３０重量部からなる混合物を熱処理によりプリプレ
グ状態としてシート状に加工したものである。
る電子回路構成体の１層を製造する場合の工程断面図で
あり、図４（ａ）に示す４１は酸化アルミニウム、窒化
アルミニウム、窒化ボロン等の無機質フィラー７０〜９
５重量部とエポキシ樹脂等の未硬化状態の熱硬化性樹脂
５〜３０重量部からなる混合物を熱処理によりプリプレ
グ状態としてシート状に加工したものである。
【００４０】このシート基材（絶縁基板）４１の所定の
位置に図４（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール４２をレーザ加工法や金
型、またはパンチング等の機械加工法により孔開けし、
図４（ｃ）に示すようにビアホール４２の中に金、銀、
銅等を導電物質とする導電性ペースト４３を充填する。
位置に図４（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール４２をレーザ加工法や金
型、またはパンチング等の機械加工法により孔開けし、
図４（ｃ）に示すようにビアホール４２の中に金、銀、
銅等を導電物質とする導電性ペースト４３を充填する。
【００４１】次に図４（ｄ）に示すように、まずチップ
抵抗４５、チップコンデンサ４６等の電子部品を、その
端子電極に導電性ペーストを塗布したのち、銅箔４４ａ
の上面の所定の場所に載置し、その上方に図４（ｃ）で
得られたシート基材４１、さらにその上方に他の銅箔４
４ｂを配置して正確に位置合わせしたのち、プレス金型
等を用いて加熱、加圧することにより、図４（ｅ）に示
すように電子部品４５，４６をプリプレグ状態のシート
基材４１の内部に埋め込ませると同時にビアホール導体
４３を硬化させて銅箔４４ａ、４４ｂと電気的に接続さ
せ、またシート基材４１と銅箔とを強固に接着させる。
抵抗４５、チップコンデンサ４６等の電子部品を、その
端子電極に導電性ペーストを塗布したのち、銅箔４４ａ
の上面の所定の場所に載置し、その上方に図４（ｃ）で
得られたシート基材４１、さらにその上方に他の銅箔４
４ｂを配置して正確に位置合わせしたのち、プレス金型
等を用いて加熱、加圧することにより、図４（ｅ）に示
すように電子部品４５，４６をプリプレグ状態のシート
基材４１の内部に埋め込ませると同時にビアホール導体
４３を硬化させて銅箔４４ａ、４４ｂと電気的に接続さ
せ、またシート基材４１と銅箔とを強固に接着させる。
【００４２】次に両面の銅箔４４ａ、４４ｂを通常のフ
ォトリソグラフィによるパターンニングおよびエッチン
グを行うことにより、図４（ｆ）に示すように、シート
基材４１の内部にチップ抵抗４５、チップコンデンサ４
６等の電子部品を内蔵し、シート基材４１の両面にビア
ホール導体４３で電気的に接続された配線層４７ａ、４
７ｂを備えた電子部品内蔵両面配線板４８を得ることが
できる。
ォトリソグラフィによるパターンニングおよびエッチン
グを行うことにより、図４（ｆ）に示すように、シート
基材４１の内部にチップ抵抗４５、チップコンデンサ４
６等の電子部品を内蔵し、シート基材４１の両面にビア
ホール導体４３で電気的に接続された配線層４７ａ、４
７ｂを備えた電子部品内蔵両面配線板４８を得ることが
できる。
【００４３】本実施の形態においても第１の実施の形態
の場合と同じように、上記説明した製造法により、他の
配線パターンおよび他の電子部品を内蔵した複数種類の
電子部品内蔵両面配線基板を形成して積層、多層化して
その上面に半導体チップを搭載することにより第１の参
考例で説明した電子回路構成体を形成することができ
る。
の場合と同じように、上記説明した製造法により、他の
配線パターンおよび他の電子部品を内蔵した複数種類の
電子部品内蔵両面配線基板を形成して積層、多層化して
その上面に半導体チップを搭載することにより第１の参
考例で説明した電子回路構成体を形成することができ
る。
【００４４】なお本実施の形態において絶縁シート基材
として熱硬化性エポキシ樹脂を用いた場合について説明
したが、その他ＢＴレジン、ポリイミド、変成ＰＰＥ等
よりなる熱硬化性樹脂を用いることも可能である。
として熱硬化性エポキシ樹脂を用いた場合について説明
したが、その他ＢＴレジン、ポリイミド、変成ＰＰＥ等
よりなる熱硬化性樹脂を用いることも可能である。
【００４５】上記各実施の形態の説明より明らかなよう
に本発明の最も特徴とするところは、従来の部品内蔵型
配線基板において用いられる完全に硬化した絶縁基板を
用いるものと異なり、プリプレグ状態にある絶縁基板を
用いているために形状、大きさに相違がある電子部品を
用いることが可能であり、その高さ調整は最終工程にお
ける絶縁基板の加熱、加圧による圧縮時に容易に行うこ
とができる。
に本発明の最も特徴とするところは、従来の部品内蔵型
配線基板において用いられる完全に硬化した絶縁基板を
用いるものと異なり、プリプレグ状態にある絶縁基板を
用いているために形状、大きさに相違がある電子部品を
用いることが可能であり、その高さ調整は最終工程にお
ける絶縁基板の加熱、加圧による圧縮時に容易に行うこ
とができる。
【００４６】また本発明ではプリプレグ状態の絶縁基板
に多層配線基板における層間接続のためのビアホール導
体の形成や電子部品を装填する等の工程を採用すること
により、多層配線基板の任意の層および任意の位置に、
すなわち複数の電子部品を層間にまたがって直列接続す
ることやビアホール導体の上下いずれにも電子部品を配
置することを自由に行うことができるため、半導体チッ
プや各電子部品間の短配線化が容易となり、高密度実装
による電子機器の高速動作化、小型化が可能となる。
に多層配線基板における層間接続のためのビアホール導
体の形成や電子部品を装填する等の工程を採用すること
により、多層配線基板の任意の層および任意の位置に、
すなわち複数の電子部品を層間にまたがって直列接続す
ることやビアホール導体の上下いずれにも電子部品を配
置することを自由に行うことができるため、半導体チッ
プや各電子部品間の短配線化が容易となり、高密度実装
による電子機器の高速動作化、小型化が可能となる。
【００４７】
【発明の効果】複数の絶縁基板を積層し、その両面およ
び内層に複数の配線が形成された多層配線基板の所定の
ビアホール内に電子部品を埋設して多層配線基板の内部
に電子回路を構成して１つの多層配線基板を回路モジュ
ール化、すなわち配線基板と電子部品とを一体化した回
路構成体を形成するものであり、配線長の最短化、およ
び高密度配線化を図り、高速動作化など電子機器の高性
能化に寄与することができる。
び内層に複数の配線が形成された多層配線基板の所定の
ビアホール内に電子部品を埋設して多層配線基板の内部
に電子回路を構成して１つの多層配線基板を回路モジュ
ール化、すなわち配線基板と電子部品とを一体化した回
路構成体を形成するものであり、配線長の最短化、およ
び高密度配線化を図り、高速動作化など電子機器の高性
能化に寄与することができる。
【図１】（ａ）本発明の第１の参考例における電子回路
構成体の要部断面図 （ｂ）本発明の第１の参考例における電子回路構成体の
等価回路図
構成体の要部断面図 （ｂ）本発明の第１の参考例における電子回路構成体の
等価回路図
【図２】（ａ）本発明の第２の参考例における電子回路
構成体の要部断面図 （ｂ）本発明の第２の参考例における電子回路構成体の
ブロック図
構成体の要部断面図 （ｂ）本発明の第２の参考例における電子回路構成体の
ブロック図
【図３】本発明の第１の実施の形態における電子回路構
成体の製造方法を説明する工程断面図
成体の製造方法を説明する工程断面図
【図４】本発明の第２の実施の形態における電子回路構
成体の製造方法を説明する工程断面図
成体の製造方法を説明する工程断面図
１ 絶縁基板 ２，３ 配線 ４ ビアホール導体 ５ 多層配線基板 １０，１１，１２ 電子部品
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−373157（ＪＰ，Ａ) 特開 平10−51150（ＪＰ，Ａ) 特開 平11−186698（ＪＰ，Ａ) 特開 平10−335834（ＪＰ，Ａ) 実開 平１−93772（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 25/00
Claims (9)
- 【請求項１】 絶縁基板にビアホールと貫通孔を設ける
工程と、前記絶縁基板の底面に銅箔を貼着したのち前記
貫通孔の内部に電子部品を装填する工程と、前記絶縁基
板上に導電性ペーストを塗布して前記貫通孔と前記ビア
ホール内に充填する工程と、前記導電性ペーストを塗布
した前記絶縁基板の上面に銅箔を配置し、両面から加
熱、加圧して前記絶縁基板と前記導電性ペーストを圧
縮、硬化させる工程と、両面の前記銅箔をパターンニン
グして配線を形成する工程とを有する電子部品内蔵両面
配線板の製造方法。 - 【請求項２】 絶縁基板としてガラスエポキシコンポジ
ット、ガラスＢＴレジンコンポジット、アラミドエポキ
シコンポジットおよびアラミドＢＴレジンコンポジット
の熱硬化性樹脂含浸繊維基材の少なくとも１種からなる
絶縁基板を用いることを特徴とする請求項１記載の電子
部品内蔵両面配線板の製造方法。 - 【請求項３】 絶縁基板にビアホールを設ける工程と、
前記ビアホールの内部に導電性ペーストを充填する工程
と、両端子に導電体を塗布した複数の電子部品を銅箔の
所定の位置に載置する工程と、ビアホールの内部に導電
性ペーストを充填した前記絶縁基板を複数の電子部品を
載置した前記銅箔と他の銅箔との間に狭持して加圧する
ことにより前記電子部品を前記絶縁基板内に埋設する工
程と、前記銅箔の両面から加熱、加圧して前記絶縁基板
と前記導電性ペーストを硬化させる工程と、両面の前記
銅箔をパターンニングして配線を形成する工程とを有す
る電子部品内蔵両面配線板の製造方法。 - 【請求項４】 絶縁基板として無機質フィラー７０〜９
５重量部と、少なくとも熱硬化性樹脂、硬化剤、および
硬化促進剤を含む樹脂組成物５〜３０重量部からなる混
合物を主体とするコンポジット基板を用いることを特徴
とする請求項３に記載の電子部品内蔵両面配線板の製造
方法。 - 【請求項５】 絶縁基板にビアホールと貫通孔を設ける
工程と、前記絶縁基板の底面に銅箔を貼着したのち前記
貫通孔の内部に電子部品を装填する工程と、前記絶縁基
板上に導電性ペーストを塗布して前記貫通孔と前記ビア
ホール内に充填する工程と、前記導電性ペーストを塗布
した前記絶縁基板の上面に銅箔を配置し、両面から加
熱、加圧して前記絶縁基板と前記導電性ペーストを圧
縮、硬化させる工程と、両面の前記銅箔をパターンニン
グして配線を形成することにより電子部品内蔵両面配線
板を形成する工程と、複数種類の前記電子部品内蔵両面
配線板を少なくとも２枚積層する工程とを有する電子回
路構成体の製造方法。 - 【請求項６】 絶縁基板としてガラスエポキシコンポジ
ット、ガラスＢＴレジンコンポジット、アラミドエポキ
シコンポジットおよびアラミドＢＴレジンコンポジット
の熱硬化性樹脂含浸繊維基材の少なくとも１種からなる
絶縁基板を用いることを特徴とする請求項５記載の電子
回路構成体の製造方法。 - 【請求項７】 絶縁基板にビアホールを設ける工程と、
前記ビアホールの内部に導電性ペーストを充填する工程
と、両端子に導電体を塗布した複数の電子部品を銅箔の
所定の位置に載置する工程と、ビアホールの内部に導電
性ペーストを充填した前記絶縁基板を複数の電子部品を
載置した前記銅箔と他の銅箔との間に狭持して加圧する
ことにより前記電子部品を前記絶縁基板内に埋設する工
程と、前記銅箔の両面から加熱、加圧して前記絶縁基板
と前記導電性ペーストを硬化させる工程と、両面の前記
銅箔をパターンニングして配線を形成することにより電
子部品内蔵両面配線板を形成する工程と、複数種類の前
記電子部品内蔵両面配線板を少なくとも２枚積層する工
程とを有する電子回路構成体の製造方法。 - 【請求項８】 絶縁基板として無機質フィラー７０〜９
５重量部と、少なくとも熱硬化性樹脂、硬化剤、および
硬化促進剤を含む樹脂組成物５〜３０重量部からなる混
合物を主体とするコンポジット基板を用いることを特徴
とする請求項７に記載の電子回路構成体の製造方法。 - 【請求項９】 積層する工程において、さらにその上面
に半導体チップを搭載することを特徴とする請求項５〜
８のいずれかに記載の電子回路構成体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018461A JP3246502B2 (ja) | 2000-01-27 | 2000-01-27 | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018461A JP3246502B2 (ja) | 2000-01-27 | 2000-01-27 | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069990A Division JP2001298274A (ja) | 2001-03-13 | 2001-03-13 | 電子回路構成体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210955A JP2001210955A (ja) | 2001-08-03 |
| JP3246502B2 true JP3246502B2 (ja) | 2002-01-15 |
Family
ID=18545310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000018461A Expired - Lifetime JP3246502B2 (ja) | 2000-01-27 | 2000-01-27 | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246502B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249763A (ja) | 2002-02-25 | 2003-09-05 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
| FI119583B (fi) | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| US6928726B2 (en) * | 2003-07-24 | 2005-08-16 | Motorola, Inc. | Circuit board with embedded components and method of manufacture |
| KR100771298B1 (ko) * | 2005-08-24 | 2007-10-29 | 삼성전기주식회사 | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 |
| JP5076775B2 (ja) | 2007-09-25 | 2012-11-21 | 富士通株式会社 | 配線板、及び配線板を備えた装置 |
| JP5081267B2 (ja) * | 2010-03-25 | 2012-11-28 | パナソニック株式会社 | 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法 |
| JP5749235B2 (ja) * | 2012-09-25 | 2015-07-15 | パナソニック株式会社 | 回路部品内蔵基板の製造方法 |
| JP6128046B2 (ja) * | 2014-03-31 | 2017-05-17 | ソニー株式会社 | 実装基板および電子機器 |
| JP6388097B2 (ja) * | 2016-05-18 | 2018-09-12 | 株式会社村田製作所 | 部品内蔵基板の製造方法 |
| TWI651919B (zh) * | 2017-07-10 | 2019-02-21 | 建準電機工業股份有限公司 | 用於馬達之驅動組件及用於馬達激磁之半導體封裝結構 |
| JP2021190549A (ja) * | 2020-05-29 | 2021-12-13 | 株式会社ピーエムティー | 半導体パッケージの製造方法および半導体パッケージならびに電子部品実装用の基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193772U (ja) * | 1987-12-15 | 1989-06-20 | ||
| JP2924320B2 (ja) * | 1991-06-22 | 1999-07-26 | 日本電気株式会社 | ハイブリッドｉｃ |
| JP3322575B2 (ja) * | 1996-07-31 | 2002-09-09 | 太陽誘電株式会社 | ハイブリッドモジュールとその製造方法 |
| JP3728059B2 (ja) * | 1997-05-27 | 2005-12-21 | 京セラ株式会社 | 多層配線基板 |
| JPH11186698A (ja) * | 1997-12-18 | 1999-07-09 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法および回路基板 |
-
2000
- 2000-01-27 JP JP2000018461A patent/JP3246502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210955A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
| US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| US6694613B2 (en) | Method for producing a printed-circuit board having projection electrodes | |
| US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
| US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
| JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| WO2003034494A1 (en) | Module component | |
| US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
| JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JP2006528839A (ja) | 部品を埋め込まれた回路基板及び製造方法 | |
| KR20010112110A (ko) | 프린트 배선기판과 그 제조방법 | |
| US20120017435A1 (en) | Method of manufacturing PCB having electronic components embedded therein | |
| JP3246502B2 (ja) | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| US7135377B1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating same | |
| JP2002164660A (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| US20060094156A1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JP2001298274A (ja) | 電子回路構成体 | |
| JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
| KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
| JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
| JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3246502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |