JP2006528839A - 部品を埋め込まれた回路基板及び製造方法 - Google Patents

Abstract

基板アセンブリ（１０）及びそれを形成する方法は、基板コア（２２）のバイア（２４）内に少なくとも１つの埋込部品（２５）を有し、基板コアに結合される第１の接着層（２０）と、基板コアの上側表面の少なくとも一部の上と、埋込部品の一部の上方とにある第２の接着層（２６）を含む。その基板アセンブリは、基板コアの下側表面に接着される第１の導電層（１８）と、第２の接着層上にある第２の導電層（２８）とをさらに含むことができる。その基板アセンブリは、埋込部品の導電性表面と、第１の導電層及び第２の導電層のうちの少なくとも一方との間に配線（３６）をさらに含むことができる。その配線は、埋込部品の少なくとも１つの導電性表面（３２）を少なくとも一時的に露出させる開口部（３４）を通して形成することができる。

Description

［発明の分野］
本発明は回路基板一般に関し、より詳細には、部品を埋め込まれた回路基板に関する。

［発明の背景］
ファインピッチボールグリッドアレイ（ＢＧＡ）、チップスケールパッケージング（ＣＳＰ）及び他の開発途上の技術のフォームファクタの使用が徐々に広がりを見せていることは、新たな製造技法を用いて、プリント回路基板（ＰＣＢ）及びその上に部品を配置するためのアーキテクチャを作り出さなければならないことを意味している。さらに、様々なコスト削減のための努力が、開発途上にある、さらに小型で、さらに高密度で、さらに軽量で、さらに高速のシステムに関連する問題の度合いをさらに強めている。

集積することによって、電子デバイス内の能動部品を実装するために必要とされる空間が減少し続けると、付随する受動部品の配線密度及び実装密度が徐々に、処理するのが難しい問題になる。チップ部品形態のキャパシタ及び抵抗は実際には能動回路部品よりも大きな空間を占め、回路設計をかなり難しくする。これらの受動部品の多くは、集積回路入力及び集積回路出力において雑音保護及び接地のための分流器として用いられる。理想的には、それらの受動部品は実際のＩＣピン接続のできる限り近くに配置されるべきである。現在、多くのＩＣがボールグリッドアレイ形態でパッケージングされるようになっているので、チップ部品を、その部品が接続されることになっているリードの直ぐ近くに配置することは不可能である。

提案される１つの解決策は、集積回路上のシリコン内に受動部品を集積することである。シリコン内への集積は多くの場合にあまり実用的ではないので、設計者たちは受動部品を基板内に集積しようとしている。最もコスト効率の良い基板は通常、有機プリント回路基板である。これらのタイプの構造内にキャパシタを集積することは、サイズに関して明らかな問題を提起する。利用可能な空間及び層形成によれば、標準的な有機層構造を用いて集積できるようになるのは、少数の非常に小さな値のキャパシタだけである。

抵抗を集積するために２つの方法が追求されている。抵抗性フォイル層（Ｏｈｍｅｇａ−ｐｌｙ）法及び真空堆積抵抗法はそれぞれ、コスト及びインフラストラクチャに関する障害を提起している。ポリマー厚膜抵抗は信頼性がなく、変動があることがよく知られており、厳しい許容範囲を達成する場合に問題を提起する。

したがって、上記の不利な事柄のうちの少なくともいくつかを克服する、多層基板のような回路基板上に部品を集積するための信頼性のある方法及びアセンブリが望まれるであろう。

［発明の概要］
本発明による実施形態によれば、個別の抵抗、インダクタ及びキャパシタ部品のような部品又は他の適当な部品をＰＣＢに集積できるようになる。一態様では、複数の実施形態が、既存の面実装チップ部品を、Ｚ軸に沿って組み付けるという新規の方法で用いることができる。個別部品を概ね垂直な向きで基板内に埋め込むことにより、この技術によれば、基板を貫通するバイパスデバイスを真の意味でＺ軸に沿って組み付けることができるようになる。本発明は確かに、そのような構成だけに限定されることは意図していないが、この手法は非常にきれいな自己シールド設計を容易にする。Ｚ軸に向けること、及び列挙された部品は単なる例示的な構造として記載されており、本発明の範囲を限定することは意図していない。

一般的には、本発明による実施形態は、回路基板上にある埋込スルーホール内に１つ又は複数の部品を入れること、及び被覆された誘電体層内に部品を含む基板を封入することを含むことができる。その後、バイア又はめっき技法を用いて、これらの部品が必要とされる電子回路と接続できるようにするために、開口部を設けることができる。

本発明の一実施形態による第１の態様では、基板アセンブリ内に埋込部品を形成する方法は、第１のキャリア上に第１の接着層を被覆するステップと、接着層上に少なくとも１つのバイアを有する基板を配置するステップと、バイア内に少なくとも２つの導電性端子を有する埋込部品を配置するステップと、前処理された基板の少なくとも一部の上と、埋込部品の少なくとも一部の上方とに第２の接着層を被覆するステップと、第２の接着層上に第２のキャリアを配置するステップと、第１のキャリア及び第２のキャリアに互いに向かって力を加えるステップであって、それによって、第１の接着層と第２の接着層との間に埋込部品を有する基板アセンブリを形成する、力を加えるステップとを含むことができる。接着層は、エポキシ及び他の熱硬化性有機材料、又はＰＴＦＥ及び他の熱成形用有機材料のような誘電体材料から形成されることが好ましいが、当然、回路基板のために用いられることが考えられる他の材料も本発明において考慮される。

第２の態様では、基板アセンブリ内に埋込部品を形成するための方法は、第１のキャリア上に第１の導電層を被覆するステップと、第１の導電層上に第１の接着層を被覆するステップと、接着層上に前処理された基板を配置するステップであって、前処理された基板は少なくとも１つのバイア（及び前処理された基板のいずれかの側にオプションの導電性パターン）を含むことができる、前処理された基板を配置するステップと、バイア内に少なくとも２つの導電性端子を有する埋込部品を配置するステップとを含むことができる。またその方法は、前処理された基板の少なくとも一部の上と、埋込部品の少なくとも一部の上方とに第２の接着層を被覆するステップと、第２の接着層上に第２の導電層を被覆するステップと、第２の導電層上に第２のキャリアを配置するステップと、第１のキャリア及び第２のキャリアに互いに向かって力を加えるステップであって、それによって、第１の導電層と第２の導電層との間に埋込部品を有する基板アセンブリを形成する、力を加えるステップとを含むことができる。その方法は、第１のキャリア及び第２のキャリアのうちの少なくとも１つを除去するステップと、第１の導電層及び第１の接着層から形成される第１の対、並びに第２の導電層及び第２の接着層から形成される第２の対のうちの少なくとも一対の層を貫通して開口部を形成するステップであって、それによって、埋込部品の少なくとも１つの導電性表面を露出させる、開口部を形成するステップと、埋込部品の導電性表面と、開口部を有する第１の導電層及び第２の導電層のうちの少なくとも一方との間に配線を形成するステップとをさらに含むことができる。第１の導電層及び／又は第２の導電層は、その上に形成された導電性パターンを有することができる。配線は、埋込部品、第１の導電層又は第２の導電層の導電性表面と、基板コア上の導電性パターンの一部との間にも形成することができる。

本発明の第３の態様では、基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリは、基板コアの下側表面に結合される第１の接着層と、バイア内の埋込部品と、基板コアの上側表面の少なくとも一部の上と、埋込部品の少なくとも一部の上方にある第２の接着層とを含むことができ、第１の接着層及び第２の接着層のうちの少なくとも一方はバイアを少なくとも部分的に埋める。その基板アセンブリは、第１の接着層を用いて基板コアの下側表面に接着される第１の導電層と、第２の接着層上にある第２の導電層とをさらに含むことができる。その基板アセンブリは、埋込部品の導電性表面と、第１の導電層及び第２の導電層のうちの少なくとも一方との間にある配線をさらに含むことができる。その配線は、埋込部品の少なくとも導電性表面を少なくとも一時的に露出させる開口部を通して形成することができる。上記のように、配線は埋込部品の導電性表面、第１の導電層又は第２の導電層と、基板コア上にある導電性パターンの一部との間にも形成することができる。

包括的には、本発明による実施形態は、多層基板内に部品を集積するための異なる手法を取り上げる。いくつかの実施形態では、基板アセンブリ及びそれを形成する方法は、高密度配線（ＨＤＩ）構造及びプリント回路基板を製造する最も一般的な方法を利用する。製造工程を詳細に説明する前に、図１及び図２に示されるような構造内の部品を簡単に説明することが、製造工程の説明を容易にするであろう。

位置合わせピン配列を含む基板アセンブリ１０の一部の平面図が図１に示されており、第１のキャリア又は下側キャリア１２、並びにピン１４及び１６が含まれる。この事例の平面図は、たとえば、第２のキャリア又は上側キャリア３０が除去されるとき（そして、導電層（２８）が存在しないとき）の、上側層としての接着層２６を示す。第１のキャリア１２及び第２のキャリア３０は、後にさらに詳細に説明されるように、積層工程におけるプレスとしての役割を果たすことができる。基板アセンブリ１０のさらに完全な図が図２に断面図で示される。下から見たアセンブリ１０は、第１のキャリア１２と、主に位置合わせのために用いられるピン１４及び１６と、接着層２０を介して前処理された基板コア２１に結合されるオプションの第１の導電層１８とを含むことができる。前処理された基板コア２１は基板２２を含むことができ、基板２２は、そのいずれかの側にある導電性パターン２７と、バイア２４とを有する。バイアには、穿孔又は任意の他の態様で形成されるバイアを用いることができる。前処理された基板コア２１として、いずれの側にも導電性パターンが形成されない裸基板、又は基板２２のいずれか一方の側にのみ導電性パターンを有する基板を用いることができることも、本発明において考えられることは理解すべきである。１つ又は複数の部品２５は１つ又は複数のバイア２４内に配置することができる。１つの部品がＺ軸の向きに示されるが、図７を参照することによりさらに明らかになるように、複数の部品をバイア２４内に配置することができ、部品の導電性表面を後に露出できる限り、他の向きを用いることができることは理解すべきである。第２の接着層２６が、部品の上、及び前処理された基板コア２１の少なくとも一部の上に被覆される。第２のオプションの導電層２８を、接着層２６を用いて、前処理された基板コア２１に結合することができる。導電層２８の上には、第２のキャリア又はプレス板３０がある。

基本的には、図２、図２Ａ及び図２Ｂに示されるような大部分の実施形態では、一連の孔又はバイア２４を、できる限りＩＣピンの近くのような適所に、基板２２及び導電性表面２７（それは基板コアボード２１を形成する）を貫通して穿孔することができる。ＨＤＩ構造を用いる場合、これは通常、ＩＣピンのためのはんだパッドの真下にある孔を意味するであろう（図１０を参照）。その後、コアＰＣＢ（２１）の厚みに概ね等しい長さまでのチップ部品（２５）をバイア２４内に挿入することができる。次に、接着層又は誘電体層（２０及び２６）のようなＨＤＩ層が、基板コア２１の両側に被覆され、コア又はその受動チップ部品を封入するであろう。その後、必要に応じてＨＤＩバイアが形成され、回路を完成し、基板の両側から受動部品の両端への接点を形成するであろう。最後に、バイアがめっきされ、回路が完成されるであろう。そのようなアセンブリを製造する工程が、レーザバイアを有する、樹脂コーティングされたフォイル外層を用いることを含む、最も一般的なＨＤＩ工程を用いる簡単な１−２−１ＨＤＩ回路基板の例を用いて、以下にさらに詳細に説明される。樹脂コーティングされたフォイル層は、この例において、第１の接着層及び第２の接着層並びに第１の導電層及び第２の導電層としての役割を果たす。本発明がそれに限定されないこと、並びにエポキシ樹脂コート、エポキシ及び他の熱硬化性有機材料、並びにＰＴＦＥ及び他の熱形成用有機材料、ガラス繊維強化プレプレグ層、熱可塑性誘電体層、ペースト誘電体層及び液体誘電体層のような他の接着層を用いることができることは理解すべきである。導電層は通常銅であるが、数多くの他の導体を用いることができることも、本発明において考えられる。

図２Ａ及び図２Ｂを参照すると、その工程は基板コア２１で開始することができ、基板コアには適当な厚みの銅張積層板を用いることができる。適当な厚みは、集積されることになる部品（たとえばチップ部品）の長さに概ね等しいことが好ましい。基板コア２１は、１つ又は複数のバイア２４内に意図した位置及び向きで挿入される部品を収容するように設計されたパターンで、銅箔又は導電性パターン２７及び基板２２を貫通して穿孔されることができる。この事例では、ドリルサイズは、チップ部品の金属化された端部が予測可能な位置に存在するようにして、チップ部品が孔内で垂直方向に向くことができるように選択される。このステップ中に、必要とされる全ての積層位置決め孔（図示せず）も穿孔されるであろう。積層位置決め孔は、図２に示されるピン１４及び１６を収容するであろう。

次に、図２Ｂを参照すると、当業者によく知られているような標準的なフォトリソグラフィ及びエッチング技法及び材料を用いて、内層回路パターン又は導電性パターンを形成することができる。その後、好ましくは、このパターニングされたコアボード（２１）は洗浄され、後続の積層ステップにおいて接着を助長するために、還元された酸化物又はいくつかの他の粗面化技法でコーティングすることができる。

図３及び図４を参照すると、一旦、基板コア２１が完成したなら、次のステップは、部品を配置することを含むことができる。しかし最初に、基板コア２１が、ＨＤＩ積層ステップのための位置決めプレート又はキャリア１２、並びに位置合わせピン１４及び１６を用いて準備される。適当な位置決めピンを有するこの位置決めプレートは、積層レイアップワークステーション上に配置される。第１の導電層１８がキャリア１２に被覆され、その後、接着（誘電体）層２０が被覆される。第１の導電層１８は銅スリップシートから形成することができ、それはオプションで、加熱中に層が相対的に動くことができるようにするために加えることができる。第１の導電層１８は、位置決めプレート上に置かれ、且つエポキシ側を表にして位置決めピンを用いて配置することができる樹脂コーティングされた銅箔の銅箔から形成することもできる。接着層２０は、樹脂コーティングされた銅箔上のエポキシ樹脂から形成することができる。図２Ｂからの完成した基板コア２１は、樹脂コーティング箔の上に、位置決めピン１４及び１６を用いて所定の位置に配置され、図３に示される構造を形成することができる。その後、図４に示されるように、部品２５をバイア２４内に配置することができる。部品２５をバイア２４内に配置する処理は、ピックアンドプレース式装着機を通して図３のアセンブリ全体を処理して、孔又はバイア２４内にチップ部品を配置することにより果たすことができる。それらのチップ部品は、垂直方向に直立して孔内に配置することができる。たとえば、改良型のニットー社（Ｎｉｔｔｏ）ギャングプレースメントマシンは、チップ部品を縦向きで穿孔内の所定の位置に落とすことができ、所定の場所に存在しない部品を検査することができる。

必要に応じて全ての孔又はバイア内に部品２５を挿入したなら、図４のアセンブリは、図５に示されるような第２の接着（誘電体）層２６及び第２の導電層２８を配置するために、積層レイアップステーションに戻すことができる。層２６及び２８には、エポキシ側を基板コア２１に向かい合わせて積重物の上に配置される第２の樹脂コーティング銅箔層を用いることができる。オプションでは、別の銅スリップシート（導電層２８の一部を形成する）及び別の位置決めプレート又は第２のキャリア３０をその上に配置することができる。図６を参照すると、図５に示される積重物全体を、標準的な業界手順に従って、真空積層プレス内で加圧又は押圧し、硬化させることができる。押圧サイクル中に、銅箔上にあるエポキシコーティングの形をとる接着層２６及び／又は２０が流動し、図６に示されるように、部品２５の周囲にあるかつてのバイア２４を塞ぐであろう。流動時間が経過した後に、エポキシはゲル化し、硬化して、基板コアの上下両側において箔を基板コア２１に接着するであろう。それゆえ、受動部品は所定の位置に固定され、基板内に集積されるであろう。押圧工程の後に、図６のアセンブリは図５のアセンブリと同じように見えることになるが、図６では接着剤が部品のかなり部分を取り囲んでいる。

図７を参照すると、図６のアセンブリをキャリア１２及び３０並びにピン１４及び１６から除去することができるが、一度に一方のキャリアだけを除去するとともに、対応する側を処理することにより、さらに別の処理を続けることもできる可能性がある。いずれにしても、この時点で、必要に応じて、図６のアセンブリに、標準的な方法に従って穿孔された孔のようなバイア４４を形成して、表裏又は層間バイア接続を形成することができる。またこの時点で、レーザ又は他の技法を用いて、開口部又はバイア３４を形成して、部品２５の導電性表面３２を露出させることができる。理想的には、レーザは、コア基板内に埋め込まれたチップ部品の端部上にバイア開口部を正確に形成することができる。レーザバイアを形成するいくつかの一般的に用いられる方法があるが、本発明は当然、そのような技法には限定されない。そのような例示的な方法は、１）紫外線（ＵＶ）レーザを用いて、銅箔及び誘電体の両方を切断すること、２）ＵＶレーザを用いて銅を切断し、その後、赤外線レーザによって、露出した誘電体を除去すること、及び３）当業者に知られている標準的なフォトリソグラフィ及びエッチング工程を用いて銅箔内に孔をエッチングし、その後、赤外線レーザを用いて、露出した誘電体を除去することを含む。

部品の導電性表面又はチップ部品パッドの端部への開口部を含むことができるバイア３４及びバイア４４の両方を形成した後に、図７のアセンブリは、当業者によく知られている標準的なめっき、フォトリソグラフィ及びエッチング技法を用いてさらに処理され、仕上げられて、図８に示されるようなアセンブリ５２を形成することができる。めっき３６は、めっきバイア３８を形成し、埋込部品２５の導電性表面３２と、第１の導電層２０及び第２の導電層２８のうちの少なくとも一方との間の配線を形成する。配線は、埋込部品２５の導電性表面３２、第１の導電層又は第２の導電層（２０又は２８）と基板コア上の導電性パターン２７の一部との間にも形成することができる。一実施形態では、これらの配線は実効的なシールドとしての役割を果たすことができる。必要に応じて、図８Ａに示されるように、選択的にめっき、フォトリソグラフィ又はエッチングを実施することによって、又は他の手段によって、めっき３６からパターン１９を形成することができる。同様に、必要に応じて、図８Ｂに示されるように、めっき３６及び導電層（２０及び２８）内にパターン３９を形成することができる。図７において開始されるバイア形成工程の前に、第１の導電層２０及び／又は第２の導電層２８の上に導電性パターンを形成することもできる。

この工程は変更することができ、ＨＤＩ構造内にある埋込スルーホール内に垂直に（又は他の向きに）チップ部品（又は他の部品）を実装し、その後、ＨＤＩバイアを用いて、埋込チップ部品の端部への接点を形成する任意の工程が、本明細書に開示される実施形態によって考慮されることは当業者には明らかであろう。それらの変更は、限定はしないが、レーザの代わりにフォトバイア又はプラズマバイアを用いること、樹脂コーティング箔の代わりに液体誘電体又はペースト誘電体を用いること、又はチップ部品だけではなく、それ以外の部品を埋め込むために、任意の集積回路及び少なくとも２つの導電性端子を有する他の部品を用いることを含む。たとえば、数例を挙げると、電圧制御発振器、ＲＦフロントエンド回路、及び電力増幅器のような小型で、コンパクトなモジュールのための実施形態が考えられる。さらに複雑な回路又はデバイスがより小さくなると、そのようなデバイスを埋込部品とすることができる可能性が高くなる。連続積層技法の場合のように、埋込部品の付加的な層又は他の段を追加することも考えられるであろう。

本発明による実施形態を用いて任意のＰＣＢを製造することができるが、特に細線高密度の配線設計に適用することができるであろう。最も直接的な利点は、ピン数が多い集積回路パッケージのバイパスデバイスに適用することにある。図９及び図１０を参照すると、ボールグリッドアレイ（ＢＧＡ）パッケージ６０が１つの例示的なピン数が多い集積回路パッケージである。最も簡単な形態のＢＧＡパッケージ６０は、基板６２と、はんだボール６４のアレイとを含むことができる。図１０に示されるように、１つ又は複数のＢＧＡパッケージを基板アセンブリ５２のいずれかの側に取り付けることができる。この構成は、ピンアウト（又はこの場合にはボール）がそれぞれキャパシタを介してグランドにシャントされる必要がある事例において有用であろう。したがって、埋込部品（２５）にはキャパシタを用いることができ、めっき３６、第１の導電層２０、第２の導電層２８及び基板コア上にある導電層２７の全て又は一部がグランドとしての役割を果たすことができる。

さらに、上記の説明は例示のみを意図しており、添付の特許請求の範囲に述べられる場合を除いて、本発明を多少なりとも制限することは意図していない。

本発明による、導電層が露出した基板アセンブリの平面図。 本発明による基板アセンブリの断面図。 本発明による、基板アセンブリにおいて用いられるような穿孔を有する基板コアの断面図。 本発明による、基板コアの導電層を描画処理した後の、図２Ａの基板コアの断面図。 本発明による、バイアを有する前処理された基板コアを含む基板アセンブリの一部の断面図。 本発明による、埋込部品をさらに含む、図３の基板アセンブリの一部の断面図。 本発明による、埋込部品及び基板コア上に接着層をさらに含む、図４の基板アセンブリの一部の断面図。 本発明による、積層工程におけるバイア内の接着層の一部をさらに示す、図５の基板アセンブリの一部の断面図。 本発明による、埋込部品の導電性表面を露出させるためのバイアの形成をさらに示す、図６の基板アセンブリの一部の断面図。 本発明による、めっきステップをさらに示す、図７の基板アセンブリの一部の断面図。 本発明による、めっき及びエッチング（又はパターニング）ステップをさらに示す、図７の基板アセンブリの一部の断面図。 本発明による、めっき及びエッチング（又はパターニング）ステップをさらに示す、図７の基板アセンブリの一部の断面図。 ボールグリッドアレイ（ＢＧＡ）キャリアの断面図。 本発明による、いくつかのＢＧＡキャリアを取り付けることをさらに示す、図８の基板アセンブリの断面図。

Claims (10)

1. 基板アセンブリ内に埋込部品を形成する方法であって、
   第１のキャリア上に第１の導電層を被覆するステップと、
   前記第１の導電層上に第１の接着層を被覆するステップと、
   前記第１の接着層上に前処理された基板を配置するステップであって、該前処理された基板は少なくとも１つのバイアを含む、前処理された基板を配置するステップと、
   前記バイア内に前記埋込部品を配置するステップであって、該埋込部品は少なくとも２つの導電性端子を含む、前記埋込部品を配置するステップと、
   前記前処理された基板の少なくとも一部の上と、前記埋込部品の少なくとも一部の上方とに第２の接着層を被覆するステップと、
   前記第２の接着層上に第２の導電層を被覆するステップと、
   前記第２の導電層上に第２のキャリアを配置するステップと、
   前記第１のキャリア及び前記第２のキャリアに互いに向けて力を加えるステップであって、それによって、前記第１の導電層と前記第２の導電層との間に前記埋込部品を有する前記基板アセンブリを形成する、力を加えるステップとを含む、基板アセンブリ内に埋込部品を形成する方法。
2. 前記第１のキャリア及び前記第２のキャリアのうちの少なくとも一方を除去するステップと、
   前記第１の導電層及び前記第１の接着層から形成される第１の対及び前記第２の導電層及び前記第２の接着層から形成される第２の対のうちの少なくとも一方の層の対を貫通する開口部を形成するステップであって、それによって、前記埋込部品の少なくとも導電性表面を露出させる、開口部を形成するステップと、
   前記埋込部品の前記導電性表面と、前記開口部を有する前記第１の導電層及び前記第２の導電層のうちの少なくとも一方との間に配線を形成するステップとをさらに含む、請求項１に記載の基板アセンブリ内に埋込部品を形成する方法。
3. 前記第１の導電層及び前記第２の導電層のうちの少なくとも一方の上に導電性パターンを形成するステップをさらに含む、請求項２に記載の基板アセンブリ内に埋込部品を形成する方法。
4. 前記埋込部品を配置するステップは、該埋込部品を前記バイア内に垂直な向きに配置するステップを含む、請求項１に記載の基板アセンブリ内に埋込部品を形成する方法。
5. 前記埋込部品を配置するステップは、ピックアンドプレース装着機を用いて、前記埋込部品を前記バイア内に落とすステップを含み、前記方法は、前記埋込部品が存在するかに関して前記バイアを検査するステップをさらに含む、請求項１に記載の基板アセンブリ内に埋込部品を形成する方法。
6. 基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリであって、
   第１の導電層上にある第１の接着層であって、該第１の導電層を前記基板コアの下側表面に結合する、第１の接着層と、
   前記バイア内にある埋込部品であって、少なくとも２つの導電性端子を含む、埋込部品と、
   前記基板コアの上側表面の少なくとも一部の上と、前記埋込部品の少なくとも一部の上方とにある第２の接着層であって、前記第１の接着層及び該第２の接着層のうちの少なくとも一方は前記バイアを少なくとも部分的に埋める、第２の接着層と、
   前記第２の接着層上にある第２の導電層とを備える、基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリ。
7. 前記基板アセンブリは、前記埋込部品の導電性表面と、前記第１の導電層及び前記第２の導電層のうちの少なくとも一方との間に配線をさらに備える、請求項６に記載の基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリ。
8. 前記配線は、前記埋込部品の少なくとも１つの導電性表面を少なくとも一時的に露出させる開口部を通して形成され、該開口部は、前記第１の導電層及び前記第１の接着層から形成される第１の対及び前記第２の導電層及び前記第２の接着層から形成される第２の対のうちの少なくとも一方の層の対を貫通する、請求項７に記載の基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリ。
9. 前記基板アセンブリは、前記埋込部品の第１の導電性端子と前記第１の導電層との間に第１の配線と、前記埋込部品の第２の導電性端子と前記第２の導電層との間に第２の配線とをさらに備える、請求項６に記載の基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリ。
10. 前記第１の配線は前記第１の導電層及び前記第１の接着層内の開口部を通して形成され、前記第２の配線は前記第２の導電層及び前記第２の接着層内の開口部を通して形成される、請求項９に記載の基板コアのバイア内に少なくとも１つの埋込部品を有する基板アセンブリ。

Images