KR101055471B1 - 전자소자 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자소자 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101055471B1
KR101055471B1 KR1020080095455A KR20080095455A KR101055471B1 KR 101055471 B1 KR101055471 B1 KR 101055471B1 KR 1020080095455 A KR1020080095455 A KR 1020080095455A KR 20080095455 A KR20080095455 A KR 20080095455A KR 101055471 B1 KR101055471 B1 KR 101055471B1
Authority
KR
South Korea
Prior art keywords
electronic device
layer
printed circuit
circuit board
manufacturing
Prior art date
Application number
KR1020080095455A
Other languages
English (en)
Other versions
KR20100036028A (ko
Inventor
위홍복
정태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080095455A priority Critical patent/KR101055471B1/ko
Priority to US12/320,012 priority patent/US20100078204A1/en
Publication of KR20100036028A publication Critical patent/KR20100036028A/ko
Application granted granted Critical
Publication of KR101055471B1 publication Critical patent/KR101055471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 양면에 회로층이 형성된 수지층의 캐비티에 전자소자가 내장되어 있으며, 수지층, 전자소자, 및 회로층이 그 사이에 개재된 접착제층에 의해 부착된 것을 특징으로 하는 인쇄회로기판을 가압공정을 이용하여 제조함으로써, 제조시간이 단축되고 제조공정이 단순화되는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공한다.
전자소자, 내장, 가압, 캐리어부, 수지층, 릴-투-릴, 롤-투-롤

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법{Printed circuit board with electronic components embedded therein and method for fabricating the same}
본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
근래 전자기기 제품의 소형, 경량화 때문에 반도체 소자 등의 전자소자를 내장한 인쇄회로기판의 개발이 주목을 받고 있다.
전자소자 내장형 인쇄회로기판을 구현하기 위해 인쇄회로기판에 IC(Interated Circuit) 칩 등의 반도체 소자를 실장하는 표면 실장기술이 많이 존재하며, 이러한 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다.
여기서, 와이어 본딩에 의한 실장방법은 인쇄회로기판에 설계회로가 인쇄된 전자소자를 접착제를 이용하여 인쇄회로기판에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자소자의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자소자 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다.
또한, 플립 칩에 의한 실장방법은 전자소자에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 전자소자를 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 이러한 표면 실장방법은 전자소자를 인쇄회로기판의 표면에 실장하는 것으로, 실장 후 전체 두께가 인쇄회로기판 및 전자소자의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. 또한, 전자소자과 인쇄회로기판 사이에 접속단자(패드 또는 범프)를 이용하여 전기적 접속이 이루어지는바, 접속단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동 되는 등 신뢰성의 문제점이 있었다.
따라서, 전자소자를 인쇄회로기판 내, 즉, 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에 의한 실장방법에서 부품 연결시 발생하는 신뢰성의 문제점을 개선하고자 하는 방법이 나타나고 있다.
도 1 내지 도 7은 종래기술에 따른 전자소자가 인쇄회로기판 내에 내장된 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 동박적층판(Copper clad laminate)에 내층 회로층(11) 및 전자소자를 수용하기 위한 캐비티(cavity; 12)가 형성된 코어기판(10)을 제조한다(도 1).
다음, 코어기판(10)의 일면에 전자소자를 지지하기 위한 테이프(13)를 부착한다(도 2).
다음, 전극단자(15)를 갖는 전자소자(14)이 캐비티(12)에 수용되도록 테이프(13)에 전자소자(14)을 페이스-업(face-up) 상태로 부착한다(도 3).
다음, 테이프(13)가 부착되지 않은 코어기판(10)의 타면에 전자소자(14)과 캐비티(12) 사이의 공간을 포함하여 제1 절연층(16)을 형성한 후 경화시킨다(도 4).
다음, 코어기판(10)의 일면에 부착된 테이프(13)를 제거한다(도 5).
다음, 테이프(13)가 제거된 코어기판(10)의 타면에 제2 절연층(17)을 형성한다(도 6).
마지막으로, 내층 회로층(11) 또는 전자소자(14)의 전극단자(15)와 연결되는 비아(19)를 갖는 외층 회로층(18)을 제1 절연층(16) 및 제2 절연층(17)에 형성한다(도 7).
그러나, 도 1 내지 도 7에 도시된 종래기술에 의해 전자소자(14)를 인쇄회로기판에 내장하는 경우, 전자소자(14)을 지지하기 위해 제조공정 중에만 사용되는 지지용 테이프(13)가 사용되기 때문에 제조비용이 증가할 뿐만 아니라 테이프(13)를 탈부착하는 하는 테이핑(taping) 공정으로 인해 제조공정이 복잡해지는 문제점이 있었다.
또한, 테이프(13)로 전자소자(14)을 지지한 상태에서 테이프(13)가 부착되지 않은 면에 제1 절연층(16)을 형성한 후, 테이프(13)를 제거한 후 테이프(13)가 제거된 코어층(10)의 일면에 재차 제2 절연층(17)을 형성하기 때문에 공정시간이 길어지는 문제점이 있었다.
또한, 전자소자(116)를 내장하기 위해 캐비티(12)를 레이저 등으로 형성하고, 캐비티(132) 내에 고정하는 과정에서 제조공정과 공정시간이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 제조시간 및 제조비용을 단축시키고 대량생산이 용이한 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 전자소자 내장형 인쇄회로기판은, 캐비티(cavity)가 천공된 수지층, 상기 캐비티에 내장되는 전자소자, 상기 수지층의 양면에 형성된 회로층, 및 상기 수지층, 상기 전자소자, 및 상기 회로층이 서로 부착되도록 상기 회로층과 상기 수지층 사이, 및 상기 캐비티 내에 개재된 접착제층을 포함하는 것을 특징으로 한다.
여기서, 상기 회로층은 상기 전자소자의 전극단자와 연결되는 비아를 포함하는 것을 특징으로 한다.
또한, 상기 접착제층은 상기 캐비티 내의 상기 전자소자와 상기 수지층 사이에 개재되는 것을 특징으로 한다.
본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법은, (A) 하면에 제1 접착제층이 도포된 제1 금속층에 전자소자가 부착된 제1 캐리어부, 수지층, 및 상면에 제2 접착제층이 도포된 제2 금속층으로된 제2 캐리어부를 준비하는 단계, (B) 상기 수지층을 사이에 두고, 상기 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계, 및 (C) 상 기 제1 금속층 및 상기 제2 금속층을 패터닝하여 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 수지층은 상기 전자소자가 삽입되는 캐비티가 형성되어 있는 것을 특징으로 한다.
또한, 상기 캐비티는 펀칭(punching) 공정에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 가압은 가압롤러를 이용한 릴-투-릴(reel-to-reel) 또는 롤-투-롤(roll-to-roll) 공정에 의해 수행되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 회로층은 상기 전자소자의 전극단자와 연결하는 비아를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법은, (A) 하면에 제1 접착제층이 도포된 제1 금속층에, 캐비티를 갖는 수지층과 상기 캐비티에 안착되는 전자소자가 부착된 제1 캐리어부, 및 상면에 제2 접착제층이 도포된 제2 금속층으로된 제2 캐리어부를 준비하는 단계, (B) 상기 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계, 및 (C) 상기 제1 금속층 및 상기 제2 금속층을 패터닝하여 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특 징으로 한다.
또한, 상기 캐비티는 펀칭 공정에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 가압은 가압롤러를 이용한 릴-투-릴 또는 롤-투-롤 공정에 의해 수행되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 회로층은 상기 전자소자의 전극단자와 연결하는 비아를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법은, (A) 하면에 제1 접착제가 도포된 제1 금속층에, 전자소자가 부착된 제1 캐리어부, 및 상면에 제2 접착제가 도포된 제2 금속층에 수지층이 부착된 제2 캐리어부를 준비하는 단계, (B) 상기 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계, 및 (C) 상기 제1 금속층 및 상기 제2 금속층을 패터닝하여 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 수지층은 상기 전자소자가 삽입되는 캐비티가 형성되어 있는 것을 특징으로 한다.
또한, 상기 캐비티는 펀칭 공정에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 가압은 가압롤러를 이용한 릴-투-릴 또는 롤-투-롤 공정에 의해 수행되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 회로층은 상기 전자소자의 전극단자와 연결 하는 비아를 포함하는 것을 특징으로 한다.
본 발명은 캐리어부를 이용한 가압공정에 통해 전자소자 내장형 인쇄회로기판을 제조함으로써, 테이핑(taping) 공정이 필요없이 공정시간이 단축되고, 제조공정이 간단해진다.
또한, 본 발명은 수지층에 캐비티를 펀칭공정으로도 형성할 수 있기 때문에 캐비티를 형성하기 위한 공정시간이 단축되게 된다.
또한, 본 발명은 릴-투-릴 또는 롤-투-롤 공정을 이용하여 전자소자 내장형 인쇄회로기판을 제조함으로써 대량생산이 용이할 뿐만 아니라, 릴-투-릴 또는 롤-투-롤 공정 자체의 얼라인 기능을 사용함으로써 별도의 얼라인 마크 형성 필요없이 정렬기능 또한 달성되게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한 다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 8은 본 발명의 바람직한 실시예에 따른 전자소자 내장형 인쇄회로기판의 단면도, 도 9 내지 도 13은 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도, 도 14는 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 도면, 도 15는 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 도면, 도 16은 본 발명의 바람직한 제1 실시예에 따른 가압공정을 설명하기 위한 도면, 및 도 17은 본 발명의 바람직한 제2 실시예 및 제3 실시예에 따른 가압공정을 설명하기 위한 도면이다.
도 8을 참조하여, 본 발명의 바람직한 실시예에 따른 전자소자 내장형 인쇄회로기판(100)을 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 전자소자 내장형 인쇄회로기판(100)은 양면에 회로층이 형성된 수지층(130)의 캐비티(132)에 전자소자(116)가 내장되어 있으며, 수지층(130), 전자소자(116), 및 회로층(112a, 152a)이 그 사이에 개재된 접착제층(114, 154)에 의해 부착된 것을 특징으로 한다.
여기서, 접착제층(114, 154)은 회로층(112a, 152a)과 수지층(130)을 부착하 도록 그 사이에 개재되며, 전자소자(116)와 회로층(112a, 152a)을 부착하도록 그 사이에 게재되며, 전자소자(116)와 수지층(130)을 부착하도록 캐비티(132) 내의 전자소자(116)와 수지층(130) 사이에 게재된다.
또한, 회로층(112a, 152a)은 전자소자(116)의 전극단자(미도시)와 연결하는 비아(118)를 포함하여 구성된다.
도 9 내지 도 13을 참조하여, 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 9에 도시한 바와 같이, 하면에 제1 접착제층(114)이 도포된 제1 금속층(112)에 전자소자(116)가 부착된 제1 캐리어부(110a), 수지층(130), 및 상면에 제2 접착제층(154)이 도포된 제2 금속층(152)으로된 제2 캐리어부(150a)를 준비한다.
여기서, 제1 캐리어부(110a)는 회로층을 형성하기 위한 제1 금속층(112)과 전자소자(116)를 제공하기 위한 것으로서, 제1 금속층(112)의 일면에 제1 접착제층(114)이 도포된 상태에서 원하는 위치에 전자소자(116)를 부착함으로써 준비된다. 제1 금속층(112)에 도포되는 제1 접착제층(114)은 제1 금속층(112)에 전자소자(116) 및 수지층(130)의 부착을 용이하게 하기 위해 제1 금속층(112)의 일면 전체에 도포되는 것이 바람직하다.
또한, 수지층(130)은 층간 절연층을 제공하기 위한 것으로서, 전자소자(116) 의 높이와 동일하거나 이보다 큰 높이를 가지며, 전자소자 삽입용 캐비티(132)가 미리 형성되어 있는 것이 바람직하다. 물론, 캐비티(132)가 형성하지 아니한 상태에서 반경화 상태의 수지층(130)에 전자소자(116)를 가압하여 내장하는 것도 가능하나, 가압에 의한 전자소자(116)의 손상을 방지하고, 전자소자를 원하는 위치에 포지셔닝(positioning)하여 회로층과의 연결이 용이하도록 하기 위해 캐비티(132)를 미리 형성한 상태에서 전자소자(116)를 내장시키는 것이 바람직하다. 여기서, 캐비티(132)는 기계적/레이저 드릴링 작업 등에 의해 형성될 수 있으며, 제1 금속층(112)에 부착된 전자소자(116)의 위치를 고려하여 대응되는 위치에 전자소자(116)의 폭과 동일하거나 이보다 크게 형성되는 것이 바람직하다. 특히, 후술하는 릴-투-릴 또는 롤-투-롤 공정에서는 수지층(130)을 공급릴 또는 권취릴을 이용하여 이송함에 있어 펀칭(punching) 공정을 이용해 미리 캐비티(132)를 간편하게 형성함으로써 캐비티(132)가 구비된 수지층을 공급할 수 있다.
한편, 수지층(130)으로는 폴리이미드 수지 또는 에폭시 수지 등의 절연성 수지가 사용될 수 있다.
전자소자(116)는 반도체칩과 같은 능동소자 뿐만 아니라 수동소자가 사용될 수 있다.
또한, 제2 캐리어부(150a)는 회로층을 형성하기 위한 제2 금속층(152)을 제공하기 위한 것으로, 제2 금속층(152)의 일면에 제2 접착체층(154)이 도포되어 있다.
한편, 제1 금속층(112) 및 제2 금속층(152)은 후술하는 공정에서 패터 닝(patterning)되어 회로층의 기능을 수행하므로, 동박으로 이루어지는 것이 바람직하다.
다음, 도 10에 도시한 바와 같이, 수지층(130)을 사이에 두고 제1 금속층(112)의 하면 및 제2 금속층(152)의 상면이 대향하도록 배치한 상태에서 가압하여 부착한다.
이때, 제1 캐리어부(110)의 전자소자(116)는 수지층(130)의 캐비티(132)에 내장되게 되며, 가압에 의해 제1 접착제층(114) 및 제2 접착제층(154)이 전자소자(116)의 상부 및 하부 뿐만 아니라 전자소자(116)와 캐비티(132) 사이의 공간에도 개재된 상태에서 수지층(130), 제1 캐리어부(110a), 및 제2 캐리어부(150a)가 부착되게 된다.
한편, 본 단계의 가압공정은 가압롤러를 이용한 릴-투-릴(reel-to-reel) 공정 또는 롤-투-롤(roll-to-roll) 공정을 이용할 수 있다. 이에 대해서는 후술하기로 한다.
다음, 도 11에 도시한 바와 같이, 제1 금속층(112) 및 제2 금속층(152)을 패터닝하여 제1 회로층(112a) 및 제2 회로층(152a)을 형성한다.
여기서, 제1 회로층(112a) 및 제2 회로층(152a)은 서브트랙티브 공법(subtractive process)등과 같은 공지의 회로형성공정을 이용하여 형성가능하다.
다음, 도 12에 도시한 바와 같이, 전자소자(116)의 전극단자(미도시)를 회로층과 연결하기 위해 비아홀(h)을 가공한다. 비록, 도 12에는 전자소자(116)가 페이스-업(face-up) 형태로 실장되어 제1 회로층(112a)과 전극단자를 연결하기 위해 비아홀(h)이 가공되는 것으로 도시되어 있으나, 이는 예시적인 것에 불과하며 페이스-다운(face-down) 형태로 실장되는 것 또한 가능하다고 할 것이다.
마지막으로, 도 13에 도시한 바와 같이, 전자소자(116)의 전극단자와 제1 회로층(112a) 또는 제2 회로층(152a)을 연결하기 위해 비아홀(h)에 도금층을 형성하여 비아(118)를 형성한다.
한편, 도면에 도시하지는 않았으나, 도 13에 도시된 전자소자(116)가 내장된 인쇄회로기판(100)을 중심으로 비아 또는 범프를 이용하여 다층 인쇄회로기판을 제조할 수 있음은 자명하다 할 것이다.
도 14를 참조하여, 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
본 실시예는 정합의 정밀성을 달성하기 위해 제1 캐리어부에 수지층이 예비부착되어 있는 점, 즉 캐리어부의 구성에 제1 실시예와 차이가 있다. 한편, 이를 제외하고는 다른 구성요소 및 공정은 동일하므로 이하에서는 중복되는 설명은 생략하고 제2 실시예에 따른 캐리어부의 구성을 중심으로 기술하기로 한다.
즉, 본 실시예에 따른 캐리어부는 하면에 제1 접착제층(114)이 도포된 제1 금속층(112)에, 캐비티(132)를 갖는 수지층(130) 및 상기 캐비티(132)에 내장된 전자소자(116)가 부착된 제1 캐리어부(110b), 및 상면에 제2 접착제층(154)이 도포된 제2 금속층(152)으로 된 제2 캐리어부(150b)로 구성되는 것을 특징으로 한다. 여기서, 제2 캐리어부(150)는 도 9에 도시된 제1 실시예의 제2 캐리어부(150)와 동일하므로 이에 대한 설명은 생략하기로 한다.
제1 캐리어부(110)는 하면 전체에 제1 접착제층(114)가 도포된 제1 금속층(112)에 전자소자(116) 및 상기 전자소자(116)가 수용되는 캐비티(132)를 갖는 수지층(130)을 부착함으로써 제조될 수 있다. 여기서, 캐비티(132)는 기계적/레이저 드릴링 작업 또는 펀칭(punching) 작업 등에 의해 형성될 수 있다.
한편, 제1 캐리어부(110)는 캐비티(132)를 갖는 단면 동박 적층판에 제1 접착제층(114)를 이용하여 전자소자(116)를 캐비티(132)에 부착함으로써 형성할 수도 있다. 이 경우에는 제1 접착제층(114)이 전자소자(116)와 제1 금속층(112) 사이에만 존재하는 점에서 차이가 있다.
이와 같은 제1 캐리어부(110b) 및 제2 캐리어부(150b)를 이용하여, 도 10 내지 도 13에 도시한 바와 같은 가압 공정 및 회로층 형성 공정을 거쳐 전자소자 내장형 인쇄회로기판을 제조하게 된다. 여기서 중복되는 공정 설명은 생략하기로 한다.
한편, 본 실시예에 따른 가압공정 또한 가압롤러를 이용한 릴-투-릴(reel-to-reel) 공정 또는 롤-투-롤(roll-to-roll) 공정을 이용할 수 있는바, 이에 대해 서는 후술하기로 한다.
도 15를 참조하여, 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
본 실시예는 제2 캐리어부에 수지층이 예비부착되어 있는 점, 즉 캐리어부의 구성이 제1 실시예와 차이가 있다. 한편, 이를 제외하고는 다른 구성요소 및 공정은 동일하므로 이하에서는 중복되는 설명은 생략하고 제3 실시예에 따른 캐리어부의 구성을 중심으로 기술하기로 한다.
즉, 본 실시예에 따른 캐리어부는 하면에 제1 접착제층(114)이 도포된 제1 금속층(112)에 전자소자(116)가 부착된 제1 캐리어부(110c), 및 상면에 제2 접착제층(154)이 도포된 제2 금속층(152)에 수지층(130)이 부착된 제2 캐리어부(150c)로 구성되는 것을 특징으로 한다. 여기서, 제1 캐리어부(110)는 도 9에 도시된 제1 실시예의 제1 캐리어부(110a)와 동일하므로 이에 대한 설명은 생략하기로 한다.
제2 캐리어부(150b)는 상면 전체에 제2 접착제층(154)가 도포된 제2 금속층(152)에 캐비티(132)를 갖는 수지층(130)을 부착함으로써 제조될 수 있다. 여기서, 캐비티(132)는 기계적/레이저 드릴링 작업 또는 펀칭(punching) 작업 등에 의해 형성될 수 있다.
한편, 제2 캐리어부(150)는 제2 금속층(152)의 일면에 형성된 수지층으로 이루어진 단면 동박 적층판에 전자소자 삽입용 캐비티(132)를 가공함으로써 형성될 수 있다. 이 경우에는 별도의 제2 접착제층이 사용되지 않는 점에 차이가 있다.
이와 같은 제1 캐리어부(110c) 및 제2 캐리어부(150c)를 이용하여, 도 10 내지 도 13에 도시한 바와 같은 가압 공정 및 회로층 형성 공정을 거쳐 전자소자 내장형 인쇄회로기판을 제조하게 된다. 여기서 중복되는 공정 설명은 생략하기로 한다.
한편, 본 실시예에 따른 가압공정 또한 가압롤러를 이용한 릴-투-릴(reel-to-reel) 공정 또는 롤-투-롤(roll-to-roll) 공정을 이용할 수 있는바, 이에 대해서는 후술하기로 한다.
도 16 및 도 17을 참조하여 본 발명의 바람직한 제1 내지 제3 실시예에 따른 가압공정을 설명하면 다음과 같다.
상술한 바와 같이, 제1 내지 제3 실시예에 따른 캐리어부를 가압하는 공정은 가압롤러를 이용한 릴-투-릴(reel-to-reel) 공정 또는 롤-투-롤(roll-to-roll) 공정을 이용할 수 있다.
먼저, 도 16을 참조하면, 제1 실시예에 따른 릴-투-릴 공정 또는 롤-투-롤 공정으로 가압하는 방법은 제1 캐리어부(110a), 수지층(130), 및 제2 캐리어부(150a)를 각각 공급릴 및 권취릴을 이용하여 이송하되, 중간에 가압롤러(PR)를 구비하여 가압하는 것을 특징으로 한다.
즉, 각각의 제1 내지 제3 공급릴(SR1, SR2, SR3) 및 제1 내지 제3 권취릴(WR1, WR2, WR3)을 이용하여 제1 캐리어부(110a), 제2 캐리어부(150a), 및 수지층(130)을 각각 이송하되, 제1 내지 제3 텐션조절롤러(TR1, TR2, TR3)를 이용하여 제1 캐리어부(110a), 제2 캐리어부(150a), 및 수지층(130)의 평평함을 유지한 상태에서 제1 캐리어부(110a), 제2 캐리어부(150a), 및 수지층(130)이 가압롤러(PR)를 통과하면서 가압이 이루어지게 된다.
이와 같은, 릴-투-릴/롤-투-롤 공정을 이용하는 경우 기구적으로 얼라인이 가능하므로 별도의 얼라인 마크를 형성해야 할 필요성이 없을 뿐만 아니라, 공정 시간 또한 단축되고 대량 생산이 가능하게 된다.
다음, 도 17을 참조하여, 제2 및 제3 실시예에 따른 제1 캐리어부(110) 및 제2 캐리어부(150)를 가압롤러를 이용한 릴-투-릴(reel-to-reel) 공정 또는 롤-투-롤(roll-to-roll) 공정으로 가압하는 방법을 설명하면 다음과 같다.
제2 실시예 및 제3 실시예는 하나의 캐리어부가 수지층이 부착된 상태로 구성되기 때문에 수지층을 구동하기 위한 별도의 구동릴이 사용되지 않는점에서 제1 실시예와 차이가 있다.
즉, 각각의 제1 내지 제2 공급릴(SR1', SR2') 및 제1 내지 제2 권취릴(WR1', WR2')을 이용하여 제1 캐리어부(110b, 110c) 및 제2 캐리어부(150b, 150c)를 각각 이송하되, 제1 내지 제2 텐션조절롤러(TR1', TR2')를 이용하여 제1 캐리어부(110b, 110c) 및 제2 캐리어부(150b, 150c)의 평평함을 유지한 상태에서 제1 캐리어부(110b, 110c) 및 제2 캐리어부(150b, 150c)가 가압롤러(PR')를 통과하면서 가압이 이루어지게 된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자소자 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 7은 종래기술에 따른 전자소자가 인쇄회로기판 내에 내장된 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도;
도 8은 본 발명의 바람직한 실시예에 따른 전자소자 내장형 인쇄회로기판의 단면도;
도 9 내지 도 13은 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도;
도 14는 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 도면;
도 15는 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 도면;
도 16은 본 발명의 바람직한 제1 실시예에 따른 가압공정을 설명하기 위한 도면; 및
도 17은 본 발명의 바람직한 제2 실시예 및 제3 실시예에 따른 가압공정을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
110a, 110b, 110c : 제1 캐리어부 112 : 제1 금속층
112a : 제1 회로층 114 : 제1 접착제층
116 : 전자소자 118 : 비아
130 : 수지층 132 : 캐비티
150a, 150b, 150c : 제2 캐리어부 152 : 제2 금속층
152a : 제2 회로층 154 : 제2 접착제층
SR, SR' : 공급릴 WR, WR' : 권취릴
TR, TR' : 텐션조절롤러 PR : 가압롤러

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. (A) 하면에 제1 접착제층이 도포된 제1 금속층에 전자소자가 부착된 제1 캐리어부를 준비하고 이송하는 단계;
    (B) 캐비티가 형성된 수지층을 준비하고 이송하는 단계;
    (C) 상면에 제2 접착제층이 도포된 제2 금속층으로 구성된 제2 캐리어부를 준비하고 이송하는 단계; 및
    (D) 상기 수지층을 사이에 두고, 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계;
    를 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  6. 삭제
  7. 청구항 4에 있어서,
    상기 캐비티는 펀칭(punching) 공정에 의해 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  8. 청구항 4에 있어서,
    상기 제1 캐리어부, 수지층 및 제2 캐리어부는 가압롤러를 이용한 릴-투-릴(reel-to-reel) 또는 롤-투-롤(roll-to-roll) 공정에 의해 이송되고 가압되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  9. 청구항 4에 있어서,
    상기 (D) 단계 이후에 제1 금속층 및 제2 금속층을 패터닝하여 회로층을 형성하고, 상기 회로층과 전자소자의 전극단자가 연결될 수 있도록 비아를 형성하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  10. (A) 하면에 제1 접착제층이 도포된 제1 금속층에 캐비티를 갖는 수지층과 상기 캐비티에 안착되는 전자소자가 부착된 제1 캐리어부를 준비하고 이송하는 단계;
    (B) 상면에 제2 접착제층이 도포된 제2 금속층으로 구성된 제2 캐리어부를 준비하고 이송하는 단계; 및
    (C) 상기 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계;
    를 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 캐비티는 펀칭 공정에 의해 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  13. 청구항 10에 있어서,
    상기 제1 캐리어부 및 제2 캐리어부는 가압롤러를 이용한 릴-투-릴(reel-to-reel) 또는 롤-투-롤(roll-to-roll) 공정에 의해 이송되고 가압되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  14. 청구항 10에 있어서,
    상기 (C) 단계 이후에 제1 금속층 및 제2 금속층을 패터닝하여 회로층을 형성하고, 상기 회로층과 전자소자의 전극단자가 연결될 수 있도록 비아를 형성하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  15. (A) 하면에 제1 접착제층이 도포된 제1 금속층에 전자소자가 부착된 제1 캐리어부를 준비하고 이송하는 단계;
    (B) 상면에 제2 접착제가 도포된 제2 금속층에 캐비티가 형성된 수지층이 부착된 제2 캐리어부를 준비하고 이송하는 단계; 및
    (C) 상기 제1 금속층의 하면 및 상기 제2 금속층의 상면이 대향하도록 배치한 상태에서 가압하는 단계;
    를 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 수지층은 폴리이미드 수지, 또는 에폭시 수지로 형성된 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  17. 삭제
  18. 청구항 15에 있어서,
    상기 캐비티는 펀칭 공정에 의해 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  19. 청구항 15에 있어서,
    상기 제1 캐리어부 및 제2 캐리어부는 가압롤러를 이용한 릴-투-릴(reel-to-reel) 또는 롤-투-롤(roll-to-roll) 공정에 의해 이송되고 가압되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
  20. 청구항 15에 있어서,
    상기 (C) 단계 이후에 제1 금속층 및 제2 금속층을 패터닝하여 회로층을 형성하고, 상기 회로층과 전자소자의 전극단자가 연결될 수 있도록 비아를 형성하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조방법.
KR1020080095455A 2008-09-29 2008-09-29 전자소자 내장형 인쇄회로기판 및 그 제조방법 KR101055471B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080095455A KR101055471B1 (ko) 2008-09-29 2008-09-29 전자소자 내장형 인쇄회로기판 및 그 제조방법
US12/320,012 US20100078204A1 (en) 2008-09-29 2009-01-14 Printed circuit board including electronic component embedded therein and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095455A KR101055471B1 (ko) 2008-09-29 2008-09-29 전자소자 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100036028A KR20100036028A (ko) 2010-04-07
KR101055471B1 true KR101055471B1 (ko) 2011-08-08

Family

ID=42056162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095455A KR101055471B1 (ko) 2008-09-29 2008-09-29 전자소자 내장형 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20100078204A1 (ko)
KR (1) KR101055471B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677284B1 (ko) * 2009-12-24 2016-11-18 삼성전자주식회사 내장 회로기판 및 그 제조 방법
CN104010815B (zh) 2011-12-22 2016-08-17 太阳油墨制造株式会社 干膜及使用其的印刷电路板、印刷电路板的制造方法、以及倒装芯片安装基板
CN103298238B (zh) * 2012-02-22 2016-03-30 深南电路有限公司 集成声音阻尼器的pcb板及其制造方法
US20130258623A1 (en) * 2012-03-29 2013-10-03 Unimicron Technology Corporation Package structure having embedded electronic element and fabrication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108362A (ko) * 2003-02-26 2005-11-16 임베라 일렉트로닉스 오와이 전자 모듈 및 전자 모듈 제조 방법
KR100651474B1 (ko) * 2005-08-29 2006-11-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP4038363B2 (ja) * 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR100832653B1 (ko) * 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108362A (ko) * 2003-02-26 2005-11-16 임베라 일렉트로닉스 오와이 전자 모듈 및 전자 모듈 제조 방법
KR100651474B1 (ko) * 2005-08-29 2006-11-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20100036028A (ko) 2010-04-07
US20100078204A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
US10212818B2 (en) Methods and apparatus for a substrate core layer
JP4520355B2 (ja) 半導体モジュール
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US20200163223A1 (en) Method of Manufacturing a Component Carrier Using a Separation Component, the Component Carrier, and a Semifinished Product
US8201324B2 (en) Method of manufacturing electronic component embedded circuit board
US20060223236A1 (en) Method of manufacturing flexible circuit substrate
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US9536781B2 (en) Method of making integrated circuit
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
KR101055471B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
JP4694007B2 (ja) 三次元実装パッケージの製造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2003110240A (ja) 複合配線基板及びその製造方法
KR101119306B1 (ko) 회로기판의 제조방법
US20230092954A1 (en) Electronic Package with Components Mounted at Two Sides of a Layer Stack

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee