KR101067199B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101067199B1
KR101067199B1 KR1020090061553A KR20090061553A KR101067199B1 KR 101067199 B1 KR101067199 B1 KR 101067199B1 KR 1020090061553 A KR1020090061553 A KR 1020090061553A KR 20090061553 A KR20090061553 A KR 20090061553A KR 101067199 B1 KR101067199 B1 KR 101067199B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
upper insulating
circuit board
printed circuit
Prior art date
Application number
KR1020090061553A
Other languages
English (en)
Other versions
KR20110003987A (ko
Inventor
안진용
조석현
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090061553A priority Critical patent/KR101067199B1/ko
Priority to US12/544,100 priority patent/US20110005824A1/en
Publication of KR20110003987A publication Critical patent/KR20110003987A/ko
Application granted granted Critical
Publication of KR101067199B1 publication Critical patent/KR101067199B1/ko
Priority to US13/461,694 priority patent/US20120210576A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 최외각층에 미세회로 구현이 가능하면서 제조원가를 절감할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
인쇄회로기판, 제 1회로층, 비아, 제 2회로층, 매립

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동방으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근 디지털 제품의 속도는 점점 더 현저하게 증가하고 있다. 이러한 고속화 추세에 따라, 디지털 제품에 사용되는 패키지 기판은 패키지 기판에 장착되는 LSI(Large Scale Intergration: 대규모 집적회로), IC(집적회로) 칩 및 칩 커패시터(chip capacitor)를 포함한 고밀도 전자 부품 뿐만 아니라 높은 집적화를 충족시키기 위해 증가된 수의 커넥터 터미널을 가지게 되며 크기는 점점 작아진다. 이는 패키지 기판의 높은 배선 밀도 및 박판화에 대한 요구를 의미한다.
고밀도 배선에 대한 요구를 충족시키기 위해서 절연층과 회로층을 적층시켜 다층구조를 형성하고 최종적으로 빌드업층을 형성하는 공법이 이용되고 있다.
또한, 박판화에 대한 요구를 충족시키기 위해서 코어기판을 사용하지 않는 코어리스 기판이 주목받고 있다. 코어리스 기판은 인쇄회로기판 전체의 두께를 감소시킬 수 있고 이에 따라 신호처리시간을 단축시킬 수 있다.
그러나, 종래기술인 빌드업층이나 코어리스 기판만으로는 더 이상 디지털 제품의 필요속도를 따라갈 수 없는 한계가 있다.
따라서, 미세회로 구현이 가능한 트렌치(Trench)를 형성시키는 임프린트(Imprint) 공법이 이용되지만, 빌드업층을 모두 임프린트(Imprint) 공법을 이용하여 회로를 형성하면 인쇄회로기판의 제조원가가 비싸지는 문제점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 최외각층에 미세회로 구현이 가능하면서 제조원가를 절감할 수 있는 인쇄회로기판 및 그 제조방법이 제안된다.
본 발명에 따른 인쇄회로기판은, 빌드업절연층의 하면에 하부회로층이 매립되게 형성되고, 상기 빌드업절연층의 상면에 제 1비아를 포함하는 제 1회로층이 형성된 빌드업층; 및 상기 빌드업층의 상부에 적층되고, 접속패드를 포함하는 제 2회로층이 매립된 상부절연층; 을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 제 1회로층 및 상기 제 2회로층을 전기적으로 연결하는 제 2비아를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 제 1비아 및 상기 제 2비아는 하부로 갈수록 직경이 감소하는 동일한 형상을 갖는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접속패드는 상기 상부절연층의 표면과 일치하는 노출면을 갖는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 상부절연층의 상부에 형성되며, 상기 접속패드를 노출시키는 개구부를 갖는 솔더레지스트층을 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접속패드의 너비와 상기 개구부의 너비가 일치하는 것에 있다.
본 발명에 따른 인쇄회로기판의 제조방법은, (A) 지지체의 일면에 하부회로층을 형성하는 단계; (B) 상기 지지체의 상부에 제 1비아를 포함하는 제 1회로층이 빌드업절연층에 형성된 빌드업층을 적층하는 단계; (C) 상기 빌드업층의 상부에 상부절연층을 적층하는 단계; (D) 상기 상부절연층의 상부에 접속패드를 포함하는 제 2회로층이 형성된 캐리어를 압착하여 상기 제 2회로층을 상부절연층에 매립하는 단계; 및 (E) 상기 캐리어를 제거하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (E) 단계 후에, 상기 제 1회로층과 상기 제 2회로층을 전기적으로 연결하는 제 2비아를 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 제 1비아 및 상기 제 2비아는 하부로 갈수록 직경이 감소하는 동일한 형상을 갖도록 형성하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, 상기 접속패드의 노출면과 상기 상부절연층의 표면이 일치되도록 상기 제 2회로층을 상기 상부절연층에 매립하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (E) 단계 후에, 상기 접속패드를 노출시키는 개구부를 갖는 솔더레지스트층을 상기 상부절연층의 상부에 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접속패드의 너비와 상기 개구부의 너비가 일치되도록 상기 솔더레지스트층을 상기 상부절연층의 상부에 형성하는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판 및 그 제조방법에 의하면, 최외각층을 임프린트 공법을 이용하여 형성하므로 미세회로 구현이 가능하고, 최외각층의 회로가 매립되어 IC 실장 및 마더보드(Mother board)의 2차 실장 수율을 향상시킬 수 있다.
이하, 본 발명에 따른 인쇄회로기판 및 그의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명 은 생략한다. 본 명세서에서, 상부, 하부, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 도 7에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판은 빌드업절연층(110) 하면에 하부회로층(120)이 매립되게 형성되고, 빌드업절연층(110) 상면에 제 1비아(300)를 포함하는 제 1회로층(130)이 형성된 빌드업층(100) 및 빌드업층(100) 상부에 적층되고, 접속패드(220)를 포함하는 제 2회로층(210)이 매립된 상부절연층(200)을 포함하는 구성이다.
빌드업절연층(110)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 예를 들어, 빌드업절연층(110)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 빌드업절연층(110)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로 구현을 용이하게 할 수 있다. 이외에도, 빌드업절연층(110)은 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상부절연층(200)은 빌드업절연층(110)의 상부에 적층되고, 상면에는 제 2회로층(210)이 매립된다. 상부절연층(200)도 빌드업절연층(110)과 마찬가지로, 복합 고분자 수지인 프리프레그, ABF, FR-4, BT 등의 에폭시계 수지 등으로 구성될 수 있다.
하부회로층(120)은 빌드업절연층(110)의 하면에 매립되며, 바람직하게는, 하부회로층(120)의 노출면은 빌드업절연층(110)의 표면과 일치한다. 또한, 하부회로층(120)은 필요에 따라 제 1회로층(130)과 제 1비아(300)를 통해서 전기적으로 연결될 수 있다.
제 1회로층(130)은 빌드업절연층(110)의 상면에 형성되며, 도 7에 도시된 바와 같이 빌드업절연층(110)의 상면에 대해서 돌출되도록 형성할 수 있고, 제 1회로층(130)은 상부절연층(200)의 하면에 매립된다. 그러나, 제 1회로층(130) 반드시 돌출되도록 형성되어야하는 것은 아니고, 그라인딩 또는 에칭에 의해 평탄화된 경우 돌출된 부분이 제거되어 상부절연층(200)에 매립되지 않을 수 있다.
또한, 제 1회로층(130)은 하부회로층(120)과 전기적으로 연결할 수 있는 제 1비아(300)를 포함한다. 본 실시예에서는 다층의 제 1비아(300)를 예시적으로 도시하였지만, 제 1비아(300)는 빌드업층(100)의 적층구조에 따라 단층으로 형성될 수 있다. 예를 들어, 내층회로층(140)은 필요에 따라 빌드업층(100)에 형성되는데, 내층회로층(140)이 존재하면 제 1비아(300)는 다층으로 형성된다. 반면, 내층회로층(140)이 존재하지 않았다면 제 1비아(300)는 단층으로 형성된다.
제 2회로층(210)은 상부절연층(200)의 상면에 매립되며, 인쇄회로기판의 최외각 회로층이므로 추후 인쇄회로기판에 실장될 전자부품과 전기적으로 연결되는 접속패드(220)를 포함한다. 이때, 접속패드(220)의 노출면은 상부절연층(200)의 표면과 일치시킴이 바람직하다. 접속패드(220)의 노출면과 상부절연층(200)의 표면을 일치시킴으로써 인쇄회로기판의 표면이 평탄해지고, 그에 따라 언더필 공정시 보이드가 형성되지 않고 IC실장 및 마더보드(Mother board)의 2차 실장 수율을 향상시킬 수 있다.
이때, 제 2회로층(210)은 회로패턴(230)을 포함할 수 있다. 다만, 제 2회로층(210)이 회로패턴(230)을 포함하도록 형성하는 것은 선택적인 것이며, 제 2회로층(210)을 패터닝할 때 회로패턴(230)의 유무를 결정할 수 있다.
또한, 제 2비아(310)는 제 1회로층(130)과 제 2회로층(210)사이에 위치하며, 제 1회로층(130)과 제 2회로층(210)을 전기적으로 연결하는 역할을 한다.
한편, 본 발명의 제 1비아(300) 및 제 2비아(310)는 하부(도 7 기준)로 갈수록 직경이 감소하는 동일한 형상을 갖는다. 이는 일반적으로 CO2, YAG, Excimer 레이저 등을 이용하여 비아를 가공할 때 나타나는 형상이다. 그러나, 본 발명은 반드시 전술한 레이저를 이용하여 가공한 비아에 한정되는 것은 아니고, 어떠한 가공을 통해서든 제 1비아(300) 및 제 2비아(310)의 최종적 형상이 하부로 갈수록 직경이 감소한다면 본 발명의 범주 내에 포함된다고 할 것이다.
전술한 하부회로층(120), 제 1회로층(130), 제 2회로층(210), 내층회로층(140), 제 1 비아(300) 및 제 2비아(310)는 전기적 연결을 위해서 금, 은, 구리, 니켈 등을 포함하는 전기 전도성 금속으로 형성됨이 바람직한 것은 물론이다.
또한, 인쇄회로기판을 보호하기 위해서 제 2회로층(210) 상부에는 솔더레지스트층(400)을 형성시키는 것이 바람직하다. 솔더레지스트층(400)은 접속패드(220) 가 추후 인쇄회로기판에 실장될 전자부품과 전기적으로 연결가능하도록 개구부(410)를 갖는다. 이때, 접속패드(220)의 너비와 개구부(410)의 너비를 일치시켜 접속패드(220)와 실장된 전자부품과의 전기적 연결을 용이하게 한다.
도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조공정을 서술한다.
본 실시예에서는 예시적으로 지지체(500)의 일면에만 인쇄회로기판을 적층하는 공정을 서술하지만 지지체(500)의 양면에 인쇄회로기판의 적층공정을 수행할 수 있음을 밝혀둔다.
먼저, 도 1에 도시된 바와 같이, 지지체(500)를 준비하고 지지체(500)의 일면에 하부회로층(120)을 형성한다. 여기서 지지체(500)는 제조공정 중에 인쇄회로기판이 휘는 문제를 방지하기 위한 것으로, 그 표면에는 적층공정이 완료된 후 지지체(500)로부터 인쇄회로기판을 분리하기 위해서 이형층이 형성되어 있음이 바람직하다.
이때, 지지체(500)는 빌드업층(100)을 지지할 수 있는 경질의 소재로 이루어지며, 예를 들면 금속판 또는 프리프레그가 될 수 있다. 다만, 이에 한정되는 것은 아니고, 에폭시 수지 또는 개질된 에폭시 수지, 비스페놀 A 수지, 에폭시-노블락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함 한 경질의 절연재를 지지체(500)로 사용할 수 있다.
한편, 이형층은 일반적으로 사용되는 필름타입의 이형물질, 또는 발포테이프 등이 될 수 있으며, 박막 코팅 또는 스퍼터링 공정에 의해 형성될 수 있다.
본 단계에서, 하부회로층(120)은, 예를 들어 지지체(500)의 일면에 무전해/전해 도금 공정을 통해 도금층을 형성한 후 패터닝함으로써 형성할 수 있다.
그 후, 도 2에 도시된 바와 같이, 하부회로층(120)이 형성된 지지체(500) 상부에 제 1비아(300)를 포함하는 제 1회로층(130)이 빌드업절연층(110)에 형성된 빌드업층(100)을 적층한다. 빌드업 공정은 통상적인 적층 및 회로패턴 형성공정으로 진행할 수 있으며, 빌드업층(100)을 형성하는 통상적인 공정은 여기서 상세하게 서술하지 않는다. 다만, 제 1비아(300)는 바람직하게는, CO2, YAG, Excimer 레이저를 이용하여 가공하여 하부로 갈수록 직경이 감소하는 형상을 갖도록 한다. 전술한 바와 같이, 본 실시예에서는 다수의 내층회로층(140)과 다층의 제 1비아(300)를 포함하는 빌드업층(100)을 예시적으로 도시했지만, 본 발명은 이에 제한되는 것은 아니며, 내층회로층(140)이 없고 제 1비아(300)가 단층인 구조로 형성할 수도 있다.
그 후, 도 3에 도시된 바와 같이, 빌드업층(100) 상부에 상부절연층(200)을 적층한다. 제 1회로층(130)이 상부절연층(200)에 매립된다.
그 후, 도 4에 도시된 바와 같이, 상부절연층(200)의 상부에 제 2회로층(210)이 형성된 캐리어(600)를 압착하여 제 2회로층(210)을 상부절연층(200)에 매립한다. 본 실시예에서, 캐리어(600)는 메탈 캐리어이다. 제 2회로층(210)은 캐리어(600)의 일면에 금속등의 전도성 물질을 도금함으로써 형성할 수 있다.
한편, 캐리어(600)는 글래스(Glass) 또는 폴리머(Polymer)로 이루어질 수 있으며, 캐리어(600)의 구성물질에 상응하여 제 2회로층(210)을 형성하는 방법도 달라진다. 일 예로, 캐리어(600)가 글래스로 이루어진 경우, 무전해/전해도금 공정에 의해 도금층을 형성한 후 패터닝하여 제 2회로층(210)을 형성시킬 수 있다. 형성된 제 2회로층(210)은 캐리어(600)를 상부절연층(200)에 압착시킴으로써 매립된다.
그 후, 도 5에 도시된 바와 같이, 캐리어(600)를 제거한다. 캐리어(600)는 식각공정을 통해 제거함이 바람직하고, 제 2회로층(210)은 상부절연층(200)에 매립되어 있으므로, 식각 공정이 수행되더라도 돌출된 회로층에서 나타나는 언더 컷(under-cut)등의 문제가 발생하지 않는다. 따라서, 종래의 기술보다 미세한 회로를 구현할 수 있다. 또한, 제 2회로층(210)을 상부절연층(200)에 완전히 매립함으로써, 제 2회로층(210)에 포함되는 접속패드(220)의 노출면과 상부절연층(200)의 표면이 일치되도록 형성할 수 있다.
그 후, 도 6에 도시된 바와 같이, 제 1회로층(130)과 제 2회로층(210)을 전기적으로 연결하는 제 2비아(310)를 형성한다. 이때, 제 1비아(300)의 가공과 마찬 가지로 제 2비아(310)는 바람직하게는, CO2, YAG, Excimer 레이저를 이용하여 가공하여 하부로 갈수록 직경이 감소하는 형상을 갖도록 한다. 따라서 제 1비아(300) 및 제 2비아(310)는 하부로 갈수록 직경이 감소하는 동일한 형상으로 형성한다.
또한, 제 2비아(310)는 제 1회로층(130)과 제 2회로층(210)을 전기적으로 연결하기 위해서 도금공정 등을 이용하여 금속을 포함한 전도성 물질로 충전한다.
그 후, 도 7에 도시된 바와 같이, 접속패드(220)를 노출시키는 개구부(410)를 갖는 솔더레지스트층(400)을 상부절연층(200) 상부에 형성한다. 솔더레지스트층(400)은 인쇄회로기판을 보호하는 기능을 하고, 개구부(410)는 접속패드(220)가 추후 인쇄회로기판에 실장될 전자부품과 전기적으로 연결가능하도록 한다.
또한, 제 2회로층(210)을 상부절연층(200)에 완전히 매립하여 상부절연층(200)의 상면이 평편하므로, 접속패드(220)의 너비와 개구부(410)의 너비가 일치되도록 솔더레지스트층(400)을 상부절연층(200)의 상부에 형성하기 용이하다. 접속패드(220)와 개구부(410)의 너비가 일치하면 접속패드(220)와 실장될 전자부품과의 전기적 연결을 용이해지는 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100 빌드업층 110 빌드업절연층
120 하부회로층 130 제 1회로층
140 내층회로층 200 상부절연층
210 제 2회로층 220 접속패드
230 회로패턴 300 제 1비아
310 제 2비아 400 솔더레지스트층
410 개구부 500 지지체
600 캐리어

Claims (12)

  1. 빌드업절연층의 하면에 하부회로층이 매립되게 형성되고, 상기 빌드업절연층의 상면에 제 1비아를 포함하는 제 1회로층이 형성된 빌드업층;
    상기 빌드업층의 상부에 적층되고, 접속패드를 포함하는 제 2회로층이 매립된 상부절연층; 및
    상기 상부절연층의 상부에 형성되며, 상기 접속패드를 노출시키는 개구부를 갖는 솔더레지스트층;
    을 포함하고,
    상기 접속패드는 상기 상부절연층의 표면과 일치하는 노출면을 갖는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 상부절연층을 관통하도록 형성되어 상기 제 1회로층 및 상기 제 2회로층을 전기적으로 연결하는 제 2비아를 더 포함하는 인쇄회로기판.
  3. 제 2항에 있어서,
    상기 제 1비아 및 상기 제 2비아는 하부로 갈수록 직경이 감소하는 동일한 형상을 갖는 것을 특징으로 하는 인쇄회로기판.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 접속패드의 너비와 상기 개구부의 너비가 일치하는 것을 특징으로 하는 인쇄회로기판.
  7. (A) 지지체의 일면에 하부회로층을 형성하는 단계;
    (B) 상기 지지체의 상부에 제 1비아를 포함하는 제 1회로층이 빌드업절연층에 형성된 빌드업층을 적층하는 단계;
    (C) 상기 빌드업층의 상부에 상부절연층을 적층하는 단계;
    (D) 상기 상부절연층의 상부에 접속패드를 포함하는 제 2회로층이 형성된 캐리어를 압착하여 상기 접속패드의 노출면과 상기 상부절연층의 표면이 일치되도록 상기 제 2회로층을 상기 상부절연층에 매립하는 단계;
    (E) 상기 캐리어를 제거하는 단계; 및
    (F) 상기 접속패드를 노출시키는 개구부를 갖는 솔더레지스트층을 상기 상부절연층의 상부에 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  8. 제 7항에 있어서,
    상기 (E) 단계 후에,
    상기 상부절연층을 관통하도록 형성되어 상기 제 1회로층과 상기 제 2회로층을 전기적으로 연결하는 제 2비아를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  9. 제 8항에 있어서,
    상기 제 1비아 및 상기 제 2비아는 하부로 갈수록 직경이 감소하는 동일한 형상을 갖도록 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 삭제
  11. 삭제
  12. 제 7항에 있어서,
    상기 접속패드의 너비와 상기 개구부의 너비가 일치되도록 상기 솔더레지스트층을 상기 상부절연층의 상부에 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090061553A 2009-07-07 2009-07-07 인쇄회로기판 및 그 제조방법 KR101067199B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090061553A KR101067199B1 (ko) 2009-07-07 2009-07-07 인쇄회로기판 및 그 제조방법
US12/544,100 US20110005824A1 (en) 2009-07-07 2009-08-19 Printed circuit board and method of manufacturing the same
US13/461,694 US20120210576A1 (en) 2009-07-07 2012-05-01 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090061553A KR101067199B1 (ko) 2009-07-07 2009-07-07 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110003987A KR20110003987A (ko) 2011-01-13
KR101067199B1 true KR101067199B1 (ko) 2011-09-22

Family

ID=43426640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061553A KR101067199B1 (ko) 2009-07-07 2009-07-07 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US20110005824A1 (ko)
KR (1) KR101067199B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101167802B1 (ko) * 2010-12-27 2012-07-25 삼성전기주식회사 회로 기판 및 그 제조 방법
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US11160163B2 (en) * 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US10905007B1 (en) 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006770A (ko) * 1997-06-03 1999-01-25 니시무로 타이조 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
JP2001068858A (ja) 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
KR20060061227A (ko) * 2004-12-01 2006-06-07 신꼬오덴기 고교 가부시키가이샤 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
CN101848602B (zh) * 2001-03-14 2012-04-04 Ibiden股份有限公司 多层印刷电路板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
CN100469221C (zh) * 2002-12-09 2009-03-11 野田士克林股份有限公司 印刷电路板的制造方法
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006770A (ko) * 1997-06-03 1999-01-25 니시무로 타이조 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
JP2001068858A (ja) 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
KR20060061227A (ko) * 2004-12-01 2006-06-07 신꼬오덴기 고교 가부시키가이샤 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
US20110005824A1 (en) 2011-01-13
KR20110003987A (ko) 2011-01-13
US20120210576A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
US20080102410A1 (en) Method of manufacturing printed circuit board
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20110042981A (ko) 인쇄회로기판 및 그 제조방법
CN112584611A (zh) 具有延伸穿过多个介电层的通孔的部件承载件
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5367306B2 (ja) セラミック部品の製造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101119306B1 (ko) 회로기판의 제조방법
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
JP2004096007A (ja) 多層基板の製造方法
KR101109216B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee