JP4520355B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP4520355B2
JP4520355B2 JP2005121484A JP2005121484A JP4520355B2 JP 4520355 B2 JP4520355 B2 JP 4520355B2 JP 2005121484 A JP2005121484 A JP 2005121484A JP 2005121484 A JP2005121484 A JP 2005121484A JP 4520355 B2 JP4520355 B2 JP 4520355B2
Authority
JP
Japan
Prior art keywords
resin
resin substrate
base material
semiconductor chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005121484A
Other languages
English (en)
Other versions
JP2006303114A (ja
Inventor
誠一 中谷
元昭 佐藤
毅 川端
俊雄 津田
一博 登
敏行 福田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2005121484A priority Critical patent/JP4520355B2/ja
Publication of JP2006303114A publication Critical patent/JP2006303114A/ja
Application granted granted Critical
Publication of JP4520355B2 publication Critical patent/JP4520355B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0652Bump or bump-like direct electrical connections from substrate to substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は、半導体チップを搭載した樹脂基板とシート部材とを交互に積層して立体的に構成した多段構成半導体モジュールとその製造方法に関する。


携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化の要請に伴い、電子部品、特に半導体チップを複数個積層し、それらを一体化してなる多段構成の半導体モジュールが提案されている。

このような積層型の半導体モジュールを簡便かつ安価に製造するための方法が従来から提案されている。

従来の半導体モジュールは、所定の配線回路を形成させたプリント基板と、プリント基板上に搭載された半導体チップと、半導体チップを収容可能な開口部が形成され、プリント基板の配線回路に接続可能な導電性バンプを有する層間部材とをひとまとまりとして積層したものである。そして、従来の半導体モジュールは、層間部材となる絶縁性基材の両面に保護フィルムを貼り付ける工程と、絶縁性基材の所定の位置にスルーホールを形成する工程と、スルーホールに導電性ペーストを充填して導電性バンプを形成する工程と、保護フィルムを剥離する工程と、絶縁性基材に半導体チップを収容可能な開口部を形成する工程と、絶縁性基材とプリント基板とを交互に積層して接着する工程とを含む方法によって製造される(例えば、特許文献1参照)。

この方法によれば、両面に保護フィルムを貼りつけた絶縁性基材の所定の位置にスルーホールを形成させ、このスルーホールに導電性ペーストを充填した後に、保護フィルムを剥離することにより、絶縁性基材の両面に突出した導電性バンプを形成することができる。この方法においては、絶縁性基材を貫通するスルーホールに導電性ペーストを充填するため、一方の開口が閉止されたビアホールの場合と比較して、充填の際に孔内に隙間が生じることを回避でき、接続信頼性を高めることができる。また、時間と手間を要する電解メッキを行う必要がないため、簡便かつ安価に半導体モジュールを製造することができる。

さらに、ICカードや携帯電話等の電子機器の小型化に伴い、半導体モジュールの更なる高密度化と薄型化を実現するために、半導体チップが実装された回路基板と層間部材とを交互に積層し、加熱プレスすることによって作製された積層型の半導体モジュールも提案されている(例えば、特許文献2参照)。具体的には、半導体チップを予め実装しておいた回路基板と、半導体チップを収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、その積層体を加熱プレスする。これにより、半導体チップを層間部材の開口部内に埋設し、層間部材に形成させた導体ポストを介して半導体チップ間の電気的接続をとることができる。この方法によれば、半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができる。その結果、遅延なく電気信号を伝達することができ、配線基板の高密度化、高機能化および薄型化を図ることができる。
特開2002−64179号公報 特開2003−218273号公報

近年、半導体チップを研磨して薄くする技術と、その薄い半導体チップを基板に歩留まりよく実装する技術が開発されてきており、多段に積層する場合の積層数はさらに増加する傾向にある。また、例えば、半導体メモリにおいては、メモリ容量の増加に伴ってチップ面積も大きくなってきている。面積の大きな半導体チップを多段に積層してモジュールとした場合、モジュールの反りが問題となる。また、モジュールの反りは、プリント基板の薄型化が進むほど大きくなる傾向にある。そのため、半導体チップを実装したプリント基板と層間部材とを多段に積層するためには、反りの発生を抑制することが重要となってきている。

一方、近年、電子装置の小型、薄型化を実現するために半導体チップや半導体モジュールの実装は、BGA(ボール・グリッド・アレイ)方式等により行われることが多くなっている。このような実装方法においては、マザーボードと接続するために形成する半田ボールやバンプ電極の高さはあまり大きくできない。したがって、常温で反りがある場合や接合時の加熱で反りが発生する場合には、半導体モジュールをマザーボード上に実装することができなくなる。あるいは、反りの発生により部分的に実装不良が生じてしまうことがある。すなわち、半導体モジュールは、電気特性としては良品であっても、実装面では不良品となるという課題がある。なお、メモリを主体とするモジュールでは、例えばDRAMとSRAMとの混載やDRAMとフラッシュメモリとの混載、さらにはこれらを制御する制御用半導体チップの搭載も要求されている。従って、厚みや特性が異なる半導体チップを積層した場合の反りを抑制することも望まれている。

さらに、モジュールの場合、使用目的から小型化、薄型化の要求が強いにもかかわらず、他の半導体装置と同等の耐湿信頼性水準が求められる。しかし、半導体チップを搭載した回路基板を積層する構造上、通常の半導体装置に比べて過酷な条件に耐えうる耐湿信頼性の確保は困難になる。

これらの課題に対し、上述した従来の方法では、同じ形状の半導体チップを実装した基板を積層する構成およびそのための方法のみが示されているが、積層した場合の半導体モジュールの反りを抑制すること、および半導体モジュールの耐湿信頼性を向上させることについては何ら示していない。

本発明は、耐湿信頼性の向上を図りつつ、反りの発生が抑制された多段構成の半導体モジュールとその製造方法を提供することを目的とする。

上記課題を解決するために、本発明の多段構成半導体モジュールは、第1の樹脂基材と、前記第1の樹脂基材を貫通する第1の埋め込み導体とを有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納する開口部が形成された第2の樹脂基材と、前記第2の樹脂基材を貫通し、前記第1の埋め込み導体と電気的に接続された第2の埋め込み導体とを有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記半導体チップの上面および側面を覆う接着部材をさらに備えており、前記樹脂基板および前記シート部材は複数あり、前記樹脂基板のうち最下段に配置された樹脂基板は、他の前記樹脂基板よりも厚くなっている。なお、半導体チップの上面および側面を覆うのは、接着部材でもよいし、接着部材よりも低温で軟化し、接着部材より剛性が低い低応力部材であってもよい。

本発明の多段構成半導体モジュールによれば、最下段部の樹脂基板は他の樹脂基板より厚くしているので、多段構成半導体モジュール全体の反りの発生を抑制することができる。また、半導体チップの露出部を接着部材または低軟化点で低硬度特性の樹脂材料で覆うので、半導体チップや樹脂基板に使用される配線材料の腐食を引き起こす水分、湿気、腐食性ガスが阻止でき、断線による故障を防止できる。

なお、接着部材のうち開口部の上方に位置する部分の厚みを厚くしておけば、より確実に半導体チップを覆うことができ、且つ部材点数を削減できるので好ましい。また、本発明の多段構成半導体モジュールは、一部の第1の埋め込み部材および第2の埋め込み部材の径を大きくしたり、剛性板を貼り付けたりと、種々のバリエーションを持たせることもできる。また、裏面を樹脂基板に向けて半導体チップを設置する場合には、半導体チップは樹脂封止されていてもよい。

本発明の第1の多段構成半導体モジュールの製造方法は、上面に半導体チップが実装され、第1の埋め込み導体を有する第1の樹脂基板と、上面に半導体チップが実装され、前記第1の埋め込み導体を有し、前記第1の樹脂基板よりも厚い第2の樹脂基板と、前記半導体チップより平面サイズが大きい開口部が形成された樹脂基材、前記樹脂基材の上面および下面の少なくとも一方に配置された接着部材、および前記樹脂基材を貫通する第2の埋め込み導体を有するシート部材とを準備する工程(a)と、前記第2の樹脂基板を最下段とし、前記開口部内に前記半導体チップが配置されるように前記第2の樹脂基板上に前記シート部材と前記第1の樹脂基板とを交互に積層する工程(b)と、前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から加熱および加圧して前記第1の樹脂基板および前記第2の樹脂基板と前記シート部材とを接着させ、前記第1の埋め込み導体と前記第2の埋め込み導体とを接続させ、且つ前記接着部材を流動させて前記半導体チップを覆わせる工程(c)とを備えている。

本発明の製造方法によれば、工程(b)で第2の樹脂基材の上面および下面の少なくとも一方に接着部材を配置した状態で加熱および加圧を行うので、従来の製造方法に比べて工程数を増やすことなく半導体チップの露出部分を覆うことができる。このため、本発明の製造方法によれば、湿気などの侵入に強い多段構成半導体モジュールを提供することができる。

本発明の第2の多段構成半導体モジュールの製造方法は、上面に半導体チップが実装され、第1の埋め込み導体を有する第1の樹脂基板と、上面に半導体チップが実装され、前記第1の埋め込み導体を有し、前記第1の樹脂基板よりも厚い第2の樹脂基板と、前記半導体チップより平面サイズが大きい開口部が形成された樹脂基材、前記樹脂基材の上面および下面のうち平面的に見て前記開口部を囲む領域に配置された接着層、および前記樹脂基材を貫通する第2の埋め込み導体を有するシート部材と、前記接着層よりも軟化点が低く、前記接着層よりも剛性が低い樹脂からなる平面サイズが前記開口部よりも小さい低応力部材とを準備する工程(a)と、前記第2の樹脂基板を最下段とし、前記開口部内に前記半導体チップが配置されるように前記第2の樹脂基板上に前記シート部材と前記第1の樹脂基板とを交互に積層するとともに、前記半導体チップの上に前記低応力部材を配置する工程(b)と、前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から加熱および加圧して、前記低応力部材を流動させて前記半導体チップを前記低応力部材で覆わせる工程(c)と、前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から前記工程(c)より高い温度まで加熱しつつ加圧することにより、前記第1の樹脂基板および前記第2の樹脂基板と前記シート部材とを接着させ、且つ前記第1の埋め込み導体と前記第2の埋め込み導体とを接続させる工程(d)とを備えている。

この方法によれば、工程(d)で各部材を一体化させる前に工程(c)で半導体チップの上面および側面を覆うことができるので、より確実に半導体チップを覆うことができる。

本発明の多段構成半導体モジュールは、積層された複数の樹脂基板のうち外部基板に接続する側に位置する最下段の樹脂基板の厚みを他の樹脂基板の厚みより厚くしているので、多段構成半導体モジュール全体の反りの発生が抑制されている。このため、端子数が増加した場合にもマザーボードに高い信頼度で実装することができ、電子装置の高機能化と低コスト化に大きな効果を発揮する。さらに、半導体チップの露出部分が接着部材などで覆われているので、湿気や腐食ガスなどの侵入が防がれており、従来の半導体モジュールに比べて故障が生じにくくなっている。

(第1の実施形態)
−半導体モジュールの構成−
図1は、本発明の第1の実施形態に係る多段構成半導体モジュールの全体構成を示す概略斜視図であり、図2は、図1に示すII-II線に沿って本実施形態の多段構成半導体モジュールを切断したときの断面図である。また、図3(a)は、本実施形態の多段構成半導体モジュールに用いられる樹脂基板を上面側から見た場合の概略平面図であり、(b)は、(a)に示すIIIb-IIIb線に沿って本実施形態の樹脂基板を切断したときの断面図であり、(c)は、本実施形態の樹脂基板を下面側から見た場合の概略平面図である。そして、図4(a)、(b)は、本実施形態の多段構成半導体モジュールに用いられるシート部材のうち接着部材を示す平面図、およびIVb-IVb線で切断した場合の接着部材を示す断面図である。また、図4(c)、(d)は、本実施形態の接着部材の一例を示す平面図、およびIVd-IVd線で切断した場合の第1の接着部材を示す断面図である。図5(a)、(b)は、それぞれ本実施形態のシート部材のうち第2の樹脂基材を示す平面図、および(a)に示すVb-Vb線で切断した該第2の樹脂基材を示す断面図である。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。なお、本明細書中で、各部材の「上面」および「下面」は、図1、2の上下方向を基準として呼ぶものとする。

図1、2に示すように、本実施形態の半導体モジュール1は、上面に半導体チップ2が実装された第1の樹脂基板3とシート部材5とを交互に積層することで形成されている。さらに、半導体モジュール1においては、最下段に用いる樹脂基板(第2の樹脂基板4)の厚みを他の樹脂基板より厚くするとともに、第2の樹脂基板4の下面に外部接続端子となる半田ボール17が設けられている。半導体モジュール1は、これら第1の樹脂基板3、第2の樹脂基板4およびシート部材5を積層し、加熱と加圧により一体化した構造を有している。本実施形態の例では、半導体モジュール1中に複数の第1の樹脂基板3がシート部材5と共に積層されている。また、本実施形態の半導体モジュール1では、半導体チップ2の上面(裏面、すなわち主面に対向する面)および側面がシート部材5の一部である第1の接着部材151および第2の接着部材152で覆われている。

本実施形態の半導体モジュールの構造についてさらに詳細に説明する。

図3(a)〜(c)に示すように、第1の樹脂基板3の各々は、第1の樹脂基材(第1の樹脂コア)8と、例えば第1の樹脂基材8上面の中央領域に形成され、半導体チップ2と接続するための複数の半導体素子接続端子11と、第1の樹脂基材8の周辺部に設けられ、第1の樹脂基材8を貫通する複数の第1の埋め込み導体7と、第1の樹脂基材8の両面上に設けられ、且つ第1の埋め込み導体7の両端に設けられた複数の接続用ランド13と、所定の半導体素子接続端子11と接続用ランド13および第1の埋め込み導体7とを接続する複数の配線12とを有している。

ここで、第1の埋め込み導体7の材料としては、導電性樹脂材料またはメッキ導体を用いる。また、第1の樹脂基材(第1の樹脂コア)8は熱硬化樹脂と補強材からなる基材が利用できる。熱硬化樹脂としてはエポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであることが利用できる。補強材としてはガラス繊維よりなる織布や不織布、有機繊維であるアラミド繊維の織布や不織布が利用できる。

また、第2の樹脂基板4は、第1の樹脂基板3と全体としては同様の構造であり、第1の樹脂基材8、半導体素子接続端子11、第1の埋め込み導体7および接続用ランド13を有しているが、第1の樹脂基板3より厚く、かつマザーボードと接続するための外部接続端子である接続用ランド13上に半田ボール17が基板の下面に所定間隔で形成されている。半導体モジュール1は、この半田ボール17を用いてマザーボードに接合される。

また、半導体チップ2は、その主面上に設けられた電極バンプ28により第1の樹脂基板3および第2の樹脂基板4の半導体素子接続端子11に接続され、その周囲を封止樹脂24により保護される。この封止樹脂24は半導体チップ2の主面(図1における下面)を外部環境から保護するとともに熱歪等を吸収する作用を有する。なお、本明細書中で「半導体チップの主面」とは、半導体装置などが形成された回路形成面のことを意味するものとする。

次に、各シート部材5は、図4(a)〜(d)および図5(a)、(b)に示すように、第2の樹脂基材(第2の樹脂コア)16と、第2の樹脂基材16の上面上に形成された第1の接着部材151と、第2の樹脂基材16の下面上に形成された第2の接着部材152と、第1の樹脂基板3の第1の埋め込み導体7と一致する位置に設けられ、導電性樹脂材料からなる第2の埋め込み導体9とを有しており、第2の樹脂基材16の中央領域には半導体チップ2を収容し得る開口部10が形成されている。従って、開口部10の平面サイズは半導体チップ2の平面サイズよりも大きくなっている。なお、第1の接着部材151および第2の接着部材152の形状を、共に図4(a)、(b)に示すような厚みの均一なシート状としてもよい。また、第1の接着部材151を図4(c)、(d)に示すように中央部が他の部分より厚くなった形状とし、第2の接着部材152を厚みの均一なシート状としてもよい。これにより、シート部材5を樹脂基板と共に積層して加圧・加熱する際に、より確実に半導体チップ2の側面および上面(主面に対向する面)を覆うことができるようになる。ここで、第1の接着部材151は加熱および加圧処理時に半導体チップ2に沿って大きく変形するので、厚みの均一なシート状であることが好ましい。ただし、第1の接着部材151および第2の接着部材152の形状はこれに限られない。第1の接着部材151のうち平面的に見て開口部10と重複しない部分は、第2の樹脂基材16と第1の樹脂基材8とを接着している。第2の接着部材152のうち平面的に見て開口部10と重複しない部分は、第2の樹脂基材16と第2の樹脂基板4を構成する第1の樹脂基材8、あるいは第2の樹脂基材16と第1の樹脂基板3を構成する第1の樹脂基材8とを接続させる。

また、半導体モジュール1においては、第1の接着部材151と第2の接着部材152のうち平面的に見て開口部10と重複する部分が、互いに融着されるとともに、半導体チップ2の側面および上面(主面に対向する面)を覆っていることが特徴となっている。

なお、第1の樹脂基板3および第2の樹脂基板4の上面上に搭載された半導体チップ2の各々は、半導体モジュール1中で第2の樹脂基材16の開口部10内に配置されている。開口部10において、半導体チップ2と第2の樹脂基材16との隙間、および半導体チップ2とその上方に位置する第1の樹脂基板3との隙間を、上述の第1の接着部材151および第2の接着部材152が埋めている。後に詳述するが、このような構造は、第1の樹脂基板3および第2の樹脂基板4とシート部材を5とを積層した状態で加熱および加圧することにより作製される。具体的には、加熱によって流動化した第1の接着部材151および第2の接着部材152が開口部10内を埋める。

第1の接着部材151および第2の接着部材152としては、ガラス織布やアラミド不織布よりなる補強材にエポキシ樹脂を含浸したプリプレグ状の基材を用いても良いし、加圧・加熱により溶融軟化する熱可塑性樹脂を利用することもできる。熱可塑性樹脂としては、有機フィルムを挙げることができ、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を挙げることができる。

また、図5に示すように、第2の埋め込み導体9は、第2の樹脂基材16を貫通するとともに、その両端が第2の樹脂基材16の上面および下面から所定の高さだけ突き出た形状をしている。第2の埋め込み導体9の第2の樹脂基材16からの突出部分を突起部310として図中に示す。

また、この第2の埋め込み導体9は積層前には半硬化状態であり、積層後の加圧と加熱により圧縮されて硬化するとともに、第1の樹脂基板3および第2の樹脂基板4の第1の埋め込み導体7とは主として機械的な接触により電気的接続を生じる。

なお、本実施形態の半導体モジュール1では第1の樹脂基板3および第2の樹脂基板4に設けられたビアは埋め込み導体7となっているが、第1の樹脂基板3および第2の樹脂基板4は、共に一般的なビルドアップ基板であってもよい。その場合、ビルドアップ基板のビアはメッキによって凹形状に形成されるので、シート部材5の第2の埋め込み導体9の突起部310との嵌め合わせ効果によって、電気的な接続を得る際の信頼性が向上し、位置合わせが容易にできるようになる。

なお、シート部材5を構成する第2の樹脂基材16は、ガラスエポキシ樹脂やアラミドエポキシ樹脂等、第1の樹脂基板3および第2の樹脂基板4と同一の材料を使用してもよいが、第1の樹脂基板3と第2の樹脂基板4とは、例えばガラスエポキシ樹脂を用い、シート部材5は、例えばアラミドエポキシ樹脂を用いる等、互いに異なる材料を用いてもよい。なお、平面的な外形寸法はシート部材5と第1の樹脂基板3および第2の樹脂基板4と同一とする。さらに、シート部材5の第2の樹脂基材16と第1の樹脂基板3もしくは第2の樹脂基板4との積層接着にプリプレグ状のエポキシやアラミドエポキシ樹脂等からなる第1の接着部材151と第2の接着部材152を用いてもよい。なお、平面的な外形寸法は樹脂基板と同一とする。

また、本実施形態の多段構成の半導体モジュール1について、各構成部材の主要部の形状の一例を下記に示す。

半導体モジュール全体の形状は例えば直方体であって、半導体チップの厚みは30μm以上150μm以下が好ましい。また、第1の樹脂基板3の厚みは60μm以上200μm以下、第1の埋め込み導体7の径は50μm以上500μm以下で、そのピッチは100μm以上750μm以下の範囲で適宜設計する。

また、第2の樹脂基板4の厚みは100μm以上300μm以下の範囲とし、少なくとも第1の樹脂基板3より厚くする。なお、第1の埋め込み導体7の径とピッチは第1の樹脂基板3と同様にする。

シート部材5の構成部材である第2の樹脂基材16の厚みは45μm以上200μm以下とし、少なくとも半導体チップ2よりも厚くする。さらに、第2の樹脂基材16の両面に10μm以上100μm以下の厚みを有する接着層を設ける。なお、第2の埋め込み導体9の径とピッチは第1の樹脂基板3と同様にする。

らにシート部材5を構成する第1の接着部材151と第2の接着部材152はガラスエポキシ樹脂やアラミドエポキシ樹脂等のプリプレグ状樹脂で、厚みは15μm以上150μm以下にする。

これらの範囲を基本にして設計すれば、本実施形態の多段構成の半導体モジュール1を実現できる。

−半導体モジュールの作用・効果−
上述した本実施形態の多段構成の半導体モジュール1の構造によれば、最下層に配置された第2の樹脂基板4を第1の樹脂基板3よりも厚く形成しているので、モジュールを多段構成としたときでも反りを非常に小さくできる。その上、本実施形態の半導体モジュール1では、第1の接着部材151および第2の接着部材152が半導体チップ2の側面および上面を覆っているため、開口部10内に配線材料の腐食を引き起こす水分、湿気、腐食性ガスなどが入りにくくなり、配線の断線による故障の発生を防ぐことができる。すなわち、本実施形態の半導体モジュール1は、従来の半導体モジュールに比べて耐湿性を高くすることができる。この結果、半田ボール17を使用したマザーボードへの実装において不良が発生しにくくなり、端子数が増加した場合でも、低コストで信頼性の高い半導体モジュールを実現することができる。

また、第1の樹脂基板3および第2の樹脂基板4については、半導体チップ2を実装後、必要な電気検査とバーンイン試験を行い良品のみを半導体モジュールの作製に用いることができる。樹脂基板およびシート部材5の積層時は、シート部材5を構成する第2の樹脂基材16の第2の埋め込み導体9が加圧・加熱により圧縮され、硬化するので、第2の埋め込み導体9と第1の埋め込み導体7との電気的接続と、第2の埋め込み導体9の低抵抗化とを同時に実現することができる。

さらに、シート部材5を構成する剛性の高い第2の樹脂基材16の厚みが半導体チップ2より厚く形成される場合には、製造時に半導体チップ2に加わる荷重を低減できるので、半導体チップ2自体と半導体チップ2と樹脂基板との接続部に不良が発生することを防ぐことができる。

なお、半導体チップ2上に形成される半導体装置は特に限定されないが、例えば第1の樹脂基板3に実装された半導体チップ2には半導体記憶装置が形成されるとともに、第2の樹脂基板4に実装された半導体チップ2には半導体記憶装置を制御する制御用半導体装置が形成されていてもよい。

−半導体モジュールの製造方法−
以下、本実施形態の半導体モジュールの製造方法について、図を用いて説明する。

まず、所定の形状の半導体チップ2を得る方法について説明する。

図6(a)〜(c)は、本実施形態の半導体モジュール1に搭載される半導体チップの製造方法の一例を示す断面図である。

図6(a)に示すように、半導体チップに必要な回路加工プロセスが終わった半導体ウェハー30に対して、複数の半導体チップ2の主面のボンディングパッド上に電解メッキやSBB(スタッドバンプボンディング)法により電極バンプ28を形成する。

次いで、図6(b)に示すように、ダイシングやレーザーで主面側から半導体ウェハー30内の複数の半導体チップ2間に配置されている分離ゾーンを途中まで切断する。

次に、図6(c)に示すように、半導体ウェハー30の裏面をケミカルエッチング、裏面研削あるいはプラズマエッチングのいずれか、もしくは併用による方法で除去し、半導体ウェハーの厚みを30μm以上150μm以下程度にし、半導体チップ2を個片化することができる。

次に、図7を用いて、半導体チップ2を実装するための第1の樹脂基板3および第2の樹脂基板4を作製する方法の一例について説明する。以下では、第1の樹脂基板3を例として説明する。ここでは、第1の樹脂基板3の構成部材である第1の樹脂基材8としてガラスエポキシ樹脂を用い、配線12および接続用ランド13として銅箔19を用いた場合について説明する。図7(a)〜(d)は、本実施形態の半導体モジュールに用いられる樹脂基板の作製方法を示す断面図である。

図7(a)に示すように、第1の樹脂基材8の両面に銅箔19が形成された両面銅張基板18を準備する。この両面銅張基板18は、厚さ70μmの第1の樹脂基材8の両面に厚さ9μm、12μm、24μm、35μmのいずれかの銅箔19が適宜接着されて、総厚みが約100μm前後となっている。

次に、図7(b)に示すように、この両面銅張基板18の所定の位置にレーザーで貫通させた貫通孔70を形成する。ここで、ドリルにより貫通孔70を形成してもよい。

続いて、図7(c)に示すように、両面銅張基板18の両面に感光性膜20を貼り付け、第1の樹脂基材8の一方の面に、半導体素子接続端子11、接続用ランド13、半導体素子接続端子11と接続用ランド13とを接続する配線12をそれぞれ形成する。また、他方の面に接続用ランド13を形成する。このパターン形成は感光性膜20を用いて、フォトリソグラフィーとエッチング技術により行う。その後、感光性膜20を両面銅張基板18の両面から剥離する(図示せず)。

この後、図7(d)に示すように、貫通孔70に、例えば導電性ペーストを充填する。この導電性ペーストを加熱硬化させれば、第1の埋め込み導体7を有する第1の樹脂基板3が得られる。なお、第1の樹脂基板3および第2の樹脂基板4は、上記の製造方法によるだけでなく、通常作成されている両面配線基板の製造方法と材料とを用いて作製してもよい。

次に、図8を用いてシート部材5を構成する第2の樹脂基材16を作製する方法について説明する。図8(a)〜(f)は、本実施形態の半導体モジュールに用いられるシート部材の作製方法を示す断面図である。

まず、図8(a)に示すように、厚みが半導体チップ2より厚い第2の樹脂基材16を準備する。第2の樹脂基材16としては、例えばガラス布エポキシ樹脂が用いられる。第2の樹脂基材16の厚みは、例えば半導体チップ2の厚みが75μmである場合には、約100μmの厚みとする。

次に、図8(b)に示すように、第2の樹脂基材16の上面および下面にポリイミドやPET樹脂等からなる厚さが各15μm程度の耐熱性保護膜205を形成する。

次いで、図8(c)に示すように、この第2の樹脂基材16の所定の位置にレーザーで貫通孔90を形成する。また、同じくレーザーを用いて第2の樹脂基材16の中央領域に半導体チップ2を収容し得る大きさの開口部10を形成する。この後、耐熱性保護膜205を第2の樹脂基材16の上面および下面から剥離する。なお、図8(c)では貫通孔90および開口部10を形成するところまでを示している。

続いて、図8(d)に示すように、第2の樹脂基材16に形成した貫通孔90と対応する位置に孔を設けたマスキングフィルム21を両面に貼った後、例えばスクリーン印刷法で貫通孔90に導電性ペーストを充填する。マスキングフィルム21は、第2の埋め込み導体9の突起部310を形成するためのものである。

次に、図8(e)に示すように、貫通孔90内とマスキングフィルム21の孔とに充填された導電性ペーストを加圧しながら加熱することにより、導電性ペーストを半硬化状態にし、且つ導電性ペーストの充填密度を高くする。これにより、導電性ペーストは電気的に低抵抗化する。

次に、図8(f)に示すように、マスキングフィルム21を剥がすとシート部材5を構成する第2の樹脂基材16が作製される。なお、導電性ペーストが充填された第2の埋め込み導体9は未だ半硬化状態であるので、加圧・加熱により圧縮されると同時に硬化する特性を有している。

次に、図4(a)、(b)に示すシート部材5用の第1の接着部材151を作製する方法について説明する(図示せず)。

まず、ガラスエポキシ樹脂やアラミドエポキシ樹脂等の熱硬化性樹脂の主材である液状樹脂と硬化剤、硬化促進剤、無機充填剤、カップリング剤等の材料を所定量配合する。次に、配合された混合物を40℃以上120℃以下の温度に維持して充分攪拌する。次いで、一例として予め20μmの均一な隙間が設定され、かつ40℃以上120℃以下の温度に維持されたローラーに材料の混合物を注入する。こうすることで混合物はローラーを通過して厚さ20μmの硬化された樹脂の薄板となる。次に、得られた樹脂の薄板を第1の樹脂基板3や第2の樹脂基板4もしくは第2の樹脂基材16の大きさにプレスやレーザーや切断機で個片化する。なお、必要に応じて硬化された樹脂の薄板は、縦横の寸法が個片の整数倍としてもよい。また、材料の混合物にはその用途により無機充填剤を配合しない場合もある。このようにして第1の接着部材151は作製される。

一方、図4(c)、(d)に示すシート部材5用に第2の接着部材152を作製する方法は、次の通りである。

まず、材料を混合した上記混合物を通過させるローラーの隙間を40μmの均一な隙間に設定しておき、上記のローラー温度より低温下でローラー内に混合物を注入する。これによって半硬化樹脂の薄板を得る。その後、第2の樹脂基材16の開口部10と対応する領域に、開口部より小さい凸領域が形成できる成形金型でプレスすることにより、図4(c)、(d)に示す、中央部分がその他の部分より厚く形成された第2の接着部材152が作製される。なお、成形金型温度は40℃以上120℃以下の温度に維持する。

以上の方法で、シート部材5に用いられる第1の接着部材151および第2の接着部材152とが作製できる。なお、樹脂基板の積層時に、第2の樹脂基材16の両面に厚みが均一な接着部材を貼り付けてもよく、第2の樹脂基材16の両面に中央部の厚みが他の部分より厚い接着部材を貼り付けてもよい。

次に、第1の樹脂基板3および第2の樹脂基板4の上に半導体チップ2を実装する工程について説明する。

半導体チップ2の実装は、半導体チップ2の電極バンプ28と第1の樹脂基板3および第2の樹脂基板4の半導体素子接続端子11とを、例えば半田や導電性樹脂を用いて接合する。ここには示さないが、半導体チップ2の裏面を樹脂基板に対向させ、ワイヤーボンディングによって半導体チップ2と半導体素子接続端子11とを接続してもよい。さらに、半導体チップ2に封止樹脂24を塗布して硬化させ、接合後の隙間部分を埋める。これにより、半導体チップ2が実装された第1の樹脂基板3と第2の樹脂基板4とが作製される。この後、電気的検査とバーンイン試験を行えば、通常のパッケージされた半導体素子と同様の信頼性を有する半導体素子を得ることができる。

次に、半導体チップ2が実装された第1の樹脂基板3と第2の樹脂基板4とをシート部材5により積層一体化する工程について、図9を用いて説明する。図9は、図1に示す第1の実施形態に係る半導体モジュールを分解して示した図である。同図では、説明を容易にするために第1の樹脂基板3を1段目第1の樹脂基板31、2段目第1の樹脂基板32および3段目第1の樹脂基板33と、区別してよぶ。また、シート部材5を構成する第2の樹脂基材16についても同様に、1段目第2の樹脂基材51、2段目第2の樹脂基材52および3段目第2の樹脂基材53と、区別してよぶ。さらに、第1の接着部材151および第2の接着部材152についても同様に、1段目第1の接着部材251、2段目第1の接着部材252、3段目第1の接着部材253、1段目第2の接着部材351、2段目第2の接着部材352および3段目第2の接着部材353と区別してよぶ。

図9に示すように、最下段に第2の樹脂基板4を配置し、第2の樹脂基板4の上に順次1段目第2の接着部材351、1段目第2の樹脂基材51、1段目第1の接着部材251、1段目第1の樹脂基板31を配置し、以降交互に2段目第2の接着部材352、2段目第2の樹脂基材52、2段目第1の接着部材252、2段目第1の樹脂基板32、3段目第2の接着部材353、3段目第2の樹脂基材53、3段目第1の接着部材253、および3段目第1の樹脂基板33を配置する。

この時、それぞれの第1の樹脂基板3と第2の樹脂基板4に実装された半導体チップ2が、それぞれの上面に位置するように配置する。そして、それぞれのシート部材5を構成する第2の樹脂基材16の開口部10に半導体チップ2が収容されるように、それぞれの第1の樹脂基板3と第2の樹脂基板4とを配置する。また、それぞれの第1の樹脂基板3と第2の樹脂基板4の接続用ランド13は、シート部材5を構成する第2の樹脂基材16の第2の埋め込み導体9の突起部310と正確に位置合せを行う。

次に、各構成部材を以上のように配置して、それぞれを密着させた後、大気中で該積層体に対して加熱および加圧を行う。

これにより、1段目から3段目までに設けられた各接着部材が軟化し、第2の樹脂基板4と1段目第1の樹脂基板31から3段目第1の樹脂基板33までの樹脂基板が接着する。さらに、加圧および加熱によって両端部が突起部310となっている第2の埋め込み導体9が第2の樹脂基材16の上面および下面に配置されて軟化している第1の接着部材151と第2の接着部材152を突き抜ける。そのため、第2の埋め込み導体9は、第2の樹脂基板4、1段目第1の樹脂基板31、2段目第1の樹脂基板32、および3段目第1の樹脂基板33のそれぞれに設けられた接続用ランド13と機械的に接触し、電気的接続が行われる。

これと同時に、第1の接着部材151および第2の接着部材152が流動して第2の樹脂基材16の開口部10内に配置される半導体チップ2の側面および上面(主面に対向する面)を覆うとともに、第1の接着部材151および第2の接着部材152が開口部10内を充填する。すなわち、加圧・加熱することにより、第1の接着部材151と第2の接着部材152が軟化するとともに半硬化状の導電性ペーストが圧縮されて貫通孔中に密に充填され、かつ接続用ランド13との良好な接触が生じ、低抵抗の接続が達成される。所定時間、加圧・加熱を行った後に積層体を冷却して取り出せば、半導体チップ2が両接着部材で覆われて積層一体化された多段構成の半導体モジュールが得られる。

また、上記多段構成において、1段目第2の樹脂基材51、2段目第2の樹脂基材52、3段目第2の樹脂基材53の各樹脂基材は、その両面に予め1段目第1の接着部材251と1段目第2の接着部材351、2段目第1の接着部材252と2段目第2の接着部材352、3段目第1の接着部材253と3段目第2の接着部材353が、それぞれ第2の埋め込み導体9の突起部310を除いて貼り付けられていてもよい。また片面だけに接着部材を貼り付けた樹脂基材を使用してもよい(図示せず)。

この後、第2の樹脂基板4の下面のランドに半田ボール17を接合すれば、マザーボードに実装可能な多段構成の半導体モジュール1が得られる。上述した本実施形態の半導体モジュール1の製造方法によれば、第2の樹脂基板を厚くしているので、多段構成の半導体モジュール1としたときおよびマザーボードに実装するときにもそりが生じにくくなるとともに、半導体チップ2が第1の接着部材151および第2の接着部材152で覆われるので耐湿性および機械環境信頼性のよい実装が可能となる。なお、ここでは第1の樹脂基板3がモジュールあたり3個積層される例を示したが、さらに多数個積層されていてもよい。

次に、上述の加熱および加圧による積層体の一体化工程において、第1の接着部材151およい第2の接着部材152が半導体チップ2の側面および上面を覆う様子をさらに詳細に説明する。

図10は、本実施形態の半導体モジュールの製造工程において、第1の接着部材151および第2の接着部材152が半導体チップ2の側面および上面を覆う様子を示す断面図である。

まず、図10(a)に示すように、各構成部材の縦横位置を合わせながら最下段から順に、半導体チップ2が実装された第2の樹脂基板4、1段目第2の接着部材351、1段目第2の樹脂基材51、1段目第1の接着部材251、半導体チップ2が実装された1段目第1の樹脂基板31の順に積層する。

次に、図10(b)に示すように、第2の樹脂基板4の半導体チップ2を実装した面に対向する面(下面)と1段目第1の樹脂基板31の半導体チップ2の実装面との間に圧力を加えつつ加熱を行う。本工程では、各構成部材同士が接触する位置まで加圧する。

次に、図10(c)に示すように、加熱により軟化した1段目第2の接着部材351が半導体チップ2の上面(主面に対向する面)と側面を覆って1段目第2の樹脂基材51の開口部10に充填され始めるとともに1段目第2の樹脂基材51の第2の埋め込み導体9の突起部310の一部が1段目第1の接着部材251と1段目第2の接着部材351の両接着部材中に進入する。

続いて、図10(d)に示すように、1段目第1の接着部材251と1段目第2の接着部材351とが半導体チップ2を完全に覆って1段目第2の樹脂基材51の開口部10を埋め終えるとともに、1段目樹脂基板3aに設けられた第2の埋め込み導体9の両端の突起部310が、それぞれ1段目第1の接着部材251と1段目第2の接着部材351の両接着部材を突き破って1段目第1の樹脂基板31と第2の樹脂基板4に設けられた接続用ランド13と機械的に接触する。これにより、これら接続用ランド13と第2の埋め込み導体9との間の電気的接続が行われる。これと同時に1段目第1の樹脂基板31と第2の樹脂基板4とが1段目第2の樹脂基材51を介して積層接着され、多段構成の半導体モジュールが得られる。上述した本実施形態の半導体モジュール1の製造方法によれば、第2の樹脂基板を厚くしているので、半導体モジュール1を多段構成にする場合やマザーボードに実装する場合にも反りが生じにくくなるとともに、半導体チップ2が第1の接着部材151および第2の接着部材152で覆われるので耐湿性および機械環境信頼性のよい実装が可能となる。

なお、第1の接着部材151と第2の接着部材152とを開口部10内に充填するには空気中で加圧・加熱すれば良いが、隙間無く完全に半導体チップ2を埋設するため真空中で加圧および加熱を行ってもよいし、あらかじめ樹脂基板に空気抜きの穴を設けることも有効である。

なお、図4(c)、(d)に示す、中央部分を厚くした接着部材を用いた場合には、厚みが均一な接着部材を用いる場合に比べて開口部10をより確実に充填することができる。

(第2の実施形態)
以下、本発明の第2の実施形態に係る多段構成の半導体モジュール100について、図11から図14を用いて説明する。

−半導体モジュールの構成−
図11は、本実施形態の多段構成の半導体モジュール100の全体構成を示す概略斜視図であり、図12は、図11に示すXII-XII線に沿って本実施形態の多段構成半導体モジュールを切断したときの断面図である。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。これは、以後の図面でも同様である。なお、図11および図12において、第1の実施形態と同じ部材については図1および図2と同一の符号を付している。

本実施形態の多段構成の半導体モジュール100が第1の実施形態の多段構成半導体モジュールと異なるのは、樹脂基板の積層工程でシート部材5の下面にあらかじめ接着された接着層(第2の接着部材)15が設けられている点である。

図11および図12に示すように、本実施形態の半導体モジュール100は、上面に半導体チップ2が実装された第1の樹脂基板3とシート部材5とを交互に積層することで形成されている。さらに、半導体モジュール100においては、最下段に用いる樹脂基板(第2の樹脂基板4)の厚みを他の樹脂基板より厚くするとともに、第2の樹脂基板4の下面に外部接続端子となる半田ボール17が設けられている。半導体モジュール100は、これら第1の樹脂基板3、第2の樹脂基板4およびシート部材5を積層し、加熱と加圧により一体化した構造を有している。本実施形態の例では、半導体モジュール100中に複数の第1の樹脂基板3がシート部材5と共に積層されている。また、本実施形態の半導体モジュール100では、半導体チップ2の上面(裏面、すなわち主面に対向する面)および側面がシート部材5の一部である第1の接着部材151で覆われている。第2の接着部材が半導体チップ2を覆っていない点が第1の実施形態の半導体モジュールとは異なっている。

本実施形態の半導体モジュールの構造について、さらに詳細に説明する。

本実施形態の半導体モジュール100に用いる第1の樹脂基板3および第2の樹脂基板4の構造は、第1の実施の形態と同様であるので、ここでは省略する。

次に、シート部材5は、中央領域に半導体チップ2を収容可能な開口部10が形成された第2の樹脂基材16と、第2の樹脂基材16内の、第1の樹脂基板3に設けられた第1の埋め込み導体7と一致する位置に埋め込まれた導電性樹脂材料からなる第2の埋め込み導体9と、中央領域に半導体チップ2を収容し得る開口部10が形成され、第2の樹脂基材16の下面上に設けられた接着層15と、第2の樹脂基材16の上面上に配置され、中央部分が半導体チップ2の上面および側面を覆い、且つ開口部10を充填する第1の接着部材151とを有している。

第1の接着部材151と接着層15とは、共に加熱により軟化して接着性を生じる材料からなっており、互いに同一の材料で構成されていてもよい。

第2の埋め込み導体9は、その両端が第2の樹脂基材16、第1の接着部材151および接着層15表面から所定の高さ突き出た構造の突起部310を有している。また、この第2の埋め込み導体9は積層前には半硬化状態であり、積層後の加圧と加熱により圧縮されて硬化するとともに、第1の樹脂基板3および第2の樹脂基板4の第1の埋め込み導体7と主として機械的に接触することにより電気的接続を生じる。このシート部材5を構成する第2の樹脂基材16の上面図は図5(a)と同様である。また、半導体モジュール100において、第1の樹脂基板3の下面(実装面に対向する面)とシート部材5の上面とを接着する第1の接着部材151は、第1の実施形態の第1の接着部材151と同様であり、ここでは説明を省略する。なお、第1の接着部材151は、厚みが均一なものを用いてもよいし、中央部分のみ厚くなっているものを用いてもよい。

本実施形態の半導体モジュール100は、以上のような構成となっている。なお、第1の樹脂基板3と第2の樹脂基板4を構成する第1の樹脂基材8、およびシート部材5を構成する第2の樹脂基材16としては、ガラスエポキシ樹脂やアラミドエポキシ樹脂等の互いに同一の材料を使用してもよいが、第1の樹脂基板3と第2の樹脂基板4とは、例えばガラスエポキシ樹脂を用い、シート部材5は、例えばアラミドエポキシ樹脂を用いる等、異なる材料を用いてもよい。なお、両者の平面的な外形寸法は同一とする。さらに、シート部材5に設けられる第1の接着部材151と接着層15とは、プリプレグ状のガラスエポキシ樹脂やアラミドエポキシ樹脂等からなっていてもよい。なお、平面的な外形寸法は樹脂基板と同一とする。

また、樹脂基板とシート部材5とを積層する前に、1段目第2の樹脂基材51、2段目第2の樹脂基材52、3段目第2の樹脂基材53の接着層15を備えない面(上面)に予め1段目第1の接着部材251、2段目第1の接着部材252、3段目第1の接着部材253が、それぞれ第2の埋め込み導体9の突起部310を除いて貼り付けられていてもよい(図示せず。符号は図9を参照)。

また、それぞれの第2の樹脂基材16の下面に接着部材を配置し、上面に積層工程前から貼り付けられた接着層15が設けられていてもよい(図示せず)。

上述した本実施形態の半導体モジュール100は、第1の実施形態に係る半導体モジュール1とほぼ同じ効果を発揮する。すなわち、本実施形態の半導体モジュールによれば、最下層に配置された第2の樹脂基板4を第1の樹脂基板3よりも厚く形成しているので、モジュールを多段構成としたときでも反りを非常に小さくできる。その上、本実施形態の半導体モジュールでは、第1の接着部材151および接着層15が半導体チップ2の側面および上面を覆っているため、開口部10内に配線材料を腐食させる水分、湿気、腐食性ガスなどが入りにくくなり、配線の断線による故障の発生を防ぐことができる。すなわち、本実施形態の半導体モジュール100は、従来の半導体モジュールに比べて耐湿性が高くなるとともに信頼性も向上している。そのため、半田ボール17を使用したマザーボードへの実装において不良が発生しにくくなり、低コストで信頼性の高い半導体モジュールを実現することができる。

さらに、シート部材5を構成する剛性の高い第2の樹脂基材16の厚みが半導体チップ2より厚く形成される場合には、製造時に半導体チップ2に加わる荷重を低減できるので、半導体チップ2自体と半導体チップ2と樹脂基板との接続部に不良が発生することを防ぐことができる。

−半導体モジュールの製造方法−
以下、それぞれ半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と樹脂基板の間に配置されたシート部材5とを積層一体化する工程について、図13と図14を用いて説明する。

図13(a)〜(g)は、本実施形態の半導体モジュールに用いられるシート部材の製造方法を示す断面図であり、図14は、図11および図12に示す本実施形態の半導体モジュールを分解して示した図である。

まず、図13(a)に示すように、本実施形態のシート部材5の第2の樹脂基材16として、厚みが半導体チップ2より厚いガラス布エポキシ樹脂基板などを準備する。例えば、半導体チップ2の厚みが75μmである場合には、第2の樹脂基材16の厚みを約100μmとすることが望ましい。

次に、図13(b)に示すように、第2の樹脂基材16の片面にガラスエポキシ樹脂やアラミドエポキシ樹脂によるプリプレグ接着層(接着層15)を形成する。この接着層15の厚みは20μm以上とする。

続いて、図13(c)に示すように、第2の樹脂基材16の両面にポリイミドやPET樹脂からなる耐熱性保護膜205を形成する。

次に、図13(d)に示すように、第2の樹脂基材16、接着層15および耐熱性保護膜205の所定の位置にレーザーで貫通孔90を形成する。また、これと同時に第2の樹脂基材16の中央領域に半導体チップ2を収容し得るサイズの開口部10を形成する。その後、耐熱性保護膜205を第2の樹脂基材16および接着層15から剥離する。

次いで、図13(e)に示すように、第2の樹脂基材16の上面および接着層15の下面のうち、平面的に見て貫通孔90と対応する位置上に孔を設けたマスキングフィルム21を貼る。この孔は、第2の埋め込み導体9の突起部310を形成するためのものである。その後、例えばスクリーン印刷法で貫通孔90に導電性ペーストを充填する。このとき、接着層15が形成された面には、反対側の面に形成されたものより薄いマスキングフィルム21を形成する。これにより、第2の埋め込み導体9の第2の樹脂基材16の上面側の突起部310と第2の樹脂基材16の下面側の突起部310の高さを同一にすることができる。ただし、突起部310の高さは第2の樹脂基材16の両面側で必ずしも一致する必要はなく、互いに異なっていてもよい。

次に、図13(f)に示すように、貫通孔90およびマスキングフィルム21の孔に充填された導電性ペーストを加圧しながら加熱することにより、導電性ペーストの充填密度を高くして該導電性ペーストを電気的に低抵抗化するとともに半硬化状態にする。

次に、図13(g)に示すように、マスキングフィルム21を第2の樹脂基材16から剥がすと、シート部材5の片面に接着層15を有する第2の樹脂基材16が作製できる。なお、本工程の終了時には第2の埋め込み導体9は未だ半硬化状態であるので、加圧・加熱により圧縮されると同時に硬化する特性を有している。

なお、半導体チップ2の各樹脂基板への実装方法、第2の樹脂基板4に半田ボール17を接続する方法などは第1の実施形態と同じであるので、ここでは省略する。

シート部材5を上記の構成にすることにより、第1の実施形態の半導体モジュールで得られた利点に加えて構成部品点数が削減でき、製造コストを削減することができる。

次に、半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と、片面に接着層15を備えた第2の樹脂基材16と第1の接着部材151とで構成されるシート部材5とを積層し、一体化する工程について図14を用いて説明する。図14では、説明を容易にするために、3つの第1の樹脂基板3を1段目第1の樹脂基板31、2段目第1の樹脂基板32および3段目第1の樹脂基板33と区別してよぶ。シート部材5を構成する第2の樹脂基材16についても同様に、1段目第2の樹脂基材51、2段目第2の樹脂基材52および3段目第2の樹脂基材53と区別してよぶ。また、第1の接着部材151についても同様に、1段目第1の接着部材251、2段目第1の接着部材252、3段目第1の接着部材253と区別してよぶ。

図14に示すように、最下段に第2の樹脂基板4を配置し、その上に1段目第2の樹脂基材51、1段目第1の接着部材251、1段目第1の樹脂基板31を順番に配置し、以降交互に2段目第2の樹脂基材52、2段目第1の接着部材252、2段目第1の樹脂基板32、3段目第2の樹脂基材53、3段目第1の接着部材253、および3段目第1の樹脂基板33を順に配置する。

この時、複数の第1の樹脂基板3に実装された半導体チップ2のそれぞれと、第2の樹脂基板4に実装された半導体チップ2とが、平面的に見て互いにオーバーラップするように配置する。そして、第2の樹脂基材16の開口部10に半導体チップ2が収容されるように、各第1の樹脂基板3と第2の樹脂基板4とを配置する。また、それぞれの第1の樹脂基板3と第2の樹脂基板4の接続用ランド13とが、シート部材5に設けられた第2の埋め込み導体9の突起部310と正確に接続されるように位置合せを行う。

このような配置で樹脂基板およびシート部材5を積層して、各部材を密着させた後、大気中で積層体に対して加熱および加圧を行う。これにより、1段目から3段目までに設けられた各第1の接着部材151および各第2の樹脂基材16の片面に設けた接着層15が軟化し、第2の樹脂基板4と1段目第1の樹脂基板31から3段目第1の樹脂基板33までの各樹脂基板とを接着する。さらに、第2の樹脂基板4と1段目第1の樹脂基板31から3段目第1の樹脂基板33までの各接続用ランド13とを接続する。この際に、第2の埋め込み導体9の突起部310が第2の樹脂基材16の片側に配置されて軟化している第1の接着部材151を突き抜けて第1の埋め込み導体7と機械的に接触して電気的接続が形成される。また、これと同時に、第1の接着部材151が流動して第2の樹脂基材16の開口部10内に注入され、開口部10内に配置される半導体チップ2の上面および側面を覆うとともに開口部10に第1の接着部材151が充填される。

すなわち、加圧・加熱することにより、第1の接着部材151が軟化するとともに半硬化状の導電性ペーストが圧縮されて貫通孔中に密に充填される。また、接続用ランド13との良好な接触が生じ、低抵抗の接続が形成される。所定時間、加圧および加熱を行った後に半導体モジュールを冷却して取り出せば、半導体チップ2が第1の接着部材151で覆われて積層一体化された多段構成の半導体モジュールが得られる。

上述した本実施形態の半導体モジュール100の製造方法によれば、第2の樹脂基板4を厚くしているので、多段構成の半導体モジュール1としたとき、およびマザーボードに実装するときにもそりが生じにくくなるとともに、半導体チップ2が第1の接着部材151で覆われるので耐湿性および機械環境信頼性を従来の半導体モジュールよりも向上させることができる。

(第3の実施形態)
以下、本発明の第3の実施形態に係る多段構成の半導体モジュール110について、図15から図18を用いて説明する。

図15は、第3の実施形態に係る半導体モジュールの全体構成を示す概略斜視図であり、図16は、図15に示すXVI-XVI線に沿って本実施形態の半導体モジュールを切断したときの断面図である。第1の実施形態および第2の実施形態に係る半導体モジュールと同一の部材には図1、2および図11、12と同一の符号を付しており、詳しい説明は省略する。

−半導体モジュールの構造−
図15および図16に示すように、本実施形態の半導体モジュール110は、半導体チップ2が実装された第2の樹脂基板4と、半導体チップ2を収容する開口部10が形成されたシート部材5と半導体チップ2が実装された第1の樹脂基板3とが交互に複数回積層されてなり、第2の樹脂基板4上に配置された積層体とを備えている。樹脂基板の中で最下段に配置された第2の樹脂基板4は、第1の樹脂基板3よりも厚くなっている。また、第2の樹脂基板4の下面には、マザーボード(図示せず)に接続するための外部接続端子となる半田ボール17が設けられている。そして、第2の樹脂基板4および第1の樹脂基板3はシート部材5の一部である接着層15によって接着され、一体化されている。

本実施形態の半導体モジュール110の特徴は、開口部10内に配置された各半導体チップ2の上面(裏面)および側面が、接着層15よりも低温で軟化する低応力樹脂320で覆われており、開口部10内が低応力樹脂320により充填されていることにある。

本実施形態の半導体モジュールの構造について、さらに詳細に説明する。

本実施形態の半導体モジュール110に用いる第1の樹脂基板3および第2の樹脂基板4の構造は、第1の実施の形態と同様でありここでは省略する。

次に、シート部材5は、中央領域に半導体チップ2を収容可能な開口部10が形成された第2の樹脂基材16と、第2の樹脂基材16内の、第1の樹脂基板3に設けられた第1の埋め込み導体7と一致する位置に埋め込まれた導電性樹脂材料からなる第2の埋め込み導体9と、中央領域に半導体チップ2を収容し得る開口部10が形成され、第2の樹脂基材16の上面および下面上に設けられた接着層15とを有している。

また、上述のように、半導体チップ2のうち最上段に配置されたものを除く半導体チップ2の上面および側面は、低応力樹脂320によって覆われている。低応力樹脂320は、接着層15よりも低温で軟化し、且つ常温での剛性が接着層15よりも小さい材料からなる。低応力樹脂320の材料としては、例えばエポキシ樹脂やブタジエン系樹脂、およびこれらの樹脂を他の低温軟化型低応力樹脂を用いて変成した樹脂などが用いられる。低応力樹脂320は、積層工程においてシート部材5上に配置される。積層前のシート部材5では、低応力樹脂320の厚みは、第2の樹脂基材16の厚みより薄くすることが好ましい。

また、シート部材5のうち第2の埋め込み導体9は、その両端が第2の樹脂基材16および接着層15から突き出た突起部310となっており、製造時の積層工程前には半硬化状態となっている。第2の埋め込み導体9は、製造工程において加熱および加圧されることにより第1の埋め込み導体7と機械的に接触し、第1の埋め込み導体7および半導体チップ2上に設けられた半導体素子などと電気的に接続される。なお、本実施形態のシート部材5を構成する第2の樹脂基材16は、図5(a)に示す第1の実施形態の第2の樹脂基材と同じである。

以上の構成により、本実施形態の半導体モジュール110では、樹脂基板に実装された半導体チップ2に加わる応力を低減することができるので、半導体チップ2内での断線や接続不良の発生、および半導体チップ2と樹脂基板との間の接続不良の発生などを防ぐことができる。

なお、第1の樹脂基板3および第2の樹脂基板4を構成する第1の樹脂基材8およびシート部材5を構成する第2の樹脂基材16は、ガラスエポキシ樹脂やアラミドエポキシ樹脂等の互いに同一の材料から構成されていてもよい。また、例えば第1の樹脂基板3と第2の樹脂基板4の材料をガラスエポキシ樹脂とし、シート部材5の材料をアラミドエポキシ樹脂とする等、これらの部材を互いに異なる材料で構成してもよい。なお、各樹脂基板とシート部材5の平面的な外形寸法は同一とする。さらに、シート部材5の第2の樹脂基材16と第1の樹脂基板3もしくは第2の樹脂基板4との接着にプリプレグ状のガラスエポキシ樹脂やアラミドエポキシ樹脂等からなる接着層15を用いてもよい。

−半導体モジュールの製造方法−
以下、それぞれ半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と樹脂基板の間に配置されたシート部材5とを積層一体化する工程について、図17と図18を用いて説明する。

図17(a)〜(g)は、本実施形態の半導体モジュールに用いられるシート部材の製造方法を示す断面図であり、図18は、図15および図16に示す本実施形態の半導体モジュールを分解して示した図である。

まず、図17(a)に示すように、本実施形態のシート部材5に用いられる第2の樹脂基材16として、厚みが半導体チップ2より厚いガラス布エポキシ樹脂基板などを準備する。例えば、半導体チップ2の厚みが75μmである場合には、第2の樹脂基材16の厚みを約100μmとすることが望ましい。

つぎに、図17(b)に示すように、第2の樹脂基材16の両面にガラスエポキシ樹脂やアラミドエポキシ樹脂を用いて作製されたプリプレグ接着層(接着層15)を形成する。この接着層15の厚みは20μm以上とする。

次に、図17(c)に示すように、第2の樹脂基材16の両面にポリイミドやPET樹脂からなる耐熱性保護膜205を形成する。

次に、図17(d)に示すように、第2の樹脂基材16、接着層15および耐熱性保護膜205の所定の位置にレーザーで貫通孔90を形成する。また、これと同時に第2の樹脂基材16の中央領域に半導体チップ2を収容し得るサイズの開口部10を形成する。その後、耐熱性保護膜205を接着層15から剥離する。

次に、図17(e)に示すように、第2の樹脂基材16両面に形成された接着層15の上に、平面的に見て貫通孔90とオーバーラップする位置に孔が形成されたマスキングフィルム21を貼る。この孔は、第2の埋め込み導体9の突起部310を形成するためのものである。その後、例えばスクリーン印刷法で貫通孔90に導電性ペーストを充填する。

次に、図17(f)に示すように、貫通孔90およびマスキングフィルム21の孔に充填された導電性ペーストを加圧しながら加熱することにより、充填密度を高くして該導電性ペーストを電気的に低抵抗化するとともに半硬化状態にする。

最後に、図17(g)に示すように、マスキングフィルム21を第2の樹脂基材16から剥がすと、シート部材5の両面に接着層15を有する第2の樹脂基材16が作製できる。なお、本工程の終了時には第2の埋め込み導体9は未だ半硬化状態であるので、加圧・加熱により圧縮されると同時に硬化する特性を有している。

なお、半導体チップ2の各樹脂基板への実装方法、第2の樹脂基板4に半田ボール17を接続する方法などは第1の実施形態と同じであるので、ここでは省略する。

シート部材5を上記の構成とすることにより、図4(a)〜(d)に示すような接着部材を用いずに半導体モジュールを形成することができる。この場合、形状が半導体チップ2の形状に近い接着部材を別途設けていることにより、第1の実施形態の半導体モジュールに比べて接着部材を簡単に作成することができる。そのため、第1の実施形態の半導体モジュールで得られた利点に加えて接着部材の製造が容易となり、半導体モジュールの製造コストを削減することができる。

次に、半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と、両面に接着層15を備えた第2の樹脂基材16と低応力樹脂320とで構成されるシート部材5とを積層し、一体化する工程について図18を用いて説明する。図18では、説明を容易にするために、3つの第1の樹脂基板3を1段目第1の樹脂基板31、2段目第1の樹脂基板32および3段目第1の樹脂基板33とそれぞれ区別してよぶ。3箇所に設けられた低応力樹脂320も1段目低応力樹脂41、2段目低応力樹脂42および3段目低応力樹脂43と、それぞれ区別してよぶ。シート部材5に用いられる第2の樹脂基材16についても同様に、1段目第2の樹脂基材51、2段目第2の樹脂基材52および3段目第2の樹脂基材53と、それぞれ区別してよぶ。

図18に示すように、最下段に第2の樹脂基板4を配置し、その上に1段目第2の樹脂基材51、1段目低応力樹脂41、1段目第1の樹脂基板31を順番に配置し、以降交互に2段目第2の樹脂基材52、2段目低応力樹脂42、2段目第1の樹脂基板32、3段目第2の樹脂基材53、3段目低応力樹脂43および3段目第1の樹脂基板33を配置する。

この時、複数の第1の樹脂基板3に実装された半導体チップ2のそれぞれと、第2の樹脂基板4に実装された半導体チップ2とが、平面的に見て互いにオーバーラップするように配置する。そして、第2の樹脂基材16の開口部10に半導体チップ2が収容されるように、各第1の樹脂基板3と第2の樹脂基板4とを配置する。

次に、開口部10内に収納された半導体チップ2の上に、平面サイズが開口部10よりも小さく、接着層15よりも低温で軟化し、接着層15よりも剛性が低い材料からなるシート状の低応力樹脂320を載置する。

そして、順次次の段の第1の樹脂基板3とシート部材5と低応力樹脂320とを配置する。また、それぞれの第1の樹脂基板3および第2の樹脂基板4の接続用ランド13が、第2の樹脂基材16に埋め込まれた第2の埋め込み導体9の突起部310と正確に接続されるように位置合せを行う。

このような配置で樹脂基板およびシート部材5を積層して、各部材を密着させた後、大気中で積層体に対して加熱および加圧を行う。これにより、まず1段目から3段目までに設けられた低応力樹脂320が軟化し、続いて各樹脂基材の両面に接触された接着層15が軟化する。これによって、第2の樹脂基板4と1段目第1の樹脂基板31から3段目第1の樹脂基板33までが隣接する第2の樹脂基材に接着される。さらに、第2の樹脂基板4と1段目第1の樹脂基板31から3段目第1の樹脂基板33までの接続用ランド13と、第2の埋め込み導体9の突起部310とが機械的に接触して電気的接続が行われる。また、これと同時に、低応力樹脂320が流動して開口部10内に配置される半導体チップ2の上面および側面を覆うとともに、開口部10に低応力樹脂320が充填される。

すなわち、加圧・加熱することにより、接着層15が軟化するとともに半硬化状の導電性ペーストが圧縮されて貫通孔中に密に充填される。また、接続用ランド13との良好な接触が生じ、低抵抗の接続が達成される。所定時間、加圧および加熱を行った後に半導体モジュールを冷却して取り出せば、半導体チップ2が低応力樹脂320で覆われ、且つ半導体チップを搭載した複数の樹脂基板積層を一体化した多段構成の半導体モジュールが得られる。

(第4の実施形態)
以下、本発明の第4の実施形態に係る多段構成の半導体モジュールについて、図19を用いて説明する。図19は、第4の実施形態に係る半導体モジュールの全体構成を示す断面図である。

同図に示すように、本実施形態の半導体モジュール125は、最上段に配置された第1の樹脂基板3と最下段に配置された第2の樹脂基板4とに実装した半導体チップ2a、2dが、他の第1の樹脂基板3に実装された半導体チップ2b、2cに比べて厚いことが特徴である。これに伴い、本実施形態の半導体モジュール125ではシート部材5のうち、下段側のシート部材5aの厚みも厚くなっている。これ以外の点については、第1の実施形態から第3の実施形態に係る半導体モジュール1、100、110と同じであるので説明を省略する。

半導体モジュール125を上記の構成とすることにより、半導体チップ2a、2dの剛性が大きくなるのでモジュール化するときに反りを抑制することができる。また、加圧・加熱時に圧力が加わりやすい上段面と下段面の半導体チップ2a、2dを厚くしているので、半導体素子に圧力が加わってもクラック等を生じにくく、かつ耐湿性の高い多段構成の半導体モジュール125を実現することができる。

(第5の実施形態)
本発明の第5の実施形態に係る多段構成の半導体モジュール130について、図20を用いて説明する。図20は、第5の実施形態に係る半導体モジュール130の構成を示す断面図である。

図20に示すように、本実施形態の半導体モジュール130は、第1の実施形態から第3の実施形態までの半導体モジュール1、100、110に対して、さらにモジュールの最上段に第1の樹脂基板3と平面的大きさが同じ剛性板22を貼り合わせた構成を特徴とする。

すなわち、本実施形態の半導体モジュール130は、第1から第3の実施形態の半導体モジュールに、樹脂基板のうち最上段に設けられた第1の樹脂基板3の上に貼り付けられ、平面的に見て第1の樹脂基板3と同じ外形を有する樹脂基材23と、樹脂基材23上に貼り付けられ、第1の樹脂基板3と同じ外形を有し、熱伝導率が第1の樹脂基材8および第2の樹脂基材16よりも大きな剛性板22とをさらに備えている。

樹脂基材23と剛性板22とを貼り付ける方法として、樹脂基板とシート部材5とを積層する工程において、樹脂基材23と剛性板22とを他の部材と共に積層しておき加圧・加熱により他の部材と同時に一体化することができる。あるいは、第1〜第3の半導体モジュールを作製した後に、樹脂基材23および剛性板22を貼り付けてもよい。

剛性板22は、銅、鉄、アルミニウム、42アロイのように剛性が大きく、かつ熱伝導率の大きい金属で構成されていてもよいし、ジルコニアのようなセラミック材料、金属粉を含むプラスチック等で構成されていてもよい。

さらに、例えば第1の実施形態に係る半導体モジュール1に生じる反りを測定し、この反りをキャンセルするように剛性板22の材料や厚さを選択することもできる。あるいは、一定条件で半導体モジュールを作製する場合に、決まった方向に反りが生じることが予め分かっていれば、加圧・加熱するときに反りをキャンセルできるように設計した剛性板22を最上段に配置してから一緒に加圧・加熱してもよい。反りをキャンセルさせるためには、反り方向に応じて熱膨張係数の異なる材料と厚みを計算により求めればよい。これにより、反りを最小限に抑えた半導体モジュールを作製することができ、マザーボードと半田ボール17との接続不良の発生を抑えることができる。

このように、本実施形態の半導体モジュール130では、モジュール全体の反りが抑えられている上、剛性板22が設けられることによって加熱時のシート部材や樹脂基板に均一に熱が加わるようにすることができる。

なお、半導体モジュール130内の半導体チップ2の厚みは全て同一であってもよいが、第2の樹脂基板4に実装された半導体チップ2を第1の樹脂基板3に実装された半導体チップ2よりも厚くすることもできる。この場合、モジュールの上部が剛性板22によって補強されるとともに、モジュールの下部も厚い半導体チップ2によって補強されるので、半導体モジュールの反りをさらに効果的に低減することが可能となる。

図21は、本実施形態に係る多段構成の半導体モジュール130の変形例を示す断面図である。

本変形例の半導体モジュール140は、第1の実施形態から第3の実施形態までの半導体モジュール1、100、110の最上段に配置される半導体チップ2が実装された第1の樹脂基板3に代えて、シート部材5に貼り合わされた剛性板22を備えていることが特徴である。この場合、剛性板22は、少なくとも表層部分が絶縁性を有するように設ける。この構成においても、反りをキャンセルする特性を有する材料を選択して剛性板22として用いることができる。

(第6の実施形態)
本発明の第6の実施形態に係る多段構成の半導体モジュール170について、図22を参照して説明する。図22は、第6の実施形態に係る半導体モジュールの構成を示す断面図である。

本実施形態の半導体モジュール170において、中央段に配置された第1の樹脂基板3a、3bの第1の埋め込み導体7aの径が、樹脂基板のうち最上段に配置された第1の樹脂基板3cおよび第2の樹脂基板4にそれぞれ設けられた第1の埋め込み導体7bの径よりも大きくなっている。

さらに、中央段のシート部材5cの第2の埋め込み導体9aの径も、(樹脂基板のうち)最下段に配置された第2の樹脂基板4の上に配置されるシート部材5b、最上段に配置された第1の樹脂基板3cの下に配置されるシート部材5dにそれぞれ設けられた第2の埋め込み導体9bの径に比べて大きくなっている。

各部材を積層して加熱および加圧する際、中央段付近のシート部材5や第1の樹脂基板3には圧力が加わりにくく、第1の埋め込み部材7や第2の埋め込み部材9を十分圧縮できない場合があった。本実施形態の半導体モジュールによれば、第1の樹脂基板3とシート部材5とを交互に積層し、最下段に第2の樹脂基板4を配置して、加熱と加圧によりこれらの部材を一体化する際に、中央段を含む埋め込み導体全体の電気抵抗を均一にすることができる。そのため、半導体モジュールの上段側および下段側に比べて半導体モジュールの中段部分への加圧や加熱が不十分になる場合が生じても、中段部分に設けられた埋め込み導体の抵抗を低くすることができる。また、これまでの実施形態の半導体モジュールと同様に半導体チップ2の上面および側面が接着層あるいは接着部材などで覆われているので、本実施形態の半導体モジュール170は、高い耐湿性を実現することができる。

(第7の実施形態)
本発明の第7の実施形態に係る多段構成半導体モジュールについて、図23から図25を参照して説明する。

図23(a)、(b)は、第7の実施形態に係る半導体モジュールに用いられる第1の樹脂基板の上面および下面を示す図である。ここで、第1の樹脂基板300の上面は、半導体チップ2が搭載される面である。

本実施形態の半導体モジュールは、図23に示すように、第1の樹脂基板300および第2の樹脂基板(図示せず)のうち、半導体チップ200が実装される中央領域に集中して半導体素子接続端子116が設けられていることが特徴である。

この配置に伴い、半導体素子接続端子116と接続用ランド131とを接続する配線120も第1の実施形態の半導体モジュール1で形成された配線とは異なっている。すなわち、図23(a)、(b)に示すように、本実施形態の半導体モジュールでは、配線120が樹脂基板の上面および下面の両側に形成されることで、半導体素子接続端子116をファインピッチとしながら、配線120が比較的粗いピッチで形成されている。

図24(a)、(b)は、本実施形態の第1の樹脂基板に実装される半導体チップ200の平面図、および(a)に示す第1の樹脂基板のXXIVb-XXIVb線に沿った半導体チップの断面図である。同図に示すように、半導体チップ200の中央部に集中的に電極バンプ280が配置されており、長手方向の両端部に互いに高さの等しい補助突起330が設けられている。

図25は、本実施形態の半導体チップ200を第1の樹脂基板300上に実装した状態を示す断面図である。同図に示すように、半導体チップ200を実装する際には、第1の樹脂基板300上に半導体チップ200を配置し、電極バンプ280と半導体素子接続端子116とを半田または導電性接着剤により接合する。この位置合せを行なうときに半導体チップ200の補助突起330があるため、半導体チップ200は傾くことがなく、第1の樹脂基板300との平行度を良好に保持した状態で接合することができる。さらに、この補助突起330を有することにより、半導体チップ200に荷重が加わってもクラック等の発生を防止することができる。

実装後、第1の樹脂基板300と半導体チップ200との隙間に無機フィラーを含んだ液状樹脂240を充填して封止する。第1の樹脂基板300の半導体素子接続端子116の近傍に予め貫通孔250を形成しておけば、実装後に裏面側から液状樹脂240を容易に注入することができる。なお、半導体チップ200の、補助突起330に対応する位置にダミー電極140を設けておけば、半導体チップ200と第1の樹脂基板300との平行度をより良好に保持することができる。また、液状樹脂240による封止は必ずしも必要ではなく省略することもできる。あるいは、液状樹脂240で封止し、さらに柔軟性のある樹脂材料を用いて補助突起330を含めた周辺部を封止してもよい。柔軟性を有する材料を用いれば、線膨張係数の差異による応力を吸収することができる。

なお、第1の樹脂基板300は、第1の樹脂基材80上に半導体素子接続端子116、接続用ランド131、配線120、ダミー電極140および第1の埋め込み導体7を有している。この第1の樹脂基板300、あるいは第1の樹脂基板300と同様にして作製した第2の樹脂基板(図示せず)と、この配置に対応する形状としたシート部材とを交互に積層して、加熱と加圧により一体化すると、本実施形態の半導体モジュールが完成する(図示せず)。

このようにして作製した本実施形態の多段構成の半導体モジュールは、半導体チップ200と第1の樹脂基板300および第2の樹脂基板(図示せず)との接合部の面積が小さく、且つ集中して配置されているので、半導体チップ200と第1の樹脂基板300(または第2の樹脂基板)との線膨張率の差により生じるバイメタル構造の反りを有効に抑制することができる。

(第8の実施形態)
本発明の第8の実施形態に係る多段構成の半導体モジュールについて、図26を参照して説明する。図26は、本実施形態の半導体モジュールに用いられる第1の樹脂基板400の平面図である。

同図に示すように、本実施形態の半導体モジュールでは、半導体チップ上に設けられた電極バンプと接続する第1の埋め込み導体132の径を他の第1の埋め込み導体7に比べて大きく形成していることが特徴である。ここで、電極バンプはあらかじめ設定されているものであり、例えば半導体チップの高速動作(例えば100MHz以上のデジタル信号のやりとり)が要求される入出力端子や電源端子、接地端子、アナログ端子等のことである。これらの端子は抵抗を低減するとともにインピーダンスを下げて安定化した線路を形成する必要がある。一方、電極バンプおよびこれに接続される配線は高密度に配置する必要があるので、他の端子については信号特性に合わせてできる限り配線、ビア径を小さくする必要がある。ここでは半導体チップの高速動作が要求される入出力端子や電源、接地端子、アナログ端子等に接続される電送線路を構成する第1の埋め込み導体(図示せず)の径と、その周囲に形成する接続用ランド131の径を大きくしている。

また、図示していないが、これに対応するシート部材の第2の埋め込み導体の径も大きくしている。このような構成の第1の樹脂基板400と第2の樹脂基板4およびシート部材5とを、第1の実施形態の製造方法と同様にして積層し、加圧・加熱すれば、本実施形態の多段構成半導体モジュール(図示せず)が得られる。

本実施形態の半導体モジュールによれば、半導体チップの入出力端子を介して処理される信号の中で、高速動作の信号を送受信する電送線路や、アナログ信号を送受信する電送線路を必要とする場合、電送線路の一部を構成する第1の埋め込み導体および第2の埋め込み導体の径を大きくしているので電気信号を安定に送受信することができる。特に積層構成では積層された樹脂基板やシート部材の各々で、埋め込みのための穴径、導体径が異なるおそれや、埋め込み導体部での接合が不完全となるおそれ、反りによって接続抵抗がばらつくおそれなどがある。そのため、各層間でインピーダンスのばらつきや不整合による信号の反射が生じ、特性変動を生じる可能性があるが、本実施形態の半導体モジュールによれば、このような不具合を防止することができる。さらに、電送線路の抵抗成分を小さくできるので、ジュール熱によるモジュール内部の発熱を抑制することができる。

なお、第1の実施形態から第8の実施形態までは、第1の樹脂基板400としてガラスエポキシ樹脂等を用いる例を主体にして説明したが、本発明はこれに限定されない。例えば、第1の樹脂基板400、3、3a、3b、3c、300や第2の樹脂基板4の第1の樹脂基材8、あるいはシート部材5の第2の樹脂基材16として、70重量%〜95重量%の無機フィラーと熱硬化性樹脂とを含む混合物を用いてもよい。このような材料を用いることにより、樹脂基板の熱膨張係数を半導体チップに近づけることができるので、そりの抑制に効果的である。

(第9の実施形態)
以下、本発明の第9の実施形態に係る多段構成の半導体モジュール160について、図27から図29を用いて説明する。

図27は、本実施形態の多段構成の半導体モジュール160の断面図である。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。

本実施形態の半導体モジュール160は、半導体チップ210が実装された第1の樹脂基板3とシート部材5とを交互に積層することで形成されている。さらに、半導体モジュール160においては、最下段に用いる樹脂基板(第2の樹脂基板4)の厚みを他の樹脂基板より厚くするとともに、第2の樹脂基板4の下面に外部接続端子となる半田ボール17が設けられている。

各シート部材5は、その中央部に半導体チップ210を収容する開口部10が形成された第2の樹脂基材16と、第2の樹脂基材16の上面に形成され、中央領域で樹脂封止された半導体チップ210の側面および上面を覆う第1の接着部材151と、第2の樹脂基材16の下面に形成され、中央領域で第1の接着部材151と融着されるとともに樹脂封止された半導体チップ210の側面および上面を覆う第2の接着部材152と、第2の樹脂基材16、第1の接着部材151および第2の接着部材152をそれぞれ貫通する第2の埋め込み導体9とを有している。

第1の樹脂基板3の各々は、第1の樹脂基材8と、例えば第1の樹脂基材8の上面に形成され、半導体チップ210の主面に接続される複数の半導体素子接続端子(図示せず)と、第1の樹脂基材8の周辺部に設けられ、第1の樹脂基材8を貫通する複数の第1の埋め込み導体7と、第1の樹脂基材8の両面上に設けられ、且つ第1の埋め込み導体7の両端に設けられた複数の接続用ランド13と、所定の半導体素子接続端子と接続用ランド13および第1の埋め込み導体7とを接続する複数の配線12とを有している。また、第2の樹脂基板4の両面にも接続用ランド13が設けられ、第2の樹脂基板4の上面には、配線12、半導体素子接続端子が第1の樹脂基板3の上面と同様に設けられている。

本実施形態の半導体モジュール160の特徴は、半導体チップ210の裏面が絶縁性の固着剤62によって第1の樹脂基板3および第2の樹脂基板4上に接着されるとともに、半導体チップ210の主面が金属細線60によって半導体素子接続端子に接続されていることにある。半導体チップ210の主面および金属細線60は、開口部10より平面サイズが小さく、且つ第2の樹脂基材16よりも薄い封止樹脂66によって封止されている。後述するように、半導体チップ210は、従来のダイボンディング方式とワイヤーボンディング方式によって樹脂基板上に実装される。

なお、本実施形態の半導体モジュール160では、第1の実施形態で説明したようなシート部材の他、第2の実施形態や第3の実施形態で説明したシート部材を用いることもできる。なお、接着部材や樹脂基材の材質や構造などは第1の実施形態と同様であるので説明を省略する。

このように、本発明の半導体モジュールの構造は、半導体チップ210が樹脂基板上の端子に金属細線60を用いて接続される場合にも適用することができる。

次に、樹脂封止された半導体チップ210が搭載された第1の樹脂基板を形成する工程について図28を用いて説明する。図28(a)〜(d)は、本実施形態の半導体モジュールのうち、樹脂封止された半導体チップ210を有する第1の樹脂基板3の製造方法を示す断面図である。

まず、図28(a)に示すように、半導体素子接続端子11、配線12、接続用ランド13、第1の埋め込み導体7等を有する第1の樹脂基板3を準備する。

次に、図28(b)に示すように、第1の樹脂基板および第2の樹脂基板4の上面の中央領域に絶縁性の固着剤62を塗布し、半導体チップ210を載置する。その後、加熱によりダイボンディングする。続いて、従来のワイヤーボンディング方式で半導体チップ210主面上の端子と第1の樹脂基板上の半導体素子接続端子11とを金、銅、アルミニウム等からなる金属細線60で接続する。

次に、図28(c)に示すように、半導体チップ210、金属細線60、半導体素子接続端子11を収容可能なキャビティーを備えた樹脂成形金型64を第1の樹脂基板面に押し当てる。なお、本工程では、樹脂成形金型64や第1の樹脂基板を封止樹脂66が溶融する温度に保持しておく。

次に、図28(d)に示すように、封止樹脂66を樹脂成形金型64のキャビティー内に注入する。注入完了後、一定時間保持して封止樹脂66が固まった後、樹脂成形金型64を開く。これにより、本実施形態の半導体モジュール160に用いられる第1の樹脂基板を得ることができる。

なお、本実施形態の半導体モジュール160の変形例として、半導体チップ210および金属細線60を樹脂成形金型64に代えて、液状封止樹脂68によって封止する方法を採ってもよい。

以下に、本実施形態の半導体モジュール160の変形例に用いられる、封止された半導体チップ210を搭載する第1の樹脂基板3aを形成する工程について、図29を用いて説明する。図29(a)〜(d)は、本実施形態の半導体モジュールの変形例に用いられる、半導体チップ210が搭載された第1の樹脂基板3aの製造方法を示す断面図である。

図29(a)、(b)に示す工程は、上記図28(a)、(b)に示す工程と同一であるため、説明を省略する。

次に、図29(c)に示すように、シリンジに入れた適正粘度の液状封止樹脂68を圧力と時間を調整してニードル先端から吐出することにより、半導体チップ210、金属細線60、半導体素子接続端子11が液状封止樹脂68で覆われる。この際に、吐出される液状封止樹脂68の量は、封止体が第2の樹脂基材16の開口部10面積より小さく、該封止体の厚みが第2の樹脂基材16より薄くなる量とする。

次いで、図29(d)に示すように、塗布された液状封止樹脂68が確実に硬化する温度と時間で液状封止樹脂68を加熱硬化する。このようにして本変形例の半導体モジュールを構成する第1の樹脂基板3aを得ることができる(半導体モジュールは図示せず。)。

このように、第1の樹脂基板3上に搭載される半導体チップ210や金属細線60を予め金型封止やポッティング封止でプリモールドすることにより、半導体モジュールの反りを小さくすることができる上、半導体チップ210に荷重が加わってもクラック等の発生を防止することができる。また、これまでに説明した実施形態の半導体モジュールと同様に、本実施形態の半導体モジュールは、耐湿性に優れている。

本発明の半導体モジュールは、そりを抑制して、マザーボードに対して歩留まりよく接合できるので、携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化に対して有用である。

本発明の第1の実施形態に係る半導体モジュールの全体構成を示す概略斜視図である。 図1に示すII-II線に沿って第1の実施形態に係る半導体モジュールを切断したときの断面図である。 (a)は、第1の実施形態に係る半導体モジュールに用いられる樹脂基板を上面側から見た場合の概略平面図であり、(b)は、(a)に示すIIIa-IIIa線に沿って第1の実施形態の樹脂基板を切断したときの断面図であり、(c)は、第1の実施形態の樹脂基板を下面側から見た場合の概略平面図である。 (a)、(b)は、第1の実施形態に係る半導体モジュールに用いられるシート部材のうち接着部材の一例を示す平面図、およびIVb-IVb線で切断した場合の当該接着部材を示す断面図である。また、図4(c)、(d)は、第1の実施形態に係る接着部材の別例を示す平面図、およびIVd-IVd線で切断した場合の第1の実施形態に係る当該接着部材を示す断面図である。 (a)、(b)は、それぞれ第1の実施形態に係るシート部材のうち第2の樹脂基材を示す平面図および部分断面図である。 (a)〜(c)は、第1の実施形態に係る半導体モジュールに搭載される半導体チップの製造方法の一例を示す断面図である。 (a)〜(d)は、第1の実施形態に係る半導体モジュールに用いられる樹脂基板の作製方法を示す断面図である。 (a)〜(f)は、第1の実施形態に係る半導体モジュールに用いられるシート部材の作製方法を示す断面図である。 図1に示す第1の実施形態に係る半導体モジュールを分解して示した図である。 第1の実施形態に係る半導体モジュールの製造工程において、第1の接着部材および第2の接着部材が半導体チップの側面および上面を覆う様子を示す断面図である。 本発明の第2の実施形態に係る多段構成の半導体モジュールの全体構成を示す概略斜視図である。 図11に示すXII-XII線に沿って第2の実施形態の半導体モジュールを切断したときの断面図である。 (a)〜(g)は、第2の実施形態に係る半導体モジュールに用いられるシート部材の製造方法を示す断面図である。 図11および図12に示す第2の実施形態に係る半導体モジュールを分解して示した図である。 本発明の第3の実施形態に係る半導体モジュールの全体構成を示す概略斜視図である。 図15に示すXVI-XVI線に沿って第3の実施形態に係る半導体モジュールを切断したときの断面図である。 (a)〜(g)は、第3の実施形態に係る半導体モジュールに用いられるシート部材の製造方法を示す断面図である。 図15および図16に示す第3の実施形態に係る半導体モジュールを分解して示した図である。 本発明の第4の実施形態に係る半導体モジュールの全体構成を示す断面図である。 本発明の第5の実施形態に係る半導体モジュールの構成を示す断面図である。 第5の実施形態に係る半導体モジュールの変形例を示す断面図である。 本発明の第6の実施形態に係る半導体モジュールの構成を示す断面図である。 (a)、(b)は、本発明の第7の実施形態に係る半導体モジュールに用いられる第1の樹脂基板の上面および下面を示す図である。 (a)、(b)は、それぞれ第7の実施形態に係る第1の樹脂基板に実装される半導体チップの平面図、および(a)に示す第1の樹脂基板のXXIVb-XXIVb線に沿った断面図である。 第7の実施形態に係る半導体チップを第1の樹脂基板上に実装した状態を示す断面図である。 本発明の第8の実施形態に係る半導体モジュールに用いられる第1の樹脂基板の平面図である。 第9の実施形態に係る半導体モジュールの構成を示す断面図である。 (a)〜(d)は、第9の実施形態に係る半導体モジュールのうち、樹脂封止された半導体チップを有する第1の樹脂基板3の製造方法を示す断面図である。 (a)〜(d)は、第9の実施形態に係る半導体モジュールの変形例に用いられる、半導体チップが搭載された第1の樹脂基板の製造方法を示す断面図である。

符号の説明

1、100、110、120、130、140、160、170 半導体モジュール
2、2a、2b、2c、2d、200、210 半導体チップ
3、3a、3b、3c、300、400 第1の樹脂基板
4 第2の樹脂基板
5、5a、5b、5c、5d シート部材
7、7a、7b、132 第1の埋め込み導体
8、80 第1の樹脂基材
9、9a、9b 第2の埋め込み導体
10 開口部
11、116 半導体素子接続端子
12、120 配線
13、131 接続用ランド
15 接着層
16 第2の樹脂基材
17 半田ボール
18 両面銅張基板
19 銅箔
20 感光性膜
21 マスキングフィルム
22 剛性板
23 樹脂基材
24 封止樹脂
28、280 電極バンプ
30 半導体ウェハー
31 1段目第1の樹脂基板
32 2段目第1の樹脂基板
33 3段目第1の樹脂基板
41 1段目低応力樹脂
42 2段目低応力樹脂
43 3段目低応力樹脂
51 1段目第2の樹脂基材
52 2段目第2の樹脂基材
53 3段目第2の樹脂基材
60 金属細線
62 固着剤
64 樹脂成形金型
66 封止樹脂
68 液状封止樹脂
70、90、250 貫通孔
131 接続用ランド
140 ダミー電極
151 第1の接着部材
152 第2の接着部材
205 耐熱性保護膜
240 液状樹脂
251 1段目第1の接着部材
252 2段目第1の接着部材
253 3段目第1の接着部材
310 突起部
320 低応力樹脂
330 補助突起
351 1段目第2の接着部材
352 2段目第2の接着部材
353 3段目第2の接着部材

Claims (5)

  1. 第1の樹脂基材と、前記第1の樹脂基材を貫通する第1の埋め込み導体とを有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納する開口部が形成された第2の樹脂基材と、前記第2の樹脂基材を貫通し、前記第1の埋め込み導体と電気的に接続された第2の埋め込み導体とを有するシート部材とが交互に積層してなる半導体モジュールであって、
    前記半導体チップの上面及び側面を覆う接着部材をさらに備えており、
    前記樹脂基板および前記シート部材は複数あり
    記第1の樹脂基材のうち最下段に配置された第1の樹脂基材は、他の前記第1の樹脂基材よりも厚いことを特徴とする半導体モジュール。
  2. 前記接着部材は前記シート部材の一部であり、且つ前記第2の樹脂基材の上面および下面のうち少なくとも一方に設けられており、平面的に見て前記第2の樹脂基材の前記開口部とオーバーラップする領域で前記半導体チップの上面および側面を覆っていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記接着部材は、前記第2の樹脂基材の上面および下面のうちいずれか一方の面にのみ設けられており、
    前記シート部材は、前記第2の樹脂基材の他方の面のうち、平面的に見て前記開口部を囲む領域に設けられ、前記第1の樹脂基材と前記第2の樹脂基材とを接着する第1の接着層をさらに備えていることを特徴とする請求項1に記載の半導体モジュール。
  4. 前記接着部材は、平面的に見て前記開口部とオーバーラップする部分の厚みが他の部分の厚みより厚くなっていることを特徴とする請求項2に記載の半導体モジュール。
  5. 前記第1の樹脂基材は、熱硬化樹脂と、ガラス繊維よりなる織布および不織布、有機繊維であるアラミド繊維よりなる織布および不織布のうちいずれかを含む補強材とからなることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体モジュール。
JP2005121484A 2005-04-19 2005-04-19 半導体モジュール Expired - Fee Related JP4520355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005121484A JP4520355B2 (ja) 2005-04-19 2005-04-19 半導体モジュール

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005121484A JP4520355B2 (ja) 2005-04-19 2005-04-19 半導体モジュール
KR20060031821A KR100791203B1 (ko) 2005-04-19 2006-04-07 다단구성 반도체모듈 및 그 제조방법
CN 200610073600 CN100499117C (zh) 2005-04-19 2006-04-13 多层结构半导体模块及其制造方法
US11/405,478 US7586183B2 (en) 2005-04-19 2006-04-18 Multilevel semiconductor module and method for fabricating the same
TW95113939A TWI271831B (en) 2005-04-19 2006-04-19 Multilevel semiconductor module and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2006303114A JP2006303114A (ja) 2006-11-02
JP4520355B2 true JP4520355B2 (ja) 2010-08-04

Family

ID=37107720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005121484A Expired - Fee Related JP4520355B2 (ja) 2005-04-19 2005-04-19 半導体モジュール

Country Status (5)

Country Link
US (1) US7586183B2 (ja)
JP (1) JP4520355B2 (ja)
KR (1) KR100791203B1 (ja)
CN (1) CN100499117C (ja)
TW (1) TWI271831B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP5191889B2 (ja) * 2006-05-24 2013-05-08 大日本印刷株式会社 部品内蔵配線板の製造方法
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2009135398A (ja) * 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
KR101194092B1 (ko) * 2008-02-14 2012-10-24 미츠비시 쥬고교 가부시키가이샤 반도체 소자 모듈 및 그 제조 방법
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
KR20100033012A (ko) 2008-09-19 2010-03-29 김동유 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8163597B2 (en) * 2009-03-24 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
US9570376B2 (en) 2010-06-29 2017-02-14 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8653670B2 (en) 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
JP5869147B2 (ja) * 2013-09-04 2016-02-24 オリンパス株式会社 超音波振動子の製造方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
KR20150094185A (ko) * 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
JP6537815B2 (ja) * 2014-12-11 2019-07-03 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9530739B2 (en) 2014-12-15 2016-12-27 Qualcomm Incorporated Package on package (PoP) device comprising a high performance inter package connection
US9754849B2 (en) * 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
KR20170053212A (ko) * 2015-11-05 2017-05-16 삼성디스플레이 주식회사 도전성 접착 필름 및 이를 이용한 전자기기의 접착 방법
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2001068617A (ja) 1999-08-27 2001-03-16 Toshiba Corp 半導体装置
JP2001177051A (ja) 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP4074040B2 (ja) 2000-03-14 2008-04-09 イビデン株式会社 半導体モジュール
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4365515B2 (ja) 2000-08-21 2009-11-18 イビデン株式会社 半導体モジュールの製造方法
JP4290905B2 (ja) 2001-07-10 2009-07-08 Nec液晶テクノロジー株式会社 有機膜の平坦化方法
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
CN100550355C (zh) 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
JP2005005684A (ja) 2003-05-20 2005-01-06 Matsushita Electric Ind Co Ltd 多層基板及びその製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20060231939A1 (en) 2006-10-19
TWI271831B (en) 2007-01-21
TW200638520A (en) 2006-11-01
US7586183B2 (en) 2009-09-08
KR20060110761A (ko) 2006-10-25
JP2006303114A (ja) 2006-11-02
KR100791203B1 (ko) 2008-01-02
CN1855479A (zh) 2006-11-01
CN100499117C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
US6309915B1 (en) Semiconductor chip package with expander ring and method of making same
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4075306B2 (ja) 配線基板、lga型半導体装置、及び配線基板の製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4361826B2 (ja) 半導体装置
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US8745860B2 (en) Method for manufacturing printed wiring board
US20020135058A1 (en) Component built-in module and method of manufacturing the same
EP1355352A2 (en) Stacked semiconductor device and method of manufacturing thereof
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
US6985362B2 (en) Printed circuit board and electronic package using same
JP2004247706A (ja) 電子部品実装構造及びその製造方法
US20090166873A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20170365559A1 (en) Electronic part embedded substrate and method of producing an electronic part embedded substrate
US20060049530A1 (en) Method of embedding semiconductor chip in support plate and embedded structure thereof
US20040262777A1 (en) Components, methods and assemblies for multi-chip packages
JP2006120935A (ja) 半導体装置及びその製造方法
KR100384260B1 (ko) 반도체장치 및 그 제조방법
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
WO2009147936A1 (ja) 多層プリント配線板の製造方法
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
US20010003049A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080513

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees