JPH09199635A - 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ - Google Patents
回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージInfo
- Publication number
- JPH09199635A JPH09199635A JP8007594A JP759496A JPH09199635A JP H09199635 A JPH09199635 A JP H09199635A JP 8007594 A JP8007594 A JP 8007594A JP 759496 A JP759496 A JP 759496A JP H09199635 A JPH09199635 A JP H09199635A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer film
- multilayer
- layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 簡易な工程で製造が可能な多層回路基板およ
びこれに用いて好適な回路基板形成用多層フィルムを提
供する。 【解決手段】 導体層１６が所要の配線パターン１６ａ
に形成され、熱硬化性樹脂層１２およびその両面に設け
た接着層１４にビアホール１８が形成され、該ビアホー
ル１８に配線パターン１６ａに接続する導電性物質が充
填されたビア２０を有する回路基板形成用多層フィルム
１０が、導電性物質がビアホールに充填されて形成され
たビア２０を有するコア基板２４の片面または両面に多
層フィルム１０表面の接着層１４を介して所要枚数積層
されて熱圧着され、かつ多層フィルム１０およびコア基
板２４に設けたビア２０を介して配線パターン１６ａ間
が電気的に接続されていることを特徴とする。
びこれに用いて好適な回路基板形成用多層フィルムを提
供する。 【解決手段】 導体層１６が所要の配線パターン１６ａ
に形成され、熱硬化性樹脂層１２およびその両面に設け
た接着層１４にビアホール１８が形成され、該ビアホー
ル１８に配線パターン１６ａに接続する導電性物質が充
填されたビア２０を有する回路基板形成用多層フィルム
１０が、導電性物質がビアホールに充填されて形成され
たビア２０を有するコア基板２４の片面または両面に多
層フィルム１０表面の接着層１４を介して所要枚数積層
されて熱圧着され、かつ多層フィルム１０およびコア基
板２４に設けたビア２０を介して配線パターン１６ａ間
が電気的に接続されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板形成用多層
フィルム並びにこれを用いた多層回路基板および半導体
装置用パッケージに関する。
フィルム並びにこれを用いた多層回路基板および半導体
装置用パッケージに関する。
【０００２】
【従来の技術】高密度実装に適した多層回路基板の配線
パターンを多層に形成する方法として図１０〜図１３に
示すビルドアップ法が知られている。このビルドアップ
法は、ガラスエポキシ基板などのコア基板１にスパッタ
リング法またはめっき法により導体層を形成し、導体層
をエッチングして配線パターン２を形成する（図１
０）。この配線パターン２上に感光性レジスト３を塗布
し、感光性レジスト３にフォトリソグラフィによりビア
ホール４を形成する（図１１）。次いでビアホール４を
含めて感光性レジスト３上にめっき法やスパッタリング
法などで導体層を形成し、この導体層をエッチングして
配線パターン５を形成し、コア基板１上に形成した配線
パターン２とビアホール４部分で導通させる（図１
２）。さらに感光性レジスト３上に形成した配線パター
ン５を含めレジスト上に感光性レジスト６を塗布し、上
記と同様な工程により配線パターン７を形成する（図１
３）という工程を繰り返すものである。
パターンを多層に形成する方法として図１０〜図１３に
示すビルドアップ法が知られている。このビルドアップ
法は、ガラスエポキシ基板などのコア基板１にスパッタ
リング法またはめっき法により導体層を形成し、導体層
をエッチングして配線パターン２を形成する（図１
０）。この配線パターン２上に感光性レジスト３を塗布
し、感光性レジスト３にフォトリソグラフィによりビア
ホール４を形成する（図１１）。次いでビアホール４を
含めて感光性レジスト３上にめっき法やスパッタリング
法などで導体層を形成し、この導体層をエッチングして
配線パターン５を形成し、コア基板１上に形成した配線
パターン２とビアホール４部分で導通させる（図１
２）。さらに感光性レジスト３上に形成した配線パター
ン５を含めレジスト上に感光性レジスト６を塗布し、上
記と同様な工程により配線パターン７を形成する（図１
３）という工程を繰り返すものである。
【０００３】
【発明が解決しようとする課題】上記ビルドアップ法に
よれば、微細な配線パターンを多層に形成することが可
能となる。しかしながら、ビルドアップ法では、フォト
リソグラフィの工程を繰り返して順次パターン形成をす
るため、工程が複雑で長くなり、コスト高になるという
問題点がある。
よれば、微細な配線パターンを多層に形成することが可
能となる。しかしながら、ビルドアップ法では、フォト
リソグラフィの工程を繰り返して順次パターン形成をす
るため、工程が複雑で長くなり、コスト高になるという
問題点がある。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、簡易な
工程で製造が可能な多層回路基板、半導体装置用パッケ
ージおよびこれに用いて好適な回路基板形成用多層フィ
ルムを提供するにある。
なされたものであり、その目的とするところは、簡易な
工程で製造が可能な多層回路基板、半導体装置用パッケ
ージおよびこれに用いて好適な回路基板形成用多層フィ
ルムを提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る回
路基板形成用多層フィルムは、熱硬化性樹脂層の両面に
熱可塑性樹脂から成る接着層が形成され、該接着層の一
方の接着層上に導体層が形成されていることを特徴とす
る。前記熱硬化性樹脂層を熱硬化性（非熱可塑性）のポ
リイミド樹脂で形成し、前記接着層を熱可塑性のポリイ
ミド樹脂で形成すると好適である。また前記導体層を、
スパッタリング層と該スパッタリング層上に形成された
めっき層で形成すると好適である。前記導体層のめっき
層を銅で形成することができる。
するため次の構成を備える。すなわち、本発明に係る回
路基板形成用多層フィルムは、熱硬化性樹脂層の両面に
熱可塑性樹脂から成る接着層が形成され、該接着層の一
方の接着層上に導体層が形成されていることを特徴とす
る。前記熱硬化性樹脂層を熱硬化性（非熱可塑性）のポ
リイミド樹脂で形成し、前記接着層を熱可塑性のポリイ
ミド樹脂で形成すると好適である。また前記導体層を、
スパッタリング層と該スパッタリング層上に形成された
めっき層で形成すると好適である。前記導体層のめっき
層を銅で形成することができる。
【０００６】本発明に係る多層回路基板は、導体層が所
要の配線パターンに形成され、熱硬化性樹脂層およびそ
の両面に設けた接着層にビアホールが形成され、該ビア
ホールに前記配線パターンに接続する導電性物質が充填
されたビアを有する上記回路基板形成用多層フィルム
が、該多層フィルム表面の接着層を介して複数枚積層さ
れて熱圧着され、かつ前記ビアを介して前記配線パター
ン間が電気的に接続されていることを特徴とする。
要の配線パターンに形成され、熱硬化性樹脂層およびそ
の両面に設けた接着層にビアホールが形成され、該ビア
ホールに前記配線パターンに接続する導電性物質が充填
されたビアを有する上記回路基板形成用多層フィルム
が、該多層フィルム表面の接着層を介して複数枚積層さ
れて熱圧着され、かつ前記ビアを介して前記配線パター
ン間が電気的に接続されていることを特徴とする。
【０００７】また本発明に係る多層回路基板では、導体
層が所要の配線パターンに形成され、熱硬化性樹脂層お
よびその両面に設けた接着層にビアホールが形成され、
該ビアホールに前記配線パターンに接続する導電性物質
が充填されたビアを有する上記の回路基板形成用多層フ
ィルムが、導電性物質がビアホールに充填されて形成さ
れたビアを有するコア基板の片面または両面に前記多層
フィルム表面の接着層を介して所要枚数積層されて熱圧
着され、かつ前記多層フィルムおよびコア基板に設けた
ビアを介して前記配線パターン間が電気的に接続されて
いることを特徴とする。前記導電性物質は銅ペーストを
用いて形成することができる。前記コア基板をセラミッ
ク基板で形成することができる。前記コア基板を樹脂基
板で形成することができる。また前記コア基板の表面ま
たはその内部に、前記多層フィルムの配線パターンにビ
アを介して電気的に接続する配線パターンを形成するこ
とができる。
層が所要の配線パターンに形成され、熱硬化性樹脂層お
よびその両面に設けた接着層にビアホールが形成され、
該ビアホールに前記配線パターンに接続する導電性物質
が充填されたビアを有する上記の回路基板形成用多層フ
ィルムが、導電性物質がビアホールに充填されて形成さ
れたビアを有するコア基板の片面または両面に前記多層
フィルム表面の接着層を介して所要枚数積層されて熱圧
着され、かつ前記多層フィルムおよびコア基板に設けた
ビアを介して前記配線パターン間が電気的に接続されて
いることを特徴とする。前記導電性物質は銅ペーストを
用いて形成することができる。前記コア基板をセラミッ
ク基板で形成することができる。前記コア基板を樹脂基
板で形成することができる。また前記コア基板の表面ま
たはその内部に、前記多層フィルムの配線パターンにビ
アを介して電気的に接続する配線パターンを形成するこ
とができる。
【０００８】本発明に係る半導体装置用パッケージで
は、上記多層回路基板の一方の面に前記配線パターンと
電気的に接続する外部接続端子が形成され、他方の面に
半導体素子の搭載部が形成されていることを特徴とす
る。前記コア基板に積層された前記回路基板形成用多層
フィルムを枠状に形成することにより、前記半導体素子
の搭載部をキャビティ状に形成すると好適である。前記
外部接続端子をはんだバンプに形成して、ＢＧＡタイプ
の半導体装置用パッケージとすることができる。
は、上記多層回路基板の一方の面に前記配線パターンと
電気的に接続する外部接続端子が形成され、他方の面に
半導体素子の搭載部が形成されていることを特徴とす
る。前記コア基板に積層された前記回路基板形成用多層
フィルムを枠状に形成することにより、前記半導体素子
の搭載部をキャビティ状に形成すると好適である。前記
外部接続端子をはんだバンプに形成して、ＢＧＡタイプ
の半導体装置用パッケージとすることができる。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は回路基板
形成用多層フィルム１０の断面構造を示す。１２は熱硬
化性樹脂層である。熱硬化性樹脂層１２は、非熱可塑性
を示すポリイミド樹脂を好適に用いることができる。熱
硬化性樹脂層１２は厚さ２５〜１００μｍに形成して必
要な強度を得るようにする。１４ａ、１４ｂは熱硬化性
樹脂層１２の両面に塗布して形成した熱可塑性樹脂から
なる接着層である。接着層１４ａ、１４ｂは熱可塑性の
ポリイミド樹脂を用いるのが好適であり、２００℃以上
の熱を加えることによって軟化し、接着性を示す。接着
層１４ａ、１４ｂの厚さは概ね１０μｍ前後が好適であ
る。
を添付図面に基づいて詳細に説明する。図１は回路基板
形成用多層フィルム１０の断面構造を示す。１２は熱硬
化性樹脂層である。熱硬化性樹脂層１２は、非熱可塑性
を示すポリイミド樹脂を好適に用いることができる。熱
硬化性樹脂層１２は厚さ２５〜１００μｍに形成して必
要な強度を得るようにする。１４ａ、１４ｂは熱硬化性
樹脂層１２の両面に塗布して形成した熱可塑性樹脂から
なる接着層である。接着層１４ａ、１４ｂは熱可塑性の
ポリイミド樹脂を用いるのが好適であり、２００℃以上
の熱を加えることによって軟化し、接着性を示す。接着
層１４ａ、１４ｂの厚さは概ね１０μｍ前後が好適であ
る。
【００１０】熱硬化性樹脂層１２に用いる材料は、ユー
ビレックス（商標）、アピカル（商標）等が好適であ
る。例えばユービレックスの引張り弾性率は、900Kg/mm
2(25℃) 、350Kg/mm2(300℃) で、300 ℃では室温の半
分以下の強度に低下する。アピカルでは325Kg/mm2(25
℃) の強度をもつ。これらのポリイミドは正確には非熱
可塑性ポリイミドと呼ぶのが正しいとされ、ガラス転移
温度（Tg）と熱分解温度が接近しており、Tgは正確には
求められないが、熱分解温度400 〜500 ℃まで安定した
機械的強度を保つ。またこれらポリイミドは熱処理（キ
ュア）によりイミド化反応を起こして硬化するため、熱
硬化性ポリイミドと呼ばれることもある。本発明ではこ
れらポリイミドを含めて熱硬化性樹脂ということにす
る。
ビレックス（商標）、アピカル（商標）等が好適であ
る。例えばユービレックスの引張り弾性率は、900Kg/mm
2(25℃) 、350Kg/mm2(300℃) で、300 ℃では室温の半
分以下の強度に低下する。アピカルでは325Kg/mm2(25
℃) の強度をもつ。これらのポリイミドは正確には非熱
可塑性ポリイミドと呼ぶのが正しいとされ、ガラス転移
温度（Tg）と熱分解温度が接近しており、Tgは正確には
求められないが、熱分解温度400 〜500 ℃まで安定した
機械的強度を保つ。またこれらポリイミドは熱処理（キ
ュア）によりイミド化反応を起こして硬化するため、熱
硬化性ポリイミドと呼ばれることもある。本発明ではこ
れらポリイミドを含めて熱硬化性樹脂ということにす
る。
【００１１】一方熱可塑性ポリイミドは、ガラス転移温
度（Tg）をもち、このTgを境にして、Tg以上の温度では
可塑化、すなわち機械的強度が著しく下がって柔らかく
なる。例えば三井東圧化学（株）製熱可塑性ポリイミド
PI-Ah （Tg200 ℃）は200 ℃以上の温度では引張り強度
は１Kg/mm2以下となる。熱可塑性ポリイミドがTg以上の
温度で軟化するために、接着することも可能になり、同
時に銅配線パターンを軟化した熱可塑性ポリイミド樹脂
中に埋め込むようにすることも可能となる。
度（Tg）をもち、このTgを境にして、Tg以上の温度では
可塑化、すなわち機械的強度が著しく下がって柔らかく
なる。例えば三井東圧化学（株）製熱可塑性ポリイミド
PI-Ah （Tg200 ℃）は200 ℃以上の温度では引張り強度
は１Kg/mm2以下となる。熱可塑性ポリイミドがTg以上の
温度で軟化するために、接着することも可能になり、同
時に銅配線パターンを軟化した熱可塑性ポリイミド樹脂
中に埋め込むようにすることも可能となる。
【００１２】１６は導体層であり、一方の接着層１４ａ
上に、約５μｍ程度の厚さに形成されている。導体層１
６は、例えばスパッタリング法により銅の薄膜を形成し
た後、電解めっきにより薄膜上に銅のめっき皮膜を形成
して厚さ５μｍ程度とするのがよい。導体層１６の厚さ
を５μｍ程度に形成することによって、物理的、化学的
強度に優れた十分微細な配線パターンに形成することが
できる。なお、場合によっては、スパッタリング法によ
る銅の薄膜のみを導体層１６としてもよい。スパッタリ
ング法により銅の薄膜をポリイミド樹脂の上に形成する
ときは、ポリイミド樹脂との密着性をよくするために、
公知の手法により、スパッタリング法によりクロムの薄
膜、さらにニッケルの薄膜を形成して、その上に銅の薄
膜を形成するようにする。あるいはポリイミド樹脂表面
を粗面化して後、スパッタリング法により銅の薄膜を形
成するようにしてもよい。上記の回路基板形成用多層フ
ィルムは後記する多層回路基板の構成材料として好適に
用いることができる。
上に、約５μｍ程度の厚さに形成されている。導体層１
６は、例えばスパッタリング法により銅の薄膜を形成し
た後、電解めっきにより薄膜上に銅のめっき皮膜を形成
して厚さ５μｍ程度とするのがよい。導体層１６の厚さ
を５μｍ程度に形成することによって、物理的、化学的
強度に優れた十分微細な配線パターンに形成することが
できる。なお、場合によっては、スパッタリング法によ
る銅の薄膜のみを導体層１６としてもよい。スパッタリ
ング法により銅の薄膜をポリイミド樹脂の上に形成する
ときは、ポリイミド樹脂との密着性をよくするために、
公知の手法により、スパッタリング法によりクロムの薄
膜、さらにニッケルの薄膜を形成して、その上に銅の薄
膜を形成するようにする。あるいはポリイミド樹脂表面
を粗面化して後、スパッタリング法により銅の薄膜を形
成するようにしてもよい。上記の回路基板形成用多層フ
ィルムは後記する多層回路基板の構成材料として好適に
用いることができる。
【００１３】続いて、多層回路基板の実施の形態をその
製造方法とともに説明する。図２に示すように、回路基
板形成用多層フィルム１０の導体層１６をエッチング加
工して配線パターン１６ａに形成し、さらに、エキシマ
レーザー等により、熱硬化性樹脂層１２および接着層１
４ａ、１４ｂにビアホール１８を、配線パターン１６ａ
の裏面が露出するように配線パターン１６ａの所要部位
に形成する。次いで図３に示すように、ビアホール１８
に、銅ペースト、銀ペーストを充填し、または金、銀、
銅、ニッケル、鉛などの金属粒子を樹脂（熱可塑性樹
脂、例えば熱可塑性ポリイミド樹脂が好ましい）中に混
入した導電性樹脂などの導電性物質を充填してビア２０
を形成して、多層フィルムから成る単位基板２２を形成
する。
製造方法とともに説明する。図２に示すように、回路基
板形成用多層フィルム１０の導体層１６をエッチング加
工して配線パターン１６ａに形成し、さらに、エキシマ
レーザー等により、熱硬化性樹脂層１２および接着層１
４ａ、１４ｂにビアホール１８を、配線パターン１６ａ
の裏面が露出するように配線パターン１６ａの所要部位
に形成する。次いで図３に示すように、ビアホール１８
に、銅ペースト、銀ペーストを充填し、または金、銀、
銅、ニッケル、鉛などの金属粒子を樹脂（熱可塑性樹
脂、例えば熱可塑性ポリイミド樹脂が好ましい）中に混
入した導電性樹脂などの導電性物質を充填してビア２０
を形成して、多層フィルムから成る単位基板２２を形成
する。
【００１４】次に図４に示すように、上記のように形成
した所要枚数の単位基板２２を、コア基板２４を挟んで
位置決め配置する。コア基板２４には、あらかじめ所定
の位置にビアホールが形成され、さらにこのビアホール
に上記と同様な導電材料が充填されてビア２０が形成さ
れている。コア基板２４には、ガラスエポキシ基板など
の樹脂基板やセラミック基板を用いることができる。セ
ラミック基板を用いる場合、セラミック基板のビアホー
ルを充填する導電材料は、タングステンやモリブデンな
ど従来から一般に用いられているものも適用できる。２
６は熱硬化性樹脂層１２の片面に熱可塑性樹脂から成る
接着層１４を形成した保護フィルムである。保護フィル
ム２６には、電子部品や実装基板接続用の外部接続端子
（例えばはんだボール）を配設するための透孔２７が形
成されている。上記単位基板２２、コア基板２４、保護
フィルム２６を重ねて加圧、加熱して熱圧着することに
よって、図５に示す、所要枚数の単位基板２２が積層さ
れた多層回路基板３０を形成することができる。なお、
最上層の露出するパターン１６ａには、半導体装置や半
導体素子などの電子部品接続部を除いてソルダーレジス
ト３１で被覆するか、上記と同様の保護フィルムを被着
してもよい。なお、保護フィルム２６の透孔２７に外部
接続端子、例えばはんだバンプ３２を設けることによっ
て、ＢＧＡ型の多層配線基板や半導体装置用パッケージ
とすることができる。この場合最上層の配線パターン
に、半導体素子をパッケージした半導体装置や半導体素
子が電気的に接続されて搭載されることになる。
した所要枚数の単位基板２２を、コア基板２４を挟んで
位置決め配置する。コア基板２４には、あらかじめ所定
の位置にビアホールが形成され、さらにこのビアホール
に上記と同様な導電材料が充填されてビア２０が形成さ
れている。コア基板２４には、ガラスエポキシ基板など
の樹脂基板やセラミック基板を用いることができる。セ
ラミック基板を用いる場合、セラミック基板のビアホー
ルを充填する導電材料は、タングステンやモリブデンな
ど従来から一般に用いられているものも適用できる。２
６は熱硬化性樹脂層１２の片面に熱可塑性樹脂から成る
接着層１４を形成した保護フィルムである。保護フィル
ム２６には、電子部品や実装基板接続用の外部接続端子
（例えばはんだボール）を配設するための透孔２７が形
成されている。上記単位基板２２、コア基板２４、保護
フィルム２６を重ねて加圧、加熱して熱圧着することに
よって、図５に示す、所要枚数の単位基板２２が積層さ
れた多層回路基板３０を形成することができる。なお、
最上層の露出するパターン１６ａには、半導体装置や半
導体素子などの電子部品接続部を除いてソルダーレジス
ト３１で被覆するか、上記と同様の保護フィルムを被着
してもよい。なお、保護フィルム２６の透孔２７に外部
接続端子、例えばはんだバンプ３２を設けることによっ
て、ＢＧＡ型の多層配線基板や半導体装置用パッケージ
とすることができる。この場合最上層の配線パターン
に、半導体素子をパッケージした半導体装置や半導体素
子が電気的に接続されて搭載されることになる。
【００１５】各層の配線パターン１６ａ間はビア２０を
通じて電気的に接続される。そして図５から明らかなよ
うに、各配線パターン１６ａは両側から接着層１４に挟
まれて、熱圧着時、熱可塑性樹脂からなる接着層１４が
軟化することにより接着層１４中に埋没するから、配線
パターン１６ａの両脇に気泡等が巻き込まれることがな
く、また隣接するような配線パターン１６ａ同士の絶縁
性が十分に確保されるので、信頼性の高い、多層回路基
板もしくは半導体装置用パッケージを提供できる。各単
位基板２２はそれぞれ別個に配線パターン１６ａを形成
すればよいから、順次連続的にパターン形成を行わなけ
ればならないビルドアップ法に比較して、工程が簡略に
なり、コストの低減化を図ることができる。また、コア
基板２４を設けることによって、多層回路基板の中心層
が柔軟性をもたないので全体の反りを防止できる。熱硬
化性樹脂層１２、接着層１４、ビア２０を構成する樹脂
材料に、ポリイミド樹脂を共通に用いるようにすれば、
熱膨張係数が一致することから、熱変形のない、より信
頼性の高い多層回路基板あるいは半導体装置用パッケー
ジを提供できる。コア基板２４自体を基板内部にも配線
パターンを形成した多層のセラミック配線基板あるいは
多層のプリント配線基板に形成して、このコア基板２４
に上記単位基板２２を所要枚数積層して多層回路基板あ
るいは半導体装置用パッケージとしてもよい。
通じて電気的に接続される。そして図５から明らかなよ
うに、各配線パターン１６ａは両側から接着層１４に挟
まれて、熱圧着時、熱可塑性樹脂からなる接着層１４が
軟化することにより接着層１４中に埋没するから、配線
パターン１６ａの両脇に気泡等が巻き込まれることがな
く、また隣接するような配線パターン１６ａ同士の絶縁
性が十分に確保されるので、信頼性の高い、多層回路基
板もしくは半導体装置用パッケージを提供できる。各単
位基板２２はそれぞれ別個に配線パターン１６ａを形成
すればよいから、順次連続的にパターン形成を行わなけ
ればならないビルドアップ法に比較して、工程が簡略に
なり、コストの低減化を図ることができる。また、コア
基板２４を設けることによって、多層回路基板の中心層
が柔軟性をもたないので全体の反りを防止できる。熱硬
化性樹脂層１２、接着層１４、ビア２０を構成する樹脂
材料に、ポリイミド樹脂を共通に用いるようにすれば、
熱膨張係数が一致することから、熱変形のない、より信
頼性の高い多層回路基板あるいは半導体装置用パッケー
ジを提供できる。コア基板２４自体を基板内部にも配線
パターンを形成した多層のセラミック配線基板あるいは
多層のプリント配線基板に形成して、このコア基板２４
に上記単位基板２２を所要枚数積層して多層回路基板あ
るいは半導体装置用パッケージとしてもよい。
【００１６】なお、コア基板２４の表面にも上記と同様
にして配線パターンを形成してもよい。図６はコア基板
２４の表裏にビア２０によって電気的に接続する配線パ
ターン１６ｂを形成し、コア基板２４の片面に前記と同
様にして形成した単位基板２２を熱圧着し、積層した多
層回路基板３０を示す。また積層体の下面および上面に
位置する配線パターンの一端部に対応して透孔２７を有
する保護フィルム２６を熱圧着してある。一方の保護フ
ィルム２６の透孔２７に外部接続端子、例えばはんだバ
ンプや表面を金属被覆した球状の絶縁体を設けることに
よって、ＢＧＡ型の多層回路基板に形成できる。もちろ
ん透孔２７にリードピン（図示せず）を設ければＰＧＡ
型の多層回路基板に形成できる。
にして配線パターンを形成してもよい。図６はコア基板
２４の表裏にビア２０によって電気的に接続する配線パ
ターン１６ｂを形成し、コア基板２４の片面に前記と同
様にして形成した単位基板２２を熱圧着し、積層した多
層回路基板３０を示す。また積層体の下面および上面に
位置する配線パターンの一端部に対応して透孔２７を有
する保護フィルム２６を熱圧着してある。一方の保護フ
ィルム２６の透孔２７に外部接続端子、例えばはんだバ
ンプや表面を金属被覆した球状の絶縁体を設けることに
よって、ＢＧＡ型の多層回路基板に形成できる。もちろ
ん透孔２７にリードピン（図示せず）を設ければＰＧＡ
型の多層回路基板に形成できる。
【００１７】上記のようにコア基板２４を設けることに
よって強度が増し、反り等を防止できるが、場合によっ
てはコア基板２４を設けず、単位基板２２のみを積層し
てフレキシブルな多層回路基板あるいは半導体装置用パ
ッケージとしてもよい。図７は、単位基板２２のみを積
層する場合の組図を示す。この場合、最下層となる単位
基板２２ａには、両面に配線パターン１６ａ、１６ｂを
形成し、表層の配線パターン１６ｂを外部接続用の配線
パターンとする。
よって強度が増し、反り等を防止できるが、場合によっ
てはコア基板２４を設けず、単位基板２２のみを積層し
てフレキシブルな多層回路基板あるいは半導体装置用パ
ッケージとしてもよい。図７は、単位基板２２のみを積
層する場合の組図を示す。この場合、最下層となる単位
基板２２ａには、両面に配線パターン１６ａ、１６ｂを
形成し、表層の配線パターン１６ｂを外部接続用の配線
パターンとする。
【００１８】これらの多層回路基板は、半導体装置を実
装する実装基板、または半導体素子を搭載し、樹脂封止
あるいはキャップ封止する半導体装置用パッケージとし
て用いることが可能である。図８、図９は半導体装置用
パッケージ３４の一例を示す。図８に示す半導体装置用
パッケージ３４は、コア基板２４の片面に前記と同様に
形成した単位基板２２を多層に形成している。この場合
に単位基板２２を枠状に形成して、半導体素子搭載部を
キャビティ状に設けている。半導体素子３６と各単位基
板２２の露出した配線パターンとをワイヤ３８により電
気的に接続し、半導体素子３６をポッティングなどによ
り封止樹脂４０で封止することにより半導体装置に完成
される。なお２６は保護フィルム、４２はコア基板２４
と単位基板２２の側面を保護する保護レジスト、もしく
は金属枠である。保護レジスト４２や金属枠は必ずしも
設けなくともよい。図９に示す半導体装置用パッケージ
３４は、単位基板２２を２層等の多層に積層したＢＧＡ
型のパッケージに形成されている。半導体素子３６はパ
ッケージ上面の半導体素子搭載部にフリップチップ接続
して電気的に接続され、側面を封止樹脂４０で封止して
いる。４２は単位基板２２の側面を封止する保護レジス
トである。本例によれば、ほとんど半導体素子の大きさ
程度の、チップサイズパッケージに形成できる。
装する実装基板、または半導体素子を搭載し、樹脂封止
あるいはキャップ封止する半導体装置用パッケージとし
て用いることが可能である。図８、図９は半導体装置用
パッケージ３４の一例を示す。図８に示す半導体装置用
パッケージ３４は、コア基板２４の片面に前記と同様に
形成した単位基板２２を多層に形成している。この場合
に単位基板２２を枠状に形成して、半導体素子搭載部を
キャビティ状に設けている。半導体素子３６と各単位基
板２２の露出した配線パターンとをワイヤ３８により電
気的に接続し、半導体素子３６をポッティングなどによ
り封止樹脂４０で封止することにより半導体装置に完成
される。なお２６は保護フィルム、４２はコア基板２４
と単位基板２２の側面を保護する保護レジスト、もしく
は金属枠である。保護レジスト４２や金属枠は必ずしも
設けなくともよい。図９に示す半導体装置用パッケージ
３４は、単位基板２２を２層等の多層に積層したＢＧＡ
型のパッケージに形成されている。半導体素子３６はパ
ッケージ上面の半導体素子搭載部にフリップチップ接続
して電気的に接続され、側面を封止樹脂４０で封止して
いる。４２は単位基板２２の側面を封止する保護レジス
トである。本例によれば、ほとんど半導体素子の大きさ
程度の、チップサイズパッケージに形成できる。
【００１９】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２０】
【発明の効果】本発明に係る多層回路基板あるいは半導
体装置用パッケージによれば、前記したように、各配線
パターンは両側から接着層に挟まれて、熱圧着時、熱可
塑性樹脂からなる接着層が軟化することにより接着層中
に埋没するから、配線パターンの両脇に気泡等が巻き込
まれることがなく、信頼性の高い、多層回路基板もしく
は半導体装置用パッケージを提供できる。各単位基板は
それぞれ別個に配線パターンを形成すればよいから、順
次連続的にパターン形成を行わなければならないビルド
アップ法に比較して、工程が簡略になり、コストの低減
化を図ることができる。
体装置用パッケージによれば、前記したように、各配線
パターンは両側から接着層に挟まれて、熱圧着時、熱可
塑性樹脂からなる接着層が軟化することにより接着層中
に埋没するから、配線パターンの両脇に気泡等が巻き込
まれることがなく、信頼性の高い、多層回路基板もしく
は半導体装置用パッケージを提供できる。各単位基板は
それぞれ別個に配線パターンを形成すればよいから、順
次連続的にパターン形成を行わなければならないビルド
アップ法に比較して、工程が簡略になり、コストの低減
化を図ることができる。
【図１】回路基板形成用多層フィルムの断面構造を示
す。
す。
【図２】回路基板形成用多層フィルムに配線パターンを
形成した状態の断面図である。
形成した状態の断面図である。
【図３】ビアを形成した状態の断面図である。
【図４】単位基板、コア基板の組図を示す。
【図５】多層回路基板の断面図である。
【図６】多層回路基板の他の実施の形態を示す断面図で
ある。
ある。
【図７】多層回路基板の他の実施の形態を示す組図を示
す。
す。
【図８】半導体装置用パッケージの一例を示す説明図で
ある。
ある。
【図９】半導体装置用パッケージの他の一例を示す説明
図である。
図である。
【図１０】ビルドアップ法の工程図である。
【図１１】ビルドアップ法の工程図である。
【図１２】ビルドアップ法の工程図である。
【図１３】ビルドアップ法の工程図である。
１０ 回路基板形成用多層フィルム １２ 熱硬化性樹脂層 １４、１４ａ、１４ｂ 接着層 １６ 導体層 １６ａ、１６ｂ 配線パターン １８ ビアホール ２０ ビア ２２ 単位基板 ２４ コア基板 ２６ 保護フィルム ２７ 透孔 ３０ 多層回路基板 ３１ ソルダーレジスト ３２ はんだバンプ ３４ 半導体装置用パッケージ ３６ 半導体素子 ３８ ワイヤ ４０ 封止樹脂
Claims (13)
- 【請求項１】 熱硬化性樹脂層の両面に熱可塑性樹脂か
ら成る接着層が形成され、該接着層の一方の接着層上に
導体層が形成されて成る回路基板形成用多層フィルム。 - 【請求項２】 前記熱硬化性樹脂層が熱硬化性（非熱可
塑性）のポリイミド樹脂から成り、前記接着層が熱可塑
性のポリイミド樹脂から成ることを特徴とする請求項１
記載の回路基板形成用多層フィルム。 - 【請求項３】 前記導体層が、スパッタリング層と該ス
パッタリング層上に形成されためっき層から成ることを
特徴とする請求項１または２記載の回路基板形成用多層
フィルム。 - 【請求項４】 前記導体層のめっき層が銅であることを
特徴とする請求項３記載の回路基板形成用多層フィル
ム。 - 【請求項５】 導体層が所要の配線パターンに形成さ
れ、熱硬化性樹脂層およびその両面に設けた接着層にビ
アホールが形成され、該ビアホールに前記配線パターン
に接続する導電性物質が充填されたビアを有する請求項
１、２または３記載の回路基板形成用多層フィルムが、
該多層フィルム表面の接着層を介して複数枚積層されて
熱圧着され、かつ前記ビアを介して前記配線パターン間
が電気的に接続されていることを特徴とする多層回路基
板。 - 【請求項６】 導体層が所要の配線パターンに形成さ
れ、熱硬化性樹脂層およびその両面に設けた接着層にビ
アホールが形成され、該ビアホールに前記配線パターン
に接続する導電性物質が充填されたビアを有する請求項
１、２または３記載の回路基板形成用多層フィルムが、
導電性物質がビアホールに充填されて形成されたビアを
有するコア基板の片面または両面に前記多層フィルム表
面の接着層を介して所要枚数積層されて熱圧着され、か
つ前記多層フィルムおよびコア基板に設けたビアを介し
て前記配線パターン間が電気的に接続されていることを
特徴とする多層回路基板。 - 【請求項７】 前記導電性物質が銅ペーストを用いて形
成されているものであることを特徴とする請求項６記載
の多層回路基板。 - 【請求項８】 前記コア基板がセラミック基板であるこ
とを特徴とする請求項６または７記載の多層回路基板。 - 【請求項９】 前記コア基板が樹脂基板であることを特
徴とする請求項６または７記載の多層回路基板。 - 【請求項１０】 前記コア基板の表面またはその内部
に、前記多層フィルムの配線パターンにビアを介して電
気的に接続する配線パターンが形成されていることを特
徴とする請求項６、７、８または９記載の多層回路基
板。 - 【請求項１１】 請求項６、７、８、９または１０記載
の多層回路基板の一方の面に前記配線パターンと電気的
に接続する外部接続端子が形成され、他方の面に半導体
素子の搭載部が形成されていることを特徴とする半導体
装置用パッケージ。 - 【請求項１２】 前記コア基板に積層された前記回路基
板形成用多層フィルムが枠状に形成されることにより、
前記半導体素子の搭載部がキャビティに形成されている
ことを特徴とする請求項１１記載の半導体装置用パッケ
ージ。 - 【請求項１３】 前記外部接続端子がはんだバンプであ
ることを特徴とする請求項１１または１２記載の半導体
装置用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007594A JPH09199635A (ja) | 1996-01-19 | 1996-01-19 | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
| KR1019970000993A KR100257926B1 (ko) | 1996-01-19 | 1997-01-15 | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007594A JPH09199635A (ja) | 1996-01-19 | 1996-01-19 | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199635A true JPH09199635A (ja) | 1997-07-31 |
Family
ID=11670140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8007594A Pending JPH09199635A (ja) | 1996-01-19 | 1996-01-19 | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09199635A (ja) |
| KR (1) | KR100257926B1 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399891B1 (en) | 1999-06-29 | 2002-06-04 | Sony Chemicals Corporation | Multilayer boards |
| JP2002290034A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | 積層基板およびその製造方法 |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6667443B2 (en) | 2000-12-14 | 2003-12-23 | Denso Corporation | Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method |
| US6759600B2 (en) | 2001-04-27 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board and method of fabrication thereof |
| US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
| WO2004100630A1 (ja) * | 2003-05-12 | 2004-11-18 | North Corporation | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法 |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
| JP2005252093A (ja) * | 2004-03-05 | 2005-09-15 | Unitika Ltd | フレキシブルプリント配線板用層間絶縁膜、その製造方法およびフレキシブルプリント配線板 |
| KR100568767B1 (ko) * | 2003-06-23 | 2006-04-07 | 앰코 테크놀로지 코리아 주식회사 | 박리 방지용 다층 접착필름 |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| JP2006303364A (ja) * | 2005-04-25 | 2006-11-02 | Toppan Printing Co Ltd | Ｂｇａ型多層回路配線板 |
| US7240429B2 (en) | 2001-06-13 | 2007-07-10 | Denso Corporation | Manufacturing method for a printed circuit board |
| US7656677B2 (en) | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
| JP2013008809A (ja) * | 2011-06-24 | 2013-01-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2015002227A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP2015002262A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
| JP2015002226A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279656A (ja) * | 1985-10-03 | 1987-04-13 | Seiko Epson Corp | 両面スル−ホ−ル基板の製造方法 |
| JP2950634B2 (ja) * | 1991-03-05 | 1999-09-20 | 新光電気工業株式会社 | 多層回路基板 |
| JP3253154B2 (ja) * | 1993-01-06 | 2002-02-04 | 新光電気工業株式会社 | 半導体装置用パッケージ及び半導体装置 |
-
1996
- 1996-01-19 JP JP8007594A patent/JPH09199635A/ja active Pending
-
1997
- 1997-01-15 KR KR1019970000993A patent/KR100257926B1/ko not_active IP Right Cessation
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100464973C (zh) * | 1999-06-29 | 2009-03-04 | 索尼化学株式会社 | 多层基板及使用了该多层基板的半导体装置 |
| US6399891B1 (en) | 1999-06-29 | 2002-06-04 | Sony Chemicals Corporation | Multilayer boards |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| KR100456121B1 (ko) * | 2000-12-14 | 2004-11-08 | 가부시키가이샤 덴소 | 다층기판 및 그의 제조방법 |
| US6855625B2 (en) | 2000-12-14 | 2005-02-15 | Denso Corporation | Manufacturing method of multilayer substrate |
| US6667443B2 (en) | 2000-12-14 | 2003-12-23 | Denso Corporation | Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method |
| JP2002290034A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | 積層基板およびその製造方法 |
| US6759600B2 (en) | 2001-04-27 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board and method of fabrication thereof |
| US7240429B2 (en) | 2001-06-13 | 2007-07-10 | Denso Corporation | Manufacturing method for a printed circuit board |
| US7388295B2 (en) | 2001-11-19 | 2008-06-17 | Renesas Technology Corp. | Multi-chip module |
| WO2004100630A1 (ja) * | 2003-05-12 | 2004-11-18 | North Corporation | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法 |
| KR100568767B1 (ko) * | 2003-06-23 | 2006-04-07 | 앰코 테크놀로지 코리아 주식회사 | 박리 방지용 다층 접착필름 |
| JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
| US7656677B2 (en) | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
| JP2005252093A (ja) * | 2004-03-05 | 2005-09-15 | Unitika Ltd | フレキシブルプリント配線板用層間絶縁膜、その製造方法およびフレキシブルプリント配線板 |
| JP2006303364A (ja) * | 2005-04-25 | 2006-11-02 | Toppan Printing Co Ltd | Ｂｇａ型多層回路配線板 |
| JP2013008809A (ja) * | 2011-06-24 | 2013-01-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2015002227A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP2015002262A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
| JP2015002226A (ja) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060458A (ko) | 1997-08-12 |
| KR100257926B1 (ko) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| US5739588A (en) | Semiconductor device | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| WO1997022146A1 (fr) | Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| WO2007102358A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JPH0832183A (ja) | 半導体素子パッケージ | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0193198A (ja) | 回路基板の製造方法 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20010061784A (ko) | 칩 스캐일 패키지 및 그의 제조 방법 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH11224912A (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20100416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20120416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20120416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 17 Free format text: PAYMENT UNTIL: 20130416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 18 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |