JPH0883865A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0883865A JPH0883865A JP21983294A JP21983294A JPH0883865A JP H0883865 A JPH0883865 A JP H0883865A JP 21983294 A JP21983294 A JP 21983294A JP 21983294 A JP21983294 A JP 21983294A JP H0883865 A JPH0883865 A JP H0883865A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- resin
- resist film
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型半導体装置の信頼性の向上。
【構成】 樹脂基板１の上面側にＩＣチップ１０を固着
するダイパターン３と、前記ＩＣチップ１０の各電極を
接続するための接続電極４と、前記ＩＣチップ１０を封
止する樹脂封止部とを有し、下面側には接続用の半田バ
ンプ１３を形成するための複数のパッド電極５と、該パ
ッド電極５と前記接続電極４とを電気的に接続するため
のリード電極６を覆うと共に、前記パッド電極５を露呈
するレジスト膜開口部８が形成されたレジスト膜７を有
し、前記レジスト膜開口部８は、前記パッド電極５の外
形形状よりも大きく形成し、前記パッド電極５はその一
部に突出部を有し、前記レジスト膜７の下面側に延出し
ている。前記突出部はパッド電極５を挟んで前記リード
電極６とは反対側に形成されている。 【効果】 半田バンプ基部の密着力向上。
するダイパターン３と、前記ＩＣチップ１０の各電極を
接続するための接続電極４と、前記ＩＣチップ１０を封
止する樹脂封止部とを有し、下面側には接続用の半田バ
ンプ１３を形成するための複数のパッド電極５と、該パ
ッド電極５と前記接続電極４とを電気的に接続するため
のリード電極６を覆うと共に、前記パッド電極５を露呈
するレジスト膜開口部８が形成されたレジスト膜７を有
し、前記レジスト膜開口部８は、前記パッド電極５の外
形形状よりも大きく形成し、前記パッド電極５はその一
部に突出部を有し、前記レジスト膜７の下面側に延出し
ている。前記突出部はパッド電極５を挟んで前記リード
電極６とは反対側に形成されている。 【効果】 半田バンプ基部の密着力向上。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のパッケージ
に関するもので、更に詳しくは半田バンプ付き樹脂封止
型半導体装置に関するものである。
に関するもので、更に詳しくは半田バンプ付き樹脂封止
型半導体装置に関するものである。
【０００２】
【従来の技術】近年、ＩＣチップの高密度実装に伴い、
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣ
チップを搭載して樹脂で封止し、他方の面にはＩＣチッ
プと接続した複数のピンを配置した構造をしている。Ｐ
ＧＡはマザーボードに対して着脱可能であるという利点
があるものの、ピンがあるので大型となり小型化が難し
いという問題があった。
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣ
チップを搭載して樹脂で封止し、他方の面にはＩＣチッ
プと接続した複数のピンを配置した構造をしている。Ｐ
ＧＡはマザーボードに対して着脱可能であるという利点
があるものの、ピンがあるので大型となり小型化が難し
いという問題があった。
【０００３】そこで、このＰＧＡに代わる小型の樹脂封
止型半導体装置として、ＢＧＡ（ボールグリッドアレ
イ）が開発されており、例えば、米国特許第５２１６２
７８５号に一般的なＢＧＡの構造が開示さている。
止型半導体装置として、ＢＧＡ（ボールグリッドアレ
イ）が開発されており、例えば、米国特許第５２１６２
７８５号に一般的なＢＧＡの構造が開示さている。
【０００４】図６は従来の一般的なＢＧＡの構造を示す
断面図、図７はその部分拡大平面図である。図６及び図
７において、１は略四角形で板厚が０．２ｍｍ程度のガ
ラスエポキシ樹脂等よりなる上下両面に厚さ１８μｍ程
度の銅箔張りの樹脂基板で、該樹脂基板１には複数のス
ルーホール２が切削ドリル等の手段により加工される。
前記スルーホール２の壁面を含む基板面を洗浄した後、
前記樹脂基板１の全表面に無電解メッキ及び電解メッキ
により銅メッキ層を形成する。該銅メッキ層は前記スル
ーホール２内まで施される。
断面図、図７はその部分拡大平面図である。図６及び図
７において、１は略四角形で板厚が０．２ｍｍ程度のガ
ラスエポキシ樹脂等よりなる上下両面に厚さ１８μｍ程
度の銅箔張りの樹脂基板で、該樹脂基板１には複数のス
ルーホール２が切削ドリル等の手段により加工される。
前記スルーホール２の壁面を含む基板面を洗浄した後、
前記樹脂基板１の全表面に無電解メッキ及び電解メッキ
により銅メッキ層を形成する。該銅メッキ層は前記スル
ーホール２内まで施される。
【０００５】更に、メッキレジストをラミネートし、露
光現像してパターンマスクを形成した後、通常の回路基
板エッチング液であるＣｕＣｌ2 ＋Ｈ2 Ｏ2 を用いてパ
ターンエッチングを行うことにより、少なくともＩＣチ
ップ、ボンディングワイヤ及び半田バンプの各接続部を
除くようにアクリル系のドライフイルムを形成する。前
記樹脂基板１の上面側にはＩＣチップのダイパターン３
及びワイヤーポンディング用の接続電極４を形成し、下
面側には半田バンプを形成するパッド電極５を形成す
る。尚、前記接続電極４とパッド電極５とを電気的に接
続するためのリード電極６とは前記スルーホール２を介
して接続されている。
光現像してパターンマスクを形成した後、通常の回路基
板エッチング液であるＣｕＣｌ2 ＋Ｈ2 Ｏ2 を用いてパ
ターンエッチングを行うことにより、少なくともＩＣチ
ップ、ボンディングワイヤ及び半田バンプの各接続部を
除くようにアクリル系のドライフイルムを形成する。前
記樹脂基板１の上面側にはＩＣチップのダイパターン３
及びワイヤーポンディング用の接続電極４を形成し、下
面側には半田バンプを形成するパッド電極５を形成す
る。尚、前記接続電極４とパッド電極５とを電気的に接
続するためのリード電極６とは前記スルーホール２を介
して接続されている。
【０００６】次に、前記樹脂基板１の上下両面の露出し
ている電極の銅メッキ層の表面に、２〜５μｍ程度のＮ
ｉメッキ層を施す。更にＮｉメッキ層の上にボンディン
グワイヤと導通性の優れた０．５μｍ程度の金メッキ層
を施す。
ている電極の銅メッキ層の表面に、２〜５μｍ程度のＮ
ｉメッキ層を施す。更にＮｉメッキ層の上にボンディン
グワイヤと導通性の優れた０．５μｍ程度の金メッキ層
を施す。
【０００７】また更に、所定の部分にソルダーレジスト
処理を行い、前記リード電極６を覆うと共に、前記パッ
ド電極５を露呈するための開口部を有するレジスト膜７
を形成することにより、図７に示す如く前記樹脂基板１
の下面側に、マトリックス状に多数の同一形状の半田付
け可能な表面であるレジスト膜開口部８を形成して、回
路基板９が完成される。次に、前記回路基板９上のダイ
パターン３の前記金メッキ層の上にＩＣチップ１０を接
着剤を用いて直接固着し、該ＩＣチップ１０の電源端子
と前記接続電極４とをボンディングワイヤ１１で接続し
た後、該ＩＣチップ１０及びボンディングワイヤ１１を
熱硬化性の封止樹脂１２でトランスファーモールドによ
り樹脂封止することにより、前記ＩＣチップ１０の遮光
と保護を行う。また前記樹脂基板１の下面側には、複数
の半田付け可能な表面が形成されいる前記パッド電極５
に半田ボールを供給し、加熱炉で加熱することにより、
半田バンプ１３が形成される。この半田バンプ１３によ
り、図示されていないマザーボード基板のパターンと導
通される。以上によりＢＧＡ１４が完成される。
処理を行い、前記リード電極６を覆うと共に、前記パッ
ド電極５を露呈するための開口部を有するレジスト膜７
を形成することにより、図７に示す如く前記樹脂基板１
の下面側に、マトリックス状に多数の同一形状の半田付
け可能な表面であるレジスト膜開口部８を形成して、回
路基板９が完成される。次に、前記回路基板９上のダイ
パターン３の前記金メッキ層の上にＩＣチップ１０を接
着剤を用いて直接固着し、該ＩＣチップ１０の電源端子
と前記接続電極４とをボンディングワイヤ１１で接続し
た後、該ＩＣチップ１０及びボンディングワイヤ１１を
熱硬化性の封止樹脂１２でトランスファーモールドによ
り樹脂封止することにより、前記ＩＣチップ１０の遮光
と保護を行う。また前記樹脂基板１の下面側には、複数
の半田付け可能な表面が形成されいる前記パッド電極５
に半田ボールを供給し、加熱炉で加熱することにより、
半田バンプ１３が形成される。この半田バンプ１３によ
り、図示されていないマザーボード基板のパターンと導
通される。以上によりＢＧＡ１４が完成される。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
た樹脂封止型半導体装置には次のような問題点がある。
即ち、前記ＢＧＡ１４は、図８〜図１０に示すように、
前記樹脂基板１の下面側に複数の半田バンプ１３を形成
するのに、前記レジスト膜開口部８は、パッド電極５の
外形形状より小さく、半田バンプ１３の基部においてパ
ッド電極５との接触面積が狭く、また、レジスト膜開口
部８の断面形状は、ドライフイルムの製造条件により不
安定であり、図８に示すように、半田バンプ１３のくび
れ部１３ａに熱歪みによる応力が集中し、クラック１３
ｂが発生して半田バンプ１３の密着力を低下させ、マザ
ーボード基板との導通不良を生じ、樹脂封止型半導体装
置の信頼性を損なう致命的な問題があった。
た樹脂封止型半導体装置には次のような問題点がある。
即ち、前記ＢＧＡ１４は、図８〜図１０に示すように、
前記樹脂基板１の下面側に複数の半田バンプ１３を形成
するのに、前記レジスト膜開口部８は、パッド電極５の
外形形状より小さく、半田バンプ１３の基部においてパ
ッド電極５との接触面積が狭く、また、レジスト膜開口
部８の断面形状は、ドライフイルムの製造条件により不
安定であり、図８に示すように、半田バンプ１３のくび
れ部１３ａに熱歪みによる応力が集中し、クラック１３
ｂが発生して半田バンプ１３の密着力を低下させ、マザ
ーボード基板との導通不良を生じ、樹脂封止型半導体装
置の信頼性を損なう致命的な問題があった。
【０００９】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、半田バンプの密着強度を向上さ
せ、信頼性の高い樹脂封止型半導体装置を提供するもの
である。
のであり、その目的は、半田バンプの密着強度を向上さ
せ、信頼性の高い樹脂封止型半導体装置を提供するもの
である。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明における樹脂封止型半導体装置は、樹脂基板
の上面側にはＩＣチップを固着するためのダイパターン
と、前記ＩＣチップの各電極を接続するための接続電極
と、前記ＩＣチップを封止するための樹脂封止部とを有
すると共に、下面側には接続用の半田バンプを形成する
ための複数のパッド電極と、該パッド電極と前記接続電
極とを電気的に接続するためのリード電極と、該リード
電極を覆うと共に、前記パッド電極を露呈するための開
口部が形成されたレジスト膜とを有する樹脂封止型半導
体装置において、前記レジスト膜の開口部は、前記パッ
ド電極の外形形状よりも大きく形成されていることを特
徴とするものである。
に、本発明における樹脂封止型半導体装置は、樹脂基板
の上面側にはＩＣチップを固着するためのダイパターン
と、前記ＩＣチップの各電極を接続するための接続電極
と、前記ＩＣチップを封止するための樹脂封止部とを有
すると共に、下面側には接続用の半田バンプを形成する
ための複数のパッド電極と、該パッド電極と前記接続電
極とを電気的に接続するためのリード電極と、該リード
電極を覆うと共に、前記パッド電極を露呈するための開
口部が形成されたレジスト膜とを有する樹脂封止型半導
体装置において、前記レジスト膜の開口部は、前記パッ
ド電極の外形形状よりも大きく形成されていることを特
徴とするものである。
【００１１】また、前記パッド電極はその一部に突出部
を有しており、該突出部は前記レジスト膜の開口部の下
面側に延出するように形成されていることを特徴とする
ものである。
を有しており、該突出部は前記レジスト膜の開口部の下
面側に延出するように形成されていることを特徴とする
ものである。
【００１２】また、前記突出部は前記パッド電極を挟ん
でリード電極とは反対側に形成されていることを特徴と
するものである。
でリード電極とは反対側に形成されていることを特徴と
するものである。
【００１３】
【作用】そこで、本発明により得られる樹脂封止型半導
体装置において、前述したように、前記樹脂基板の下面
側に形成したレジスト膜開口部の形状を、パッド電極の
外形形状より大きく形成することにより、前記パッド電
極に半田ボールを供給し、加熱炉で加熱することにより
形成される半田バンプは、前記パッド電極の上面のみな
らず、側面にまで接触表面積を広めて密着力を高める。
更に、リード電極に対向した位置でパッド電極の一部に
突出部を設けてレジスト膜の下に延出させることによ
り、パッド電極と樹脂基板の接触面積を増すと同時に、
前記突出部がレジスト膜で押さえられて、パッド電極と
樹脂基板との密着力を増し、剥がれを防止する。従っ
て、パッド電極と半田バンプ及びパッド電極と樹脂基板
とのそれぞれの密着力を向上させることが可能である。
体装置において、前述したように、前記樹脂基板の下面
側に形成したレジスト膜開口部の形状を、パッド電極の
外形形状より大きく形成することにより、前記パッド電
極に半田ボールを供給し、加熱炉で加熱することにより
形成される半田バンプは、前記パッド電極の上面のみな
らず、側面にまで接触表面積を広めて密着力を高める。
更に、リード電極に対向した位置でパッド電極の一部に
突出部を設けてレジスト膜の下に延出させることによ
り、パッド電極と樹脂基板の接触面積を増すと同時に、
前記突出部がレジスト膜で押さえられて、パッド電極と
樹脂基板との密着力を増し、剥がれを防止する。従っ
て、パッド電極と半田バンプ及びパッド電極と樹脂基板
とのそれぞれの密着力を向上させることが可能である。
【００１４】
【実施例】以下図面に基づいて本発明における樹脂封止
型半導体装置の好適な実施例を説明する。図１〜図５は
本発明の実施例で、図１は本発明の第１実施例のＢＧＡ
パッケージの断面図、図２は図１の部分拡大平面図、図
３は図１の半田バンプの部分拡大断面図、図４は本発明
の第２実施例のレジスト膜開口部の要部断面図、図５は
図４の平面図である。図において従来技術と同一部材は
同一符号で示す。
型半導体装置の好適な実施例を説明する。図１〜図５は
本発明の実施例で、図１は本発明の第１実施例のＢＧＡ
パッケージの断面図、図２は図１の部分拡大平面図、図
３は図１の半田バンプの部分拡大断面図、図４は本発明
の第２実施例のレジスト膜開口部の要部断面図、図５は
図４の平面図である。図において従来技術と同一部材は
同一符号で示す。
【００１５】先ず、図１〜図３により第１実施例につい
て説明する。前述した従来技術の図６及び図７と同様
に、樹脂基板１の両面に薄い銅箔が積層されていて、ス
ルーホール２の穴明け加工後、両面銅張りされた樹脂基
板１の全表面に無電解銅メッキ及び電解銅メッキにより
銅メッキ層を形成し、更にメッキレジストをラミネート
し、露光現像してパターンマスクを形成した後、エッチ
ング液を用いてパターンエッチングを行うことにより上
面側にはＩＣチップのダイパターン３と接続電極４を形
成し、下面側には接続用の半田バンプ１３を形成するた
めの複数のパッド電極５と、該パッド電極５と前記接続
電極４と電気的に接続するためのリード電極６を形成す
る。
て説明する。前述した従来技術の図６及び図７と同様
に、樹脂基板１の両面に薄い銅箔が積層されていて、ス
ルーホール２の穴明け加工後、両面銅張りされた樹脂基
板１の全表面に無電解銅メッキ及び電解銅メッキにより
銅メッキ層を形成し、更にメッキレジストをラミネート
し、露光現像してパターンマスクを形成した後、エッチ
ング液を用いてパターンエッチングを行うことにより上
面側にはＩＣチップのダイパターン３と接続電極４を形
成し、下面側には接続用の半田バンプ１３を形成するた
めの複数のパッド電極５と、該パッド電極５と前記接続
電極４と電気的に接続するためのリード電極６を形成す
る。
【００１６】次に、前記樹脂基板１上の所定の部分にソ
ルダーレジスト処理を行い、レジスト膜７を形成するこ
とにより、前記樹脂基板１の下面側に、マトリックス状
に多数の同一形状の半田付け可能な表面であるレジスト
膜開口部８を、前記パッド電極５の外形形状よりも大き
く形成し、パッド電極５の上面５ａ及び側面５ｂを露呈
させることにより、後述する半田バンプ１３との接触表
面積が拡大された回路基板９が完成される。
ルダーレジスト処理を行い、レジスト膜７を形成するこ
とにより、前記樹脂基板１の下面側に、マトリックス状
に多数の同一形状の半田付け可能な表面であるレジスト
膜開口部８を、前記パッド電極５の外形形状よりも大き
く形成し、パッド電極５の上面５ａ及び側面５ｂを露呈
させることにより、後述する半田バンプ１３との接触表
面積が拡大された回路基板９が完成される。
【００１７】次に、前記ＩＣチップ１０の電源端子と接
続電極４とをボンディングワイヤ１１でワイヤーボンデ
ングし、熱硬化性の封止樹脂１２でトランスファーモー
ルドにより樹脂封止する。前記ＩＣチップ１０の遮光と
保護を行う。また、前記回路基板９の下面側には、複数
の半田付け可能なパット電極５に半田ボールを供給し、
加熱炉中で加熱することにより、半田バンプ１３は前記
パッド電極５の上面５ａのみならず、側面５ｂまで接触
表面積が増して、密着力が強固になり、半田バンプ１３
の基部はレジスト膜７に接触せず、また、くびれること
もなく形成される。この半田バンプ１３により、図示し
ないマザーボード基板のパターンと導通される。以上に
よりＢＧＡ１４が完成される。
続電極４とをボンディングワイヤ１１でワイヤーボンデ
ングし、熱硬化性の封止樹脂１２でトランスファーモー
ルドにより樹脂封止する。前記ＩＣチップ１０の遮光と
保護を行う。また、前記回路基板９の下面側には、複数
の半田付け可能なパット電極５に半田ボールを供給し、
加熱炉中で加熱することにより、半田バンプ１３は前記
パッド電極５の上面５ａのみならず、側面５ｂまで接触
表面積が増して、密着力が強固になり、半田バンプ１３
の基部はレジスト膜７に接触せず、また、くびれること
もなく形成される。この半田バンプ１３により、図示し
ないマザーボード基板のパターンと導通される。以上に
よりＢＧＡ１４が完成される。
【００１８】更に、図４及び図５により第２実施例につ
いて説明する。前記第１実施例と異なるところは、図５
に示すように、前記パッド電極５は、前記リード電極６
の反対側の対向する位置に突出部５ｃを形成し、該突出
部５ｃを前記レジスト膜７の下面側に延出させて、樹脂
基板１上の所定の部分にソルダーレジスト処理を行い、
レジスト膜７を形成することにより、前記樹脂基板１の
下面側に、マトリックス状に多数の同一形状の半田付け
可能な表面であるレジスト膜開口部８を、前記パッド電
極５の外形形状よりも大きく形成し、パッド電極５の上
面５ａ及び側面５ｂを露呈させると同時に、更に、前記
突出部５ｃがレジスト膜７の下に潜らせることにより、
レジスト膜７がパッド電極５の突出部５ａを押さえると
ともに、前記パッド電極５と樹脂基板１上の銅箔との接
触面積を増し、パッド電極５と樹脂基板１との密着力を
増大させることが可能である。
いて説明する。前記第１実施例と異なるところは、図５
に示すように、前記パッド電極５は、前記リード電極６
の反対側の対向する位置に突出部５ｃを形成し、該突出
部５ｃを前記レジスト膜７の下面側に延出させて、樹脂
基板１上の所定の部分にソルダーレジスト処理を行い、
レジスト膜７を形成することにより、前記樹脂基板１の
下面側に、マトリックス状に多数の同一形状の半田付け
可能な表面であるレジスト膜開口部８を、前記パッド電
極５の外形形状よりも大きく形成し、パッド電極５の上
面５ａ及び側面５ｂを露呈させると同時に、更に、前記
突出部５ｃがレジスト膜７の下に潜らせることにより、
レジスト膜７がパッド電極５の突出部５ａを押さえると
ともに、前記パッド電極５と樹脂基板１上の銅箔との接
触面積を増し、パッド電極５と樹脂基板１との密着力を
増大させることが可能である。
【００１９】上述の如く、本実施例の特徴とするところ
は、前述したように、樹脂基板の下面側に、マトリック
ス状に多数の同一形状の半田付け可能な表面であるレジ
スト膜開口部を、前記パッド電極の外形形状よりも大き
く形成し、更に、リード電極と反対側のパッド電極の一
部に突出部を設け、レジスト膜の下面側に潜させるよう
に延出させたものである。
は、前述したように、樹脂基板の下面側に、マトリック
ス状に多数の同一形状の半田付け可能な表面であるレジ
スト膜開口部を、前記パッド電極の外形形状よりも大き
く形成し、更に、リード電極と反対側のパッド電極の一
部に突出部を設け、レジスト膜の下面側に潜させるよう
に延出させたものである。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
樹脂封止型半導体装置を構成する樹脂基板の下面側に形
成した接続用の複数の半田バンプは、パッド電極の側面
にまで接触面積を広げ、また、半田バンプの基部はくび
れることなく形成されることにより、パッド電極を形成
する際の熱歪みによる応力は分散されて、パッド電極と
半田バンプとの密着力は一層強固になる。また、パッド
電極を突出させて、樹脂基板との接触面積を広げると同
時に、レジスト膜で突出部を押さえることにより、パッ
ド電極は樹脂基板より剥離することがない。以上によ
り、半田バンプの密着強度を向上させ、信頼性の高い樹
脂封止型半導体装置を提供することが可能である。
樹脂封止型半導体装置を構成する樹脂基板の下面側に形
成した接続用の複数の半田バンプは、パッド電極の側面
にまで接触面積を広げ、また、半田バンプの基部はくび
れることなく形成されることにより、パッド電極を形成
する際の熱歪みによる応力は分散されて、パッド電極と
半田バンプとの密着力は一層強固になる。また、パッド
電極を突出させて、樹脂基板との接触面積を広げると同
時に、レジスト膜で突出部を押さえることにより、パッ
ド電極は樹脂基板より剥離することがない。以上によ
り、半田バンプの密着強度を向上させ、信頼性の高い樹
脂封止型半導体装置を提供することが可能である。
【図１】本発明の第１実施例に係わる樹脂封止型半導体
装置の断面図である。
装置の断面図である。
【図２】図１の部分拡大平面図である。
【図３】図１の半田バンプの部分拡大断面図である。
【図４】本発明の第２実施例に係わるレジスト膜開口部
の要部断面図である。
の要部断面図である。
【図５】図４の平面図である。
【図６】従来技術の樹脂封止型半導体装置の断面図であ
る。
る。
【図７】図６の部分拡大平面図である。
【図８】図６の半田バンプの部分拡大断面図である。
【図９】図６のレジスト膜開口部の要部断面図である。
【図１０】図９の平面図である。
１ 樹脂基板 ２ スルーホール ３ ダイパターン ４ 接続電極 ５ パッド電極 ５ａ 上面 ５ｂ 側面 ５ｃ 突出部 ６ リード電極 ７ レジスト膜 ８ レジスト膜開口部 ９ 回路基板 １０ ＩＣチップ １３ 半田バンプ １４ ＢＧＡ
Claims (3)
- 【請求項１】 樹脂基板の上面側にはＩＣチップを固着
するためのダイパターンと、前記ＩＣチップの各電極を
接続するための接続電極と、前記ＩＣチップを封止する
ための樹脂封止部とを有すると共に、下面側には接続用
の半田バンプを形成するための複数のパッド電極と、該
パッド電極と前記接続電極とを電気的に接続するための
リード電極と、該リード電極を覆うと共に、前記パッド
電極を露呈するための開口部が形成されたレジスト膜と
を有する樹脂封止型半導体装置において、前記レジスト
膜の開口部は、前記パッド電極の外形形状よりも大きく
形成されていることを特徴とする樹脂封止型半導体装
置。 - 【請求項２】 前記パッド電極はその一部に突出部を有
しており、該突出部は前記レジスト膜の開口部の下面側
に延出するように形成されていることを特徴とする請求
項１記載の樹脂封止型半導体装置。 - 【請求項３】 前記突出部は前記パッド電極を挟んでリ
ード電極とは反対側に形成されていることを特徴とする
請求項２記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21983294A JPH0883865A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21983294A JPH0883865A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883865A true JPH0883865A (ja) | 1996-03-26 |
Family
ID=16741751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21983294A Pending JPH0883865A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883865A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047179A1 (fr) * | 1997-04-11 | 1998-10-22 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| US6303878B1 (en) | 1997-07-24 | 2001-10-16 | Denso Corporation | Mounting structure of electronic component on substrate board |
| JP2003046025A (ja) * | 2001-07-30 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその接続構造 |
| KR100388291B1 (ko) * | 1999-06-08 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 구조 |
| US6734557B2 (en) | 2002-03-12 | 2004-05-11 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP2005327994A (ja) * | 2004-05-17 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2006276001A (ja) * | 2005-03-01 | 2006-10-12 | Denso Corp | Ｘ線検査装置及びｘ線検査方法 |
| WO2009145196A1 (ja) * | 2008-05-27 | 2009-12-03 | 株式会社ルネサステクノロジ | 半導体チップ、中間基板および半導体装置 |
| JP2010245455A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 基板および半導体装置 |
| JP2011044747A (ja) * | 2010-11-29 | 2011-03-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011166081A (ja) * | 2010-02-15 | 2011-08-25 | Renesas Electronics Corp | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 |
| JP2011254112A (ja) * | 2011-09-15 | 2011-12-15 | Renesas Electronics Corp | 半導体パッケージ及び半導体装置 |
-
1994
- 1994-09-14 JP JP21983294A patent/JPH0883865A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047179A1 (fr) * | 1997-04-11 | 1998-10-22 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| US6228466B1 (en) | 1997-04-11 | 2001-05-08 | Ibiden Co. Ltd. | Printed wiring board and method for manufacturing the same |
| EP0997935A4 (en) * | 1997-04-11 | 2005-03-02 | Ibiden Co Ltd | PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
| US6303878B1 (en) | 1997-07-24 | 2001-10-16 | Denso Corporation | Mounting structure of electronic component on substrate board |
| US6548765B2 (en) | 1997-07-24 | 2003-04-15 | Denso Corporation | Mounting structure of electronic component on substrate board |
| KR100388291B1 (ko) * | 1999-06-08 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 구조 |
| JP2003046025A (ja) * | 2001-07-30 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその接続構造 |
| US6734557B2 (en) | 2002-03-12 | 2004-05-11 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP2005327994A (ja) * | 2004-05-17 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4627632B2 (ja) * | 2004-05-17 | 2011-02-09 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2006276001A (ja) * | 2005-03-01 | 2006-10-12 | Denso Corp | Ｘ線検査装置及びｘ線検査方法 |
| WO2009145196A1 (ja) * | 2008-05-27 | 2009-12-03 | 株式会社ルネサステクノロジ | 半導体チップ、中間基板および半導体装置 |
| JP2010245455A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 基板および半導体装置 |
| JP2011166081A (ja) * | 2010-02-15 | 2011-08-25 | Renesas Electronics Corp | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 |
| JP2011044747A (ja) * | 2010-11-29 | 2011-03-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011254112A (ja) * | 2011-09-15 | 2011-12-15 | Renesas Electronics Corp | 半導体パッケージ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739588A (en) | Semiconductor device | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| JPH0888245A (ja) | 半導体装置 | |
| KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| US6483187B1 (en) | Heat-spread substrate | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP3403689B2 (ja) | 半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 |