JP3672885B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3672885B2 JP3672885B2 JP2002110843A JP2002110843A JP3672885B2 JP 3672885 B2 JP3672885 B2 JP 3672885B2 JP 2002110843 A JP2002110843 A JP 2002110843A JP 2002110843 A JP2002110843 A JP 2002110843A JP 3672885 B2 JP3672885 B2 JP 3672885B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- chip
- semiconductor device
- bonding
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＣチップのコーナー部における密着力を高め、コーナー部に熱歪みが集中してもＩＣコーナー部が剥離したりすることがなく、同時に、ＩＣチップの電源端子の位置に対応してダイパターンを延長して形成することなく、ＩＣチップの電源端子とダイパターンとを自由に接続できるようにした半導体装置に関し、各種の電子機器に用いられる。
【０００２】
【従来の技術】
近年、ＩＣチップの高密度搭載に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、ＰＧＡ（ピングリッドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣチップを搭載して樹脂で封止し、他方の面にはＩＣチップと接続した複数のピンを配置した構造をしている。
【０００３】
しかし、このＰＧＡはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
そこで、このＰＧＡに代わる小型の樹脂封止型半導体装置として、ＢＧＡ（ボールグリッドアレイ）が開発されている。一般的なＢＧＡの構造を図４に基づいて説明する。
【０００４】
図４は、従来のＢＧＡを示す断面図である。
このＢＧＡは、次のようにして製作される。ほぼ四角形で板厚が０．２ｍｍ程度のガラスエポキシ樹脂等よりなる上下両面に厚さ１８μｍ程度の銅箔張りの樹脂基板１に、複数のスルーホール２を切削ドリル等の手段によりあける。次いで、前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板１の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。このとき、銅メッキ層は前記スルーホール２内まで施される。
【０００５】
次に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、通常の回路基板エッチング液であるＣｕＣｌ2＋Ｈ2Ｏ2を用いてパターンエッチングを行なう。
前記樹脂基板１の上面側にはＩＣチップのダイパターン３及びワイヤーボンディング用の接続電極４を形成し、下面側には半田バンプを形成するパット電極５を形成する。なお、前記接続電極４とパット電極５は前記スルーホール２を介して接続されている。
【０００６】
次に、前記樹脂基板１の上下両面の露出している電極の銅メッキ層の表面に、２〜５μｍ程度のＮｉメッキ層を施す。さらに、Ｎｉメッキ層の上に、ボンディングワイヤとの接続性に優れた０．５μｍ程度の金メッキ層３１を施す。
次に、所定の部分にソルダーレジスト処理を行なって、レジスト膜６を形成することにより、前記樹脂基板１の下面側に、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成する。これによって、回路基板７が完成される。
【０００７】
次に、この回路基板７上のダイパターン３の前記金メッキ層３１の上にＩＣチップ８を接着剤（ダイボンド材）９を用いて直接固着し、かつ、ＩＣチップ８の電源端子やＩ／Ｏ端子と前記接続電極４とをボンディングワイヤ１０で接続する。その後、ＩＣチップ８及びボンディングワイヤ１０を熱硬化性の封止樹脂１１でトランスファーモールドにより樹脂封止して、前記ＩＣチップ８の遮光と保護を行なう。
【０００８】
また、前記樹脂基板１の下面側に形成されている前記パット電極５には半田ボールを供給し、加熱炉で加熱することにより、半田バンプ１２を形成する。この半田バンプ１２によって、図示しないマザーボード基板のパターンと導通される。
以上によりＢＧＡ１３が完成される。
【０００９】
しかしながら、前述した半導体装置には次の点で改良の余地がある。すなわち、前記ＢＧＡ１３は、ＢＧＡ１３を構成する樹脂基板１に使用するガラスエポキシ樹脂と、トランスファーモールドの封止樹脂１１に使用する熱硬化性樹脂、及びＩＣチップ８を搭載するダイパターン３を構成する銅パターンのそれぞれの線膨張係数が、樹脂基板１のガラスエポキシ樹脂は１４ｐｐｍ／℃、封止樹脂１１の熱硬化性樹脂は１６ｐｐｍ／℃、及びダイパターン３を構成する銅パターンは１７ｐｐｍ／℃であって、三者の収縮率が異なる。そのため、図４に示すＢＧＡ１３はＩＣチップ８側に反る傾向になる。
【００１０】
図５は、図４の各部断面の応力分布図である。図５によると、樹脂基板１に固着されたＩＣチップ８のコーナー部Ａに熱歪みによる応力が集中し、応力はＩＣチップ８のコーナー部Ａを頂点にして、中央部Ｂ及び樹脂基板１の外周部Ｃに行くに従って次第に分散されることが理解できる。したがって、コーナー部Ａに集中する熱歪みのためにＩＣチップ８の外周周辺部付近において剥離の発生することがある。
【００１１】
ここで、各部材間の密着力は、図６に示すように、接着する対象物間で異なり、ダイボンド材と金メッキの場合は、特に密着力が低い。すなわち、図４のＢＧＡ１３のように、ダイパターン３の上に金メッキ層３１を施してある場合には、この部分のダイボンド材との密着力が最も低下する。また、ＢＧＡ１３のパッケージの大きさに対し、ＩＣチップ８の大きさが大きくなるにしたがってこの傾向はさらに大きくなる。
【００１２】
これらの原因によって、図４のＢＧＡ１３は、ＩＣチップ８の外周周辺部付近が剥離しやすい。そして、ＩＣチップ８が剥離して動いてしまうと、ボンディングワイヤ１０の切れ等が発生する。
なお、ＵＳＰ５０７７６３３号において、ポリイミドフィルム等の絶縁材（レジスト）上にダイボンド材によってＩＣを接着搭載する半導体装置が提案されている。この半導体装置の技術を用いれば、図６に示すように、絶縁材（レジスト）とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高いことから、ＩＣチップの剥離防止に役立つことが考えられる。
【００１３】
しかしながら、ＵＳＰ５０７７６３３号の半導体装置にあっては、ＩＣチップへの電源供給に関する問題点については解決手段が示されていない。すなわち、半導体装置においては、高集積化，高速化に対応して電源を安定供給するため多数の電源供給用のボンディングワイヤが必要となっているが、ＵＳＰ５０７７６３３号においては多数の電源供給用ボンディングワイヤの接続態様までは開示されていない。
【００１４】
一方、特開昭６０−２０５２４号においては、ＩＣチップの搭載部とリード導体膜配列部との間にＩＣチップを取り囲むようにして電源導体膜を配設し、ＩＣチップ上の多数の電源端子とこの電源導体膜の間をボンディングワイヤで接続する半導体装置が提案されている。この半導体装置によれば、多数本のボンディングワイヤを電源導体膜とＩＣチップの間で自由に接続できるので安定した電源供給が可能となる。
【００１５】
しかしながら、特開昭６０−２０５２４号の半導体装置にあっては、上記したＩＣチップの剥離防止についての技術はなんら開示されていない。
近年のように、高信頼性と高密度集積化を同時に要求される半導体装置においては、上記したＩＣチップの剥離防止と電源供給用ボンディングワイヤの自由な接続とは、同時に充たされなければならない絶対的条件となりつつある。
しかし、上記のように、従来は、いずれか一方の条件しか充たしておらず、両条件を同時に充たす半導体装置は存在しなかった。
【００１６】
【発明が解決しようとする課題】
したがって、本発明はＩＣチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえるようにして、信頼性が高く、かつ、高密度集積を可能ならしめた半導体装置の提供を目的としている。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、回路基板上に形成したダイパターンと、このダイパターンの周囲に形成したリードパターンと、前記ダイパターン上に搭載したＩＣチップとを有し、前記ＩＣチップと前記リードパターンをワイヤーボンディングで接続した半導体装置において、前記ダイパターンは、外形が前記ＩＣチップよりも小さい主パターンと、前記ＩＣチップの搭載位置の外側に配設されたボンディングパターンと、前記主パターンと前記ボンディングパターンとを接続する結合パターンとを有し、前記回路基板は、少なくとも前記ＩＣチップのコーナー部と対応する部分に絶縁性被膜を有している構成としてある。
【００１８】
これによって、半導体装置を構成する樹脂基板、封止樹脂及びＩＣチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してＩＣチップのコーナー部へ熱歪みが集中しても、コーナー部は密着力が高い絶縁性被膜とダイボンド材の接着なので、ＩＣチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上させる。また、ＩＣチップの電源端子の位置に合わせてダイパターンの一部を外側に延出させることが不要で、ダイパターンと電源端子間のボンディングワイヤの接続を自由に行なうことができ、ＩＣチップの高密度集積化，大型化に容易に対応することができる。
【００１９】
また、請求項２に記載の発明は、前記ボンディングパターンが、前記主パターンを囲むように四辺に配設され、前記結合パターンが、前記主パターンから前記ボンディングパターンに向けて放射状に配設されている構成としてある。
この場合、請求項３に記載するように、前記結合パターンは、前記ＩＣチップのコーナー部と対応する部分を避けて配設されているとよい。
このような構成とすると、熱歪みの最も集中するＩＣのコーナー部に対応する部分に結合パターンを形成することが避けられ、ＩＣの信頼性をより高めることが可能となる。
【００２０】
さらに、請求項４に記載するように、前記絶縁性被膜を、前記主パターンの一部を露出するよう被着してもよい。
例えば、ＩＣチップのコーナー部に対応する部分の各々に、絶縁性被膜を別個独立に被着することで、前記主パターンの一部を露出させることができる。
また、前記絶縁性被膜は、請求項５に記載するように、前記結合パターンの形成領域を実質的に覆うように、リング状に形成されていてもよい。
【００２１】
請求項６に記載の発明は、前記絶縁性被膜がメッキレジストであり、このメッキレジストで覆われていない電極パターンには、金メッキが施されている構成としてある。
絶縁性被膜とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高い。したがって、このように構成することで、コーナー部分のダイボンド材との密着力の低下を防止することができる。
【００２２】
なお、メッキレジストとしては、例えば、請求項７に記載するように現像型液状ソルダーレジストを用いることができる。
また、請求項８に記載するように、前記主パターンは、スルーホールを介して半田パンプを有するパット電極と接続するものとしてもよい。
さらに、請求項９に記載するように、電源パターンを、前記ボンディングパターンと前記リードパターンとの間に形成し、この電源パターンと前記ＩＣチップとをボンディングワイヤで接続してもよい。
【００２３】
【発明の実施の形態】
本発明を、添付の図面にもとづいて詳細に説明する。
図１及び図２は本発明の第一の実施形態で、図１はＢＧＡパッケージの平面図、図２は図１のＢ−Ｂ線断面に相当する要部断面図である。
なお、図において、従来技術と同一部材，同一部位は同一符号で示す。
【００２４】
この第一の実施形態の半導体装置は、前述した図４に示す従来技術と同様に、樹脂基板１の両面に薄い銅箔が積層されていて、スルーホール２の穴明け加工後、両面銅張りされた樹脂基板１の全表面に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成する。
【００２５】
次いで、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行なうことにより上面側にはＩＣチップのダイパターン，電源パターン３ｂ及びリードパターン４を形成し、下面側には半田バンプを形成するパット電極５を形成する。
ここで、前記したダイパターンは、主パターン３，ボンディングパターン３ａ及び主パターン３とボンディングパターン３ａを接続する結合パターン３ｄから形成されている（以下の説明では、主パターン３，ボンディングパターン３ａ及び結合パターン３ｄを総称して「ダイパターン」というときがある）。
【００２６】
主パターン３は、ＩＣチップ８の外形よりも小さな外形としてあり、ボンディングパターン３ａは、ＩＣチップ８の搭載される位置の外側周辺に形成してある。
そして、この主パターン３とボンディングパターン３ａとを電気的に接続する結合パターン３ｄは、主パターン３から放射状に外側に延長するように、複数本形成されている。この結合パターン３ｄは、熱歪みの集中するＩＣチップ８のコーナー部Ａには位置しないようにするのが好ましい。
【００２７】
また、ボンディングパターン３ａの外周には、リードパターン４よりも内側に位置するように、ボンディングパターン３ａと一定の間隔を開けてその周囲を取り囲む電源パターン３ｂが設けてある。
なお、樹脂基板１の上面にある主パターン３、電源パターン３ｂ（Ｖｓｓ）及びリードパターン４は、スルーホール２を介して樹脂基板１の下面にあるパット電極５と接続されている。
【００２８】
絶縁性被膜は、ダイパターン上の、少なくともＩＣチップ８のコーナー部Ａと対応するコーナー部分及びその他所定の部分に絶縁性被膜を形成する。この実施形態では、主パターン３のほぼ中央部と、ＩＣチップ８の各コーナー部Ａと対応する部分に被着される。もちろん、ダイパターンの全体を覆うように絶縁性被膜を被着してもよい。
この絶縁性被膜としては、現像型液状ソルダーレジスト、熱硬化型ソルダーレジスト（ポリイミド系／エポキシ系）あるいは接着剤付ポリイミドテープなどを用いることができるが、この実施形態においては、ソルダーレジスト処理により現像型液状ソルダーレジスト膜（以下、レジスト膜という）を形成している。
【００２９】
このようにして、ＩＣチップ８の主パターン３のほぼ中央部と、ＩＣチップ８の各コーナー部Ａと対応する部分にレジスト膜を被着する。この場合、各コーナー部には、レジスト膜６ａ，６ｂ，６ｃ，６ｄがそれぞれ別個独立に被着してあり、主パターン３の中央部にはレジスト膜６が被着してある。これにより、全体としては、主パターン３の一部が露出した状態で、かつ、結合パターン３ｄを形成してある領域がレジスト膜６ａ，６ｂ，６ｃ，６ｄによってほぼ覆われた状態となっている。
【００３０】
ＩＣチップ８の電源端子と、ボンディングパターン３ａ及び電源パターン３ｂとは、ボンディングワイヤ１０で電気的に接続される。
また、樹脂基板１の下面側には、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部が形成される。これによって、回路基板７が完成される。
なお、ダイパターンのレジスト膜６，６ａ，６ｂ，６ｃ，６ｄが被着されない部分及び電源パターン３ｂ，リードパターン４には、金メッキ３１が施してある。
【００３１】
次に、前記回路基板７の上面側にＩＣチップ８を搭載する。このとき、ＩＣチップ８のコーナー部は、ダイパターン３のコーナー部Ａに被着されているレジスト膜６ａ，６ｂ，６ｃ及び６ｄ上にダイボンド９によって接着される。
また、同時にＩＣチップ８の中央部分は、ダイボンド９によって、ダイパターン３に直接接着される。
【００３２】
次に、ＩＣチップ８の電源端子と、前記レジスト膜６ａ，６ｂ，６ｃ及び６ｄの外側周辺に露出したダイパターン３ａ、及びダイパターン３ａの外方に一定の間隔を開けて取り囲むように形成された電源パターン３ｂとをそれぞれボンディングワイヤ１０でワイヤーボンディングする。同様に、回路基板７の外側周辺部に形成されているリードパターン４とＩＣチップ８のＩ／Ｏ端子とをボンディングワイヤ１０でワイヤーボンディングする。
その後、熱硬化性の封止樹脂１１でトランスファーモールドにより樹脂封止してＩＣチップ８の遮光と保護を行なう。
【００３３】
また、回路基板７の下面側には、複数の半田付け可能なパット電極５に半田ボールを供給し、加熱炉中で加熱する。これにより、半田バンプ１２が形成され、この半田バンプ１２によって、図示しないマザーボード基板のパターンと導通される。
以上によりＢＧＡ１３が完成される。
【００３４】
このような構成からなる半導体装置によると、ＩＣチップ８のコーナー部Ａは、ダイボンド９を介してレジスト膜６ａ，６ｂ，６ｃ，６ｄに接着されているので、図６の表に示すように、従来の金メッキ上にダイボンドを介して接着していた場合に比べ、その密着力ははるかに高い。
【００３５】
したがって、樹脂基板１と、この樹脂基板１上にダイパターン３を形成するための銅パターンと、前記ＩＣチップ８を樹脂封止する封止樹脂１１の収縮率の差に起因してＩＣチップ８のコーナー部Ａに熱歪みが集中しても、ＩＣチップ８のコーナー部Ａは剥離することがない。また、レジスト膜６ａ，６ｂ，６ｃ及び６ｄは、その内周側の形状を湾曲形状としてあるので、ダイボンド９の流れが均一となり、気泡の発生を防止することもできる。
【００３６】
さらに、ボンディングパターン３ａはＩＣチップ８の外形よりも大きな外形となっており、レジスト膜６ａ，６ｂ，６ｃ，６ｄは、ＩＣチップの外形より大きいが、ボンディングパターン３ａの外形よりは小さく形成されている。したがって、レジスト膜６ａ，６ｂ，６ｃ，６ｄの外周に露出したボンディングパターン３ａ及び電源パターン３ｂと、ＩＣチップ８の電源端子とを多数本のボンディングワイヤ１０で接続するのに、ＩＣチップ８の電源端子の位置に対応してボンディングパターン３ａ及び電源パターン３ｂを延長して引き出さなくても、電源端子をボンディングパターン３ａ及び電源パターン３ｂに対して自由に接続することができる。
【００３７】
図３は、本発明半導体装置の第二の実施形態を示す平面図である。
この半導体装置においては、前記第一の実施形態において、それぞれ別個独立に形成してあったコーナー部のレジスト膜６ａ，６ｂ，６ｃ及び６ｄの代わりに、これらレジスト膜を一体化してリング状レジスト膜６ｅとしてある。
このような構成の半導体装置によっても前記第一の実施形態の半導体装置と同様な作用、効果を奏する。
【００３８】
なお、上記説明はＢＧＡの半導体装置について行なったが、本発明は、その他の半導体装置、例えば、ピングリッドアレイ（ＰＧＡ）の半導体装置についても適用されることは言うまでもない。
以上のような構成からなる本発明の半導体装置は、各種電子機器に内蔵して用いることができる。
【００３９】
【発明の効果】
本発明によれば、ＩＣチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえ、信頼性が高く、かつ、高密度集積が可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態で、ＢＧＡパッケージの平面図である。
【図２】本発明の第一の実施形態で、図１のＢ−Ｂ線断面に相当する要部断面図である。
【図３】本発明半導体装置の第二の実施形態を示す平面図である。
【図４】一般的なＢＧＡの構造を説明する要部の断面図である。
【図５】図４の各部断面の応力分布図である。
【図６】各部材間の密着力を示す表である。
【符号の説明】
１ 樹脂基板
２ スルーホール
３ 主パターン
３ａ ボンディングパターン
３ｂ 電源パターン
３ｄ 結合パターン
４ リードパターン
５ パット電極
６，６ａ〜６ｄ レジスト膜（絶縁性被膜）
７ 回路基板
８ ＩＣチップ
９ ダイボンド
１０ ボンディングワイヤ
【発明の属する技術分野】
この発明は、ＩＣチップのコーナー部における密着力を高め、コーナー部に熱歪みが集中してもＩＣコーナー部が剥離したりすることがなく、同時に、ＩＣチップの電源端子の位置に対応してダイパターンを延長して形成することなく、ＩＣチップの電源端子とダイパターンとを自由に接続できるようにした半導体装置に関し、各種の電子機器に用いられる。
【０００２】
【従来の技術】
近年、ＩＣチップの高密度搭載に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、ＰＧＡ（ピングリッドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣチップを搭載して樹脂で封止し、他方の面にはＩＣチップと接続した複数のピンを配置した構造をしている。
【０００３】
しかし、このＰＧＡはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
そこで、このＰＧＡに代わる小型の樹脂封止型半導体装置として、ＢＧＡ（ボールグリッドアレイ）が開発されている。一般的なＢＧＡの構造を図４に基づいて説明する。
【０００４】
図４は、従来のＢＧＡを示す断面図である。
このＢＧＡは、次のようにして製作される。ほぼ四角形で板厚が０．２ｍｍ程度のガラスエポキシ樹脂等よりなる上下両面に厚さ１８μｍ程度の銅箔張りの樹脂基板１に、複数のスルーホール２を切削ドリル等の手段によりあける。次いで、前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板１の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。このとき、銅メッキ層は前記スルーホール２内まで施される。
【０００５】
次に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、通常の回路基板エッチング液であるＣｕＣｌ2＋Ｈ2Ｏ2を用いてパターンエッチングを行なう。
前記樹脂基板１の上面側にはＩＣチップのダイパターン３及びワイヤーボンディング用の接続電極４を形成し、下面側には半田バンプを形成するパット電極５を形成する。なお、前記接続電極４とパット電極５は前記スルーホール２を介して接続されている。
【０００６】
次に、前記樹脂基板１の上下両面の露出している電極の銅メッキ層の表面に、２〜５μｍ程度のＮｉメッキ層を施す。さらに、Ｎｉメッキ層の上に、ボンディングワイヤとの接続性に優れた０．５μｍ程度の金メッキ層３１を施す。
次に、所定の部分にソルダーレジスト処理を行なって、レジスト膜６を形成することにより、前記樹脂基板１の下面側に、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成する。これによって、回路基板７が完成される。
【０００７】
次に、この回路基板７上のダイパターン３の前記金メッキ層３１の上にＩＣチップ８を接着剤（ダイボンド材）９を用いて直接固着し、かつ、ＩＣチップ８の電源端子やＩ／Ｏ端子と前記接続電極４とをボンディングワイヤ１０で接続する。その後、ＩＣチップ８及びボンディングワイヤ１０を熱硬化性の封止樹脂１１でトランスファーモールドにより樹脂封止して、前記ＩＣチップ８の遮光と保護を行なう。
【０００８】
また、前記樹脂基板１の下面側に形成されている前記パット電極５には半田ボールを供給し、加熱炉で加熱することにより、半田バンプ１２を形成する。この半田バンプ１２によって、図示しないマザーボード基板のパターンと導通される。
以上によりＢＧＡ１３が完成される。
【０００９】
しかしながら、前述した半導体装置には次の点で改良の余地がある。すなわち、前記ＢＧＡ１３は、ＢＧＡ１３を構成する樹脂基板１に使用するガラスエポキシ樹脂と、トランスファーモールドの封止樹脂１１に使用する熱硬化性樹脂、及びＩＣチップ８を搭載するダイパターン３を構成する銅パターンのそれぞれの線膨張係数が、樹脂基板１のガラスエポキシ樹脂は１４ｐｐｍ／℃、封止樹脂１１の熱硬化性樹脂は１６ｐｐｍ／℃、及びダイパターン３を構成する銅パターンは１７ｐｐｍ／℃であって、三者の収縮率が異なる。そのため、図４に示すＢＧＡ１３はＩＣチップ８側に反る傾向になる。
【００１０】
図５は、図４の各部断面の応力分布図である。図５によると、樹脂基板１に固着されたＩＣチップ８のコーナー部Ａに熱歪みによる応力が集中し、応力はＩＣチップ８のコーナー部Ａを頂点にして、中央部Ｂ及び樹脂基板１の外周部Ｃに行くに従って次第に分散されることが理解できる。したがって、コーナー部Ａに集中する熱歪みのためにＩＣチップ８の外周周辺部付近において剥離の発生することがある。
【００１１】
ここで、各部材間の密着力は、図６に示すように、接着する対象物間で異なり、ダイボンド材と金メッキの場合は、特に密着力が低い。すなわち、図４のＢＧＡ１３のように、ダイパターン３の上に金メッキ層３１を施してある場合には、この部分のダイボンド材との密着力が最も低下する。また、ＢＧＡ１３のパッケージの大きさに対し、ＩＣチップ８の大きさが大きくなるにしたがってこの傾向はさらに大きくなる。
【００１２】
これらの原因によって、図４のＢＧＡ１３は、ＩＣチップ８の外周周辺部付近が剥離しやすい。そして、ＩＣチップ８が剥離して動いてしまうと、ボンディングワイヤ１０の切れ等が発生する。
なお、ＵＳＰ５０７７６３３号において、ポリイミドフィルム等の絶縁材（レジスト）上にダイボンド材によってＩＣを接着搭載する半導体装置が提案されている。この半導体装置の技術を用いれば、図６に示すように、絶縁材（レジスト）とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高いことから、ＩＣチップの剥離防止に役立つことが考えられる。
【００１３】
しかしながら、ＵＳＰ５０７７６３３号の半導体装置にあっては、ＩＣチップへの電源供給に関する問題点については解決手段が示されていない。すなわち、半導体装置においては、高集積化，高速化に対応して電源を安定供給するため多数の電源供給用のボンディングワイヤが必要となっているが、ＵＳＰ５０７７６３３号においては多数の電源供給用ボンディングワイヤの接続態様までは開示されていない。
【００１４】
一方、特開昭６０−２０５２４号においては、ＩＣチップの搭載部とリード導体膜配列部との間にＩＣチップを取り囲むようにして電源導体膜を配設し、ＩＣチップ上の多数の電源端子とこの電源導体膜の間をボンディングワイヤで接続する半導体装置が提案されている。この半導体装置によれば、多数本のボンディングワイヤを電源導体膜とＩＣチップの間で自由に接続できるので安定した電源供給が可能となる。
【００１５】
しかしながら、特開昭６０−２０５２４号の半導体装置にあっては、上記したＩＣチップの剥離防止についての技術はなんら開示されていない。
近年のように、高信頼性と高密度集積化を同時に要求される半導体装置においては、上記したＩＣチップの剥離防止と電源供給用ボンディングワイヤの自由な接続とは、同時に充たされなければならない絶対的条件となりつつある。
しかし、上記のように、従来は、いずれか一方の条件しか充たしておらず、両条件を同時に充たす半導体装置は存在しなかった。
【００１６】
【発明が解決しようとする課題】
したがって、本発明はＩＣチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえるようにして、信頼性が高く、かつ、高密度集積を可能ならしめた半導体装置の提供を目的としている。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、回路基板上に形成したダイパターンと、このダイパターンの周囲に形成したリードパターンと、前記ダイパターン上に搭載したＩＣチップとを有し、前記ＩＣチップと前記リードパターンをワイヤーボンディングで接続した半導体装置において、前記ダイパターンは、外形が前記ＩＣチップよりも小さい主パターンと、前記ＩＣチップの搭載位置の外側に配設されたボンディングパターンと、前記主パターンと前記ボンディングパターンとを接続する結合パターンとを有し、前記回路基板は、少なくとも前記ＩＣチップのコーナー部と対応する部分に絶縁性被膜を有している構成としてある。
【００１８】
これによって、半導体装置を構成する樹脂基板、封止樹脂及びＩＣチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してＩＣチップのコーナー部へ熱歪みが集中しても、コーナー部は密着力が高い絶縁性被膜とダイボンド材の接着なので、ＩＣチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上させる。また、ＩＣチップの電源端子の位置に合わせてダイパターンの一部を外側に延出させることが不要で、ダイパターンと電源端子間のボンディングワイヤの接続を自由に行なうことができ、ＩＣチップの高密度集積化，大型化に容易に対応することができる。
【００１９】
また、請求項２に記載の発明は、前記ボンディングパターンが、前記主パターンを囲むように四辺に配設され、前記結合パターンが、前記主パターンから前記ボンディングパターンに向けて放射状に配設されている構成としてある。
この場合、請求項３に記載するように、前記結合パターンは、前記ＩＣチップのコーナー部と対応する部分を避けて配設されているとよい。
このような構成とすると、熱歪みの最も集中するＩＣのコーナー部に対応する部分に結合パターンを形成することが避けられ、ＩＣの信頼性をより高めることが可能となる。
【００２０】
さらに、請求項４に記載するように、前記絶縁性被膜を、前記主パターンの一部を露出するよう被着してもよい。
例えば、ＩＣチップのコーナー部に対応する部分の各々に、絶縁性被膜を別個独立に被着することで、前記主パターンの一部を露出させることができる。
また、前記絶縁性被膜は、請求項５に記載するように、前記結合パターンの形成領域を実質的に覆うように、リング状に形成されていてもよい。
【００２１】
請求項６に記載の発明は、前記絶縁性被膜がメッキレジストであり、このメッキレジストで覆われていない電極パターンには、金メッキが施されている構成としてある。
絶縁性被膜とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高い。したがって、このように構成することで、コーナー部分のダイボンド材との密着力の低下を防止することができる。
【００２２】
なお、メッキレジストとしては、例えば、請求項７に記載するように現像型液状ソルダーレジストを用いることができる。
また、請求項８に記載するように、前記主パターンは、スルーホールを介して半田パンプを有するパット電極と接続するものとしてもよい。
さらに、請求項９に記載するように、電源パターンを、前記ボンディングパターンと前記リードパターンとの間に形成し、この電源パターンと前記ＩＣチップとをボンディングワイヤで接続してもよい。
【００２３】
【発明の実施の形態】
本発明を、添付の図面にもとづいて詳細に説明する。
図１及び図２は本発明の第一の実施形態で、図１はＢＧＡパッケージの平面図、図２は図１のＢ−Ｂ線断面に相当する要部断面図である。
なお、図において、従来技術と同一部材，同一部位は同一符号で示す。
【００２４】
この第一の実施形態の半導体装置は、前述した図４に示す従来技術と同様に、樹脂基板１の両面に薄い銅箔が積層されていて、スルーホール２の穴明け加工後、両面銅張りされた樹脂基板１の全表面に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成する。
【００２５】
次いで、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行なうことにより上面側にはＩＣチップのダイパターン，電源パターン３ｂ及びリードパターン４を形成し、下面側には半田バンプを形成するパット電極５を形成する。
ここで、前記したダイパターンは、主パターン３，ボンディングパターン３ａ及び主パターン３とボンディングパターン３ａを接続する結合パターン３ｄから形成されている（以下の説明では、主パターン３，ボンディングパターン３ａ及び結合パターン３ｄを総称して「ダイパターン」というときがある）。
【００２６】
主パターン３は、ＩＣチップ８の外形よりも小さな外形としてあり、ボンディングパターン３ａは、ＩＣチップ８の搭載される位置の外側周辺に形成してある。
そして、この主パターン３とボンディングパターン３ａとを電気的に接続する結合パターン３ｄは、主パターン３から放射状に外側に延長するように、複数本形成されている。この結合パターン３ｄは、熱歪みの集中するＩＣチップ８のコーナー部Ａには位置しないようにするのが好ましい。
【００２７】
また、ボンディングパターン３ａの外周には、リードパターン４よりも内側に位置するように、ボンディングパターン３ａと一定の間隔を開けてその周囲を取り囲む電源パターン３ｂが設けてある。
なお、樹脂基板１の上面にある主パターン３、電源パターン３ｂ（Ｖｓｓ）及びリードパターン４は、スルーホール２を介して樹脂基板１の下面にあるパット電極５と接続されている。
【００２８】
絶縁性被膜は、ダイパターン上の、少なくともＩＣチップ８のコーナー部Ａと対応するコーナー部分及びその他所定の部分に絶縁性被膜を形成する。この実施形態では、主パターン３のほぼ中央部と、ＩＣチップ８の各コーナー部Ａと対応する部分に被着される。もちろん、ダイパターンの全体を覆うように絶縁性被膜を被着してもよい。
この絶縁性被膜としては、現像型液状ソルダーレジスト、熱硬化型ソルダーレジスト（ポリイミド系／エポキシ系）あるいは接着剤付ポリイミドテープなどを用いることができるが、この実施形態においては、ソルダーレジスト処理により現像型液状ソルダーレジスト膜（以下、レジスト膜という）を形成している。
【００２９】
このようにして、ＩＣチップ８の主パターン３のほぼ中央部と、ＩＣチップ８の各コーナー部Ａと対応する部分にレジスト膜を被着する。この場合、各コーナー部には、レジスト膜６ａ，６ｂ，６ｃ，６ｄがそれぞれ別個独立に被着してあり、主パターン３の中央部にはレジスト膜６が被着してある。これにより、全体としては、主パターン３の一部が露出した状態で、かつ、結合パターン３ｄを形成してある領域がレジスト膜６ａ，６ｂ，６ｃ，６ｄによってほぼ覆われた状態となっている。
【００３０】
ＩＣチップ８の電源端子と、ボンディングパターン３ａ及び電源パターン３ｂとは、ボンディングワイヤ１０で電気的に接続される。
また、樹脂基板１の下面側には、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部が形成される。これによって、回路基板７が完成される。
なお、ダイパターンのレジスト膜６，６ａ，６ｂ，６ｃ，６ｄが被着されない部分及び電源パターン３ｂ，リードパターン４には、金メッキ３１が施してある。
【００３１】
次に、前記回路基板７の上面側にＩＣチップ８を搭載する。このとき、ＩＣチップ８のコーナー部は、ダイパターン３のコーナー部Ａに被着されているレジスト膜６ａ，６ｂ，６ｃ及び６ｄ上にダイボンド９によって接着される。
また、同時にＩＣチップ８の中央部分は、ダイボンド９によって、ダイパターン３に直接接着される。
【００３２】
次に、ＩＣチップ８の電源端子と、前記レジスト膜６ａ，６ｂ，６ｃ及び６ｄの外側周辺に露出したダイパターン３ａ、及びダイパターン３ａの外方に一定の間隔を開けて取り囲むように形成された電源パターン３ｂとをそれぞれボンディングワイヤ１０でワイヤーボンディングする。同様に、回路基板７の外側周辺部に形成されているリードパターン４とＩＣチップ８のＩ／Ｏ端子とをボンディングワイヤ１０でワイヤーボンディングする。
その後、熱硬化性の封止樹脂１１でトランスファーモールドにより樹脂封止してＩＣチップ８の遮光と保護を行なう。
【００３３】
また、回路基板７の下面側には、複数の半田付け可能なパット電極５に半田ボールを供給し、加熱炉中で加熱する。これにより、半田バンプ１２が形成され、この半田バンプ１２によって、図示しないマザーボード基板のパターンと導通される。
以上によりＢＧＡ１３が完成される。
【００３４】
このような構成からなる半導体装置によると、ＩＣチップ８のコーナー部Ａは、ダイボンド９を介してレジスト膜６ａ，６ｂ，６ｃ，６ｄに接着されているので、図６の表に示すように、従来の金メッキ上にダイボンドを介して接着していた場合に比べ、その密着力ははるかに高い。
【００３５】
したがって、樹脂基板１と、この樹脂基板１上にダイパターン３を形成するための銅パターンと、前記ＩＣチップ８を樹脂封止する封止樹脂１１の収縮率の差に起因してＩＣチップ８のコーナー部Ａに熱歪みが集中しても、ＩＣチップ８のコーナー部Ａは剥離することがない。また、レジスト膜６ａ，６ｂ，６ｃ及び６ｄは、その内周側の形状を湾曲形状としてあるので、ダイボンド９の流れが均一となり、気泡の発生を防止することもできる。
【００３６】
さらに、ボンディングパターン３ａはＩＣチップ８の外形よりも大きな外形となっており、レジスト膜６ａ，６ｂ，６ｃ，６ｄは、ＩＣチップの外形より大きいが、ボンディングパターン３ａの外形よりは小さく形成されている。したがって、レジスト膜６ａ，６ｂ，６ｃ，６ｄの外周に露出したボンディングパターン３ａ及び電源パターン３ｂと、ＩＣチップ８の電源端子とを多数本のボンディングワイヤ１０で接続するのに、ＩＣチップ８の電源端子の位置に対応してボンディングパターン３ａ及び電源パターン３ｂを延長して引き出さなくても、電源端子をボンディングパターン３ａ及び電源パターン３ｂに対して自由に接続することができる。
【００３７】
図３は、本発明半導体装置の第二の実施形態を示す平面図である。
この半導体装置においては、前記第一の実施形態において、それぞれ別個独立に形成してあったコーナー部のレジスト膜６ａ，６ｂ，６ｃ及び６ｄの代わりに、これらレジスト膜を一体化してリング状レジスト膜６ｅとしてある。
このような構成の半導体装置によっても前記第一の実施形態の半導体装置と同様な作用、効果を奏する。
【００３８】
なお、上記説明はＢＧＡの半導体装置について行なったが、本発明は、その他の半導体装置、例えば、ピングリッドアレイ（ＰＧＡ）の半導体装置についても適用されることは言うまでもない。
以上のような構成からなる本発明の半導体装置は、各種電子機器に内蔵して用いることができる。
【００３９】
【発明の効果】
本発明によれば、ＩＣチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえ、信頼性が高く、かつ、高密度集積が可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態で、ＢＧＡパッケージの平面図である。
【図２】本発明の第一の実施形態で、図１のＢ−Ｂ線断面に相当する要部断面図である。
【図３】本発明半導体装置の第二の実施形態を示す平面図である。
【図４】一般的なＢＧＡの構造を説明する要部の断面図である。
【図５】図４の各部断面の応力分布図である。
【図６】各部材間の密着力を示す表である。
【符号の説明】
１ 樹脂基板
２ スルーホール
３ 主パターン
３ａ ボンディングパターン
３ｂ 電源パターン
３ｄ 結合パターン
４ リードパターン
５ パット電極
６，６ａ〜６ｄ レジスト膜（絶縁性被膜）
７ 回路基板
８ ＩＣチップ
９ ダイボンド
１０ ボンディングワイヤ
Claims (9)
- 回路基板上に形成したダイパターンと、このダイパターンの周囲に形成したリードパターンと、前記ダイパターン上に搭載したＩＣチップとを有し、前記ＩＣチップと前記リードパターンをワイヤーボンディングで接続した半導体装置において、
前記ダイパターンは、外形が前記ＩＣチップよりも小さい主パターンと、前記ＩＣチップの搭載位置の外側に配設されたボンディングパターンと、前記主パターンと前記ボンディングパターンとを接続する結合パターンとを有し、
前記回路基板は、少なくとも前記ＩＣチップのコーナー部と対応するコーナー部分に絶縁性被膜を有していること、
を特徴とする半導体装置。 - 前記ボンディングパターンが、前記主パターンを囲むように四辺に配設され、前記結合パターンが、前記主パターンから前記ボンディングパターンに向けて放射状に配設されていることを特徴とする請求項１記載の半導体装置。
- 前記結合パターンが、前記ＩＣチップのコーナー部と対応する部分を避けて配設されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記絶縁性被膜が、前記主パターンの一部を露出するよう被着されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記絶縁性被膜が、前記結合パターンの形成領域を実質的に覆うように、リング状に形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 前記絶縁性被膜がメッキレジストであり、このメッキレジストで覆われていない電極パターンには、金メッキが施されていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
- 前記メッキレジストが現像型液状ソルダーレジストであることを特徴とする請求項６に記載の半導体装置。
- 前記主パターンは、スルーホールを介して半田パンプを有するパット電極と接続されていることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
- 電源パターンを、前記ボンディングパターンと前記リードパターンとの間に形成し、この電源パターンと前記ＩＣチップとをボンディングワイヤで接続したことを特徴とする請求項１〜８のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110843A JP3672885B2 (ja) | 1994-08-15 | 2002-04-12 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19150294 | 1994-08-15 | ||
| JP6-191502 | 1994-08-15 | ||
| JP2002110843A JP3672885B2 (ja) | 1994-08-15 | 2002-04-12 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50719796A Division JP3578770B2 (ja) | 1994-08-15 | 1995-08-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002329807A JP2002329807A (ja) | 2002-11-15 |
| JP3672885B2 true JP3672885B2 (ja) | 2005-07-20 |
Family
ID=26506732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110843A Expired - Fee Related JP3672885B2 (ja) | 1994-08-15 | 2002-04-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672885B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651359B2 (ja) * | 2004-10-29 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2007184414A (ja) | 2006-01-06 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子実装用基板、半導体装置及び電子機器 |
| JP5182651B2 (ja) * | 2009-08-19 | 2013-04-17 | ヤマハ株式会社 | 半導体パッケージ |
-
2002
- 2002-04-12 JP JP2002110843A patent/JP3672885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002329807A (ja) | 2002-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| TW512503B (en) | Integrated circuit package having partially exposed conductive layer | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JPS61137335A (ja) | 半導体装置 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JP2003060155A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2001085604A (ja) | 半導体装置 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |