JPH07302859A - 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 - Google Patents

半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法

Info

Publication number
JPH07302859A
JPH07302859A JP6113585A JP11358594A JPH07302859A JP H07302859 A JPH07302859 A JP H07302859A JP 6113585 A JP6113585 A JP 6113585A JP 11358594 A JP11358594 A JP 11358594A JP H07302859 A JPH07302859 A JP H07302859A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor chip
hole
mask member
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6113585A
Other languages
English (en)
Inventor
Hideo Kondo
秀雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP6113585A priority Critical patent/JPH07302859A/ja
Publication of JPH07302859A publication Critical patent/JPH07302859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【目的】 十分な密着性を確保し、加工性に優れ且つボ
ンディングワイヤーとの接続を阻害することもない半導
体チップ搭載用多層配線基板の製造方法及びこの基板を
用いた半導体チップ搭載装置の製造方法を提供する。 【構成】 所定の配線パターン13を表面に備え且つ裏
面にはエッチング未処理導電層12Aを備える第1配線
基板1の表面の所定箇所を覆うように、樹脂製マスク部
材(溶剤に可溶のもの又は剥奪可能なもの)2が配置さ
れ、マスク部材2上に加熱圧着前プリプレグ部材(ポリ
カーボネート等)3Aを配置し、この上に所定の第2配
線基板(又は銅箔)を配置し、これらを一体的に加熱接
着する。その後貫通孔を開け、貫通孔の内周面等にめっ
き処理を施し、エッチング未処理導電層12A、43A
をエッチングし、開口部aを形成し、マスク部材2を剥
離(溶解又は剥離)させ、開口部bを形成して、ボンデ
ィング部を露出させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップ搭載用多
層配線基板の製造方法及び半導体チップ搭載装置の製造
方法に関し、更に詳しくは半導体チップの端子との接続
パッドが複数段に形成された所謂スタジアム構造を有す
る配線基板であって、配線基板の接着が良好で、加工性
に優れ且つワイヤーボンディング等の半導体チップとの
接続部位である配線基板上の接続パッドを確実に露出せ
しめることができる半導体チップ搭載用多層配線基板の
製造方法に関する。本発明は、種々の様式の配線基板及
びパッケージ(例えば、ピングリッドアレイ型、グリッ
ド・フラット・パッケージ型、リードレスチップキャリ
ア型等)、及びこれを用いた半導体装置の全てに利用で
きる。
【0002】
【従来の技術】近年、半導体チップの多ピン、小型化に
伴い、半導体チップ搭載用基板においては、半導体チッ
プの端子とワイヤーボンディング等により電気的に接続
される配線基板上の接続パッドの狭ピッチ化(160μ
以下)が要求されている。かかる特性を得るために、配
線基板上の接続パッドを複数段に形成(所謂スタジアム
構造)して実効的に狭ピッチ化を図っていた。上記スタ
ジアム構造を形成する方法として、従来より種々の方法
が提案されている。例えば半導体実装用凹部のボンディ
ング部とダイ部をエッチングレジスト層で覆った基板A
と、中抜きを施した回路基板Bを接着剤で積層し、両外
側の基材の外面パターンを形成した後、エッチングレジ
スト層を除去して製造する方法が知られている(特公平
5−65078号公報)。また、プリント基板型PGA
パッケージの製造方法において、両外側の基材の外面を
除く配線パターンは、両外側の基材によって密閉される
ように接着剤で積層し、両外側の基材の外面パターンを
形成した後、外側の基材を開口して製造する方法が知ら
れている(特公平2−5014号公報)。
【0003】
【発明が解決しようとする課題】しかし、上記した従来
の方法では、積層して接着する際に、導電パターンのう
ちのボンディング部へ接着剤又はプリプレグ部材が流出
することとなり、ボンディングを阻害することとなる。
このため基板の接着にはノンフローの接着シート又はノ
ンフローのプリプレグ部材を使用する必要があり、この
場合は、これらを基板に仮接着した状態での加工性が悪
く、加工後の修正等が必要となってくるとともに、十分
な密着性がない。その対策として、例えば、ゴムのよう
な可撓性のある樹脂を接着剤に含有させる方法等がある
が、この場合は、耐熱性及び耐薬品性に欠けることとな
ってしまう。
【0004】本発明は、上記問題点を解決するものであ
り、半導体チップとの接続パッドが狭ピッチであり、且
つ流動性のあるプリプレグ部材を使用することにより十
分な密着性を確保するとともに、加工性に優れ且つボン
ディングワイヤーとの接続を阻害することもない半導体
チップ搭載用多層配線基板の製造方法、及びこれを用い
た半導体チップ搭載装置の製造方法を提供することを目
的とする。
【0005】
【課題を解決するための手段】本第1発明の多層配線基
板の製造方法は、積層された複数枚の基板に所定の配線
パターン及び貫通孔が形成され、該貫通孔には貫通孔め
っき層が形成され、且つ半導体実装用凹部を備える多層
配線基板の製造方法において、所定の配線パターンを表
面に備え且つ裏面にはエッチング未処理導電層を備える
第1配線基板の表面の所定の箇所を覆うように、樹脂製
マスク部材が配置され、該マスク部材上に、加熱圧着前
プリプレグ部材を配置し、該プリプレグ部材上に、少な
くとも表面にエッチング未処理導電層を備える第2配線
基板或いは銅箔を配置し、その後、上記マスク部材を上
記第1配線基板表面の所定の箇所に接着し次いで他の部
材を一体的に加熱接着させるか、又はこれらを一体的に
加熱接着して一体物を製造し、次いで、該一体物の所定
位置に上記貫通孔を形成し、その後、該貫通孔の内周面
及び一体物の表裏面にめっき処理を施してめっき層を形
成し、次いで、上記第1配線基板及び第2配線基板のエ
ッチング未処理導電層の各々をエッチング処理し、所定
の表裏面配線パターンを形成し、その後、上記第2配線
基板或いは上記銅箔側より上記マスク部材に達する第1
開口部を形成し、次いで、該マスク部材を剥離して、上
記第1配線基板上に第2開口部を形成するとともに、上
記第1配線基板の表面に形成される配線パターンの一部
であって搭載されるべき半導体チップと電気的に接続さ
れることとなる接続パッドが露出されることを特徴とす
る。
【0006】本第2発明は半導体チップ搭載装置の製造
方法であり、上記第1発明により製造された多層配線基
板の上記貫通孔内にリード部材を嵌挿し、上記開口部内
に半導体チップを搭載し、その後、該半導体チップと少
なくとも上記接続パッドとを電気的に接続する工程、並
びに該半導体チップ及び該ボンディングワイヤーを樹脂
封止する工程を、適宜の順序にて行うことを特徴とす
る。
【0007】本第3発明も半導体チップ搭載装置の製造
方法であり、上記第1発明により製造された多層配線基
板の表面配線パターンとリード部材を接続し、上記開口
部内に半導体チップを搭載し、その後、該半導体チップ
と少なくとも上記接続パッドとを電気的に接続し、次い
で、上記半導体チップ、上記ボンディングワイヤー及び
上記多層配線基板を樹脂封止することを特徴とする。
【0008】
【実施例】以下、実施例により本発明を具体的に説明す
る。 実施例1 本実施例は図6に示す2段スタジアム構造の4層多層配
線基板を形成するものであり、図1〜6に基づいて説明
する。まず、図1に示すように、第1配線基板1、第2
配線基板4、樹脂性マスク部材2及び加熱圧着前プリプ
レグ部材3Aを準備する。この第1配線基板1及び第2
配線基板4、プリプレグ部材3Aは、ガラス布/エポキ
シ樹脂からなり、その厚みはいずれも0.2mmであ
る。尚、ガラス布/エポキシ樹脂の代わりに、ガラス布
とビスマレイミド・トリアジン樹脂若しくはポリイミド
等の耐熱性樹脂とからなる素材であってもよい。第2配
線基板4は、その裏面に配線パターンを設ける必要がな
い場合、銅箔を用いても構わない。
【0009】そして、図1に示すように、この第1配線
基板1において、ワイヤーボンディング等の半導体チッ
プとの接続パッドを含む所定の配線パターン13を表面
に備え、その裏面にはエッチング未処理導電層12Aが
形成されている。そして、第2配線基板4の裏面には所
定の配線パターン42が形成され、その表面にはエッチ
ング未処理導電層43Aが形成されている。これらの導
電パターン13、42及びエッチング未処理導電層12
A、43Aは銅箔からなり、これらの導電パターン1
3、42はそれぞれエッチング処理して形成されてい
る。
【0010】更に、上記マスク部材2として厚み0.1
〜0.2mmのポリカーボネートフィルムを用いた。マ
スク部材2としては、ポリカーボネート以外に例えばポ
リフェニレンオキシド又はポリスルホンからなる、いず
れも適当な溶剤(例えば塩化メチレン等)により溶解さ
れる可溶性樹脂、或いはシリコン系、アクリル系等の粘
着剤が塗布された耐熱性のあるポリイミドやガラス布等
のテープ等、しかる後、剥離できる材料が選択される。
【0011】また、上記加熱圧着前プリプレグ部材3A
としては、ガラス布に半硬化のエポキシ樹脂が含まれた
シート〔厚み0.1mm〕であり、この未硬化樹脂は1
00℃以下で融解する。従って、この加熱圧着前プリプ
レグ部材3Aを用いて150〜200℃の温度で加熱圧
着すれば容易に流動して所定の配線基板に接着する。
尚、この温度ではマスク部材2はほとんど変形されてお
らず、その下に形成された第1配線基板1の接続パッド
14表面に、この樹脂が流入することはない。
【0012】その後、図1に示すように、まず、第1配
線基板1の接続パッド14の上にマスク部材2を接着す
る。接着方法としては、可溶性マスクの場合150〜2
00℃、10〜30kg/cm2 の加熱加圧、耐熱テー
プの場合1〜10kg/cm2 の加圧にて接着される。
次いで、このマスク部材2上にプリプレグ部材3Aを配
置し、更にその上に第2配線基板4を配置する。、その
後、これらを150〜200℃にて加熱加圧(圧力;約
20kg/cm2 )して、図2に示すように、これらを
一体的に積層接着して一体物を製造した。尚、図中、3
はプリプレグ部材(加熱圧着後)を示し、加熱圧着する
ことにより、樹脂がマスク部材2の周辺の空隙部に押し
やられて、同図に示すように空隙のない層3が形成され
る。
【0013】次いで、図3に示すように、この一体物に
貫通孔5を形成し、各貫通孔5の内周面に銅めっきを施
して貫通孔めっき層61を形成し、各導電層12、1
3、41、42に必要な電気的導通を与える。尚、この
一体物の表裏面にも同様にめっき層62が形成される。
【0014】その後、第1配線基板1及び第2配線基板
4の各エッチング未処理導電層12A、43Aにエッチ
ング処理をして、図4に示すように、所定の配線パター
ン12、43を形成する。次いで、図5に示すように、
第2配線基板4及びプリプレグ部材3内であって且つマ
スク部材2上に第1開口部aを形成する。この際、加工
の先端部により凹部31が形成されるが、この凹部31
が可溶性マスク4の厚み内におさまるように調整する。
【0015】その後、マスク部材2を塩化メチレン溶剤
を用いて溶解除去させて、図6に示すように、第2開口
部bを形成させた。このマスク部材2は、20℃、10
分の処理により容易に溶解除去できた。次いで、貫通孔
めっき層61及び表裏面めっき層62上にニッケルめっ
き処理を施し、そのニッケルめっき層上に、更に金めっ
き層7を施して、スタジアム構造の多層配線基板を製造
した。この多層配線基板においては、ボンディング部を
覆っていたマスク部材の除去によりこのボンディング部
が確実に露出され、流動性プリプレグを用いてもこれに
より、その部分が汚染されることは全くなかった。流動
性プリプレグを用いて配線基板を接着するので、配線基
板の密着性に優れた。
【0016】更に、上記多層配線基板を用いて、以下の
ようにして半導体チップ装置(図7)を製造した。即
ち、この多層配線基板の第2開口部b内に、所定の半導
体チップ81を接着・搭載し、更にボンディングワイヤ
ー82を用いて所定のボンディングワイヤー部131、
132とこの半導体チップ81とを電気的に接続した。
その後、半導体チップ81及びボンディングワイヤー8
2を樹脂封止して樹脂封止部83を形成した。尚、この
樹脂としてはエポキシ樹脂〔「Eペレット」、日東電工
(株)製〕を用いた。また、貫通孔内にはリード部材
(ピン)84が嵌挿されており、半導体チップ搭載装置
が製作された。この装置においては、配線基板の密着性
に優れ、しかもボンディング部におけるボンディングワ
イヤーとの接続が確実になり、そのため装置の信頼性が
向上した。
【0017】実施例2 本実施例は図15に示す3段スタジアム構造の6層配線
基板を形成するものであり、図8〜15に基づいて説明
する。本実施例においては、図8に示すように、実施例
1にて示す第1配線基板1a、第1可溶性マスク部材2
a及び加熱圧着前第1プリプレグ部材3Aa、並びに第
2配線基板4を用いるとともに、この第1プリプレグ部
材3Aa上に第3配線基板1bを配置する。更に、この
第3配線基板1bの上で且つ第1マスク部材2aの上方
延長上に、この第1マスク部材2aよりも平面面積の大
きな第2マスク部材2bを配置する。
【0018】そして、図9に示すように、実施例1と同
様にして、これらを一体・積層化させて一体物を製造す
る。その後、図10に示すように、同様にして貫通孔5
を開け、各貫通孔5に電解銅めっきを施して、貫通孔め
っき層61を形成する。更に、図11に示すように、第
1配線基板1aの裏面及び第2配線基板1bの表面をエ
ッチングして配線パターン43、12を形成する。
【0019】その後、図12に示すように第1開口部a
を形成し、更に、図13に示すように、この開口部aの
下の第2マスク材2bを溶解除去させて開口部bを形成
し、次いで、図14に示すように、開口部bの下方に第
3配線基板1b及び第1プリプレグ部材(加熱硬化後)
3a内に開口部を更に形成し、第1マスク部材2a上に
全体として開口部cを形成した。更に、図15に示すよ
うに、第1マスク部材2aを同様に溶解除去させて、全
体として開口部dを形成した。更に、実施例1と同様に
して、貫通孔めっき層及び表裏面の配線パターンめっき
層上にニッケルめっきを施し、更にその上に金めっきを
施してめっき層7を形成して、図15に示す3段スタジ
アム構造の多層配線基板を製造した。尚、3段構造以外
にも、5段構造、7段構造等の多層構造とすることもで
きる。上記多層配線基板においても、実施例1のものと
同様に、ボンディング部が確実に露出され、流動性プリ
プレグを用いてもこれにより、その部分が汚染されるこ
とは全くなかったし、配線基板の密着性にも優れた。
【0020】更に、上記多層配線基板を用いて、以下の
ようにして半導体チップ装置を製造した。即ち、6層配
線基板の表面に接着剤を用いてリード部材を接着し、更
にめっき層が施された貫通孔を用いて、半田等により、
リード部材と上記配線パターンとを接続した。また、上
記配線基板には該中央付近に半導体チップ搭載部となる
貫通孔を設けておき、配線基板裏面に放熱板を接着し
た。次いで、上記配線基板の開口部d内に半導体チップ
81を搭載し、その後、半導体チップ81とボンディン
グ部131a、131b、132とをボンディングワイ
ヤー82にて接続する。更に、半導体チップ81、ボン
ディングワイヤー82及び多層配線基板の全体を、並び
に放熱板87の側周部を樹脂モールド〔モールド樹脂;
「MP−7100」、日東電工(株)製〕により封止し
て樹脂封止部83を形成して、半導体チップ搭載装置を
製作した。この装置においても、配線基板の密着性に優
れ、しかもボンディング部におけるボンディングワイヤ
ーとの接続が確実になり、そのため装置の信頼性が向上
した。
【0021】尚、本発明においては、前記具体的実施例
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
使用する配線基板の大きさ、形状、この表裏面に形成さ
れる導電パターンの形状等は種々選択される。また、プ
リプレグ部材の材質、その厚さ等も特に限定されず、そ
の材質は加熱加圧により流動性を有するものであればよ
く、繊維で強化されていなくても、樹脂のみからなって
もよいし、セラミック粒子等により強化されていてもよ
い。上記マスク部材の材質も、第1凹部形成後に剥離で
きるものであり、且つ上記プリプレグ部材を加熱加圧す
る温度にて変形しないもの(流動しないもの)であれば
よく、その範囲において種々のものが選択される。ま
た、この形状、大きさも、所定の配線基板上に形成され
ている接続パッドの配列箇所を覆うものであればよい。
更に、上記半導体チップの種類、形状及び大きさ等も種
々選択使用されるし、リード部材の形状等も種々選択さ
れる。また、上記に示すピングリッドアレイ型及びリー
ドフレームと基板を接続される構造のクリッド・フラッ
ト・パッケージ型以外にも、リード部材を用いないリー
ドレスチップキャリア型、その他の構造型とすることも
できる。
【0022】
【発明の効果】本発明の多層配線基板の製造方法によれ
ば、流動性のあるプリプレグ部材を使用するので配線基
板の十分な密着性を確保できるとともに、ボンディング
ワイヤーとの接続部であるボンディング部が接着剤等に
より占領されたり汚されたりされないので、確実に露出
され、そのためボンディングワイヤーとの確実な接続が
できる多層配線基板を製造できる。また、本製造方法に
よれば、加熱圧着前のプリプレグを加熱硬化した後、加
工するので、この加工性に優れる。
【0023】本発明の半導体チップ搭載装置の製造方法
によれば、配線基板の十分な密着性を確保できるととも
にボンディングワイヤーとの確実な接続ができる、信頼
性の高い半導体チップ搭載装置を製造できる。
【図面の簡単な説明】
【図1】実施例1において第1配線基板、可溶性マスク
部材、加熱圧着前プリプレグ部材及び第2配線基板を順
次積層配置しようとする状態を示す説明図である。
【図2】実施例1において第1配線基板、可溶性マスク
部材、加熱圧着後プリプレグ部材及び第2配線基板を順
次一体積層化した一体物を示す説明図である。
【図3】図2に示す一体物に貫通孔を形成した状態を示
す説明図である。
【図4】図3に示す一体物の表裏面のエッチング未処理
導電層をエッチング処理した結果を示す説明図である。
【図5】図4に示す一体物の第2配線基板及びプリプレ
グ部材に第1開口部を形成した状態を示す説明図であ
る。
【図6】図5に示す一体物の可溶性マスク部材を溶解除
去して第2開口部を形成した状態を示す説明図である。
【図7】実施例1において製造された半導体チップ搭載
装置の説明断面図である。
【図8】実施例2において第1配線基板、第1可溶性マ
スク部材、加熱圧着前第1プリプレグ部材、第3配線基
板、第2可溶性マスク部材、加熱圧着前第2プリプレグ
部材及び第2配線基板を順次積層配置しようとする状態
を示す説明図である。
【図9】図8に示す各部材を順次一体積層化した一体物
を示す説明図である。
【図10】図9に示す一体物に貫通孔を形成した状態を
示す説明図である。
【図11】図10に示す一体物の表裏面のエッチング未
処理導電層をエッチング処理した結果を示す説明図であ
る。
【図12】図11に示す一体物の第2配線基板及び第2
プリプレグ部材に開口部を形成した状態を示す説明図で
ある。
【図13】図12に示す一体物の第2可溶性マスク部材
を溶解除去して開口部を形成した状態を示す説明図であ
る。
【図14】図13に示す一体物の第3配線基板及び第1
プリプレグ部材に開口部を更に形成した状態を示す説明
図である。
【図15】図14に示す一体物の第1可溶性マスク部材
を溶解除去して開口部を形成した状態を示す説明図であ
る。
【図16】実施例2において製造された半導体チップ搭
載装置の説明断面図である。
【符号の説明】
1;第1配線基板、11;基材、12、13;導電パタ
ーン、12A、13A;エッチング未処理導電層、13
1;ボンディング部、2;可溶性マスク部材、3A;加
熱圧着前プリプレグ部材、3;プリプレグ部材、4;第
2配線基板、41;基材、42、43;導電パターン、
42A、43A;エッチング未処理導電層、5;貫通
孔、61、62;めっき層、7;めっき層、81;半導
体チップ、82;ボンディングワイヤー、83;樹脂封
止部、84;リードピン、86;リード部材、87;放
熱板、a、b、c、d;開口部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 積層された複数枚の基板に所定の配線パ
    ターン及び貫通孔が形成され、該貫通孔には貫通孔めっ
    き層が形成され、且つ半導体実装用凹部を備える多層配
    線基板の製造方法において所定の配線パターンを表面に
    備え且つ裏面にはエッチング未処理導電層を備える第1
    配線基板の表面の所定の箇所を覆うように、樹脂製マス
    ク部材が配置され、該マスク部材上に、加熱圧着前プリ
    プレグ部材を配置し、該プリプレグ部材上に、少なくと
    も表面にエッチング未処理導電層を備える第2配線基板
    或いは銅箔を配置し、その後、上記マスク部材を上記第
    1配線基板表面の所定の箇所に接着し次いで他の部材を
    一体的に加熱接着させるか、又はこれらを一体的に加熱
    接着して一体物を製造し、 次いで、該一体物の所定位置に上記貫通孔を形成し、そ
    の後、該貫通孔の内周面及び一体物の表裏面にめっき処
    理を施してめっき層を形成し、次いで、上記第1配線基
    板及び第2配線基板のエッチング未処理導電層の各々を
    エッチング処理し、所定の表裏面配線パターンを形成
    し、 その後、上記第2配線基板或いは上記銅箔側より上記マ
    スク部材に達する第1開口部を形成し、次いで、該マス
    ク部材を剥離して、上記第1配線基板上に第2開口部を
    形成するとともに、上記第1配線基板の表面に形成され
    る配線パターンの一部であって搭載されるべき半導体チ
    ップと電気的に接続されることとなる接続パッドが露出
    されることを特徴とする半導体チップ搭載用多層配線基
    板の製造方法。
  2. 【請求項2】 上記第1発明により製造された多層配線
    基板の第2開口部内に半導体チップを搭載し、その後、
    該半導体チップと少なくとも上記接続パッドとを電気的
    に接続する工程、該半導体チップ及び該ボンディングワ
    イヤーを樹脂封止する工程、及び上記貫通孔内にリード
    部材を嵌挿する工程を、適宜の順序にて行うことを特徴
    とする半導体チップ搭載装置の製造方法。
  3. 【請求項3】 上記第1発明により製造された多層配線
    基板の開口部内に半導体チップを搭載し、その後、該半
    導体チップと少なくとも上記接続パッドとを電気的に接
    続し、次いで、上記貫通孔内に導体柱部を形成し、該導
    体柱部にリード部材を接続し、その後、上記半導体チッ
    プ、上記ボンディングワイヤー及び上記多層配線基板を
    樹脂封止することを特徴とする半導体チップ搭載装置の
    製造方法。
JP6113585A 1994-04-29 1994-04-29 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 Pending JPH07302859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6113585A JPH07302859A (ja) 1994-04-29 1994-04-29 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6113585A JPH07302859A (ja) 1994-04-29 1994-04-29 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07302859A true JPH07302859A (ja) 1995-11-14

Family

ID=14615955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6113585A Pending JPH07302859A (ja) 1994-04-29 1994-04-29 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07302859A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118366A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2006120759A (ja) * 2004-10-20 2006-05-11 Sony Corp 配線基板の製造方法および半導体装置の製造方法
JP2006339231A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008112996A (ja) * 2006-10-27 2008-05-15 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
JP2012529770A (ja) * 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法
JP5377792B1 (ja) * 2013-07-08 2013-12-25 株式会社イースタン 回路基板の製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
JP2002118366A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
JP4646370B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
JP4561307B2 (ja) * 2004-10-20 2010-10-13 ソニー株式会社 配線基板の製造方法および半導体装置の製造方法
JP2006120759A (ja) * 2004-10-20 2006-05-11 Sony Corp 配線基板の製造方法および半導体装置の製造方法
JP2006339231A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4676252B2 (ja) * 2005-05-31 2011-04-27 三洋電機株式会社 回路装置の製造方法
JP2008112996A (ja) * 2006-10-27 2008-05-15 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
JP2012529770A (ja) * 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法
US10763216B2 (en) 2009-06-24 2020-09-01 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US10510669B2 (en) 2009-06-24 2019-12-17 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US9875969B2 (en) 2009-06-24 2018-01-23 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US10923429B2 (en) 2009-06-24 2021-02-16 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US11824008B2 (en) 2009-06-24 2023-11-21 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US11876053B2 (en) 2009-06-24 2024-01-16 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP5377792B1 (ja) * 2013-07-08 2013-12-25 株式会社イースタン 回路基板の製造方法

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JP2860646B2 (ja) 半導体パッケージ及び製造方法
US6291271B1 (en) Method of making semiconductor chip package
US5739588A (en) Semiconductor device
US5990545A (en) Chip scale ball grid array for integrated circuit package
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US6271057B1 (en) Method of making semiconductor chip package
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR20050033821A (ko) 반도체장치 및 그 제조 방법
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
KR101231163B1 (ko) 회로 모듈의 제조방법
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JPH08288316A (ja) 半導体装置
JP3455686B2 (ja) 半導体パッケージの製造方法
JP3417292B2 (ja) 半導体装置
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JPH08316360A (ja) Ic実装構造
JP3672885B2 (ja) 半導体装置
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP4181149B2 (ja) 半導体パッケージ
JP2006294825A (ja) 半導体集積回路装置