KR20050033821A - 반도체장치 및 그 제조 방법 - Google Patents

반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050033821A
KR20050033821A KR1020040079326A KR20040079326A KR20050033821A KR 20050033821 A KR20050033821 A KR 20050033821A KR 1020040079326 A KR1020040079326 A KR 1020040079326A KR 20040079326 A KR20040079326 A KR 20040079326A KR 20050033821 A KR20050033821 A KR 20050033821A
Authority
KR
South Korea
Prior art keywords
electrode
fixing
semiconductor device
semiconductor element
heat sink
Prior art date
Application number
KR1020040079326A
Other languages
English (en)
Inventor
카스야야스마사
나카노히로타카
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003348749A external-priority patent/JP2005116760A/ja
Priority claimed from JP2003350972A external-priority patent/JP2005116886A/ja
Priority claimed from JP2003422353A external-priority patent/JP3907002B2/ja
Priority claimed from JP2004061740A external-priority patent/JP4386763B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050033821A publication Critical patent/KR20050033821A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 폴리아미드 부직포 에폭시 필름으로 이루어지는 절연 필름상에 고착 전극(64)과 취출 전극(65)을 일체로 형성하고, 상기 고착 전극(64)상에는 납땜(67)을 개재하여 반도체소자(68)를 장착하고, 반도체소자(68)의 상면 전극과 취출 전극(65)을 금 와이어(69)로 본딩하고, 이들을 보호용 합성 수지(70)로 수지 봉합한다. 또한, 상기 절연 필름의 상기 고착 전극(64)과 취출 전극(65)의 하면에 대응하는 부분에는 상기 각 하면의 면적보다 작은 임의의 크기의 통로(66)를 설치하고 취출 전극(75)은 통로(66)를 통해 범프(72)에 접합함과 동시에 고착 전극(64)의 하단면을 대기에 노출하여 반도체 장치를 얇게 함과 동시에 방열성을 좋게 하는 기술을 제공한다.

Description

반도체장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은, 높은 방열성 및 형상 안정성을 가진 박(薄)형의 반도체장치 및 그 제조 방법에 관한것이다.
반도체장치는, 가전용 기기, 정보 기기, 자동차등의 수송기기등의 극히 광범위한 분야에 있어서 전자기기의 소형화, 박형화에 이바지하는 것으로서 데이터 처리의 고속화, 고기능화, 대용량화와 함께 소형화를 향해 개발이 진행되고 있다.
하나의 예로서 외경 치수를 반도체 칩(소자) 사이즈와 동등 혹은 조금 큰 반도체 패키지로서 이른바 칩 사이즈 패키지(CSP)가 알려져 있다. 이것은 반도체 웨이퍼상에 다수의 반도체 칩을 형성해, 그 반도체 웨이퍼의 상부를 수지 봉합해, 그 후 다이싱에 의해 개개의 반도체장치로 분할하여 완성한 것이다.
도 57은, 이러한 종래의 CSP에 의한 반도체장치의 하나의 예를 나타내는 단면도이다. 이 반도체장치에서는, 반도체 칩을 지지하는 지지 기판으로서 열가소성 수지 필름(81)을 채용해 그 박형화를 도모한 것이다. 이 반도체장치는, 연질 수지 또는 열가소성 수지필름(81)을 사이에 두고 상하로 각각 전극이 되는 도전박을 열압착해 구성한 지지 기판을 형성하고, 이 도전박을 에칭하여 고착 전극(84)과 취출 전극(85)을 형성해 제 1의 전극을 이루고, 상기 고착 전극(84) 위에 도전 페이스트 (89)를 개재하여 반도체 칩(88)이 배치되고 있다. 또한, 양 도전박(導電箔,85, 86)은, 필름을 관통하는 비어 홀을 구비하는 경우 없이, 상기 지지 기판을 열압착으로 일체화하여 형성할 때에 열가소성 수지 필름(81)에 관통 설치한 도전재(87)로 전기적으로 접속되어 있고, 반도체 칩(88)과 상기 취출 전극(85)은 도전성 와이어 (91)로 본딩되어 이들을 절연 수지(92)로 봉합하고 있다(특허 문헌1:일본국 특개 2002-176121호공보 참조).
또, 반도체장치의 박형을 도모한 것으로서 제조 공정중에 상기 지지 기판을 덮은 것, 즉 반도체장치로부터 박리 한 것도 알려져 있다. 예를 들면, 도 58에 나타난 반도체장치에서는, 복수의 단자부(103)가 그 외부단자면(103c)이 일평면이 되도록 배치되고 이 단자부(103)의 배열의 약 중앙에 단자부(103)의 외부 단자면(103c)과 외부 표면(102c)이 동일 평면을 이루도록 다이 패드(102)가 배치되고 있다.
다이 패드(102)의 내부 표면(102b)상에는, 전기 절연성 재료(106)를 개재하여 반도체소자(105)가 그 소자면과 반대측을 고착하여 탑재되고 있다. 이 반도체소자(105)의 단자(105a)는, 단자부(103)의 내부 단자면(103b)에 와이어(107)에 의해 접속되고 있고, 또한 단자부(103)의 외부 단자면(103c)과 다이 패드(102)의 외부 표면(102c)을 외부에 노출시키도록 단자부(103), 다이 패드(102), 반도체소자(105), 와이어(107)가 수지 부재(108)에 의해 봉합되고 있다. 또한, 외부에 노출하고 있는 단자부(103)의 외부 단자면(103c)에는, 납땜 볼(109)이 장착되고 있다.
이 반도체장치의 제조에 있어서는, 우선, 철-니켈 합금, 철-니켈 크롬 합금, 철-니켈-카본 합금 등의 도전성 기판, 또는 표면에 Cu, Ni, Ag, Pd, Au 혹은 이들의 합금로부터 이루어지는 도전성층을 구비된 절연성 기판을 사용해, 기판상에 레지스트 패턴을 형성하고 다음 전해 도금법에 의해, 레지스트 패턴을 개재하여 기판상에 금속을 석출시켜, 다이 패드(102)와 복수의 단자부로 이루어지는 회로부를 형성한다. 반도체장치용 회로부재의 다이 패드(102)상에 절연성 부재(106)를 개재하여 반도체소자(105)를 탑재한다.
다음에, 반도체소자(105)의 단자(105a)와 반도체장치용 회로 부재의 단자부의 내부 단자면(103b)을 와이어(107)를 이용해 접속한다. 그 후, 도전성 기판상에서 단자부, 다이 패드, 반도체소자(105), 와이어(107)를 수지 부재(108)에 의해 봉합한다. 그 다음에, 수지 봉합된 반도체장치를 도전성 기판으로부터 박리 해, 그 후, 단자부(103)의 노출한 외부 단자면에 납땜 볼(109)을 장착한다.
이 반도체장치의 제조에 있어서는, 도시하지 않는 도전성 기판, 또는 표면에 도전성층을 구비된 절연성 기판상의 반도체소자(105), 와이어(107) 등을 수지 봉합한 후, 수지 봉합된 반도체장치를 도전성 기판으로부터 박리 하지만, 상기 박리 공정에 있어서 상기 기판으로부터의 반도체장치의 박리를 용이하게 실시하기 위해 (1) 샌드프라스트에 의한 프라스트 처리에 의해, 도전성 기판의 표면에 요철을 형성하는 처리를 실시한다. (2) 도전성 기판의 표면에 산화막을 형성한다. (3) 기판상에 도금등에 의해 용해 가능한 금속면(예를 들면 동)을 미리 형성해 두고 어느 한쪽의 방법을 채용하는 것이다(특허 문헌2:일본국 특개2002-289739호공보 참조).
그런데, 특허 문헌 1에 기재된 반도체장치용의 회로 부재에서는, 지지 기판은 연질 수지 또는 열가소성 수지 필름(81)으로 구성되고 있기 때문에, 고착 전극(84)과 반도체 칩(88)의 다이본딩의 납땜 접속시, 취출 전극의 와이어 본딩시, 수지 봉합시 등의 열공정으로 변형하고, 전극의 위치가 이탈하는 경우가 있다는 문제가 있다.
또한, 반도체 칩(88)이 고기능화하는것에 수반해 그 발열량도 커지지만, 제 2의 전극(86)은 프린트기판으로 납땜부착되는 접속전극으로서 이용하고 있고, 접속 전극은 프린트 기판에 납땜부착될 때에 브릿지가 형성되지 않게 사이를 두고 배치하는 것이 필요하기 때문에 대응하는 고착 전극이나 취출 전극보다 작게 형성되어있다. 즉, 고착 전극하의 제 2 전극(접속 전극)은, 반도체소자와 크기로 대응이 취해지지 않고, 또, 반도체 칩(88)이 고기능화함에 따라 그 발열량도 커지지만, 반도체 칩의 고착 전극은 직접 대기에 접촉하고 있지 않기 때문에, 반도체장치를 회로 기판에 실장할 때에 그 방열이 충분히 실시할 수 없다는 문제가 있다.
더욱이, 열가소성 수지 필름은 강도등의 제약으로부터 동일한 문헌 1에 기재되어 있는 바와 같이 약 50 ㎛의 두께가 필요하고, 그 이상 박형화하는 것은 곤란하다.
상기 특허 문헌 2의 반도체장치에서는 상기 지지 기판을 중지한 것으로 박형화가 가능하지만, 반도체 소자가 내부 단자상에 전기 절연 재료(106)를 개재하여 탑재되고 있기 때문에, 원래 반도체소자에서 발생한 열의 방열성이 양호하지 않고, 또, 그 제조 공정에 있어서 도전성 기판상에 형성되고 수지 봉합된 반도체장치를 상기 도전성 기판으로부터 용이하게 박리 하기 위한 상기 방법 가운데, (1) 방법에서는 요철 처리하면 실제로는 반대로 기판과 회로부가 박리하기 어려워지고, (2) 방법에서는, 미리 표면을 산화 처리해 두는 전처리가 필요하고, (3) 방법에서는, 도금 처리가 필요한 것만은 아니고, 도전성 기판이 금속이면 또한 그 위에 동(銅)층이 형성되고 있는 경우에는, 동층만을 용해시키는 것은 곤란한 등의 제작상의 문제가 있다.
또한,도전성 기판상에 형성된 수지 봉합된 반도체장치를 용이하게 박리하기 위해서, 기판면에 샌드프라스트 처리에 의해 기판의 일면에 요철을 부착하는 표면 처리나, 기판의 표면에 산화막을 형성해 박리성을 갖게 하는 박리 처리를 실시하고 있기 때문에 그 처리가 번잡하고 처리 시간이나 코스트도 걸린다고 하는 문제가 있다.
또한, 상기 반도체소자는, 내부 단자상에 전기 절연 재료를 개재하여 탑재되고 있기 때문에, 반도체소자에서 발생한 열의 방열성이 좋지 않고 박리성이 양호하지 않기 때문에, 반도체장치를 도전성 기판으로부터 박리 할 때, 더해지는 힘에 의해 봉합용 수지 부분과 회로부가 박리 하거나 회로부에 크랙이 들어가기 쉽기 때문에 회로부의 기판 접촉면과 반대측의 표면의 주위에 돌기부를 형성하고 있지만, 횡방향의 돌기부는 면적이 커져, 파인피치, 다핀 대응 제품으로 지향되지 않고, 게다가 횡방향의 돌기부를 막두께 레지스터의 높이보다 많이 도금하는 것에 의해 형성하고 있기 때문에, 돌기부의 면적의 제어가 어렵고 제조가 용이하지 않다는 상기 반도체장치 고유의 문제가 있다.
본 발명의 제 1의 목적은, 이들 종래 기술이 가지는 문제를 해결하기 위하여 이루어진 것으로, 그 목적은 방열성이 양호함과 동시에 모두 박형화할 수 있고, 더욱이 제조 공정 혹은 실장시에 발생하는 열의 영향을 받기 어려운 또한 간단하고 쉽게 제조할 수 있도록 하여 코스트면에서도 글라스한 반도체장치를 제공하는 것이다.
본 발명의 제 2의 목적은, 지지 기판을 작성할 때에 지지 기판에 도전박을 압착하는 기계적인 프로세스를 에칭에 의한 화학적인 프로세스로 대신하는 것으로 신속히 반도체장치를 제조하는 것이다.
본 발명의 제 3의 목적은, 반도체 제조 공정에 있어서의 박리를 용이하고 간단한 방법으로 실행하고 또한, 박리성을 향상시켜 제작 공정의 시간 및 코스트를 삭감함과 동시에, 방열 효율을 한층 향상 시키는 것에 있다.
청구항 1의 발명은, 절연 필름의 한쪽 측에, 상기 절연 필름상에 형성된 고착 전극 및 취출 전극과 상기 고착 전극상에 도전성 재료로 접속된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 이들을 피복하는 절연 수지를 가지는 반도체장치에 있어서, 절연 필름의 다른쪽 측에 상기 고착 전극의 열을 방열하기 위한 방열판과 상기 취출 전극에 접속된 납땜 볼을 가지는 것을 특징으로 하는 반도체장치이다.
청구항 2의 발명은, 청구항 1에 기재된 반도체장치에 있어서, 상기 방열판은 상기 절연 필름의 개구부를 개재하여 상기 고착 전극과 도전성으로 또한 열전도성 물질에 의해 접속되고 있는 것을 특징으로 하는 반도체장치이다.
청구항 3의 발명은, 상기 절연 필름이 폴리아미드 부직포 에폭시인 것을 특징으로 하는 청구항 1 또는 2에 기재된 반도체장치이다.
청구항 4의 발명은, 내열 변형성 절연 필름과 상기 절연 필름상에 형성된 고착 전극 및 취출 전극과 상기 고착 전극상에 도전성 물질을 개재하여 접속된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 상기 지지 기판의 표면측을 전면 피복하는 절연 수지와 상기 고착 전극 및 취출 전극의 이면에 대응하여 형성된 절연 필름의 개구부와 상기 개구부를 개재하여 상기 취출 전극과 접속된 범프를 가지는 것을 특징으로 하는 반도체장치이다.
청구항 5의 발명은, 상기 절연 필름이 폴리아미드 부직포 에폭시 수지 필름인 것을 특징으로 하는 청구항 4에 기재의 반도체장치이다.
청구항 6의 발명은, 반도체소자와 상기 반도체소자와 도전성 물질로 접속된 방열판을 겸비한 고착 전극 및 취출 전극과 상기 반도체소자, 방열판을 겸비한 고착 전극 및 취출 전극의 표면측은 대기에 노출하지 않게 피복함과 동시에 상기 방열판을 겸비한 고착 전극 및 취출 전극의 이면측은 대기에 노출 하도록 피복하는 절연수지로 이루어지고, 상기 방열판을 겸비한 고착 전극, 상기 고착 전극상에 반도체소자를 배치했을 때에 평면에서 봐서 상기 반도체소자의 영역외가 되는 방열 영역을 가지는 것을 특징으로 하는 반도체장치이다.
청구항 7의 발명은 절연 필름의 일면 측에 고착 전극과 취출 전극과 상기 고착 전극상의 도전층을 개재하여 배치된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 이들을 피복하는 절연 수지를 설치하는 또한 절연 필름의 다른 면 측에 각각 상기 취출 전극 및 상기 고착 전극에 대응해 접속 전극 및 방열판을 설치한 반도체장치로서, 상기 고착 전극과 상기 방열판, 취출 전극과 접속 전극의 적어도 1조가 상기 절연 필름을 통해 관통하는 구멍을 갖고, 상기 관통구멍에 충진된 도전성 재료로 접속되고 있는 것을 특징으로 하는 반도체장치이다.
청구항 8의 발명은, 청구항 7에 기재된 반도체장치에 있어서 상기 상기 관통 구멍에 충진된 도전성 재료가 상기 고착 전극과 반도체소자를 고정하는 도전층 물질 및/또는 납땜 범프를 형성하는 물질을 주요로 하는 것을 특징으로 하는 반도체장치이다.
청구항 9의 발명은, 내열 변형성 절연 필름상에 설치한 전극 재료를 에칭으로 고착 전극 및 취출 전극을 형성하는 공정과 상기 절연 필름의 고착 전극과 상기 취출 전극의 이면 측에 통로를 설치하는 공정과 상기 고착 전극상에 반도체소자를 도전성 물질로 접속하는 공정과 상기 반도체소자의 전극과 취출 전극을 본딩하는 공정과 상기 절연 필름의 반도체소자측 전면을 절연 수지로 피복하는 공정과 상기 취출 전극과 범프를 상기 개구부를 개재하여 접속하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법이다.
청구항 10의 발명은, 상기 절연 필름이 폴리아미드 부직포 에폭시 수지 필름인 것을 특징으로 하는 청구항 9 기재의 반도체장치의 제조 방법이다.
청구항 11; 2C의 발명은, 지지 기판상에 방열판을 겸비한 고착 전극 및 취출 전극을 형성하는 공정과 상기 지지 기판상의 방열판을 겸비한 고착 전극상에 도전성 물질로 반도체소자를 접속하는 공정과 상기 반도체 소자의 전극과 상기 취출 전극을 본딩하는 공정과 상기 지지 기판상의 반도체소자, 방열판을 겸비한 고착 전극 및 취출 전극을 절연 수지로 피복하는 공정과 상기 지지 기판을 방열판을 겸비한 상기 고착 전극 이면 및 취출 전극 및 절연 수지의 이면측 계면로부터 박리 해 상기 방열판을 겸비한 고착 전극 이면 및 방출해 전극의 이면측을 대기에 노출시키는 공정을 갖고, 상기 지지 기판상에 방열판을 겸비한 고착 전극을 형성하는 공정은, 고착 전극상에 반도체소자를 배치했을 때 평면에서 봐서 반도체소자 영역외가 되는 방열 영역을 가지도록 고착 전극을 형성하는 공정인 것을 특징으로 하는 반도체장치의 제조 방법이다.
청구항 12의 발명은, 청구항 11 기재의 반도체장치에 있어서 상기 지지 기판이 스텐레스이고, 상기 방열판을 겸비한 고착 전극 및 취출 전극이 도금법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법이다.
청구항 13의 발명은, 청구항 11 기재의 반도체장치의 제조 방법에 있어서, 상기 지지 기판을 상기 방열판을 겸비한 고착 전극 및 취출 전극 절연 수지의 이면측계면로부터 박리 해 상기 고착 전극 이면 및 취출 전극의 이면측을 대기에 노출시키는 공정이, 상기 지지 기판상에 형성된 점착제와 상기 지지 기판을 상기 방열판을 겸비한 고착 전극 이면 및 취출 전극 및 절연 수지의 이면측과의 계면로부터 박리함으로서, 상기 방열판을 겸비한 고착 전극 이면 및 취출 전극의 이면측을 대기에 노출시키는 것을 특징으로 하는 반도체장치의 제조 방법이다.
청구항 14의 발명은 청구항 11 또는 청구항 13 기재의 반도체장치의 제조 방법에 있어서, 상기 지지 기판이 글라스 에폭시 수지이고, 상기 점착제가 실리콘 수지인 것을 특징으로 하는 반도체의 제조 방법이다.
본 발명의 반도체장치의 실시 형태를 도면을 참조해 설명한다.
도 1은 본 발명의 1 실시 형태와 관련되는 반도체장치의 단면도이다. 본 반도체장치는, 예를 들면 폴리아미드 부직포 에폭시 필름으로 이루어지는 절연 필름(61) 위에 형성된 동박을 에칭하여 형성한 고착 전극(64)과 이 고착 전극(64)의 주위를 둘러싸도록 고착 전극(64)과 동일하게 동박으로 형성된 복수의 취출 전극(65)을 구비하여 이 고착 전극 (64) 및 취출 전극(65)상에는 납땜 부착 및 금 와이어 본딩이 가능한 도금층, 예를 들면 니켈/금막이 형성되고 있고 고착 전극(64)의 니켈/금막상에는 고융점 납땜층(69)을 개재하여 반도체소자(70)가 장착되고 있다. 또한, 반도체소자(70)상의 전극과 취출 전극(65) 사이는 금 와이어(68)로 접속되고 있다. 이들 절연 필름상의 각 요소는 도시와 같이, 에폭시 수지(73)에 의해 수지 봉합되고 있다.
절연 필름(61)의 반도체소자(70)가 설치된 측과 반대측에서 또한 고착 전극(64)에 대응하는 구역에는 반도체소자(70)에서 발생한 열을 외부에 방출하기 위한 상기 전극과 동일하게 동박을 에칭하여 형성한 방열판(66)이 설치되고 있다.
또, 절연 필름(61)의 고착 전극 (64) 및 취출 전극(65)이 형성된 부분에는 각각 개구부(76)가 형성되고 있고, 방열판(66)과 상기 개구부에 노출한 고착 전극(64)과 취출 전극(65)의 이면에는 니켈/금막(71b)이 형성되고 있다.
상기 개구부(76)에는 반도체장치를 회로 기판에 실장할 때에, 회로 기판의 회로와 이들의 전극(64, 65)을 접속하기 위한, 예를 들면 Sn, Cu, Ag로 이루어지는 Pb풀리 납땜으로 형성한 납땜 볼(72)이 장착되고 있다. 또, 방열판(66)은 상기 개구부에 장착한 납땜 볼(72), 니켈/금막(71b)을 개재하여 고착 전극(64)과 금속 접속되고 있다.
이 구성에 의해, 반도체소자(70)에서 발생한 열은 고융점 납땜(69), 고착 전극(64), 니켈/금막(71b), 납땜 볼(72)을 개재하여 방열판(66)에 열전도 되고 양호한 방열이 가능하다.
도 2는, 본 발명의 반도체장치의 제 2의 실시 형태를 나타내는 도이고, 도 2A는 동 장치의 단면도이고, 도 2B는 평면도이다.
도 2A, 2B에 나타나는 바와 같이, 이 반도체장치에서는 고착 전극(64)을 둘러싸는 복수의 취출 전극(65)의 예를 들면 한쪽(도시예에서는 좌측면방향)에는 취출 전극(65)을 설치하지 않고 비워 두고 절연 필름(61)의 이 부분의 반대측 전면에 방열판(66)을 설치하고 있다.
이 실시 형태에서는, 도 1에 나타내는 제 1의 실시 형태의 반도체장치의 방열판(66)보다 방열판(66)의 면적이 넓기 때문에 방열판(66)의 회로 기판과의 접촉 면적의 증가와 함께 히트 싱크로서의 기능도 향상하는 결과, 방열성은 한층 양호하다.
다음에, 본 발명과 관련되는 반도체장치의 제조 방법에 대해서 설명한다.
(1) 동 부착 적층판의 작성 공정:
도 3은, 본 발명의 실시에 이용하는 동 부착 적층판의 구조를 나타내는 단면도이다. 도시와 같이, 동 부착 적층판(60)으로서 예를 들면 폴리아미드 부직포 에폭시 필름으로 이루어지는 절연 필름(61) 상하에, 2층의 동박(62, 62)을 부착한 것을 사용한다. 여기서, 폴리아미드 부직포 에폭시 필름이라는 것은, 폴리아미드 부직포에 에폭시 수지를 함침(合侵)시킨 후, 열간 프레스 해 필름형상으로 한 것이고, 폴리아미드 부직포 에폭시 필름의 막두께는 예를 들면 50 ㎛이고, 또한 동박(62)은 전해(電解) 동박으로 예를 들면 두께 18 ㎛의 것을 이용한다.
또한, 폴리아미드 부직포 에폭시 필름의 막두께는 얇아져가고, 1. 5 ㎛의 것도 있다.
(2) 드라이 필름 레지스트의 부착 공정:
준비한 동 부착 적층판(60) 상하에서, 부착 장치를 이용해 드라이 필름 레지스트(63a, 63b)를 부착한다. 도 4는 이 공정에서 구해지는 중간 제품의 단면도이다.
이 공정에서 사용하는 드라이 필름 레지스트로서는, 예를 들면 두께 6 ㎛의 것을 이용하고, 부착장치로서 보트 롤식 라미네이터(1aminator)를 이용한다. 부착 온도는 50 ℃, 부착 속도는 1. 5m/min, 에어 실린더의 압력은 0.4 Mpa로 하고, 부착 후, 실온으로 1시간 보관 유지하는 에이징을 실시한다.
(3) 노광 공정:
이 공정에서는, 드라이 필름 레지스상에 대해 각각 소망한 패턴을 가지는 네가티브형의 마스크를 이용해 상하에서 노광을 실시한다. 이 공정에서 사용하는 노광 장치로서 예를 들면 평행 광선 노광 장치를 이용해 사용하는 노광 방식 프록시 노광 방식이고, 노광량은 80 mJ/cm2이다.
(4) 현상 공정:
노광 공정을 종료한 중간 제품을 컨베이어식 스프레이 현상기를 이용하여 현상 한다. 사용하는 현상액은 1% 탄산나트륨 용액으로, 액온(液溫) 30℃로, 200초 현상 한 후, 세면, 건조되어 현상이 끝난 제품을 컨베이어에서 배출한다.
도 5는 현상 공정을 종료한 상태의 중간제품의 단면도를 나타낸다. 도시와 같이, 동박(62 및 62) 상에는 각각 소망한 패턴을 가지는 드라이 필름 레지스트(63a, 63b)가 형성되고 있다.
(5) 에칭공정:
본 공정에서는, 현상 공정을 종료한 중간제품을 컨베이어·스프레이식 에칭 장치를 이용하여 에칭을 실시한다. 즉, 현상완료의 중간 제품을 염화 제２철을 주성분으로 한 염산을 약 0.3 %포함한 에칭액(50℃)에 약 2분 통한다. 이것에 의해 드라이 필름 레지스트(63a, 63b) 아래 부분의 동박을 남기고 드라이 필름 레지스트(63a, 63b)에 덮여 있지 않은 부분의 동박은 에칭된다. 이어서, 실온으로 염산 5 %의 통을 통한 후, 세면, 건조한다.
(6) 박리 공정:
이 공정에서는, 드라이 필름 레지스트(63a, 63b)를 절연 필름(61)으로부터 박리한다.
즉, 3 % 역성(力性) 소다 박리 액을 이용해 액온 60℃로, 80초 침적하는 것으로 드라이 필름 레지스트(63a, 63b)를 절연 필름(61)으로부터 박리한다.
도 6A는 이와 같이 하여 박리한 중간 제품의 단면도이다. 도시와 같이, 절연 필름(61)의 한쪽측에 동박(62)으로 이루어지는 고착 전극(64) 및 취출 전극(65)이, 절연 필름(61)의 다른쪽 측에는 방열판(66)이 형성된다. 도 6B는 도 6A에 대응하는 평면도의 일례로서, 이 도에서 알수 있듯이 고착 전극(64)의 주위를 둘러싸도록 다수의 취출 전극(65)이 설치되고 있다.
(7) 레이저에 의한 개구부형성(구멍내기) 공정:
다음에, 이와 같이 하여 형성된 취출 전극(65) 및 고착 전극(64) 아래의 절연 필름(61)의 소망하는 위치로, 예를 들면 탄산 가스·레이저에 의해 동박의 면에 이를 때까지 절연 필름(61)을 증발시켜 개구부(67)를 형성한다.
도 7은 개구부(67)를 구비한 중간제품의 단면도이다. 또한, 탄산 가스 레이저는 폴리아미드 부직포 에폭시(61)의 소망한 부분을 증발시켜, 동박면에 의해 차단된다.
(8) 도금공정 :
이 공정에서는, 절연 필름(61)의 양측의 동박(62)에, 예를 들면 두께 4 ㎛의 니켈과 두께 0. 5 ㎛의 금으로 이루어지는 도금막을 형성한다. 도금막형성 방법으로 하고, 예를 들면 무전해도금법을 이용한다. 도금막의 형성은, 먼저 탈지를 실시하고, 과황산나트륨으로 동박의 표면의 소프상에칭을 실시한다. 다음에 희류산(di1uted su1phuric acid )으로 스맛트(smut)를 제거하고, 세면 후 희염산에 프리딥하고, 이어서 활성화 처리를 실시해, 희염산에 포스트 딥 한다. 그 후, 80 ℃ 10 분간 무전해니켈 도금 실시하고, 두께 약 4 ㎛의 니켈 도금막을 형성한다. 세면 후 희류산으로 활성화 처리를 실시하고, 또한, 치환 금 도금을 실시한다. 치환 금 도금을 행한 후 세면 해, 중성 무전해금 도금액을 이용해 60 ℃로 20분 또는 30분간 금 도금을 실시하고 두께 0. 5 ㎛의 금 도금막을 형성한다. 이서서 세면, 건조를 행한다.
도 8은 이와 같이 하여 도금을 실시한 중간 제품의 단면도이다. 도시하는 바와 같이, 절연 필름(61)의 양측의 동박(62) 상에 니켈/금막(71a, 71b)이 형성된다. 여기에서는, 반도체소자(70)의 위치 아래의 동박(62)과 위쪽의 니켈/금막(71a)을 포함해 고정 전극(64)이라고 한다.
(9) 다이본딩 공정:
이 공정에서는, 고융점 납땜(69)에 의해 반도체소자(70)를 다이본딩한다. 여기에서는 SnPb계(예를 들면, Sn10 % Pb90 %)의 고융점 납땜(69)을 이용해, 이것을 그 융점 이상(예를 들면 300℃)의 온도로 가열해, 고착 전극(64)상에 납땜(69)을 개재하여 반도체소자(70)를 탑재한다.
(10) 와이어본딩공정:
반도체소자(70) 상의 패드 전극과 취출 전극(65)을 금 와이어(68)로 결합한다. 여기에서, 와이어 본딩되는 위치의 동박(62)과 위쪽의 니켈/금막(71a)을 포함해 취출 전극이라고 한다.
이 와이어본딩 방법은 예를 들면 초음파 병용 열압착법을 이용한다. 즉, 예를 들면 30 ㎛의 금 와이어(68)를, 온도 150 ℃~250 ℃ 의 범위(예를 들면 230 ℃)에서 초음파를 작용시켜 상기 패드와 취출 전극(65)에 접합했다.
도 9는, 와이어본딩을 실시한 중간 제품의 단면도이다.
(11) 수지 몰드정도: 이 공정에서는 회로 형성면 전체를 수지 봉합한다. 즉, 도 10에 나타나는 바와 같이, 인쇄법 또는 트랜스퍼법에서 회로 형성면 전체를 절연 수지(73)로 봉합한다. 사용한 수지는, 반도체 봉합용의 에폭시 수지이고, 인쇄법에 의할 때는, 진공탈포(예를 들면 진공도 1O-3Torr)를 실시 후, 스키지(squeegee)를 이용해 균일한 두께로 인쇄한다. 인쇄 후, 125 ℃~150 ℃로 큐어를 실시해 에폭시 수지(73)를 굳힌다. 트랜스퍼법에 의할 때는, 150 ℃~180 ℃로, 트랜스퍼 성형하고 130 ℃~180 ℃로 큐어를 실시해 수지(73)를 굳힌다.
(12) 고착 전극과 방열판의 접속 및 납땜 범프의 형성 공정:
도 11에 나타나는 바와 같이 고착 전극(64)과 방열판(66)을 니켈/금 도금막(71b)을 개재하여 납땜 형성함으로써 접속을 실시하고, 동시에, 취출 전극(65) 아래에 형성된 니켈/금 도금막(71b) 상의 납땜 볼(72)의 형성을 실시한다. 납땜의 재질은 Pb가 포함되어 있는 것을 이용해도 좋지만, 본 실시 형태에서는 Sn-3 % Cu-0. 5 % Ag의 Pb프리 납땜을 이용했다.
납땜 접속 및 납땜 볼(72)의 형성은 다음과 같이 실시한다. 즉, 진공에서 납땜볼을 치구에 흡착하고, 고착 전극(64) 및 취출 전극(65)의 개구부(67)의 소정의 위치에 배치한다. 다음에, 260 ℃, 10분간의 조건에서 납땜 플로우를 실시한다. 본리플로공정에서 고착 전극(64)과 방열판(66)은 니켈/금 도금막(71b) 및 납땜을 개재하여 금속 접합되어 취출 전극(65)에는 납땜 볼(72)이 접속 형성된다. 반도체소자(70)에서 발생한 열, 금속 도체를 전하여 방열판(66)으로부터 용이하게 방열된다.
(13) 다이싱공정:
마지막에, 이상과 같이 형성된 지지 기판상의 복수의 반도체장치를 도 1에 나타난 것을 단위로 한 반도체장치 1 개씩 절출하여 반도체장치를 얻는다.
제 2의 실시 형태
제 2의 실시 형태 2는 방열성 향상을 위해 방열판을 연장시킨것이다. 즉, 실시 형태 1의 제조 공정에 있어서, 방열판(66)을 반도체소자(68) 고착 전극(64)의 직하의 위치만이 아닌 도 12에 나타나는 바와 같이 도중 좌측으로 연장해 형성해도 좋다. 도 13은 제 2의 실시 형태의 공정에 의해 작성한 반도체장치의 단면도로서, 반도체장치의 제조 방법 그 자체는 제 1의 실시 형태와 동일하다. 이 구성에서는, 방열판(66)의 면적이 제 1의 실시 형태보다 크게 방열 효과가 한층 향상한다.
또한, 본 발명의 실시 형태의 도 1, 도 2A, 도 11등에 나타난 것에서는, Ni/Au 도금이 방열판의 표면 전면을 덮도록 나타냈지만, 도금시에 마스크를 이용해 납땜(72)이 접속되는 부분에 형성되도록 하고, 다른 부분은 납땜 도금을 실시하도록 해도 괜찮다.
또, 절연 필름이 폴리아미드 부직포 에폭시의 경우에 대해 상술 했지만, 폴리아미드등을 이용해도 좋다.
다음에, 제 3 실시 형태에 대해서 설명한다.
도 14는, 본 발명의 반도체 장치의 제 3 실시 형태를 개략적으로 나타내는 단면도이다. 이 반도체장치는, 폴리아미드 부직포 에폭시 필름으로 이루어지는 절연 필름(61)상에 일체로 형성된 고착 전극(64)과 취출 전극(65), 상기 고착 전극(64)상에 배치한 고융점의 납땜(69)을 개재하여 장착된 반도체소자(70)를 갖고, 반도체소자(70)의 1면 전극과 취출 전극(65)은 금 와이어(68)로 본딩되어 있다. 상기 절연 필름의 반도체소자측의 면 즉 도시 상면은 전체가 보호용 합성 수지(73)로 수지 봉합되고 있다. 또, 상기 절연 필름(61)의 상기 고착 전극(64)과 취출 전극(65)의 하면에 대응하는 부분에는, 상기 각 하면의 면적보다 작은 임의의 면적을 가지는 통로(67)가 설치되어 있고 취출 전극(65)은 통로(67)를 통해 범프(72)에 접합되고 있고 또한 고착 전극(64)은 통로(67)를 개재하여 그 하단면은 대기에 노출하고 있다.
본 실시 형태의 반도체장치의 절연 필름은 폴리아미드 부직포 에폭시 필름으로 이루어져 있다.. 본 실시 형태에 있어서 기판을 구성 하는 절연 필름에 폴리아미드 부직포 에폭시 필름을 채용한 것은, 폴리아미드 부직포는 면강도가 높은 것 코스트가 싼 것에 부가하여 에폭시수지가 열경화성인 것에 의한다. 즉, 면강도가 높은 것에 따라 다른 수지를 이용했을 경우보다 얇게 할 수 있고 또, 열경화성인 것에 의해, 반도체 제조 혹은 실장시에 있어서의 납땜부 공정 등에 있어서의 열로, 전극의 위치 차이가 일어나는 것이 없기 때문이다.
또, 고착 전극은 개구(67)를 설치함에 따라 고착 전극(64)은 대기에 직접 접촉하므로, 반도체소자(70)로 생긴 열을 효율적으로 바깥 공기에 방열할 수가 있다.
이 제 3 실시 형태의 반도체장치의 제조 방법의 하나의 예를 도면을 참조해 설명한다. 본 실시 형태와 관련되는 반도체장치의 제조 방법은 이하에서 설명하는 공정(1)~(12)를 가지고 있다. 즉,
(1) 동 부착 적층판의 작성 공정은 이미 설명한 제 1의 실시 형태의 반도체장치의 제조 방법에 있어서의 동 부착 적층판의 작성 공정과 같고, 도 15A에 나타나는 구성은 도 3에 나타난 것과 같지만, 동 부착 적층판의 구성을 도 15A에 나타난 것과 같은, 2층의 동 부착 적층판 대신에, 도 15B에 나타내는 절연 필름상에 1층의 동박(62)이 부착되고 1층의 동 부착 적층판(60)이 형성된 것도 좋다.
이어서, (2) 드라이 필름 레지스트의 부착 공정, (3) 노광 공정, (4) 현상 공정은, (5) 에칭공정, (6) 박리 공정도, 제 1의 실시 형태의 반도체장치의 제조 방법에 있어서의 각 공정과 같고, 도 16A, 16B는, 현상 공정을 거쳐 얻을 수 있는 중간 제품 즉 동박 상의 드라이 필름 레지스트(63) 패턴 부착 적층판(60)을 각각 나타내는 단면도이고, 또한 도 17A는 박리 공정으로 구해진 중간 제품의 단면도이고, 도 17B는 그 평면도의 하나의 예이고, 각각 도 6A, 도 6B와 같은 도이다. 도시와 같이, 이 박리 공정에 있어서 절연 필름상에는 소망한 동박의 패턴이 형성된다.
(7) 개구부 구멍내기 공정
이 공정에서는, 예를 들면 탄산 가스·레이저를 이용해 동박(62) 아래의 위치의 절연 필름에 개구부(67)를 뚫는다. 탄산 가스·레이저는 동박의 면에 이를 때까지 절연 필름을 증발시키고, 여기에서는, 동박 패턴보다 약간 작은 개구부(67)를 형성한다.
도 18은 구멍내기 후의 중간 제품을 나타내는 단면도이다.
(8) 도금공정
이 공정도, 제 1의 실시 형태의 반도체장치에 있어서의 도금공정과 같다. 도 19는 이 공정으로 형성되는 중간 제품의 단면도로, 동박(62)의 상하에 니켈/금막(71a, 71b)이 형성되는 것을 나타내고 있다. 이어서, (9) 다이본딩공정, (10) 와이어본딩공정, (11) 수지 몰드공정도 제 1의 실시 형태의 반도체장치의 제조 방법에 있어서의 각 공정과 같기 때문에, 설명은 생략 하지만, 도 20은 와이어본딩공정에서 구해진 중간 제품의 단면도이고, 또한 도 21은, 수지 몰드공정에서 구해진 중간 제품의 단면도이다.
(12) 취출 전극으로의 범프 형성 공정
이 공정에서는, 취출 전극(65)의 개구부(66) 측의 니켈/금 도금막(71b) 상에 납땜 볼로 이루어지는 범프(72)(도22)를 형성한다. 범프(72)재질은 Pb가 포함되어 있는 납땜도 좋지만, 예를들면, Sn-3 % Cu-0. 5 % Ag의 Pb프리 납땜을 이용한다.
범프(72)는, 우선 진공에서 납땜 볼을 치구에 흡착하고, 취출 전극(65)의 소정의 위치에 배치해, 260 ℃, 10분간 리플로우 시켜 형성한다.
도 22는 이 공정에서 구해지는 중간 제품의 단면도이다.
(13) 다이싱공정
이상의 공정을, 도 14에 나타난 것을 단위로 한 복수개를 가지는 것에 대해서 실시하기 때문에, 도 14에 나타난 것을 1 개씩 절출한다.
이상의 각 공정에 의해 본 발명과 관련되는 반도체장치를 얻을 수 있다.
본 발명의 제 3 실시 형태에서는, 개구부(67)의 천공을 탄산 가스·레이저를 이용해 실시하는 경우를 예를 들어 상술 했지만, 다른 방법을 이용해, 개구부(67)를 형성해도 좋다. 예를 들면, 금형를 이용한 프레스기로, 미리 절연 필름(61)의 소망한 위치에 개구부(67)를 형성해 두어, 이어서 도 15B에 나타나는 바와 같이 동을 부착하여 동 부착 적층판(60)을 형성한다. 단 이 방법을 그대로 이용한 것은 (5)의 에칭공정으로 개구부(67)로부터 에칭액이 침입해, 고착 전극 및 취출 전극을 형성할 수 없기 때문에, 에칭공정으로 개구부(67)를 보호하기 위해 도시는 하지 않지만, 이면로부터 드라이 필름 레지스트를 부착하거나, 액상 레지스터를 도포해 건조 하게 한다. 이 이면 레지스터는(6)의 박리 공정으로 제거되어 도 18에 나타내는 형상이 된다.
또한, 본 발명의 제 4의 실시 형태는, 도 23에 나타나는 바와 같이, 도 14에 있어서의 고착 전극의 이면의 니켈/금 도금막(71b) 상에 납땜 층(72b)이 형성되고 있는 구성도 좋다.
또, 이 실시 형태에서는 고착 전극(64)의 이면에 대응해 형성된 절연 필름(61)의 개구부가, 반도체소자(70) 직하의 위치뿐인 경우에 대해 상술 했지만, 제 5의 실시 형태에서는, 도 24A 및 평면도인 도 24B에 나타나는 바와 같이, 방열성 향상을 위해, 방열판을 겸비한 고착 전극(64)이 연장되어 개구부(67)도 연장한 고착 전극(64)에 대응해 연장되어 크고 개구하고 있다. 혹은 개구부(67)는 반도체소자(70)의 직하의 고착 전극(64)의 위치는 아니고, 도 25에 나타내는 제 6의 실시 형태와 같이 연장된 방열판을 겸비한 고착 전극(64)의 반도체소자(70) 직하로부터 떨어진 위치 지점에 설치해도 좋다.
본 발명의 제 7의 실시 형태를 도면을 참조해 설명한다.
도 26은, 본 발명의 반도체장치의 제 7의 실시 형태를 개략적으로 나타내는 단면도이다.
이 반도체장치는 동일면상에 형성된 고착 전극(64)과 취출 전극(65), 상기 고착 전극(64)상에 배치한 고융점의 납땜(69)을 개재하여 장착된 반도체소자(70)를 갖고, 반도체소자(70)의 상면 전극과 취출 전극(65)은 금 와이어(68)로 본딩되고 있다. 반도체소자측의 면 즉 도시 상면은 전체가 보호용 합성 수지(73)로 수지 봉합되고 있다. 또한, 납땜 범프(72)가 취출 전극(65)에 접합되고 있고 또한 고착 전극의 하단면은 대기에 노출하고 있다. 여기서, 상기 방열판을 겸비한 고착 전극(64)은, 상기 고착 전극(64) 상에 반도체소자(70)를 배치했을 때에 평면에서 봐서 상기 반도체 소자(70)의 영역외가 되는 방열 영역(64a)을 가지도록, 반도체소자(70)의 아래 쪽에서 예를 들면, 도 26에서 좌측으로 연장하고 있다.
다음에, 상기 제 7의 반도체장치의 제조 방법의 하나의 예를 도면을 참조해 설명한다. 이 제조 방법은 이하에서 설명하는 각 공정을 가지고 있다. 즉,
(1) 스텐레스 기판상에 동 도금을 형성함으로써 고착 전극 및 취출 전극을 형성 하는 공정.
전처리: 예를 들면 두께 1 mm의 스텐레스 기판(예를 들면 SUS430) 61S을 5 % 염산에 실온으로 1분간 침전 후, 세면, 건조시킨다.
(2) 드라이 필름 레지스트의 부착 공정
드라이 필름 레지스트를 이용하고 부착 장치를 이용한다. 부착은, 예를 들면 온도는 50 ℃, 부착 속도는 1. 5 m/min, 에어실린더 압력은 0. 34 Mpa로 한다. 부착 후, 실온으로 15분간 보관 유지한다.
(3) 노광 공정
노광 장치는 소망한 패턴을 가지는 네가티브형의 마스크를 이용한 밀착 노광 방식을 채용하고 노광량은 예를 들면 80 mJ/cm2로 했다.
(4) 현상 공정
이 공정은, 제 1의 실시 형태의 반도체장치의 제조법에 있어서의 현상 공정과 같다. 도 27은 이 공정으로 구해진 중간 제품의 단면도이고, 스텐레스기판(61S)상에 드라이 필름 레지스트(63)의 패턴이 형성되고 있다.
(5) 도금공정
i) 동도금 공정
동도금 전처리로서 실온에서 10 % 황산에 3분간 침전한 후, 세면을 실시한다. 다음에 황산구리의 도금욕중에서, 2 A/dm2의 전류 밀도로 200분 전기 도금을 실시한다. 이것에 의해, 드라이 필름 레지스트(63)에 둘러싸인 홈안에 두께 70 ㎛의 동도금막(71c)이 형성된다.
(ii) 니켈과 금의 도금막형성( 1 ) : 전기 도금공정
동도금막(71c) 상에 있어서, 두께 4 ㎛의 니켈과 두께 0. 5 ㎛의 금으로 이루어지는 도금막(71d63)을 형성한다. 형성 방법은 전기 도금법이다. 중간 제품에 활성화 처리를 가해, 희염산에 포스트딥 한다.
다음에, 와트 욕중에서, 온도 50 ℃, 전류 밀도 2 A/dm2의 조건으로 니켈 도금 실시한다. 그리하면 두께 약 4 ㎛의 니켈 도금막 형성이 형성된다. 그 후 전스트라이크 도금을 1 A/dm2의 전류 밀도로 30분 실시한 후, 시안 욕중에서 60 ℃, 0 .5 A/dm2의 조건으로 1분 30 초간 금 도금을 실시한다. 이것에 의해 두께 0. 5 ㎛의 금 도금막이 형성된다.
도 28은 이 도금공정으로 구해진 중간 제품으로, 니켈/금막(71)이 형성되고 있다.
(6) 박리 공정
디 메틸 설펄 옥시사이드(dimethyl sulfur oxide) 계 아민 박리액을 이용하고, 이상의 공정으로 구해진 중간 제품을 액온 60 ℃로, 30분 침전하는 것으로, 드라이 필름 레지스트(63)을 박리하면, 스텐레스 기판(61A) 상에 형성된 고착 전극(64)과 취출 전극(65)으로 이루어지는 소망한 패턴이 형성된다. 도 29는 이 공정에서 구해진 중간 제품으로서, 도 29A는 그 단면도이고, 도 29B는 평면도의 일례를 나타낸다.
여기서, 고착 전극(64)은 상기 각 도중 좌방으로 향해 연장하고 있고, 그 위에 반도체소자를 재치할 때에 평면에서 봐서 반도체소자 영역외가 되는 영역이 형성되도록 해, 반도체소자에서 발생한 열의 방열 효과를 높인다.
다음의 (7) 다이본딩공정 (8) 와이어본딩공정 (9) 수지 봉합 공정은 제 1 의 실시 형태의 반도체장치의 제조법에 있어서의 각 공정과 같다. 여기서, 도 30은 와이어본딩공정으로 구해진 중간 제품의 단면도이고, 또한, 도 31은, 수지 봉합 공정으로 구해진 중간 제품의 단면도이다.
(10) 지지 기판으로부터의 박리 공정
스텐레스 기판(61S)을 몰드 수지(73) 및 전극(64, 65)의 계면에서 박리하지 않는다. 스텐레스 기판(61S)은 용이하게 이들의 계면보다 기계적으로 박리하는 것이 가능하다. 도 32는 이 공정으로 얻은 반도체 장치의 단면도이다.
(11) 니켈과 금의 도금막형성(2) : 무전해도금공정
이 공정은, 두께 4 ㎛의 니켈과 두께 0. 5 ㎛의 금으로 이루어지는 도금막(71)을 형성한다. 형성 방법은 예를 들면 이미 설명한 무전해도금법을 이용한다. 이 도금 방법은, 제 1의 실시 형태의 반도체장치의 제조법에 있어서의 도금공정과 같다.
(12) 취출 전극으로의 범프의 형성
취출 전극(65) 상의 도금막(71) 상에 납땜 볼로 이루어지는 범프(72)를 형성한다. 범프(72)의 재질은 Pb가 포함되어 있고 납땜도 좋지만, 본 실시 형태에서는 Sn-3 % Cu-0. 5 %A의 Pb프리 납땜을 이용했다.
범프(72)의 형성은, 이미 제 3의 실시 형태의 반도체장치의 제조법에 있어서의 「취출 전극으로의 범프의 형성」으로 설명한것과 같이 실시한다.
도 33은 이 공정에서 구해지는 중간 제품의 단면도이다.
(13) 다이싱공정
이상의 공정을 도 26에 나타난 것을 단위로 한 복수개를 가지는 것에 대해서 실시하기 때문에, 도 26에 나타난 것을 1 개씩 절출한다.
다음에 제 8 의 실시 형태의 반도체장치의 제조 방법에 대해서 설명한다.
도 33은, 제 8 의 실시 형태의 반도체장치를 개략적으로 나타내는 단면도이다.
(1) 실리콘 수지가 형성된 글라스 에폭시 기판상에 동박을 부착하여 고착 전극 및 취출 전극의 형성: 동박의 부착 공정
미리 이형성 점착재로서 실리콘 수지(61B)가 형성된 글라스 에폭시 기판(61A)을 준비한다. 글라스 에폭시 기판(61A)과 실리콘 수지(61B)의 계면은 글라스 섬유중에 실리콘 수지(61B)가 침투하고 있어, 견고하게 밀착해 있다. 실리콘 수지(61B)의 위에 예를 들면 두께 75 ㎛의 동박(62)을 부착하는 것으로, 이른바 동 부착 적층판을 형성한다. 부착 방법은 예를 들면 20 ℃로 동박(62)을 프레스 하는 것에 의한다.
(2) 전처리 공정
컨베이어식 장치를 이용해 상기 동 부착 적층판을 황산 일과산화수소수에 의해 이루어지는 화학 연마액으로 동박(62)의 표면을 화학 연마함으로써 세정해, 세면, 건조시킨다.
(3) 드라이 필름 레지스트의 부착 공정, 노광 공정, 현상 공정
드라이 필름 레지스트(63)로 하여 예를 들면 두께 10 ㎛의 것을 이용하는 외는 제 7의 실시 형태의 반도체장치의 제조 방법과 같다. 현상 후에는, 동박(84)상에 드라이 필름 레지스트(85)의 패턴이 형성된다. 도 34는 이 공정으로 구해진 중간 제품의 단면도이다.
(4) 에칭공정, 박리 공정
동박(62)의 에칭, 스프레이 방식의 컨베이어 장치를 이용해 염산과 염화 제２철의 혼합액로부터 이루어지는 에칭액을 이용해 40 ℃로 에칭을 실시한다. 에칭 후는 3 % 염산으로 산세(酸洗)한 후, 세면을 실시한다. 드라이 필름 레지스트(63)의 박리는, 에칭 장치와 이어진 동일한 라인의 스프레이 방식의 컨베이어 장치로 실시한다. 박리 액은 2 % 수산화 나트륨을 이용하고 40 ℃ 실시하여 소망한 패턴의 동박(62)이 형성된다. 도 35는 이 공정에서 구해진 중간 제품의 단면도이다. 그 평면도는 도 29에 나타난 것과 동일하다
(5) 니켈과 금의 도금막 형성 공정(그 1) : 무전해도금공정
동박(62) 상에, 두께 O. 5 ㎛의 니켈과 두께 4 ㎛의 금으로 이루어지는 도금막(71)을 형성한다. 형성 방법은 무전해도금법이다. 우선 탈지를 실시해, 다음에 과황산나트륨으로 소프트에칭을 실시한다. 이어서 희류산으로 스맛트를 제거하고, 세면 후 희염산에 프리 딥 한다. 그 후 활성화 처리를 실시해, 희염산에 포스트딥 해, 더욱, 80 ℃로 30분간 무전해니켈 도금 실시한다. 이것에 의해 두께 약 4 ㎛의 니켈 도금막형성을 형성한다.
세면 후 희류산으로 활성화 처리를 실시해 치환 금 도금을 실시한다. 세면 후, 중성 무전해금 도금액을 이용해 60 ℃로 30분간금 도금을 실시해, 두께 0. 5 ㎛의 금 도금막(23)을 형성한다. 이어서 세면, 건조를 실시한다.
이상의 공정에 의해, 니켈/금막(71)이 형성된다. 도 36은 이 공정에서 구해진 중간 제품의 단면도이다.
(6) 다이본딩공정, 와이어본딩공정, 수지 봉합 공정
와이어본딩 무늬 수지 봉합 공정까지는 제 7의 실시 형태의 경우와 같다.
(7) 지지 기판으로부터의 박리 공정
실리콘 수지층(61B)이 형성된 글라스 에폭시 기판(61A)을, 실리콘 수지층(61B)과 고착 전극(65) 및 취출 전극(65)과 몰드 수지(73)의 계면에서 박리하는 것으로 도 31에 나타내는 본 발명의 반도체장치가 완성한다.
글라스 에폭시 기판(61A)에는 실리콘 수지층(61B)이 형성되고 있으므로, 실리콘 수지(61B)와의 계면보다 기계적으로 용이하게 박리 하는 것이 가능하다.
(8) 니켈과 금의 도금막형성 공정(2) :무전해 도금공정, 취출 전극으로의 범프의 형성 공정
다이싱공정은 제 7의 실시 형태의 경우와 같다.
이상의 제조 방법은, 콘덴서, 저항등이 포함되어 있어도 적용 가능하고, 또한, 대기 뿐만 아니라, 진공중에 노출하고 있어도 적용할 수 있는 것은 물론이다.
항상, 방열판을 겸비한 고착 전극의 대기 측에 노출하는 니켈/금막상에는, 납땜등이 형성되고 있어도 좋은 것은 물론이다.
본 발명의 반도체장치의 제 9의 실시 형태에 대해서 도면을 참조해 설명한다.
도 37A는 본 발명의 제 9의 실시 형태와 관련되는 반도체장치의 단면도이고,도 37B는 평면도이다.
도 37A에 나타나는 바와 같이 절연 필름(61)의 1 측면에는, 적층한 동박을 에칭하여 형성한 중앙에 관통 구멍을 가지는 고착 전극(64)과 이 고착 전극(64)을 둘러싸도록 배치된 다수의 중앙에 관통 구멍을 가지는 취출 전극(65)이 설치되고, 또한 절연 필름(61)의 타 측면에는, 적층한 동박을 에칭하여 형성한 중앙에 관통 구멍을 가지는 방열판(66)과 중앙에 관통 구멍을 가지는 접속 전극(75)이 설치되고 있다. 접속 전극(75)은, 도 37B에 나타나는 바와 같이, 방열판(66)을 둘러싸도록 배치되고, 그 중앙에 관통구멍을 가지고 있다.
취출전극(65)과 접속전극(75) 및 고착전극(64)과 방열판(66)은 절연필름(61)을 끼워 대응배치되고, 각각에 형성된 소구멍을 일치시켜서 상호 연통한 관통멍을 형성하고 있다. 취출전극(65)과 접속전극(75) 및 고착전극(64)과 방열판(66)에는 납땜부착 및 금 와이어 본딩이 가능한 도금층, 예를들면 니켈/금막(71a)이 형성되어 있고, 또한 각 관통구멍에는 결합강도가 크고 또한 전열성이 양호한 고융점 납땜(69)이 충진되어 있다.
반도체소자(70)는 도잔층을 이루는 고융점 납땜(69) 및 니켈/금막(71a)을 끼워 동박제의 고착전극(64)과 일체로 적층되고 또한, 동박제의 고착전극(64)과 동박제의 방열판(66)은 절연필름(61)을 끼워 적층되어 있다.
반도체소자(70)상의 전극(70a)과 취출전극(65) 사이는 금 와이어(68)로 접속되고, 또한 이들 절연필름상의 각 요소는 에폭시 수지(73)에 의해 수지봉합되어 있다.
다른쪽, 절연필름(61)의 반대측에 배치된 방열판(66)과 접속전극(75)은 외부에 노출하고,각 관통구멍은 납땜범프(102)로 덮혀진 구성으로 되어 있다.
본 실시형태의 반도체장치는 이상의 구성이기 때문에 예를들면 절연필름(61)의 양면에 동박을 적층하여 드릴이나 프레스로 관통구멍을 형성한 지지기판을 만들고, 에칭하는 것으로 고착전극(64)과 방열판(66)과 취출전극(65)과 접속전극(75)을 한번에 형성하는 것이 가능하다. 더구나, 고착전극(64)과 방열판(66) 및 취출전극(65)과 접속전극(75)은 관통구멍에 충진하는 도전성재료에 의해 견고하게 연결할 수 있다.
이 구성에서는 고착전극(64)과 방열판(66)은 상기 관통구멍을 충진하고 있는 고융점 납땜(69)으로 견고하게 연결되어 있으므로, 그 접속강도가 크게 확보가능하고, 또한 절연필름(61)으로부터 고착전극(64)과 취출전극(65)과 봉합용의 절연수지(73)의 박리, 또한 반대측의 방열판(66)과 접속전극(75)의 박리가 발생하지 않고, 박형으로 부착력이 큰 반도체장치가 구해진다. 동시에 반도체소자(70)에서 발생하는 열은 고융점 납땜(69)을 개재하여 고착전극(64)에 전도되고 또한 고융점 납땜(69)을 개재하여 방열판(66)에 전도되기 때문에 효율좋게 방열이 실시된다.
또한, 반도체소자(70)로부터 금 와이어(68)를 개재하여 취출 전극(65)에 전하는 열도, 고융점 납땜(69)을 개재하여 접속 전극(75)에 전도되고 방열이 행해진다.
또한, 절연 필름(61)은, 폴리아미드 부직포 에폭시 수지 필름을 채용하는 것이 바람직하다. 이 필름은, 내열성이 있는 폴리아미드 부직포에 열경화성 수지인 에폭시 수지를 침윤 시킨것이므로, 열이 작용하는 공정에서도 형상이 안정되어 있어 전극 위치의 차이가 생기지 않는다고 하는 이점이 있다.
또, 납땜 범프(102)는, 반도체장치를 회로 기판에 실장할 때에, 회로 기판의 회로와 이들의 전극(64, 65)을 접속하기 위한 것으로, 가령, Sn, Ag, Cu로부터 이루어지는 Pb프리 납땜으로 되어 있다. 또한, 납땜 범프(102)는 각 실시 형태에 있어서, 측면에서 봐서 반구상을 이루는 것으로서 도시되고 있지만, 방열판(66) 아래의 납땜 범프(102)는 반드시 반구상일 필요는 없고, 예를 들면 옆으로 퍼진 대략 사다리꼴 형상의 것도 좋다.
다음에, 본 발명의 제 10의 실시 형태와 관련되는 반도체장치의 실시 형태를 도 38을 참조하여 설명한다.
이 반도체 장치도, 제 9 실시 형태와 관련되는 반도체장치와 동일하게, 반도체소자(70)와 동박제의 고착 전극(64)이 도전층을 이루는 고융점납땜(69) 및 니켈/금막(71a)을 끼워서 일체로 적층되고 또한 동박제의 고착 전극(64)과 동박제의 방열판(66)이 절연 필름(61)을 사이에 두고 적층되고 있다. 또, 고착 전극(64)과 절연 필름(61)과 방열판(66)에 각각 설치한 작은 구멍이 동심상으로 배치되어 관통 구멍이 확보되고 있는 점 및 취출 전극(65)과 절연 필름(61)과 접착 전극(75)에 각각 설치한 작은 구멍이 일치하고 있어 관통 구멍이 확보되고 있는 점에서도 상이하 않다.
제 9의 실시 형태와 관련되는 반도체장치와의 차이점은, 각 관통구멍의 고착 전극(64)측, 취출 전극(65)측으로부터 내부 중도까지 고융점 납땜(69)을 충진하고, 나머지의 부분 즉, 각 관통구멍의 방열판(66)측, 접착 전극(75)측의 내부는 납땜 범프(102)를 형성하는 납땜이 충진되도록 한 점이다.
이 구성에서는, 각 관통구멍에 대해서, 고융점 납땜(69)과 납땜 범프(102)를 양측으로부터 충진시켜 용접하고 있으므로, 접속 강도가 확보됨과 동시에 전열이 양호하게 행해진다. 이 때문에, 반도체소자(70)에서 발생하는 열은 고융점납땜(69)를 개재하여 고착 전극(64)에 전도하고 또한 각 관통 구멍의 고융점 납땜(69)을 개재하여 납땜 범프(102), 방열판(66)으로 전도되어 고효율에 방열을 실행한다.
또, 반도체소자(70)에서 발생하는 금 와이어(68)를 개재하여 취출 전극(65)에 전해지는 열도, 각 관통 구멍의 고융점 납땜(69)을 개재하여 납땜 범프(102), 접속 전극(75)에 전도되어 방열된다.
또한, 이 경우의 고융점 납땜(69)과 납땜 범프(102)의 계면은 서로의 성분이 확산해 합금상(合金相)을 형성하고 있고 도시한 것 같은 명확한 것은 아닌 것은 물론이다.
본 발명의 제 11의 실시 형태와 관련되는 반도체장치의 실시 형태를 도 39를 참조해 설명한다.
이 반도체장치도, 제 9의 실시 형태와 관련되는 반도체장치와 동일하게, 반도체소자(70)와 동박제의 고착 전극(64)이 고융점납땜(69) 및 니켈/금막(71a)를 사이에 두고 일체로 적층되고 또한 동박제의 고착 전극(64)과 동박제의 방열판(66)이 절연 필름(61)을 끼워서 적층되고 있다. 또한, 고착 전극(64)과 절연 필름(61)과 방열판(66) 및 취출 전극(65)과 절연 필름(61)과 접착 전극(75)이 각각 설치한 작은 구멍을 동심상에 배치하여 관통 구멍을 확보하고 있는 점에서도 상이하지 않다.
차이점은, 각 관통 구멍에 고융점 납땜(69)을 충진시키고 있는 것만으로 도 38에 나타나는 바와 같은 납땜 범프(102)를 갖추고 있지 않은 점이다.
이 구성에서는, 각 관통 구멍에 대해서 고융점 납땜(69)이 노출측 부근까지 충진되어 고착 전극(64)과 방열판(66) 및 취출 전극(65)과 접착 전극(75)을 용접하고 있으므로, 접속 강도가 확보됨과 동시에 열전도가 양호하게 행해진다.
반도체소자(70)에서 발생하는 열은, 고융점 납땜(69)을 개재하여 고착 전극(64)에 전도되고 또한 각 관통 구멍의 고융점 납땜(69)을 개재하여 방열판(66)에 전도되어 효율적으로 방열을 한다. 또, 반도체소자(70)에서 발생하는 금 와이어(68)를 개재하여 취출 전극(65)에 전해지는 열도, 각 관통구멍의 고융점 납땜(69)을 개재하여 접속 전극(75)에 전해져 방열을 한다.
본 발명의 제 12의 실시 형태와 관련되는 반도체장치의 실시 형태를 도 40을 참조해 설명한다.
이 반도체장치는, 절연 필름(61)의 일측면에 적층한 동박을 에칭하여 형성한 중앙에 관통 구멍을 가지는 고착 전극(64)과 고착 전극(64)을 둘러싸도록 중앙에 관통 구멍을 가지는 다수의 취출 전극(65)이 설치되고 또, 절연 필름(61)의 타측면으로, 적층한 동박을 에칭하여 형성해 중앙에 관통 구멍을 가지는 방열판(66)과 이 방열판(66)을 둘러싸도록 중앙에 관통 구멍을 가지는 다수의 접속 전극(75)이 형성되고 있다.
즉, 고착 전극(64)과 방열판(66) 및 취출 전극(65)과 접속 전극(75)은 각각의 작은 구멍이 동심상에 대향 배치되는 것으로 관통 구멍을 이루고, 이들 관통 구멍의 내면에는, 상기의 고착 전극(64)과 방열판(66)과 취출 전극(65)과 접속 전극(75)을 형성하기 위한 동박 적층을 실시하는 것과 동시에 형성되는 스루홀동도금 (85)이 실시되어 있다.
고착 전극(64)과 방열판(66)과 취출 전극(65)과 접속 전극(75)과 스루홀 동도금(85)에 대해서, 납땜 부착 및 금 와이어본딩이 가능한 도금층, 예를 들면 니켈/금막(71a)이 형성되고 또한 각 관통 구멍에 고융점 납땜(69)이 충진되고 있다.
반도체소자(70)는 고융점 납땜층(69)을 개재하여 고착 전극(64)의 니켈/금막(71a)상에 장착되어 그 전극(70a)과 취출 전극(65) 사이를 금 와이어(68)로 접속해, 이들 절연 필름상의 각 요소를 에폭시 수지(73)에 의해 수지 봉합하고 있다. 그외 방열판(66)과 접속 전극(75)이 외부에 노출해 각 관통 구멍의 노출측을 납땜 범프(102)로 막고 있다.
제작에 있어서는 절연 필름(61)의 양면에 동박을 적층해 드릴이나 프레스로 관통 구멍을 형성해 에칭에 의해 고착 전극(64)과 방열판(66)과 취출 전극(65)과 접속 전극(75)을 한 번에 형성해 고착 전극(64)과 방열판(66)과 취출 전극(65)과 접속 전극(75)을 형성한 후에, 스루홀 동도금(85)을 형성할 수가 있다.
이 구성에, 상기 스루홀 동도금(85)및 고융점 납땜(69)에 의해, 각각 고착 전극(64)과 방열판(66) 및 취출 전극(65)과 접속 전극(75)을 견고하게 연결할 수 있어 효율 좋게 방열을 실시할 수가 있다.
반도체소자(70)에서 발생하는 열은, 고융점 납땜(69)을 개재하여 고착 전극(64)에 전도되고 또한 각 관통 구멍에 형성되는 스루홀 동도금(85)과 고융점 납땜(69)을 개재하여 방열판(66)으로부터 효율적으로 방열이 행해진다. 또, 반도체소자(70)로부터 금 와이어(68)를 개재하여 취출 전극(65)에 전도되는 열도 각 관통 구멍에 형성되는 스루홀 동도금(85)과 고융점 납땜(69)을 개재하여 접속 전극(75)에 전도되어 효율적으로 방열된다.
도 42A, 도 42B는, 본 발명의 반도체장치의 제 14의 실시 형태를 나타내는 도이다. 도 42A는 동장치의 단면도이고, 도 42B는 평면도이다.
이 반도체장치에서는 절연 필름(61)의 한쪽(도시예에서는 좌측면방향)에는 취출 전극(65)을 설치하지 않고 비워 두어 절연 필름(61)의 이 부분의 반대측 전면에 방열판(66)을 설치하고 있다.
이 실시 형태의 방열판(66)의 면적은 이상에서 설명한 각 실시 형태의 반도체장치의 방열판(66)보다 넓기 때문에, 방열판(66)의 회로 기판과의 접촉 면적의 증가와 함께 히트 싱크로서의 기능도 향상하는 결과, 방열성은 한층 양호하다.
본 발명과 관련되는 제 9의 실시 형태에 걸리는 반도체 장치의 제조 방법에 대해서 설명한다.
(1) 동 부착 적층판의 작성 공정:
도 43은 본 발명의 실시에 이용하는 동 부착 적층판(60)의 구조를 나타내는단면도이고, 그 작성 공정은, 제 1의 실시 형태의 반도체 장치의 제조 방법에 있어서와 동일하다.
(2) 천공 공정:
도 44에 나타나는 바와 같이, 동 부착 적층판(60)의 소정의 위치에, 드릴에 의해 관통 구멍(101)을 뚫는다. 구멍지름은 예를 들면 0.3 mm로 한다. 프레스에 의해 금형를 이용해 관통 구멍(101)을 형성해도 좋다.
(3) 데스미어 처리 공정:
천공 공정에 의해 형성되어 관통 구멍(101)을 청소하는 공정이다. 청소하는 것은 폴리아미드 부직포 에폭시 필름의 에폭시 수지 성분이 주요하다. 먼저 에폭시 수지 성분을 팽윤 시키기 위해 35℃의 컨디셔너로 액에 3분간 담그어 그 후 세면 한다. 그 다음에 에폭시 수지 성분을 용해 에칭 하기 위해 75 ℃의 과망간산을 주요로 한 용액에 7분간 담그고 그 후 세면 한다. 그 다음에 관통 구멍(101)내에 잔존하는 과망간산이나 반응 부생성물을 제거·청소 하기 위해, 환원 처리액, 황산산 및 순수한 물로 이루어지는 43 ℃의 용액에 5분간 담그고 그 후 세면 한다. 그 다음에 80 ℃로 15분간 건조한다.
(4) 드라이 필름 레지스트의 부착 공정:
도 45에 나타나는 바와 같이, 준비한 동 부착 적층판(60)의 상하에서, 부착 장치를 이용해 드라이 필름 레지스트(63a, 63b)를 부착한다.
이 접착공정에 이어서 (5) 노광 공정, (6) 현상 공정, (7) 에칭공정, (8) 박리 공정은, 각각 제 1의 실시 형태의 반도체장치의 제조 방법에 있어서의 각 공정과 같다.
도 46은, 현상 공정을 종료한 상태의 중간제품 단면도를 나타낸다. 도시와 같이 동박(62 및 62) 상에는 각각 소망한 패턴을 가지는 드라이 필름 레지스트(63a, 63b)가 형성되고 있다. 또, 도 47은 이와 같이 하여 박리 한 중간 제품의 단면도이다.
(9) 도금공정:
이 공정에서는, 절연 필름(61)의 양측의 동박을 에칭하여 형성한 고착 전극(64), 취출 전극(65), 방열판(66) 및 접속 전극(75)의 표면에, 예를 들면 두께 4 ㎛의 니켈과 두께 0. 5 ㎛의 금으로 이루어지는 도금막을 형성한다. 이 도금공정 자체는 이미 설명한 것과 동일하다.
도 48은 이와 같이 하여 도금을 실시한 중간 제품의 단면도이다. 도시하는 바와 같이 절연 필름(61)의 양측의 고착 전극(64), 취출 전극(65), 방열판(66) 및 접속 전극(75)의 표면에 니켈/금막(71a, 71b)이 형성된다.
(10) 다이본딩, 취출 전극 관통 구멍의 덮는 공정:
이 공정에서는, 고융점 납땜(69)에 의해 반도체소자(70)를 다이본딩함과 동시에 고융점 납땜(69)에 의해 취출 전극(65)의 관통 구멍을 묻는다. 여기에서는, Sn-Pb계(예를 들면, Sn10 %-Pb90 %)의 고융점 납땜을 이용해, 이것을 그 융점 이상(예를 들면 300 ℃)의 온도에 가열해, 고착 전극(64)과 취출 전극(65) 상에 고융점 납땜을 적당량 배치해 고착 전극(64) 위에 반도체소자(70)를 탑재한다. 그러면 고착 전극(64)과 반도체소자(70)가 고융점 납땜(69)을 개재하여 접착하고 또 고융점 납땜(69)이 관통 구멍에 들어가 묻고 고착 전극(64)과 방열판(66)을 접속한다. 또, 고융점 납땜(69)이 취출 전극(65)의 관통 구멍에 들어가 취출 전극(65)과 접속 전극(75)을 접속한다.
도 49는 다이 본딩, 취출 전극 관통 구멍의 덮는 공정을 끝낸 중간 제품의 단면도이다.
(11) 와이어본딩공정 :
이 공정도 이미 설명했던 대로이고, 도 50은, 와이어본딩를 실시한 중간 제품의 단면도이다.
(12) 수지 몰드공정:
이 공정에서는 회로 형성면 전체를 수지 봉합한다. 즉, 도 51에 나타나는 바와 같이, 인쇄법 또는 트랜스퍼법에서 회로 형성면전체를 절연 수지(73)로 봉합한다. 이 공정도 제 1의 실시 형태의 반도체장치의 제조 방법에 대해서 이미 설명했던 대로 행해지지만 관통 구멍은 사전에 막혀 있으므로 수지(73)는 누수할 경우는 없다.
(13) 납땜 범프의 형성 공정:
도 52에 나타나는 바와 같이 방열판(66)과 접속 전극(75)의 각 관통 구멍 안에 형성된 고융점 납땜(69)에 접속하는 납땜 범프(102)의 형성을 실시한다. 납땜 범프의 형성 공정 자체는 이미 설명했던 대로이지만, 본 리플로우 공정에서는, 납땜이 방열판(66)과 접속 전극(75)의 각 관통 구멍의 주위의 니켈/금 도금막(71b)상에서 녹여서 부착하고 관통 구멍내의 고융점 납땜(69, 69)에 금속 접속하는 납땜 범프(102)가 형성된다. 반도체소자(70)에서 발생한 열은 금속 도체를 전해져 방열판(66)과 접속 전극(75)으로부터 용이하게 방열된다.
(14) 다이싱공정:
마지막에, 이상과 같이 하여 형성된 지지 기판상의 복수의 반도체장치를 도 37B에 나타난 것을 단위로 한 반도체장치 1 개씩 절출하여 반도체장치를 구한다.
본 발명과 관련되는 제 10의 실시 형태와 관련되는 도 38에 나타내는 반도체장치의 제조 방법에 대해서 설명한다.
도 38에 나타내는 반도체장치의 제조 방법의 경우에는, 제 9의 실시 형태의 상기 공정 (9) 「다이본딩, 취출 전극 관통 구멍의 덮는 공정」에 있어서, 고융점 납땜(69) 양을 작게하여 고착 전극 (64) 및 취출 전극(65)의 관통 구멍을 덮는 것으로 멈추고, 상기 공정(12)의 「납땜 범프의 형성 공정」에 있어서, 관통 구멍 안에 깊게 들어가 고융점 납땜(69)에 금속 접속하는 납땜 범프(102)를 형성한다. 그 외는, 제 9의 실시 형태의 제조 공정과 동일하다.
본 발명과 관련되는 제 11의 실시 형태와 관련되는 도 39에 나타내는 반도체장치의 제조 방법에 대해서 설명한다.
도 39에 나타내는 반도체장치의 제조 방법의 경우에는 제 9의 실시 형태의 공정(12)의 「납땜 범프의 형성 공정」을 생략 하고 그 외는 제 9의 실시 형태의 제조 공정과 같다.
본 발명과 관련되는 제 12의 실시 형태와 관련되는 도40에 나타내는 반도체장치의 제조 방법에 대해서 설명한다.
이 실시 형태, 고착 전극(64)과 방열판(66)을, 취출하여 전극(65)과 접속 전극(75)을 미리 스루홀 동도금에 의해 접속한다. 이미 설명한 공정 (3)의 「데스미어 처리 공정」과, 공정(4)의 「드라이 필름 레지스트의 부착 공정」사이에, 이하에 설명하는 스루홀 동도금을 형성하는 공정을 더한다.
스루홀 동도금 형성 공정:
(a) 폴리아미드 부직포 에폭시 필름으로 이루어지는 절연 필름(61)의 양면에 동박(62, 62)을 부착하여 이루어지는 3층 구조의 지지 기판을 준비해, 도 53(17)에 나타나는 바와 같이, 데스미어 처리 공정의 마지막 건조 처리 공정을 거치지 않는 상태로 상기 지지 기판을 탈지액에 침적하여 지지 기판의 표면을 탈지 하고 그 다음에 세면한다.
탈지액으로서 약 알카리 클리너를 5 % 포함한 54 ℃의 용액을 이용했다. 탈지액에 침적하는 시간은 40 초간으로 했다.
(b) 카본 처리제 78 % 포함한 용액을 34 ℃의 온도로 해 약 35초 침적하고, 에어 나이프로 건조시킨 후, 세면 한다.
(c) 약 알칼리의 클리너 컨디셔너를 2. 5 % 포함한 25 ℃의 용액에 약 40 초간 침적 한 후, 세면 한다.
(d) (b)의 공정을 또 한번 실시한다. 그러면, 도 54에 나타나는 바와 같이, 관통 구멍의 내면도 포함해 전면에 카본블랙(201)이 흡착한다.
(e) 다음에, 동표면의 흡착하고 있는 카본블랙를 에칭법에 의해 제거한다. 이 에칭액으로서 순수한 물에 황산구리오수염 25.0 g/L, 98 % 황산을 8.5 용량 %, 황산과수 타입의 엣첸트(etchant)를 3 용량 %,35 % 과산화 수소수를 4. 5 용량 %, 포함한 40 ℃의 에칭 용액에, 약 3분 침적하여, 세면 한다. 그리하면, 도 55에 나타나는 바와 같이, 절연 필름(61)의 단면부에만 역 카본 플래터(201)가 남는다. 동박(62, 62)의 표면의 흡착하고 있던 카본블랙은, 상기 동박(62, 62)이 약 1 ㎛ 에칭되는 것으로 제거된다.
(f) 방수액에서 25 ℃로 방수 처리를 실시한다. 이 공정은 생략해도 좋다.
(g) 실온에서 황산구리 용액중에서, 예를 들면 2 A/dm2의 전류 밀도로 30분간 전기 동도금을 실시한다. 그러면, 도 59에 나타나는 바와 같이, 동박(62, 62)의 표면에 동도금(74a)이 형성되고 관통 구멍에도 스루홀 동도금(74b)이 형성되어 동박(62, 62)이 도통 접속 상태가 된다.
본 발명과 관련되는 제 13의 실시 형태에 걸리는 도 41에 나타내는 반도체장치의 제조 방법에 대해서 설명한다.
도 41에 나타내는 반도체장치의 제조 방법의 경우에는, 상기 공정(12)의 「납땜 범프의 형성 공정」을 생략 하고, 그 외는, 제 12의 실시 형태의 제조 공정과 동일하게 실시한다. 이 제조 방법으로, 고융점 납땜(69)을 거의 관통 구멍의 노출측단에 도달시킨다.
본 발명과 관련되는 제 14의 실시 형태에 걸리는 도 42A, 도 42B에 나타내는 반도체장치의 제조 방법에 대해서 설명한다.
이 실시 형태는, 방열성 향상을 위해, 방열판을 연장시킨것이다.
즉, 실시 형태 9의 제조 공정에 있어서, 방열판(66)을 반도체소자(70)의 고착 전극(64)의 직하의 위치 만이 아니고, 예를 들면 도 42A에 나타나는 바와 같이 도안의 좌측으로 연장해 형성한다. 반도체장치의 제조 방법 그것은, 실시 형태 9와 동일하다. 이 구성에서는, 방열판(66)의 면적이 제 9의 실시 형태보다 크게 방열 효과가 한층 향상한다.
상술한 본 발명의 실시 형태에서는, Ni/Au 도금이 방열판(66)의 표면 전면을 가리도록 나타냈지만, 도금시에 마스크를 이용해 납땜 볼(102)이 접속되는 부분에 형성되도록 하고, 다른 부분은 납땜 도금, 또는 양철 도금(tin plated)을 실시하도록 해도 괜찮다.
또, 절연 필름이 폴리아미드 부직포 에폭시의 경우에 대해 상술하였지만, 폴리아미드 등을 이용해도 좋다.
또한, 본 발명의 실시 형태에서는 고착 전극과 상기 방열판, 취출 전극과 접속 전극의 양쪽 모두에 관통 구멍을 가지는 경우에 대해 상술 했지만, 어느쪽 1조가, 관통 구멍을 가지고 있고 다른쪽의 조합이 관통 구멍을 가지지 않고, 예를 들면 레이저 등으로 절연 필름(61)의 천공을 실시해, 고착 전극 또는 취출 전극과 납땜 범프 접속을 하고 있어도 본 발명은 적용할 수 있다.
또, 본 발명의 실시 형태에서는, 관통 구멍(101)의 구멍 지름이이 예를 들면 0. 3 mm로 하였지만, 구멍지름은 접속이 취해져 있으면 임의이고, 특히 반도체 소자(70) 아래 것은 커도 좋고, 반도체소자(70)보다 약간 작은 각형도 좋다.
본 발명의 반도체장치는 이하의 효과를 가진다.
절연 필름의 고착 전극에 대응하는 이면 측에 대기에 노출한 방열판에 의해 방열할 수 있는 또한 방열판은 크기에 대한 자유도가 있기 때문에, 고발열량의 고성능인 반도체소자에 대응한 크기의 방열판을 설치할 수가 있다. 혹은 고착 전극상에 반도체소자를 배치(탑재)했을 때에, 반도체소자에서 발생한 열이 반도체소자하면의 영역에 가세하고 상기 방열 영역로부터도 방열이 실행되기 때문에, 그 방열 효율이 극히 양호하다. 혹은 취출 전극, 고착 전극을 대기에 노출한 구성을 채취함으로 고방열성에 있다. 또한, 고방열성이기때문에 보다 고집적화, 고기능화된 반도체 칩(소자)을 패키지 할 수가 있다.
절연 필름상에 고착 전극, 취출 전극을 형성하고 있으므로 박형할 수 있고 특히, 폴리아미드 부직포 에폭시 수지 필름, 폴리아미드 부직포 에폭시 필름 지지 기판은 예를 들면 70 ㎛공정에서 종래의 것의 반정도의 두께에서도 지지 기판으로서 종래와 같은 기능을 발휘할 수 있기 때문에 예를 들면, 1O ㎛두께로 얇게 할 수 있으므로 이것을 절연 필름으로 이용하는 것으로 박형의 반도체장치를 제공할 수가 있다.
양면의 동(銅)박을 동시에 에칭함으로써 고착 전극, 취출 전극, 방열판을 형성하고 있으므로 단시간에 제조할 수 있어 제조 코스트를 내릴 수가 있다.
또, 지지 기판을 스텐레스로 하는 것으로 반도체장치를 지지 기판으로부터 박리 할 때의 이형성이 좋고, 종래와 같이 특히 박리 처리를 실시하는 일 없이 용이하게 박리 할 수 있기 때문에 제조 공정을 간단하고 쉽게 할 수 있고 따라서, 제조시간 및 코스트의 삭감이 가능하다.
또한, 이형성을 좋게하기 위해 지지 기판에 미리 이형성 점착재층을 설치해 두는 것 만의 간단한 작업으로 박리 처리를 용이하게 실시할 수가 있다. 특히, 지지 기판에 글라스 에폭시 수지를 이용했을 경우에는, 이형성 점착재로서 실리콘 수지를 이용하는 것에 의해 글라스 섬유중에 실리콘 수지가 침투해 지지 기판을 한층 용이하게 박리 할 수 있다. 그 때문에, 종래와 같은 이형처리를 필요로 하지 않고, 제조 공정 실시를 위한 시간 및 코스트를 삭감하는 것이 가능하다.
상기 고착 전극과 상기 방열판을 관통 구멍에 충진된 도전성 재료로 접속하는 것으로 상기 고착 전극, 상기 방열판 및 절연 필름이 일체적으로 견고하게 고착되어 절연 필름로부터 그 일측면측의 고착 전극, 취출 전극, 봉합용의 절연 수지, 또 타측면측의 방열판 및 접착 전극이 박리 할 우려가 없다. 또, 이 구성에서는 반도체소자에서 발생한 열은, 상기 관통 구멍내의 고융점 납땜 혹은 스루홀 동도금등의 도전성 재료를 개재하여 이면측의 방열판에 전도하기 때문에 높은 방열성을 얻을 수 있다.
더욱이 절연 필름의 양면에 동박을 적층해, 관통공을 드릴이나 프레스등으로 열 수가 있으므로, 제조 코스트를 큰폭으로 저하 시키는 것이 가능하고 또한, 지지 기판상에 동박을 에칭하는 것으로 고착 전극, 취출 전극을 형성하고 있으므로, 종래의 열압착에 의한 기계적인 프로세스에 비교해 단시간 또한 저렴한 코스트로 제조할 수가 있다.
폴리아미드 부직포 에폭시 수지 필름은, 내열성인 폴리아미드 부직포에, 열경화성 수지인 에폭시 수지를 침윤시킨것으로, 제조 혹은 실장시의 가열열공정에서도 그 형상은 안정되어 있고 전극 위치가 이탈할 우려가 없고 또한 저비용에다 폴리아미드 부직포는 막강도가 뛰어나므로 지지 기판, 나아가서는 반도체장치를 박육화(薄肉花)할 수가 있다.
도 1은 본 발명의 반도체장치의 제 1의 실시 형태를 나타내는 단면도이다.
도 2는 본 발명의 반도체장치의 제 2의 실시 형태를 나타내는 도이고, 도 2A는 그 단면도이고, 도 2B는 그 평면도이다.
도 3은 본 발명에 이용한 동(銅)부착 적층판의 단면도이다.
도 4는 본 발명의 반도체장치 제조의 드라이 필름 레지스트의 부착공정으로 구해지는 중간 제품의 단면도이다.
도 5는 본 발명의 반도체장치 제조의 현상 공정에서 구해지는 중간 제품의 단면도이다.
도 6은 본 발명의 반도체장치 제조의 박리 공정에서 구해지는 중간 제품을 설명하기 위한 도이고,도 6A는 단면도이고, 도 6B는 평면도이다.
도 7은 본 발명의 반도체장치 제조의 구멍내기 공정에서 구해지는 중간 제품의 단면도이다.
도 8은 본 발명의 반도체장치 제조의 도금 공정에서 구해지는 중간 제품의 단면도이다.
도 9는 본 발명의 반도체장치 제조의 와이어 본딩공정에서 구해지는 중간 제품의 단면도이다
도 10은 본 발명의 수지 몰드공정에서 구해지는 중간 제품의 단면도이다.
도 11은 본 발명의 반도체 장치의 납땜 범프등의 형성 공정에서 구해지는 중간 제품의 단면도이다.
도 12는 본 발명의 다른 반도체장치 제조의 박리 공정에서 구해지는 중간 제품을 설명하기 위한 도이다.
도 13은 본 발명의 다른 반도체장치의 제조 공정에서 구해진 반도체장치의 단면도이다.
도 14는 본 발명의 반도체장치의 제 3의 실시 형태의 단면도이다.
도 15는 동 부착 적층판의 작성 공정에서 구해지는 중간 제품의 단면도이다.
도 16은 현상 공정에서 구해지는 중간 제품의 단면도이다.
도 17은 박리 공정에서 구해지는 중간 제품의 단면도이다.
도 18은 개구부 구멍내기 공정에서 구해지는 중간 제품의 단면도이다.
도 19는 도금공정에서 구해지는 중간 제품의 단면도이다.
도 20은 와이어 본딩공정에서 구해지는 중간 제품의 단면도이다.
도 21은 수지 몰드공정에서 구해지는 중간 제품의 단면도이다.
도 22는 취출 전극으로의 범프 형성 공정에서 구해지는 중간 제품의 단면도이다.
도 23은 본 발명의 반도체장치의 제 4의 실시 형태의 단면도이다.
도 24는 본 발명의 반도체장치의 제 5의 실시 형태를 나타내고, 도 24a는 단면도이고, 도 24b는 치수 평면도이다.
도 25는 본 발명의 반도체장치의 제 6의 실시 형태의 단면도이다
도 26은 본 발명의 반도체장치의 제 7의 실시 형태의 단면도이다.
도 27은 현상 공정에서 구해지는 중간 제품의 단면도이다.
도 28은 도금공정에서 구해지는 중간 제품의 단면도이다.
도 29는 박리 공정에서 구해지는 중간 제품의 단면도이다.
도 30은 와이어본딩 공정에서 구해지는 중간 제품의 단면도이다.
도 31은 수지 봉합 공정에서 구해지는 중간제품의 단면도이다.
도 32는 지지 기판으로부터의 박리 공정에서 구해지는 중간 제품의 단면도이다.
도 33은 범프 형성 공정에서 구해지는 중간 제품의 단면도이다.
도 34는 제 8의 실시 형태의 반도체 제조 방법에 있어서의 드라이 필름 부착공정에서 구해지는 중간 제품의 단면도이다.
도 35는 동일 에칭 공정에서 구해지는 중간 제품의 단면도이다.
도 36은 동일 도금막성형 공정에서 구해지는 중간 제품의 단면도이다.
도 37은 본 발명의 반도체 장치의 제 9의 실시 형태와 관련되고 도 1A는 그 단면도이고, 도 1B는 그 평면도이다.
도 38은 본 발명의 반도체장치의 제 10의 실시 형태와 관련되는 단면도이다.
도 39는 본 발명의 반도체장치의 제 11의 실시 형태와 관련되는 단면도이다.
도 40은 본 발명의 반도체장치의 제 12의 실시 형태와 관련되는 단면도이다.
도 41은 본 발명의 반도체 장치의 제 13의 실시 형태와 관련되는 단면도이다.
도 42는 본 발명의 반도체장치의 제 14의 실시 형태와 관련되고, 도 43A는 그 단면도이고, 도 44B는 그 평면도이다.
도 43은 본 발명에 이용하는 동 부착 적층판의 단면도이다.
도 44는 본 발명의 반도체장치 제조의 천공 공정에서 구해지는 중간 제품의 단면도이다.
도 45는 본 발명의 반도체장치 제조의 드라이 필름 레지스트의 부착공정에서 구해지는 중간 제품의 단면도이다.
도 46은 본 발명의 반도체장치 제조의 현상 공정에서 구해지는 중간 제품의 단면도이다.
도 47은 본 발명의 반도체장치 제조의 에칭공정을 끝내고 박리 공정에서 구해지는 중간 제품의 단면도이다.
도 48은 본 발명의 반도체장치 제조의 도금공정에서 구해지는 중간 제품의 단면도이다.
도 49는 본 발명의 반도체장치 제조의 다이본딩, 취출 전극 관통 구멍의 덮는 공정에서 구해지는 중간 제품의 단면도이다.
도 50은 본 발명의 반도체장치 제조의 와이어 본딩공정에서 구해지는 중간 제품의 단면도이다.
도 51은 본 발명의 수지 몰드공정에서 구해지는 중간 제품의 단면도이다.
도 52는 본 발명의 반도체장치의 납땜 범프의 형성 공정에서 구해지는 중간제품의 단면도이다.
도 53은 본 발명의 제 12의 실시 형태와 관련되는 반도체장치의 제조 공정의 하나인 스루홀 동도금 형성 공정을 자세하게 설명하기 위한도이고, 용의하는 지지 기판의 단면도이다.
도 54는 도 53의, 지지 기판을 카본 처리제에 침적하여 전면에 카본블랙를 흡착시킨 상태를 나타내는 확대 단면도이다.
도 55는 도 54의, 전면에 카본블랙를 흡착시킨 지지 기판을 에칭법으로 처리해 관통 구멍의 절연 필름부에만 카본블랙이 남는 상태를 나타내는 확대 단면도이다.
도 56은 도 55의, 절연 필름의 단면부에만 카본블랙이 남은 지지 기판에 전기 동도금하고, 관통 구멍에 스루홀 동도금을 형성한 상태를 나타내는 확대 단면도이다.
도 57은 종래의 반도체장치의 단면도이다.
도 58은 종래의 다른 반도체장치의 단면도이다.

Claims (14)

  1. 절연 필름의 한쪽 측에, 상기 절연 필름상에 형성된 고착 전극 및 취출 전극과 상기 고착 전극상에 도전성 재료로 접속된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 이들을 피복하는 절연 수지를 가지는 반도체장치에 있어서, 절연 필름의 다른 측에 상기 고착 전극의 열을 방열 하기 위한 방열판과 상기 취출 전극에 접속된 납땜 볼을 가지는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 방열판은, 상기 절연 필름의 개구부를 개재하여 상기 고착 전극과 도전성으로 또 열전도성 물질에 의해 접속되고 있는 것을 특징으로 하는 반도체장치.
  3. 청구항 1 또는 2에 있어서,
    상기 절연 필름이 폴리아미드 부직포 에폭시인 것을 특징으로 하는 반도체장치.
  4. 내열 변형성 절연 필름과 상기 절연 필름상에 형성된 고착 전극 및 취출 전극과 상기 고착 전극상에 도전성 물질을 개재하여 접속된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 상기 지지 기판의 표면측을 전면 피복하는 절연 수지와 상기 고착 전극 및 취출 전극의 이면에 대응해 형성된 절연 필름의 개구부와 상기 개구부를 개재하여 상기 취출 전극과 접속된 범프를 가지는 것을 특징으로 하는 반도체장치.
  5. 청구항 4에 있어서,
    상기 절연 필름이 폴리아미드 부직포 에폭시 수지 필름인 것을 특징으로 하는 반도체장치.
  6. 반도체 소자와 상기 반도체소자와 도전성 물질로 접속된 방열판을 겸비한 고착 전극 및 취출 전극과 상기 반도체소자, 방열판을 겸비한 고착 전극 및 취출 전극의 표면측은 대기에 노출하지 않게 피복함과 동시에 상기 방열판을 겸비한 고착 전극 및 취출 전극의 이면측은 대기에 노출하도록 피복하는 절연 수지로 이루어지고, 상기 방열판을 겸비한 고착 전극은, 상기 고착 전극상에 반도체 소자를 배치할 때에 평면에서 봐서 상기 반도체소자의 영역외가 되는 방열 영역을 가지는 것을 특징으로 하는 반도체장치.
  7. 절연 필름의 일면 측에 고착 전극과 취출 전극과 상기 고착 전극상의 도전층을 개재하여 배치된 반도체소자와 상기 반도체소자의 전극과 상기 취출 전극을 접속하는 와이어와 이들을 피복하는 절연 수지를 설치하고 또한 절연 필름의 다른 면 측에, 각각 상기 취출 전극 및 상기 고착 전극에 대응해 접속 전극 및 방열판을 설치한 반도체장치로서,
    상기 고착 전극과 상기 방열판, 취출 전극과 접속 전극의 적어도 1조가, 상기 절연 필름을 통해 관통하는 구멍을 갖고, 상기 관통 구멍에 충진된 도전성 재료로 접속되고 있는 것을 특징으로 하는 반도체장치.
  8. 청구항 7에 있어서,
    상기 해당 관통 구멍에 충진된 도전성 재료가, 상기 고착 전극과 반도체소자를 고정하는 도전층 물질 및/또는 납땜 범프를 형성하는 물질을 주요로 하는 것을 특징으로 하는 반도체장치.
  9. 내열 변형성 절연 필름상에 설치한 전극 재료를 에칭에서 고착 전극 및 취출 전극을 형성하는 공정과, 상기 절연 필름의 고착 전극과 상기 취출 전극의 이면 측에 통로를 설치하는 공정과, 상기 고착 전극상에 반도체소자를 도전성 물질로 접속하는 공정과, 상기 반도체소자의 전극과 취출 전극을 본딩하는 공정과, 상기 절연 필름의 반도체소자측 전면을 절연 수지로 피복하는 공정과, 상기 취출 전극과 범프를 상기 개구부를 개재하여 접속하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  10. 청구항 9에 있어서,
    상기 절연 필름이 폴리아미드 부직포 에폭시 수지 필름인 것을 특징으로 하는 반도체장치의 제조 방법.
  11. 지지 기판상에 방열판을 겸비한 고착 전극 및 취출 전극을 형성하는 공정과, 상기 지지 기판상의 방열판을 겸비한 고착 전극상에 도전성 물질로 반도체소자를 접속하는 공정과, 상기 반도체소자의 전극과 상기 취출 전극을 본딩하는 공정과, 상기 지지 기판의 반도체소자, 방열판을 겸비한 고착 전극 및 취출 전극을 절연 수지로 피복하는 공정과, 상기 지지 기판을 방열판을 겸비한 상기 고착 전극 이면 및 취출 전극 및 절연 수지의 이면측 계면로부터 박리 해 상기 방열판을 겸비한 고착 전극 이면 및 취출 전극의 이면측을 대기에 노출시키는 공정을 갖고, 상기 지지 기판상에 방열판을 겸비한 고착 전극을 형성하는 공정은, 고착 전극상에 반도체소자를 배치할 때 평면에서 봐서 반도체소자 영역외가 되는 방열 영역을 가지도록 고착 전극을 형성하는 공정을 특징으로 하는 반도체장치의 제조 방법.
  12. 청구항 11에 있어서,
    상기 지지 기판이 스텐레스이고, 상기 방열판을 겸비한 고착 전극 및 취출 전극이 도금법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  13. 청구항 11에 있어서,
    상기 지지 기판을 상기 방열판을 겸비한 고착 전극 및 취출 전극 절연 수지의 이면측 계면으로부터 박리 해 상기 고착 전극 이면 및 취출 전극의 이면측을 대기에 노출시키는 공정이, 상기 지지 기판상에 형성된 점착제와 상기 지지 기판을 상기 방열판을 겸비한 고착 전극 이면 및 취출 전극 및 절연 수지의 이면측과의 계면으로부터 박리함으로써, 상기 방열판을 겸비한 고착 전극 이면 및 취출 전극의 이면측을 대기에 노출시키는 것을 특징으로 하는 반도체장치의 제조 방법.
  14. 청구항 11 또는 청구항 13에 있어서,
    상기 지지 기판이 글라스 에폭시 수지이고, 상기 점착제가 실리콘 수지인 것을 특징으로 하는 반도체장치의 제조 방법
KR1020040079326A 2003-10-07 2004-10-06 반도체장치 및 그 제조 방법 KR20050033821A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00348749 2003-10-07
JP2003348749A JP2005116760A (ja) 2003-10-07 2003-10-07 半導体装置及びその製造方法
JP2003350972A JP2005116886A (ja) 2003-10-09 2003-10-09 半導体装置の製造方法
JPJP-P-2003-00350972 2003-10-09
JPJP-P-2003-00422353 2003-12-19
JP2003422353A JP3907002B2 (ja) 2003-12-19 2003-12-19 半導体装置
JP2004061740A JP4386763B2 (ja) 2004-03-05 2004-03-05 半導体装置
JPJP-P-2004-00061740 2004-03-05

Publications (1)

Publication Number Publication Date
KR20050033821A true KR20050033821A (ko) 2005-04-13

Family

ID=34397122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079326A KR20050033821A (ko) 2003-10-07 2004-10-06 반도체장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US20050073039A1 (ko)
KR (1) KR20050033821A (ko)
CN (1) CN1606152A (ko)
TW (1) TWI348748B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789874B1 (ko) * 2006-07-27 2008-01-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US7528073B2 (en) * 2004-11-04 2009-05-05 Sumitomo Electric Industries, Ltd. Dry etching method and diffractive optical element
CN100447997C (zh) * 2005-09-28 2008-12-31 王忠诚 一种电子装置
JP4919761B2 (ja) * 2006-10-27 2012-04-18 日東電工株式会社 配線回路基板および電子部品装置
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
EP2541593B1 (en) * 2011-06-30 2019-04-17 Rohm Co., Ltd. Laminated high melting point soldering layer
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
CN103021880B (zh) * 2011-09-22 2015-07-08 株式会社东芝 半导体装置的制造方法
JP5999041B2 (ja) * 2013-07-23 2016-09-28 株式会社デンソー 電子装置
US9756726B2 (en) * 2013-11-04 2017-09-05 Infineon Technologies Ag Electronic device and method of fabricating an electronic device
TW201613052A (en) * 2014-09-30 2016-04-01 Lingsen Precision Ind Ltd Packaging structure and packaging method without planar leads in all directions
KR102496483B1 (ko) * 2017-11-23 2023-02-06 삼성전자주식회사 아발란치 광검출기 및 이를 포함하는 이미지 센서
JP6950496B2 (ja) * 2017-11-28 2021-10-13 株式会社オートネットワーク技術研究所 回路基板及び回路基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065228A (en) * 1989-04-04 1991-11-12 Olin Corporation G-TAB having particular through hole
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
JP3650596B2 (ja) * 2001-09-03 2005-05-18 新光電気工業株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789874B1 (ko) * 2006-07-27 2008-01-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20050073039A1 (en) 2005-04-07
TW200522289A (en) 2005-07-01
US20060118940A1 (en) 2006-06-08
TWI348748B (en) 2011-09-11
CN1606152A (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
US8230591B2 (en) Method for fabricating an electronic device substrate
US6291271B1 (en) Method of making semiconductor chip package
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US20060118940A1 (en) Semiconductor device and method of fabricating the same
US7387917B2 (en) BGA package substrate and method of fabricating same
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JP2003522401A (ja) 積層型集積回路パッケージ
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP3003624B2 (ja) 半導体装置
JP4022405B2 (ja) 半導体チップ実装用回路基板
KR100658022B1 (ko) 회로 장치의 제조 방법
KR20040030301A (ko) 회로 장치의 제조 방법
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP4386763B2 (ja) 半導体装置
JP2001144212A (ja) 半導体チップ
JP4340832B2 (ja) 配線基板及びその製造方法
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
US6908788B1 (en) Method of connecting a conductive trace to a semiconductor chip using a metal base
JP3963620B2 (ja) 半導体チップ及びその製造方法
JPH09199632A (ja) 電子部品搭載用基板及びその製造方法
JP3907002B2 (ja) 半導体装置
JP2005251780A (ja) 半導体回路部品およびその製造方法
JP2005116886A (ja) 半導体装置の製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid