JP2005116760A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005116760A JP2005116760A JP2003348749A JP2003348749A JP2005116760A JP 2005116760 A JP2005116760 A JP 2005116760A JP 2003348749 A JP2003348749 A JP 2003348749A JP 2003348749 A JP2003348749 A JP 2003348749A JP 2005116760 A JP2005116760 A JP 2005116760A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- semiconductor device
- film
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】半導体装置を薄くすると共に放熱性を良くする。
【解決手段】アラミド不織布エポキシフィルムからなる絶縁フィルム上に固着電極６４と取出し電極６５を一体に形成し、該固着電極６４上にはんだ６７を介して半導体素子６８を取り付け、半導体素子６８の上面電極と取出し電極６５を金ワイヤ６９でボンディングし、これらを保護用合成樹脂７０で樹脂封止する。他方、前記絶縁フィルムの前記固着電極６４と取出し電極６５の下面に対応する部分には、前記各下面の面積よりも小さい任意の大きさの開口６６を設け、取出し電極６５は開口６６を通してバンプ７２に接合すると共に、固着電極６４の下端面を大気に露出する。
【選択図】図１
【解決手段】アラミド不織布エポキシフィルムからなる絶縁フィルム上に固着電極６４と取出し電極６５を一体に形成し、該固着電極６４上にはんだ６７を介して半導体素子６８を取り付け、半導体素子６８の上面電極と取出し電極６５を金ワイヤ６９でボンディングし、これらを保護用合成樹脂７０で樹脂封止する。他方、前記絶縁フィルムの前記固着電極６４と取出し電極６５の下面に対応する部分には、前記各下面の面積よりも小さい任意の大きさの開口６６を設け、取出し電極６５は開口６６を通してバンプ７２に接合すると共に、固着電極６４の下端面を大気に露出する。
【選択図】図１
Description
本発明は、高い放熱性及び形状安定性を有した薄型の半導体装置及びその製造方法に関する。
半導体装置は、家電用機器、情報機器、自動車などの輸送機器、などのきわめて広範な分野において電子機器の小型化、薄型化に資するものとして、データ処理の高速化、高機能、大容量化と共に小型化に向けて開発が進められている。
１例として、外径寸法を半導体チップ（素子）サイズと同等あるいはわずかに大きい半導体パッケージとしていわゆるチップサイズパッケージ（ＣＳＰ）が知られている。これは半導体ウエハ上に多数の半導体チップを形成し、その半導体ウエハの上部を樹脂封止し、その後ダイシングにより個々の半導体装置に分割して完成させたものである。
図１３はこのような従来の半導体装置の１例を示す断面図である。この半導体装置では、半導体チップを支持する支持基板として樹脂フィルムフィルムを採用しその薄型化を図ると共にその製造の簡易を図ったものである。この半導体装置は、熱可塑性樹脂フィルム８１を挟んで上下にそれぞれ電極となる導電箔８２，８３を熱圧着して構成した支持基板８０を形成し、この支持基板８０上に固着電極８５ａと取出し電極８５ｂとを形成して第１の電極となし、前記固着電極の上に導電ペーストを介して半導体チップ８８が配置されており、半導体チップ８８と前記取出し電極８５ｂとは導電性ワイヤ９１でボンディングされている。また、前記熱可塑性樹脂フィルム８１と導電箔８２，８３を熱圧着で一体化して支持基板８０を形成する際に、導電材８７を熱可塑性樹脂フィルム８１に貫通させることで、フィルムを貫通するビアホールを設けることなく両導電箔８２，８３を電気的に接続している（特許文献１参照）。
特開２００２−１７６１２１号公報
１例として、外径寸法を半導体チップ（素子）サイズと同等あるいはわずかに大きい半導体パッケージとしていわゆるチップサイズパッケージ（ＣＳＰ）が知られている。これは半導体ウエハ上に多数の半導体チップを形成し、その半導体ウエハの上部を樹脂封止し、その後ダイシングにより個々の半導体装置に分割して完成させたものである。
図１３はこのような従来の半導体装置の１例を示す断面図である。この半導体装置では、半導体チップを支持する支持基板として樹脂フィルムフィルムを採用しその薄型化を図ると共にその製造の簡易を図ったものである。この半導体装置は、熱可塑性樹脂フィルム８１を挟んで上下にそれぞれ電極となる導電箔８２，８３を熱圧着して構成した支持基板８０を形成し、この支持基板８０上に固着電極８５ａと取出し電極８５ｂとを形成して第１の電極となし、前記固着電極の上に導電ペーストを介して半導体チップ８８が配置されており、半導体チップ８８と前記取出し電極８５ｂとは導電性ワイヤ９１でボンディングされている。また、前記熱可塑性樹脂フィルム８１と導電箔８２，８３を熱圧着で一体化して支持基板８０を形成する際に、導電材８７を熱可塑性樹脂フィルム８１に貫通させることで、フィルムを貫通するビアホールを設けることなく両導電箔８２，８３を電気的に接続している（特許文献１参照）。
しかしながら、前記従来の半導体装置では、基板を構成する材料に熱可塑性樹脂を用いているため、支持基板８０は、その半導体装置の製造工程におけるはんだ接着時、取出し電極のワイヤボンディング時、樹脂封止時等の熱工程において変形し、そのため電極の位置ずれが発生することがある。
また、前記従来の構造では、固着電極は導電材８７を介して大気に接しているため、半導体チップ８８で発生した熱を十分に放熱できないという問題があった。
そこで、本発明の第１の目的は、半導体装置を一層薄くできるとともにその製造時或いは実装時に発生する熱の影響を受けないようにして安定した構造の半導体装置を得ることである。
本発明の第２の目的は、支持基板を作成する際に支持基板に導電箔を圧着する機械的なプロセスをエッチングによる化学的なプロセスに代えることにより迅速に半導体装置を製造することである。
また、前記従来の構造では、固着電極は導電材８７を介して大気に接しているため、半導体チップ８８で発生した熱を十分に放熱できないという問題があった。
そこで、本発明の第１の目的は、半導体装置を一層薄くできるとともにその製造時或いは実装時に発生する熱の影響を受けないようにして安定した構造の半導体装置を得ることである。
本発明の第２の目的は、支持基板を作成する際に支持基板に導電箔を圧着する機械的なプロセスをエッチングによる化学的なプロセスに代えることにより迅速に半導体装置を製造することである。
請求項１の発明は、耐熱変形性絶縁フィルムと、該絶縁フィルム上に形成された固着電極及び取出し電極と、前記固着電極上に導電性物質を介して接続された半導体素子と、該半導体素子の電極と前記取出し電極を接続するワイヤと、前記支持基板の表面側を全面被覆する絶縁樹脂と、前記取出し電極の裏面に対応して形成された絶縁フィルムの開口部と、該開口部を介して前記取出し電極と接続されたバンプを有することを特徴とする半導体装置である。
請求項２の発明は、前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項１又は請求項２に記載の半導体装置。
請求項３の発明は、耐熱変形性絶縁フィルム上に設けた電極材料をエッチングにて固着電極及び取出し電極を形成する工程と、前記絶縁フィルムの固着電極と前記取出し電極の裏面側に開口を設ける工程と、前記固着電極上に半導体素子を導電性物質で接続する工程と、前記半導体素子の電極と取出し電極とをボンディングする工程と、前記絶縁フィルムの半導体素子側全面を絶縁樹脂で被覆する工程と、前記取出し電極とバンプとを前記開口部を介して接続する工程を有することを特徴とする半導体装置の製造方法である。
請求項４の発明は、前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項４記載の半導体装置の製造方法である。
請求項２の発明は、前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項１又は請求項２に記載の半導体装置。
請求項３の発明は、耐熱変形性絶縁フィルム上に設けた電極材料をエッチングにて固着電極及び取出し電極を形成する工程と、前記絶縁フィルムの固着電極と前記取出し電極の裏面側に開口を設ける工程と、前記固着電極上に半導体素子を導電性物質で接続する工程と、前記半導体素子の電極と取出し電極とをボンディングする工程と、前記絶縁フィルムの半導体素子側全面を絶縁樹脂で被覆する工程と、前記取出し電極とバンプとを前記開口部を介して接続する工程を有することを特徴とする半導体装置の製造方法である。
請求項４の発明は、前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項４記載の半導体装置の製造方法である。
アラミド不織布エポキシフィルム支持基板は例えば７０μｍ程度で従来のもの半分程度の厚さでも支持基板として従来と同様の機能を発揮できるため、半導体装置をより薄型のものとすることができる。
また、本発明の半導体装置によれば、取出し電極、固着電極は大気に露出しているので高放熱性となるため、より高集積化、高機能化された半導体チップ（素子）をパッケージすることができる。
また、本発明の半導体装置の製造方法によれば、支持基板上に銅箔をエッチングすることで固着電極、取出し電極を形成しているので、従来の熱圧着による機械的なプロセスに比して短時間かつ低廉なコストで製造することができる。
更に、アラミド不織布エポキシフィルムは、エポキシ樹脂が熱硬化製樹脂であるため、製造或いは実装の際の加熱熱工程でもその形状は安定しており、電極位置がずれるおれがなく、また低コストである上、アラミド不織布は膜強度に優れているので支持基板、ひいては半導体装置を薄肉化することができる。
また、本発明の半導体装置によれば、取出し電極、固着電極は大気に露出しているので高放熱性となるため、より高集積化、高機能化された半導体チップ（素子）をパッケージすることができる。
また、本発明の半導体装置の製造方法によれば、支持基板上に銅箔をエッチングすることで固着電極、取出し電極を形成しているので、従来の熱圧着による機械的なプロセスに比して短時間かつ低廉なコストで製造することができる。
更に、アラミド不織布エポキシフィルムは、エポキシ樹脂が熱硬化製樹脂であるため、製造或いは実装の際の加熱熱工程でもその形状は安定しており、電極位置がずれるおれがなく、また低コストである上、アラミド不織布は膜強度に優れているので支持基板、ひいては半導体装置を薄肉化することができる。
本発明の実施の形態を図面を参照して説明する。
図１は、本発明の半導体装置の１実施形態を概略的に示す断面図である。
この半導体装置は、アラミド不織布エポキシフィルムからなる絶縁フィルム上に一体に形成された固着電極６４と取出し電極６５、該固着電極６４上に配置した高融点のはんだ６７を介して取り付けられた半導体素子６８を有し、半導体素子６８の上面電極と取出し電極６５とは金ワイヤ６９でボンディングされている。前記絶縁フィルムの半導体素子側の面つまり図示上面は全体が保護用合成樹脂７０で樹脂封止されている。また、前記絶縁フィルムの前記固着電極６４と取出し電極６５の下面に対応する部分には、前記各下面の面積よりも小さい任意の面積を持つ開口６６が設けられており、取出し電極７５は開口６６を通してバンプ７２に接合されており、他方、固着電極６４は開口６６を介してその下端面は大気に露出している。
図１は、本発明の半導体装置の１実施形態を概略的に示す断面図である。
この半導体装置は、アラミド不織布エポキシフィルムからなる絶縁フィルム上に一体に形成された固着電極６４と取出し電極６５、該固着電極６４上に配置した高融点のはんだ６７を介して取り付けられた半導体素子６８を有し、半導体素子６８の上面電極と取出し電極６５とは金ワイヤ６９でボンディングされている。前記絶縁フィルムの半導体素子側の面つまり図示上面は全体が保護用合成樹脂７０で樹脂封止されている。また、前記絶縁フィルムの前記固着電極６４と取出し電極６５の下面に対応する部分には、前記各下面の面積よりも小さい任意の面積を持つ開口６６が設けられており、取出し電極７５は開口６６を通してバンプ７２に接合されており、他方、固着電極６４は開口６６を介してその下端面は大気に露出している。
本発明の半導体装置の絶縁フィルムはアラミド不織布エポキシフィルムからなっている。本発明において基板を構成する絶縁フィルムにアラミド不織布エポキシフィルムを採用したのは、アラミド不織布は面強度が高いことおよびコストが安いことに加えエポキシ樹脂が熱硬化性であることによる。つまり、面強度が高いことにより他の樹脂を用いた場合よりも薄くでき、また、熱硬化性であることにより、半導体製造或いは実装時におけるはんだ付け工程等における熱で、電極の位置ずれが起こることがないためである
また、固着電極は開口６６を設けたことにより固着電極６５は大気に直接接触するので、半導体素子６８で生じた熱を効率よく外気に放熱することができる。
また、固着電極は開口６６を設けたことにより固着電極６５は大気に直接接触するので、半導体素子６８で生じた熱を効率よく外気に放熱することができる。
次に、前記の半導体装置の製造方法の１実施の形態を図面を参照して説明する。本実施形態による半導体装置の製造方法は以下で説明する工程（１）〜（１２）を有している。即ち、
（１）銅貼り積層板の作成工程
図２ａは銅貼り積層板の構成を示す断面図である。
図２ａにおいて、絶縁フィルムとしてアラミド不織布エポキシフィルムを用い、その上下に銅箔６２、６２’が貼り合わされた２層の銅貼り積層板６０ａを形成する。このアラミド不織布エポキシフィルムは、アラミド不織布にエポキシ樹脂を含浸させた後、熱間プレスしフィルム状にしたものであり、ここで、例えばアラミド不織布エポキシフィルムの膜厚は、例えば５０μｍのものを用い、銅箔６２は電解銅箔で厚さ３５μｍのものを用いた。しかしアラミド不職布エポキシフィルムの膜厚は薄くなりつつあり、１．５μｍ程度のものもある。
図２ｂは他の銅貼り積層板の構成を示す断面図である。
ここでは、図２ａに示す２層の銅貼り積層板６０ａの代わりに、図２ｂに示す絶縁フィルム上に１層の銅箔６２が貼り合わされ１層の銅貼り積層板６０ｂが形成される。ここでは銅貼り積層板の構成としては何れを用いてもよい。
（１）銅貼り積層板の作成工程
図２ａは銅貼り積層板の構成を示す断面図である。
図２ａにおいて、絶縁フィルムとしてアラミド不織布エポキシフィルムを用い、その上下に銅箔６２、６２’が貼り合わされた２層の銅貼り積層板６０ａを形成する。このアラミド不織布エポキシフィルムは、アラミド不織布にエポキシ樹脂を含浸させた後、熱間プレスしフィルム状にしたものであり、ここで、例えばアラミド不織布エポキシフィルムの膜厚は、例えば５０μｍのものを用い、銅箔６２は電解銅箔で厚さ３５μｍのものを用いた。しかしアラミド不職布エポキシフィルムの膜厚は薄くなりつつあり、１．５μｍ程度のものもある。
図２ｂは他の銅貼り積層板の構成を示す断面図である。
ここでは、図２ａに示す２層の銅貼り積層板６０ａの代わりに、図２ｂに示す絶縁フィルム上に１層の銅箔６２が貼り合わされ１層の銅貼り積層板６０ｂが形成される。ここでは銅貼り積層板の構成としては何れを用いてもよい。
（２）ドライフィルムレジストの貼り合せ工程（符号は図３参照）
この工程では、以上のように形成された銅貼り積層板６０ａ又は６０ｂの上にドライフィルムレジスト６３を貼り合わせる。ドライフィルムレジスト６３は例えば厚さ６μｍとし、貼り合せ装置としてはホットロール式ラミネータを用い、温度は５０℃、貼り合せ速度は１．５ｍ／ｍｉｎ、エアシリンダ圧力は０．４Ｍｐａとし、貼り合せた後室温で１時間保持する。
この工程では、以上のように形成された銅貼り積層板６０ａ又は６０ｂの上にドライフィルムレジスト６３を貼り合わせる。ドライフィルムレジスト６３は例えば厚さ６μｍとし、貼り合せ装置としてはホットロール式ラミネータを用い、温度は５０℃、貼り合せ速度は１．５ｍ／ｍｉｎ、エアシリンダ圧力は０．４Ｍｐａとし、貼り合せた後室温で１時間保持する。
（３）露光工程
銅貼り積層板６０ａ又は６０ｂの上にドライフィルムレジスト６３を貼り合わせた後に所望のパターンを有するネガ型のマスクを用いて密着露光を施す。
露光装置としては、例えば平行光線露光装置を用い、露光量は例えば８０ｍＪ／ｃｍ２とする。
銅貼り積層板６０ａ又は６０ｂの上にドライフィルムレジスト６３を貼り合わせた後に所望のパターンを有するネガ型のマスクを用いて密着露光を施す。
露光装置としては、例えば平行光線露光装置を用い、露光量は例えば８０ｍＪ／ｃｍ２とする。
（４）現像工程
この工程ではコンベア式スプレー現像機を用い現像を行う。現像液は、例えば１％炭酸ナトリウム溶液を用い、この中間製品を液温３０℃で、２００秒現像した後、水洗、乾燥した後、コンベアより排出する。
図３ａ、図３ｂはこの工程を経て得られる中間製品つまり銅箔６２上のドライフィルムレジスト６３のパターン付き積層板６０ａ、６０ｂをそれぞれ示す断面図である。
この工程ではコンベア式スプレー現像機を用い現像を行う。現像液は、例えば１％炭酸ナトリウム溶液を用い、この中間製品を液温３０℃で、２００秒現像した後、水洗、乾燥した後、コンベアより排出する。
図３ａ、図３ｂはこの工程を経て得られる中間製品つまり銅箔６２上のドライフィルムレジスト６３のパターン付き積層板６０ａ、６０ｂをそれぞれ示す断面図である。
（５）エッチング工程
この工程では、コンベア・スプレー式エッチング装置を用い、以上の工程で得られた中間製品を、例えば、塩化第二鉄を主成分とし、塩酸を約０．３％含むエッチング液（５０℃）に約２分間通す。それによってドライフィルムレジスト６３（図３参照）の下の部分の銅箔６２を残し、裏面の銅箔６２’も含めて他の部分の銅箔をエッチングし、次に室温で塩酸５％を通した後、水洗、乾燥を行う。
この工程では、コンベア・スプレー式エッチング装置を用い、以上の工程で得られた中間製品を、例えば、塩化第二鉄を主成分とし、塩酸を約０．３％含むエッチング液（５０℃）に約２分間通す。それによってドライフィルムレジスト６３（図３参照）の下の部分の銅箔６２を残し、裏面の銅箔６２’も含めて他の部分の銅箔をエッチングし、次に室温で塩酸５％を通した後、水洗、乾燥を行う。
（６）剥離工程
前工程で得られた中間製品を、例えば３％カ性ソーダ剥離液を用い、液温６０℃で、８０秒浸漬することで、ドライフィルムレジストを剥離する。
図４ａはこの工程で得られた中間製品の断面図であり、図４ｂはその平面図の１例である。図示のように、この工程において絶縁フィルム上には所望の銅箔６２のパターンが形成さる。
前工程で得られた中間製品を、例えば３％カ性ソーダ剥離液を用い、液温６０℃で、８０秒浸漬することで、ドライフィルムレジストを剥離する。
図４ａはこの工程で得られた中間製品の断面図であり、図４ｂはその平面図の１例である。図示のように、この工程において絶縁フィルム上には所望の銅箔６２のパターンが形成さる。
（７）開口部穴あけ工程
次に、例えば炭酸ガス・レーザを用いて銅箔６２下の位置の絶縁フィルムに開口部６６を開ける。炭酸ガス・レーザは銅箔の面に達するまで絶縁フィルムを蒸発させ、銅箔パターンよりやや小さい開口部６６を形成する。
図５は穴あけ後の中間製品を示す断面図である。
次に、例えば炭酸ガス・レーザを用いて銅箔６２下の位置の絶縁フィルムに開口部６６を開ける。炭酸ガス・レーザは銅箔の面に達するまで絶縁フィルムを蒸発させ、銅箔パターンよりやや小さい開口部６６を形成する。
図５は穴あけ後の中間製品を示す断面図である。
（８）めっき工程
前記中間製品の銅箔６２上下に、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜を形成する。めっき膜形成方法として例えば無電解めっき法を用いる。実施に当たっては、先ず脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。次に希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。次に活性化処理を行い、希塩酸にポストディップする。その後８０℃１０分間無電解ニッケルめっき行う。
その結果、所望の厚さ例えば約４μｍ厚のニッケルめっき膜形成が形成される。水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。
図６は以上の工程で形成される中間製品の断面図で、銅箔６２上下にニッケル／金膜７１ａ、７１ｂが形成されていることを示している。ここでは、半導体素子６８の位置の下の銅箔６２と上側のニッケル／金膜７１ａを含めて固着電極６４と呼んでいる。
前記中間製品の銅箔６２上下に、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜を形成する。めっき膜形成方法として例えば無電解めっき法を用いる。実施に当たっては、先ず脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。次に希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。次に活性化処理を行い、希塩酸にポストディップする。その後８０℃１０分間無電解ニッケルめっき行う。
その結果、所望の厚さ例えば約４μｍ厚のニッケルめっき膜形成が形成される。水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。
図６は以上の工程で形成される中間製品の断面図で、銅箔６２上下にニッケル／金膜７１ａ、７１ｂが形成されていることを示している。ここでは、半導体素子６８の位置の下の銅箔６２と上側のニッケル／金膜７１ａを含めて固着電極６４と呼んでいる。
（９）ダイボンデイング工程
この工程では、例えばＳｎ−Ｐｂ系（例えば、Ｓｎ１０％Ｐｂ９０％）の高融点はんだ６７を用いて、高融点はんだ融点以上（例えば３００℃）の温度に加熱し、固着電極６７上に半導体素子６８を搭載する。
この工程では、例えばＳｎ−Ｐｂ系（例えば、Ｓｎ１０％Ｐｂ９０％）の高融点はんだ６７を用いて、高融点はんだ融点以上（例えば３００℃）の温度に加熱し、固着電極６７上に半導体素子６８を搭載する。
（１０）ワイヤボンディング工程
この工程では、半導体素子６８上のパッドと、取出し電極６５上のパッドを金ワイヤ６９で結合する。図７はこの工程で得られる中間製品の断面図である。
ここで、ワイヤボンディングされる位置の銅箔６２と上側のニッケル／金膜７１ａを含めて取出し電極６５と呼ぶ。
前記ワイヤボンディング方法は、例えば超音波併用熱圧着法を用い、例えばφ３０μｍの金ワイヤー６９を用い、温度１５０℃〜２５０℃の範囲（例えば２３０℃）で超音波を掛けて電極間を結合する。
この工程では、半導体素子６８上のパッドと、取出し電極６５上のパッドを金ワイヤ６９で結合する。図７はこの工程で得られる中間製品の断面図である。
ここで、ワイヤボンディングされる位置の銅箔６２と上側のニッケル／金膜７１ａを含めて取出し電極６５と呼ぶ。
前記ワイヤボンディング方法は、例えば超音波併用熱圧着法を用い、例えばφ３０μｍの金ワイヤー６９を用い、温度１５０℃〜２５０℃の範囲（例えば２３０℃）で超音波を掛けて電極間を結合する。
（１１）樹脂モールド工程
印刷法またはトランスファー法にて回路形成面全体を樹脂７０にて封止する。
図８はこの工程で得られる中間製品の断面図である。封止樹脂としては例えば半導体封止用のエポキシ樹脂を用い、印刷法では真空脱泡（例えば真空度１０−３Ｔｏｒｒ）を実施後、スキージを用い均一の厚さに印刷する。
印刷後、１２５℃〜１５０℃でキュアを実施し、エポキシ樹脂７０を固める。トランスファー法では、１５０℃〜１８０℃でトランスファー成形し、１３０℃〜１８０℃でキュアを実施しエポキシ樹脂７０を固める。
印刷法またはトランスファー法にて回路形成面全体を樹脂７０にて封止する。
図８はこの工程で得られる中間製品の断面図である。封止樹脂としては例えば半導体封止用のエポキシ樹脂を用い、印刷法では真空脱泡（例えば真空度１０−３Ｔｏｒｒ）を実施後、スキージを用い均一の厚さに印刷する。
印刷後、１２５℃〜１５０℃でキュアを実施し、エポキシ樹脂７０を固める。トランスファー法では、１５０℃〜１８０℃でトランスファー成形し、１３０℃〜１８０℃でキュアを実施しエポキシ樹脂７０を固める。
（１１）取出し電極へのバンプの形成工程
この工程では、取出し電極６５の開口部６６側のニッケル／金めっき膜７１ｂ上にはんだボールより成るバンプ７２を形成する。バンプ７２の材質はＰｂが含まれているはんだでもよいが、例えば、Ｓｎ−３％Ｃｕ−０．５％ＡｇのＰｂフリーはんだを用いる。
バンプ７２は、まず真空ではんだボールを治具に吸着し、取出し電極６５の所定の位置に配置し、２６０℃、１０分間リフローさせて形成する。
図９はこの工程で得られる中間製品の断面図である。
この工程では、取出し電極６５の開口部６６側のニッケル／金めっき膜７１ｂ上にはんだボールより成るバンプ７２を形成する。バンプ７２の材質はＰｂが含まれているはんだでもよいが、例えば、Ｓｎ−３％Ｃｕ−０．５％ＡｇのＰｂフリーはんだを用いる。
バンプ７２は、まず真空ではんだボールを治具に吸着し、取出し電極６５の所定の位置に配置し、２６０℃、１０分間リフローさせて形成する。
図９はこの工程で得られる中間製品の断面図である。
（１２）ダイシング工程
以上の工程を、図１に示すものを単位とした複数個を有するものについて行うため、図１に示すものを１個ずつ切り出す。
以上の各工程により本発明に係る半導体装置を得ることができる。
以上の工程を、図１に示すものを単位とした複数個を有するものについて行うため、図１に示すものを１個ずつ切り出す。
以上の各工程により本発明に係る半導体装置を得ることができる。
本発明の実施例では、開口部６６の穴開けを、炭酸ガス・レーザを用いて行う場合を例に採り詳述した。他の方法を用いて、開口部６６を形成してもよい。例えば、金型を用いたプレス機で、予め絶縁フィルム６１の所望の位置に開口部６６を形成しておき、続いて図２（ｂ）に示すように銅を貼り合わせ、銅貼り積層板６０ｂを形成する。但しこの方法をそのまま用いたのでは、（５）のエッチング工程で開口部６６からエッチング液が侵入し、固着電極及び取出し電極を形成することはできないので、エッチング工程で開口部６６を保護するため、図示しないが、裏面からドライフィルムレジストを貼り合わすか、液状レジストを塗布して乾燥させておく。この裏面レジストは（６）の剥離工程で除去され、図５に示す形状となる。
なお、本発明は、図１０に示すように、図１における固着電極の裏面のニッケル／金めっき膜７１ｂ上にはんだ層７２ｂが形成されている構成でもよい。
また、本発明の実施例では固着電極６４の裏面に対応して形成された絶縁フィルム６１の開口部が、半導体素子６８直下の位置のみである場合につき詳述したが、図１１ａ及び図１１ａの平面図である図１１ｂに示すように、放熱性向上のため、放熱板を兼ねた固着電極６４が延長され、開口部６６ｂも延長した固着電極６４に対応して延長されて大きく開口している場合にも本発明が適用される。或いは開口部６６は半導体素子６８の直下の固着電極６４の位置ではなく、図１２に示すように、延長された放熱板を兼ねた固着電極６４の半導体素子６８直下から離れた位置のところに設けてもよい。
なお、本発明は、図１０に示すように、図１における固着電極の裏面のニッケル／金めっき膜７１ｂ上にはんだ層７２ｂが形成されている構成でもよい。
また、本発明の実施例では固着電極６４の裏面に対応して形成された絶縁フィルム６１の開口部が、半導体素子６８直下の位置のみである場合につき詳述したが、図１１ａ及び図１１ａの平面図である図１１ｂに示すように、放熱性向上のため、放熱板を兼ねた固着電極６４が延長され、開口部６６ｂも延長した固着電極６４に対応して延長されて大きく開口している場合にも本発明が適用される。或いは開口部６６は半導体素子６８の直下の固着電極６４の位置ではなく、図１２に示すように、延長された放熱板を兼ねた固着電極６４の半導体素子６８直下から離れた位置のところに設けてもよい。
６０ａ、６０ｂ…積層板、６１…絶縁フィルム、６２、６２’…銅箔、６３…ドライフィルムレジスト、６５…取出し電極、６６…開口部、６７…固着電極、６８…半導体素子、６９…金ワイヤ、７０…封止樹脂、７２…バンプ。
Claims (4)
- 耐熱変形性絶縁フィルムと、該絶縁フィルム上に形成された固着電極及び取出し電極と、前記固着電極上に導電性物質を介して接続された半導体素子と、該半導体素子の電極と前記取出し電極を接続するワイヤと、前記支持基板の表面側を全面被覆する絶縁樹脂と、前記固着電極及び取出し電極の裏面に対応して形成された絶縁フィルムの開口部と、該開口部を介して前記取出し電極と接続されたバンプを有することを特徴とする半導体装置。
- 前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 耐熱変形性絶縁フィルム上に設けた電極材料をエッチングにて固着電極及び取出し電極を形成する工程と、前記絶縁フィルムの固着電極と前記取出し電極の裏面側に開口を設ける工程と、前記固着電極上に半導体素子を導電性物質で接続する工程と、前記半導体素子の電極と取出し電極とをボンディングする工程と、前記絶縁フィルムの半導体素子側全面を絶縁樹脂で被覆する工程と、前記取出し電極とバンプとを前記開口部を介して接続する工程を有することを特徴とする半導体装置の製造方法。
- 前記絶縁フィルムがアラミド不織布エポキシ樹脂フィルムであることを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348749A JP2005116760A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
| TW093130083A TWI348748B (en) | 2003-10-07 | 2004-10-05 | Semiconductor device and method of fabricating the same |
| KR1020040079326A KR20050033821A (ko) | 2003-10-07 | 2004-10-06 | 반도체장치 및 그 제조 방법 |
| US10/959,246 US20050073039A1 (en) | 2003-10-07 | 2004-10-07 | Semiconductor device and method of fabricating the same |
| CNA200410083390XA CN1606152A (zh) | 2003-10-07 | 2004-10-08 | 半导体装置及其制造方法 |
| US11/338,647 US20060118940A1 (en) | 2003-10-07 | 2006-01-25 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348749A JP2005116760A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005116760A true JP2005116760A (ja) | 2005-04-28 |
Family
ID=34540846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003348749A Withdrawn JP2005116760A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005116760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134751A (ja) * | 2009-12-22 | 2011-07-07 | Denso Corp | モールドパッケージおよびその製造方法 |
-
2003
- 2003-10-07 JP JP2003348749A patent/JP2005116760A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134751A (ja) * | 2009-12-22 | 2011-07-07 | Denso Corp | モールドパッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038325B2 (en) | Wiring tape for semiconductor device including a buffer layer having interconnected foams | |
| US20060118940A1 (en) | Semiconductor device and method of fabricating the same | |
| WO1995026047A1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| JP2004119728A (ja) | 回路装置の製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2005277001A (ja) | 回路装置およびその製造方法 | |
| JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP3617072B2 (ja) | チップキャリア | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2005116760A (ja) | 半導体装置及びその製造方法 | |
| JP4642061B2 (ja) | 回路装置の製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3907002B2 (ja) | 半導体装置 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP2005158999A (ja) | 半導体装置 | |
| JP2005116886A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070404 |