JP4386763B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4386763B2
JP4386763B2 JP2004061740A JP2004061740A JP4386763B2 JP 4386763 B2 JP4386763 B2 JP 4386763B2 JP 2004061740 A JP2004061740 A JP 2004061740A JP 2004061740 A JP2004061740 A JP 2004061740A JP 4386763 B2 JP4386763 B2 JP 4386763B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
hole
insulating film
fixed electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004061740A
Other languages
English (en)
Other versions
JP2005252047A (ja
Inventor
博隆 中野
泰正 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004061740A priority Critical patent/JP4386763B2/ja
Priority to TW093130083A priority patent/TWI348748B/zh
Priority to KR1020040079326A priority patent/KR20050033821A/ko
Priority to US10/959,246 priority patent/US20050073039A1/en
Priority to CNA200410083390XA priority patent/CN1606152A/zh
Publication of JP2005252047A publication Critical patent/JP2005252047A/ja
Priority to US11/338,647 priority patent/US20060118940A1/en
Application granted granted Critical
Publication of JP4386763B2 publication Critical patent/JP4386763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、薄型で高放熱性パッケージを有する半導体装置に関するものである。
半導体装置は、家電用機器、情報機器、自動車などの輸送機器などのきわめて広範な分野において電子機器の小型化、薄型化に資するものとして、データ処理の高速化、高機能化、大容量化と共に小型化に向けて開発が進められている。
一例として、外径寸法を半導体チップ(素子)サイズと同等あるいはわずかに大きい半導体パッケージとしていわゆるチップサイズパッケージ(CSP)が知られている。これは半導体ウエハ上に多数の半導体チップを形成し、その半導体ウエハの上部を樹脂で封止し、その後ダイシングにより個々の半導体装置に分割して完成したものである。
図21は、このような従来のCSPによる半導体装置の一例を示す断面図である。この半導体装置では、半導体チップを支持する支持基板として軟質樹脂又は熱可塑性樹脂フィルム81を採用しその薄型化を図ったものである。この半導体装置は、軟質樹脂又は熱可塑性樹脂フィルム81を挟んで上下にそれぞれ電極となる導電箔を熱圧着して構成した支持基板を形成し、この導電箔をエッチングして固着電極84と取出し電極85とを形成して第1の電極となし、前記固着電極84の上に導電ペースト89を介して半導体チップ88が配置されている。また、前記軟質樹脂又は熱可塑性樹脂フィルム81の両側の導電箔は、前記軟質樹脂又は熱可塑性樹脂フィルム81に熱圧着で一体化して支持基板を形成する際に軟質樹脂又は熱可塑性樹脂フィルム81に形成した貫通穴に設けた導電材87で電気的に接続されており、半導体チップ88と前記取出し電極85とは導電性ワイヤ91でボンディングされ、これらを絶縁樹脂92で封止している(特許文献1参照)。
また、半導体装置の薄型を図ったものとして、特に、製造工程中に前記支持基板を廃したものも知られている。例えば、図22に示された半導体装置では、複数の端子部103が配置されるとともに、これらの端子部103の配列の略中央にダイパッド102が配置され、端子部103の外部端子面103cとダイパッド102の外部表面102cが同一平面をなすように配置されている。
ダイパッド102の内部表面102b上には、電気絶縁性材料106を介して半導体素子105がその素子面と反対側の面を固着されて搭載されている。この半導体素子105の素子面に形成した端子105aは、端子部103の内部端子面103bにワイヤ7によって接続されており、かつ、端子部103の外部端子面103cと、ダイパッド102の外部表面102cを外部に露出させるように、端子部103、ダイパッド102、半導体素子105、ワイヤ107が樹脂部材108により封止されている。また、端子部103の外部に露出している外部端子面103cには、半田ボール109が取り付けられている。
この半導体装置の製造に当たっては、図示しない導電性基板、又は表面に導電性層を備えた絶縁性基板上の半導体素子105、ワイヤ107等を樹脂封止した後、樹脂封止された半導体装置を導電性基板から剥離するが、前記剥離工程において前記基板からの半導体装置の剥離を容易に行うため、(1)サンドブラストによるブラスト処理により、導電性基板の表面に凹凸を形成する処理を施す。(2)導電性基板の表面に酸化膜を形成する。(3)基板上にめっきなどにより溶解可能な金属面(例えば銅)を予め形成しておく、のいずれかの方法を採用するものである(特許文献2参照)。
しかしながら、特許文献1に記載された半導体装置用の回路部材では、支持基板は軟質樹脂又は熱可塑性樹脂フィルム81で構成されているため、固着電極84と半導体チップ88のダイボンディングのはんだ接続時、取出し電極のワイヤボンディング時、樹脂封止時等の熱工程で変形し、電極の位置がずれることがあるという問題がある。
また、半導体チップ88が高機能化するに伴ってその発熱量も大きくなるが、第2の電極86は、プリント基板へはんだ付けされる接続電極として用いており、該接続電極はプリント基板にはんだ付けされる際にブリッジが形成されないように離間して配置することが必要であることから、対応する固着電極や取出し電極よりも小さく形成されている。つまり、固着電極下の第2電極(接続電極)は、半導体素子と大きさで対応が取れておらず、従って、半導体装置を回路基板に実装したときにその放熱が十分に行えないという問題がある。
更に、熱可塑性樹脂フィルムは強度等の制約から同文献1に記載されているように約50μmの厚みは必要であり、それ以上薄型化することは困難である。
前記特許文献2の半導体装置では、前記支持基板を廃したことから薄型化は可能であるが、半導体素子が内部端子上に電気絶縁材料106を介して搭載されているため、そもそも半導体素子で発生した熱の放熱性が良好ではなく、また、その製造工程において、導電性基板上に形成され樹脂封止してなる半導体装置を前記導電性基板から容易に剥離するための前記方法のうち、(1)の方法では、凹凸処理すると実際には逆に導電性基板から回路部が剥離し難くなり、(2)の方法では、予め表面を酸化処理しておく前処理が必要であり、(3)の方法では、めっき処理が必要となるだけでなく、導電性基板が金属でありかつその上に銅層が形成されている場合には、銅層のみを溶解させることは困難である等の製作上の問題がある。
更に、剥離性が良好でないことに起因して、半導体装置を導電性基板から剥離する際、加わる力によって封止用樹脂部分と回路部が剥離したり、回路部にクラックが入り易いことから、特許文献2の半導体装置では回路部の基板接触面と反対側の表面の周囲に突起部を形成しているが、横方向の突起部を設けることで面積が大きくなり、ファインピッチ、多ピン対応製品には向かず、しかも、横方向の突起部を厚膜レジストの高さより多くめっきすることにより形成していたため、突起部の面積の制御が難しく製造は容易ではないという本半導体装置固有の問題もある。
特開2002−176121号公報 特開2002−289739号公報
本発明は、これら従来技術が有する問題を解決すべくなされたものであって、その目的は放熱性が良好であると共に薄型化でき、しかも製造工程中の熱の影響を受け難く、かつ簡易に製造できるようにしてコスト面でも有利な半導体装置を提供することである。
請求項1の発明は、絶縁フィルムの一面側に、固着電極と、取出し電極と、前記固着電極上の導電層を介して配置された半導体素子と、前記半導体素子の電極と前記取出し電極を接続するワイヤと、これらを被覆する絶縁樹脂とを設け、かつ絶縁フィルムの他面側に、それぞれ前記取出し電極及び前記固着電極に対応して接続電極及び放熱板を設けた半導体装置であって、前記放熱板は一端側が前記絶縁フィルムの一端部まで延在して当該端部で露出し、前記固着電極と前記放熱板が前記絶縁フィルムを通して貫通する貫通穴を有し、かつ、前記固着電極上の導電層が前記貫通穴に充填された導電性材料と連続的に形成されたものであることを特徴とする。
請求項2の発明は、請求項1に記載された半導体装置において、前記貫通穴に充填された導電性材料が、前記固着電極と半導体素子とを固定する導電層物質及はんだバンプを形成する物質、又は、導電層物質若しくははんだバンプを形成する物質を主とすることを特徴とする。
本発明の半導体装置は、以下のような効果を奏することができる。
(1)絶縁フィルムの固着電極に対応する裏面側に大気に露出した放熱板を設けており、かつ放熱板は大きさについての自由度があるため、高発熱量の高性能な半導体素子に対応した大きさの放熱板を設けることができる。
(2)前記固着電極と前記放熱板とが、貫通穴に充填された導電性材料で接続されているので、前記固着電極、前記放熱板及び絶縁フィルムが一体的に強固に固着され、絶縁フィルムからその一側面側の固着電極、取出し電極、封止用の絶縁樹脂、また他側面側の放熱板及び接着電極が剥離するおそれが無く、また、半導体素子で発生した熱は、前記貫通穴内の高融点はんだあるいはスルーホール銅めっき等の導電性材料を介して裏面側の放熱板に伝導するから高い放熱性が得られる。
(4)絶縁フィルムの両面に銅箔を積層し、貫通孔をドリルやプレス等で空けることができるので、製造コストを大幅に低下させることができる。
本発明の半導体装置の実施の形態の1例について図面を参照して説明する。
図1(A)は本発明の第一の実施の形態に係る半導体装置の断面図であり、図1(B)は平面図である。
図1(A)に示すように、絶縁フィルム61の一側面には、積層した銅箔をエッチングして形成した中央に貫通穴を有する固着電極64と、この固着電極64を囲むように配置された多数の中央に貫通穴を有する取出し電極65が設けられ、かつ絶縁フィルム61の他側面には、積層した銅箔をエッチングして形成した中央に貫通穴を有する放熱板66と中央に貫通穴を有する接続電極75が設けられている。 接続電極75は、図1(B)に示すように、放熱板66を囲むように配置され、その中央に貫通穴を有している。
取出し電極65と接続電極75、及び固着電極64と放熱板66は絶縁フィルム61を挟んで対応配置され、それぞれに形成された小孔を一致させて相互に連通した貫通穴を形成している。取出し電極65と接続電極75及び固着電極64と放熱板66には、はんだ付け及び金ワイヤボンディングが可能なめっき層、例えばニッケル/金膜71aが形成されており、かつ各貫通穴には結合強度が大きくかつ伝熱性の良好な高融点はんだ69が充填されている。
半導体素子70は、導電層をなす高融点はんだ69及びニッケル/金膜71aを挟んで銅箔製の固着電極64と一体に積層され、さらに銅箔製の固着電極64と銅箔製の放熱板66は、絶縁フィルム61を挟んで積層されている。
半導体素子70上の電極70aと取出し電極65間は金ワイヤ68で接続され、かつこれら絶縁フィルム上の各要素は、エポキシ樹脂73によって樹脂封止されている。
他方、絶縁フィルム61の反対側に配置された放熱板66と接続電極75は外部に露出し、各貫通穴ははんだバンプ102で塞いだ構成となっている。
本実施の形態の半導体装置は以上の構成であるため、例えば絶縁フィルム61の両面に銅箔を積層してドリルやプレスで貫通穴を形成した支持基板を作り、エッチングすることで固着電極64と放熱板66と取出し電極65と接続電極75とを一度に形成することができる。しかも、固着電極64と放熱板66、及び取出し電極65と接続電極75は、貫通穴に充填する導電性材料により強固に連結することができる。
この構成では、固着電極64と放熱板66とは、該貫通穴を充填している高融点はんだ69で強固に連結されているので、その接続強度が大きく確保でき、かつ絶縁フィルム61から固着電極64と取出し電極65と封止用の絶縁樹脂73との剥離、また反対側の放熱板66と接続電極75の剥離が生じることはなく、薄型で付着力が大きい半導体装置が得られる。同時に、半導体素子70で発生する熱は高融点はんだ69を介して固着電極64に伝導され、さらに、高融点はんだ69を介して放熱板66に伝導されるため効率よく放熱が行われる。
更に、半導体素子70から金ワイヤ68を介して取出し電極65に伝わる熱も、高融点はんだ69を介して接続電極75に伝導され放熱が行われる。
なお、絶縁フィルム61は、アラミド不織布エポキシ樹脂フィルムを採用することが好ましい。このフィルムは、耐熱性であるアラミド不織布に、熱硬化性樹脂であるエポキシ樹脂を浸潤させたものであるので、熱が作用する工程でも形状が安定しており、電極位置のずれが生じないという利点がある。
また、はんだバンプ102は、半導体装置を回路基板に実装する際に、回路基板の回路とこれらの電極64、65とを接続するためのもので、例えばSn、Ag、Cuから成るPbフリーはんだでできている。なお、はんだバンプ102は各実施の形態において、側面視で半球状をなすものとして図示されているが、放熱板66下のはんだバンプ102は必ずしも半球状である必要はなく、例えば横に拡がった略台形状のものでもよい。
次に、本発明の第2の実施の形態に係る半導体装置の実施の形態を図2を参照して説明する。
この半導体装置も、第1の実施の形態に係る半導体装置と同様に、半導体素子70と銅箔製の固着電極64とが導電層をなす高融点はんだ69及びニッケル/金膜71aを挟んで一体に積層され、さらに銅箔製の固着電極64と銅箔製の放熱板66とが絶縁フィルム61を挟んで積層されている。また、固着電極64と絶縁フィルム61と放熱板66にそれぞれ設けた小孔が同心状に配置されて貫通穴が確保されている点、及び、取出し電極65と絶縁フィルム61と接着電極75にそれぞれ設けた小孔が一致していて貫通穴が確保されている点でも相違しない。
第1の実施の形態に係る半導体装置との相違点は、各貫通穴の固着電極64側、取出し電極65側から内部中途まで高融点はんだ69を充填し、残りの部分、即ち、各貫通穴の放熱板66側、接着電極75側の内部ははんだバンプ102を形成するはんだが充填されるようにした点である。
この構成では、各貫通穴に対して、高融点はんだ69とはんだバンプ102を両側から充填させて溶接しているので、接続強度が確保されると共に伝熱が良好に行われる。このため、半導体素子70で発生する熱は、高融点はんだ69を介して固着電極64に伝導し、さらに、各貫通穴の高融点はんだ69を介してはんだバンプ102、放熱板66へと伝導されて高効率に放熱が行われる。
また、半導体素子70で発生し金ワイヤ68を介して取出し電極65に伝わる熱も、各貫通穴の高融点はんだ69を介してはんだバンプ102、接続電極75に伝導されて放熱される。
尚、この場合の高融点はんだ69とはんだバンプ102との界面は互いの成分が拡散し合金相を形成合っており、図示したような明確なものではないことは勿論である。
本発明の第3の実施の形態に係る半導体装置の実施の形態を図3を参照して説明する。
この半導体装置も、第1の実施の形態に係る半導体装置と同様に、半導体素子70と銅箔製の固着電極64とが高融点はんだ69及びニッケル/金膜71aを挟んで一体に積層され、さらに銅箔製の固着電極64と銅箔製の放熱板66とが絶縁フィルム61を挟んで積層されている。また、固着電極64と絶縁フィルム61と放熱板66及び、取出し電極65と絶縁フィルム61と接着電極75それぞれ設けた小孔を同心状に配置して貫通穴を確保している点でも相違しない。
相違点は、各貫通穴に高融点はんだ69を充填させているだけで図1に示すようなはんだバンプ102を備えていない点である。
この構成では、各貫通穴に対して、高融点はんだ69が露出側近くまで充填されて固着電極64と放熱板66、及び取出し電極65と接着電極75とを溶接しているので、接続強度が確保されると共に熱伝導が良好に行われる。
半導体素子70で発生する熱は、高融点はんだ69を介して固着電極64に伝導され、さらに、各貫通穴の高融点はんだ69を介して放熱板66に伝導されて効率よく放熱が行われる。また、半導体素子70で発生し金ワイヤ68を介して取出し電極65に伝わる熱も、各貫通穴の高融点はんだ69を介して接続電極75に伝わり放熱が行われる。
本発明の第4の実施の形態に係る半導体装置の実施の形態を図4を参照して説明する。
この半導体装置は、絶縁フィルム61の一側面に、積層した銅箔をエッチングして形成した中央に貫通穴を有する固着電極64と、固着電極64を囲むように中央に貫通穴を有する多数の取出し電極65が設けられ、又、絶縁フィルム61の他側面に、積層した銅箔をエッチングして形成し、中央に貫通穴を有する放熱板66と、この放熱板66を囲むように中央に貫通穴を有する多数の接続電極75が形成されている。
即ち、固着電極64と放熱板66と及び取出し電極65と接続電極75とは、それぞれの小孔が同心状に対向配置されることで貫通穴となり、これら貫通穴の内面には、前記の固着電極64と放熱板66と取出し電極65と接続電極75を形成するための銅箔積層を行うと同時に形成されるスルーホール銅めっき85が施されている。
固着電極64と放熱板66と取出し電極65と接続電極75とスルーホール銅めっき85に対して、はんだ付け及び金ワイヤボンディングが可能なめっき層、例えばニッケル/金膜71aが形成され、さらに各貫通穴に高融点はんだ69が充填されている。
半導体素子70は、高融点はんだ層69を介して固着電極64のニッケル/金膜71a上に取り付けられ、その電極70aと取出し電極65間を金ワイヤ68で接続し、これら絶縁フィルム上の各要素をエポキシ樹脂73によって樹脂封止している。他方、放熱板66と接続電極75が外部に露出して、各貫通穴の露出側をはんだバンプ102で塞いでいる。
製作に当たっては、絶縁フィルム61の両面に銅箔を積層してドリルやプレスで貫通穴を形成し、エッチングにより固着電極64と放熱板66と取出し電極65と接続電極75とを一度に形成し、固着電極64と放熱板66と取出し電極65と接続電極75とを形成した後に、スルーホール銅めっき85を形成することができる。
この構成によれば、該スルーホール銅めっき85及び高融点はんだ69によって、それぞれ固着電極64と放熱板66及び取出し電極65と接続電極75とを強固に連結でき、効率良く放熱を行うことができる。
半導体素子70で発生する熱は、高融点はんだ69を介して固着電極64に伝導され、かつ各貫通穴に形成されるスルーホール銅めっき85と高融点はんだ69を介して放熱板66から効率よく放熱が行われる。また、半導体素子70から金ワイヤ68を介して取出し電極65に伝導される熱も、各貫通穴に形成されるスルーホール銅めっき85と高融点はんだ69を介して接続電極75に伝導されて効率よく放熱される。
図6A、図6Bは、本発明の半導体装置の別の実施の形態を示す図である。図6Aは同装置の断面図、図6Bは平面図である。
この半導体装置では、絶縁フィルム61の一方(図示例では左側面方向)には取出し電極65を設けずに空けておき、絶縁フィルム61のこの部分の反対側全面に放熱板66を設けている。
この実施の形態の放熱板66の面積は、以上で説明した各実施の形態の半導体装置の放熱板66よりも広いため、放熱板66の回路基板との接触面積の増加と共にヒートシンクとしての機能も向上する結果、放熱性は一層良好である。
実施例1:本発明に係る第一の実施の形態にかかる半導体装置の製造方法について説明する。
(1)銅貼り積層板の準備:
図7は、本発明の実施に用いる銅貼り積層板の構造を示す断面図である。図示のように、銅貼り積層板60として、例えばアラミド不織布エポキシフィルムからなる絶縁フィルム61の両面に、銅箔62a、62bを貼り合わせてなる3層構造のものを使用する。ここで、アラミド不織布エポキシフィルムとは、アラミド不織布にエポキシ樹脂を含浸させた後、熱間プレスしフィルム状にしたものであり、アラミド不織布エポキシフィルムの膜厚は例えば50μmであり、かつ銅箔62は電解銅箔で例えば厚さ18μmのものを用いる。
(2)穴開け工程:
図8に示すように、銅貼り積層板60の所定の位置に、ドリルにより貫通穴101を開ける。穴径は例えば0.3mmφとする。プレスにより金型を用いて貫通穴101を打ち抜き形成しても良い。
(3)デスミア処理工程:
穴開け工程により形成されて貫通穴101を清掃する工程である。清掃するのはアラミド不織布エポキシフィルムのエポキシ樹脂成分が主である。先ずエポキシ樹脂成分を膨潤させるため35℃のコンディショナーに液に3分間漬け、その後水洗する。次いでエポキシ樹脂成分を溶解エッチングするため、75℃の過マンガン酸を主とした溶液に7分間漬け、その後水洗する。次いで貫通穴101内に残存する過マンガン酸や反応副生成物を除去・清掃するため、還元処理液、硫酸酸、及び純水からなる43℃の溶液に5間漬け、その後水洗する。次いで80℃で15分間乾燥する。
(4)ドライフィルムレジストの貼り合せ工程:
図9に示すように、準備した銅貼り積層板60の上下より、貼り合わせ装置を用いてドライフィルムレジスト63a、63bを貼り合わせる。
この工程で使用するドライフィルムレジストとしては、例えば厚さ6μmのものを用い、貼り合せ装置として、ホットロール式ラミネータを用いる。貼り合わせ温度は50℃、貼り合せ速度は1.5m/min、エアシリンダの圧力は0.4Mpaとし、貼り合せ後、室温で1時間保持するエージングを行う。
(5)露光工程:
この工程では、ドライフィルムレジストに対しそれぞれ所望のパターンを有するネガ型のマスクを用いて上下より露光を行う。この工程で使用する露光装置として、例えば平行光線露光装置を用い、使用する露光方式はプロキシ露光方式であり、露光量は80mJ/cmである。
(6)現像工程:
露光工程を終了した中間製品をコンベア式スプレー現像機を用い現像する。使用する現像液は1%炭酸ナトリウム溶液で、液温30℃で、200秒現像した後、水洗、乾燥されて現像済み製品をコンベアより排出する。
図10は現像工程を終了した状態の中間品の断面図を示す。図示のように、銅箔62a及び62b上にはそれぞれ所望のパターンを有するドライフィルムレジスト63a、63bが形成されている。
(7)エッチング工程:
本工程では、現像工程を終了した中間品をコンベア・スプレー式エッチング装置を用いエッチングを行う。即ち、現像済みの中間製品を塩化第二鉄を主成分とした塩酸を含むエッチング液(50℃)に約2分通す。これによりドライフィルムレジスト63a、63b下の部分の銅箔を残し、ドライフィルムレジスト63a、63bに覆われていない部分の銅箔はエッチングされる。続いて室温で塩酸5%の槽を通した後、水洗、乾燥する。
(8)剥離工程:
この工程では、絶縁フィルム61からドライフィルムレジスト63a、63bを剥離除去する。
即ち、3%苛性ソーダ剥離液を用い、液温60℃で、80秒間浸漬することでドライフィルムレジスト63a、63bを剥離する。
図11はこのようにして剥離した中間製品の断面図である。図示のように、絶縁フィルム61の一方側には銅箔よりなる固着電極64及び取出し電極65が、絶縁フィルム61の他方側には放熱板66及び接続電極75が形成される。なお、取出し電極65は図1Bに示すように固着電極64の周りを囲むように多数設けられる。接続電極75も取出し電極65に対応して多数設けられる。
(9)めっき工程:
この工程では、絶縁フィルム61の両側の銅箔をエッチングして形成した固着電極64、取出し電極65、放熱板66、及び接続電極75の表面に、例えば厚さ4μmのニッケルと厚さ0.5μmの金から成るめっき膜を形成する。ここではメッキ方法は無電解めっき法を用いる。めっき膜の形成は、先ず脱脂を行い、過硫酸ナトリウムで銅箔の表面のソフトエッチングを行う。次に希硫酸でスマットを除去し、水洗後希塩酸にプリディップし、続いて活性化処理を行い、希塩酸にポストディップする。その後、80℃で10分間無電解ニッケルめっき行い、厚さ約4μmのニッケルめっき膜を形成する。水洗後希硫酸で活性化処理を行い、更に置換金めっきを行う。置換金メッキを行った後水洗し、中性無電解金めっき液を用いて60℃で20分間金めっきを行い厚さ0.5μmの金めっき膜を形成する。続いて水洗、乾燥を行う。
図12はこのようにしてめっきを施した中間製品の断面図である。図示するように、絶縁フィルム61の両側の固着電極64、取出し電極65、放熱板66、及び接続電極75の表面にニッケル/金膜71a、71bが形成される。
(10)ダイボンディング、取りだし電極貫通穴の塞ぎ工程:
この工程では、高融点はんだ69により半導体素子70をダイボンディングするとともに、高融点はんだ69により取りだし電極65の貫通穴を埋める。ここでは、Sn−Pb系(例えば、Sn10%−Pb90%)の高融点はんだを用いて、これをその融点以上(例えば300℃)の温度に加熱し、固着電極64と取りだし電極65の上に高融点はんだを適量配置し固着電極64の上に半導体素子70を搭載する。すると、固着電極64と半導体素子70とが高融点はんだ69介して接着しかつ高融点はんだ69が貫通穴に侵入して埋め、固着電極64と放熱板66を接続する。また、高融点はんだ69が取りだし電極65の貫通穴に侵入して取りだし電極65と接続電極75を接続する。
図13はダイボンディング、取りだし電極貫通穴の塞ぎ工程を終えた中間製品の断面図である。
(11)ワイヤボンディング工程:
半導体素子70上のパッド電極70aと、取出し電極65を金ワイヤ68で結合する。このワイヤボンディング方法は例えば超音波併用熱圧着法を用いる。即ち、例えばφ30μmの金ワイヤ68を、温度150℃〜250℃の範囲(例えば230℃)で超音波を作用させて前記パッドと取出し電極65に接合する。
図14は、ワイヤボンディングを施した中間製品の断面図である。
(12)樹脂モールド工程:
この工程では回路形成面全体を樹脂封止する。即ち、図15に示すように、印刷法またはトランスファー法にて、回路形成面全体を絶縁樹脂73で封止する。使用した樹脂は、半導体封止用のエポキシ樹脂であり、印刷法によるときは、真空脱泡(例えば真空度10−3Torr)を実施後、スキージを用い、均一の厚さに印刷する。印刷後、125℃〜150℃でキュアを実施してエポキシ樹脂67を固める。トランスファー法によるときは、150℃〜180℃で、トランスファー成形し、130℃〜180℃でキュアを実施して樹脂73を固める。貫通穴は事前に塞がれているので樹脂73は漏れ出ることはない。
(13)はんだバンプの形成工程:
図16に示すように、放熱板66と接続電極75の各貫通穴内に形成された高融点はんだ69に接続するはんだバンプ102の形成を行う。はんだバンプ102のはんだの材質はPbが含まれているものを用いてもよいが、本実施例ではSn−3%Ag−0.5%CuのPbフリーはんだを用いた。
はんだ接続並びにはんだバンプ102の形成は次のように行う。即ち、真空チャックではんだボールを治具に吸着し、固着電極64並びに取出し電極65の開口部67の所定の位置に配置する。次に、260℃、10秒間の条件ではんだリフローを行う。
本リフロー工程で、はんだが、放熱板66と接続電極75の各貫通穴の周りのニッケル/金めっき膜71b上で溶けて付着して、貫通穴内の高融点はんだ69、69に金属接続するはんだバンプ102が形成される。半導体素子70で発生した熱は、金属導体を伝わり放熱板66と接続電極75から容易に放熱される。
(14)ダイシング工程:
最後に、以上のようにして形成された支持基板上の複数の半導体装置を図1Bに示すものを単位とした半導体装置1個ずつに切り出して半導体装置を得る。
実施例2:本発明に係る第2の実施の形態に係る図2に示す半導体装置の製造方法について説明する。
図2に示す半導体装置の製造方法の場合には、実施例1の前記工程(9)「ダイボンディング、取りだし電極貫通穴の塞ぎ工程」において、高融点はんだ69,69の量を少なくして固着電極64並びに取出し電極65の貫通穴を塞ぐことに止めて、前記工程(12)の「はんだバンプの形成工程」において、貫通穴内に深く入り込んで高融点はんだ69、69に金属接続するはんだバンプ102を形成する。その他は、実施例1の製造工程と同一である。
実施例3:本発明に係る第3の実施の形態に係る図3に示す半導体装置の製造方法について説明する。
図3に示す半導体装置の製造方法の場合には、実施例1の工程(12)の「はんだバンプの形成工程」を省略し、その他は、実施例1の製造工程である。
実施例4:本発明に係る第4の実施の形態に係る図4に示す半導体装置の製造方法について説明する。
この実施例は、固着電極64と放熱板66とを、取出し電極65と接続電極75とを、予めスルーホール銅めっきにより接続する。既に説明した工程(3)の「デスミア処理工程」と、工程(4)の「ドライフィルムレジストの貼り合せ工程」との間に、以下に説明するスルーホール銅めっきを形成する工程を加える。
スルーホール銅めっき形成工程:
(a)アラミド不織布エポキシフィルムからなる絶縁フィルム61の両面に、銅箔62a、62bを貼り合わせてなる3層構造の支持基板を用意し、図17に示すように、デスミア処理工程の最後の乾燥処理工程を経ない状態で該支持基板を脱脂液に浸漬し支持基板の表面を脱脂し、次いで水洗する。
脱脂液として、弱アルカリであるクリーナーを5%含む54℃の溶液を用いた。脱脂液に浸漬する時間は40秒間とした。
(b)カーボン処理剤78%含む溶液を34℃の温度にして約35秒浸漬し、エアナイフで乾燥させた後、水洗する。
(c)弱アルカリのクリーナーコンディショナーを2.5%含む25℃の溶液に、約40秒間浸漬した後、水洗する。
(d)(b)の工程をもう一度行う。すると、図18に示すように、貫通穴の内面も含めて全面にカーボンブラック201が吸着する。
(e)次に、銅表面の吸着しているカーボンブラックをエッチング法により除去する。このエッチング液として、純水に硫酸銅五水塩を25.0g/L、98%硫酸を8.5容量%、硫酸過水タイプのエッチャントを3容量%、35%過酸化水素水を4.5容量%、含む40℃のエッチング溶液に、約3分浸漬し、水洗する。すると、図19に示すように、絶縁フィルム61の端面部のみにカーボンブラック201が残る。銅箔62a、62bの表面の吸着していたカーボンブラックは、該銅箔62a、62bが約1μmエッチングされることにより除去される。
(f)防錆液にて25℃で防錆処理を行う。この工程は省略しても良い。
(g)室温で、硫酸銅溶液中で、例えば2A/dm2の電流密度で30分間電気銅めっきを行う。すると、図20に示すように、銅箔62a、62bの表面に銅めっき84が形成され、貫通穴にもスルーホール銅めっき85が形成され、銅箔62a、62bが導通接続状態になる。
実施例5:本発明に係る第3の実施の形態にかかる図5に示す半導体装置の製造方法について説明する。
図5に示す半導体装置の製造方法の場合には、前記行程(12)の「はんだバンプの形成工程」を省略し、その他は、実施例4の製造工程と同一に行う。この製造方法で、高融点はんだ69をほぼ貫通穴の露出側端に到達させる。
実施例6:本発明に係る第4の実施の形態にかかる図6A、図6Bに示す半導体装置の製造方法について説明する。
この実施例は、放熱性向上のため、放熱板を延長させたものである。
即ち、実施例1の製造工程において、放熱板66を半導体素子70の固着電極64の直下の位置だけではなく、例えば図6Aに示すように図中左側に延長して形成する。半導体装置の製造方法そのものは、実施例1と同一である。この構成では、放熱板66の面積が第1の実施例よりも大きく放熱効果が一層向上する。
上述した本発明の実施の形態では、Ni/Auめっきが放熱板66の表面全面を覆うように示したが、めっき時にマスクを用い、はんだボール72が接続される部分に形成されるようにし、他の部分ははんだめっき、またはすずめっきを施すようにしてもよい。
また、絶縁フィルムがアラミド不織布エポキシの場合につき詳述したが、ポリイミドなどを用いても良い。
また、本発明の実施例では、固着電極と前記放熱板、取り出し電極と接続電極の両方に貫通穴を有する場合につき詳述したが、いずれかの一組が、貫通穴を有しており、他方の組合せが貫通穴を有せず、例えばレーザーなどで絶縁フィルム61の穴開けを行い、固着電極または取り出し電極とはんだバンプ接続をしていても本発明は適用できる。
また、本発明の実施例では、貫通穴101の穴径が例えば0.3mmとしたが、穴径は接続が取れていれば任意であり、特に半導体素子70下のは大きくとも良いし、半導体素子70よりもやや小さい角型でもよい。
本発明の半導体装置の第1の実施の形態に係り、図1Aはその断面図、図1Bはその平面図である。 本発明の半導体装置の第2の実施の形態に係る断面図である。 本発明の半導体装置の第3の実施の形態に係る断面図である。 本発明の半導体装置の第4の実施の形態に係る断面図である。 本発明の半導体装置の第5の実施の形態に係る断面図である。 本発明の半導体装置の第6の実施の形態に係り、図6Aはその断面図、図6Bはその平面図である。 本発明に用いる銅貼り積層板の断面図である。 本発明の半導体装置製造の穴開け工程で得られる中間製品の断面図である。 本発明の半導体装置製造のドライフィルムレジストの貼り合わせ工程で得られる中間製品の断面図である。 本発明の半導体装置製造の現像工程で得られる中間製品の断面図である。 本発明の半導体装置製造のエッチング工程を終えて剥離工程で得られる中間製品の断面図である。 本発明の半導体装置製造のめっき工程で得られる中間製品の断面図である。 本発明の半導体装置製造のダイボンディング、取りだし電極貫通穴の塞ぎ工程で得られる中間製品の断面図である。 本発明の半導体装置製造のワイヤボンディング工程で得られる中間製品の断面図である。 本発明の樹脂モールド工程で得られる中間製品の断面図である。 本発明の半導体装置のはんだバンプの形成工程で得られる中間製品の断面図である。 本発明の第4の実施の形態に係る半導体装置の製造工程の一つである、スルーホール銅めっき形成工程を詳しく説明するための図であり、用意する支持基板の断面図である。 図17の、支持基板をカーボン処理剤に浸漬して全面にカーボンブラックを吸着させた状態を示す拡大断面図である。 図18の、全面にカーボンブラックを吸着させた支持基板をエッチング法で処理して貫通穴の絶縁フィルム部のみにカーボンブラックが残し状態を示す拡大断面図である。 図19の、絶縁フィルムの端面部のみにカーボンブラックが残した支持基板に電気銅めっきし、貫通穴にスルーホール銅めっきを形成した状態を示す拡大断面図である。 従来の半導体装置の断面図である。 従来の他の半導体装置の断面図である。
符号の説明
60・・・支持基板、61・・・絶縁フィルム、62a、62b・・・銅箔、63a、63b・・・ドライフィルムレジスト、64・・・固着電極、65・・・取出し電極、66・・・放熱板、67・・・開口部、68・・・金ワイヤ、69・・・高融点はんだ、70・・・半導体素子、71a、71b・・・ニッケル/金膜、72・・・はんだボール、73・・・封止樹脂、75・・・接続電極、85・・・スルーホール銅めっき。

Claims (2)

  1. 絶縁フィルムの一面側に、固着電極と、取出し電極と、前記固着電極上の導電層を介して配置された半導体素子と、前記半導体素子の電極と前記取出し電極を接続するワイヤと、これらを被覆する絶縁樹脂とを設け、かつ絶縁フィルムの他面側に、それぞれ前記取出し電極及び前記固着電極に対応して接続電極及び放熱板を設けた半導体装置であって、
    前記放熱板は一端側が前記絶縁フィルムの一端部まで延在して当該端部で露出し、
    前記固着電極と前記放熱板が前記絶縁フィルムを通して貫通する貫通穴を有し、かつ、前記固着電極上の導電層が前記貫通穴に充填された導電性材料と連続的に形成されたものであることを特徴とする半導体装置。
  2. 請求項1に記載された半導体装置において、
    前記貫通穴に充填された導電性材料が、前記固着電極と半導体素子とを固定する導電層物質及はんだバンプを形成する物質、又は、導電層物質若しくははんだバンプを形成する物質を主とすることを特徴とする半導体装置。
JP2004061740A 2003-10-07 2004-03-05 半導体装置 Expired - Lifetime JP4386763B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004061740A JP4386763B2 (ja) 2004-03-05 2004-03-05 半導体装置
TW093130083A TWI348748B (en) 2003-10-07 2004-10-05 Semiconductor device and method of fabricating the same
KR1020040079326A KR20050033821A (ko) 2003-10-07 2004-10-06 반도체장치 및 그 제조 방법
US10/959,246 US20050073039A1 (en) 2003-10-07 2004-10-07 Semiconductor device and method of fabricating the same
CNA200410083390XA CN1606152A (zh) 2003-10-07 2004-10-08 半导体装置及其制造方法
US11/338,647 US20060118940A1 (en) 2003-10-07 2006-01-25 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004061740A JP4386763B2 (ja) 2004-03-05 2004-03-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2005252047A JP2005252047A (ja) 2005-09-15
JP4386763B2 true JP4386763B2 (ja) 2009-12-16

Family

ID=35032235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004061740A Expired - Lifetime JP4386763B2 (ja) 2003-10-07 2004-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JP4386763B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828174B1 (ko) * 2006-08-03 2008-05-08 주식회사 이츠웰 표면 실장형 발광 다이오드 램프 및 그 제조 방법
JP4919761B2 (ja) * 2006-10-27 2012-04-18 日東電工株式会社 配線回路基板および電子部品装置
JP2011029518A (ja) * 2009-07-28 2011-02-10 Shindo Denshi Kogyo Kk フレキシブルプリント配線板、半導体装置及びその製造方法
JP2011096830A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 半導体装置
TWI445100B (zh) * 2011-05-20 2014-07-11 Subtron Technology Co Ltd 封裝結構及其製作方法

Also Published As

Publication number Publication date
JP2005252047A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
US8230591B2 (en) Method for fabricating an electronic device substrate
US6291271B1 (en) Method of making semiconductor chip package
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
TW200806133A (en) Printed wiring board with a pin for mounting a component and an electronic device using the same
JP2004095972A (ja) プラスチックパッケージの製造方法
JP4386763B2 (ja) 半導体装置
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP3768653B2 (ja) 半導体装置
JP3907002B2 (ja) 半導体装置
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
JPH08316360A (ja) Ic実装構造
JP2005116886A (ja) 半導体装置の製造方法
JP2000031319A (ja) 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JP2501168B2 (ja) 半導体装置及びその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP2005251780A (ja) 半導体回路部品およびその製造方法
JPH1154553A (ja) バンプを有する電子部品及びその実装構造
JP2004282098A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061024

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070309

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090929

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090929

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20121009