TWI445100B - 封裝結構及其製作方法 - Google Patents
封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI445100B TWI445100B TW100117790A TW100117790A TWI445100B TW I445100 B TWI445100 B TW I445100B TW 100117790 A TW100117790 A TW 100117790A TW 100117790 A TW100117790 A TW 100117790A TW I445100 B TWI445100 B TW I445100B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dry film
- metal
- metal substrate
- seed
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 417
- 229910052751 metal Inorganic materials 0.000 claims description 137
- 239000002184 metal Substances 0.000 claims description 137
- 239000000758 substrate Substances 0.000 claims description 79
- 239000002335 surface treatment layer Substances 0.000 claims description 45
- 239000008393 encapsulating agent Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Led Device Packages (AREA)
Description
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種具有較佳散熱效果之封裝結構及其製作方法。
晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安裝至一封裝基板，以使晶片上的接點可電性連接至封裝基板。因此，晶片的接點分佈可藉由封裝基板重新配置，以符合下一層級的外部元件的接點分佈。
以目前常用的發光二極體封裝結構來說，由於發光二極體晶片在使用前需先進行封裝，且發光二極體晶片在發出光線時會產生大量的熱能。倘若熱能無法逸散而不斷地堆積在發光二極體封裝結構內，則發光二極體封裝結構的溫度會持續地上升。如此一來，發光二極體晶片可能會因為過熱而導致亮度衰減及使用壽命縮短，嚴重者甚至造成永久性的損壞。因此，現今採用的發光二極體封裝結構都會配置散熱塊(heat sink)以對發光二極體晶片進行散熱。
習知的封裝基板主要是由多層圖案化導電層與至少一絕緣層所構成，其中絕緣層配置於相鄰之二圖案化導電層之間用以達到絕緣的效果。散熱塊是透過黏著層而固定於封裝基板的下表面上。一般來說，發光二極體晶片與封裝基板電性連接，而發光二極體晶片所產生的熱可經由圖案化導電層、絕緣層而傳遞至散熱塊以進行導熱。然而，由於黏著層與絕緣層的導熱率較差，所以發光二極體晶片所產生的熱經由絕緣層、黏著層而傳遞至散熱塊時，會造成熱阻(thermal resistance)增加，進而導致導熱不易。再者，由於散熱塊是透過黏著層而貼附於封裝基板的下表面，因此整體之封裝結構的厚度無法有效降低。因此，如何使發光二極體晶片所產生熱能夠更有效率地傳遞至外界且又能降低整體的封裝厚度，儼然成為設計者在研發上關注的議題之一。
本發明提供一種封裝結構，具有較佳的散熱效果。
本發明提供一種封裝結構的製作方法，用以製作上述之封裝結構。
本發明提出一種封裝結構的製作方法。提供一金屬基材。金屬基材具有彼此相對的一上表面與一下表面，且上表面上已形成有一種子層。形成一圖案化乾膜層於金屬基材之下表面與種子層上，其中圖案化乾膜層暴露出部分種子層。以圖案化乾膜層為一電鍍罩幕，以電鍍一線路層於圖案化乾膜層所暴露出的部分種子層上。移除圖案化乾膜層。接合一晶片至線路層上，其中晶片與線路層電性連接。形成一封裝膠體於金屬基材上，封裝膠體包覆晶片、線路層與部分種子層。移除部分金屬基材與部分種子層，以暴露出部分封裝膠體。
在本發明之一實施例中，上述之封裝結構的製作方法，更包括：於移除圖案化乾膜層之前，形成一表面處理層於線路層上。
在本發明之一實施例中，上述之移除部分金屬基材及部分種子層的方法包括蝕刻步驟。
本發明還提出一種封裝結構的製作方法。提供一金屬基材。金屬基材具有彼此相對的一上表面與一下表面以及一連接上表面與下表面的側表面，其中上表面、下表面及側表面上已形成有一種子層。形成一圖案化乾膜層於金屬基材之上表面與下表面上，其中圖案化乾膜層暴露出位於金屬基材之上表面上的部分種子層。以圖案化乾膜層為一電鍍罩幕，以電鍍一線路層於圖案化乾膜層所暴露出的部分種子層上。移除圖案化乾膜層、金屬基材以及位於下表面與側表面上的部分種子層。壓合一絕緣層以及一位於絕緣層上之第一金屬層於剩餘的部分種子層上。絕緣層具有多個開口。線路層與絕緣層及其上之第一金屬層分別位於剩餘的部分種子層的相對兩側上且呈交替排列。開口暴露出位於線路層下方之部分種子層。形成一第二金屬層於開口所暴露出的部分種子層上，其中第二金屬層連接部分種子層與第一金屬層。移除部分第一金屬層及位於線路層下方之外的部分種子層，以暴露出部分絕緣層。接合一晶片至線路層上，其中晶片與線路層電性連接。形成一封裝膠體，以包覆晶片與線路層，且覆蓋部分絕緣層。
在本發明之一實施例中，上述之封裝結構的製作方法，更包括：於移除圖案化乾膜層、金屬基材以及位於下表面與側表面上的部分種子層之前，形成一表面處理層於線路層上。
在本發明之一實施例中，上述之形成第二金屬層的步驟，包括：形成一第一乾膜層於種子層的一第一表面上，其中第一乾膜層覆蓋種子層的第一表面與線路層；形成一第二乾膜層於第一金屬層上，其中第二乾膜層暴露出種子層相對於第一表面之一第二表面的部分；以第二乾膜層為一電鍍罩幕，以電鍍第二金屬層於第二乾膜層所暴露出之種子層的部分第二表面；以及移除第一乾膜層與第二乾膜層，而暴露出線路層與第一金屬層。
本發明提出一種封裝結構，其包括一金屬基材、一線路層、一晶片以及一封裝膠體。金屬基材具有彼此相對的一上表面與一下表面以及多個連接上表面與下表面的開口。線路層配置於金屬基材的上表面上。晶片配置於線路層上且電性連接至線路層。封裝膠體包覆晶片及線路層，其中封裝膠體的一底面與金屬基材的上表面實質上齊平，且金屬基材的開口暴露出封裝膠體的部分底面。
在本發明之一實施例中，上述之封裝結構更包括：一表面處理層與一種子層。表面處理層配置於線路層上。種子層配置於金屬基材的上表面上，且位於線路層與金屬基材之間。
本發明還提出一種封裝結構，其包括一絕緣層、一線路層、一第一金屬層、一第二金屬層、一晶片以及一封裝膠體。絕緣層具有彼此相對的一頂表面與一底表面以及多個連接頂表面與底表面的開口。線路層配置於絕緣層的頂表面上，且對應設置於開口的上方，並暴露出部分頂表面。第一金屬層配置於絕緣層的底表面上，且暴露出部分頂表面與開口。第二金屬層配置於絕緣層的開口內，且連接線路層與第一金屬層，其中第二金屬層的一側與絕緣層的頂表面實質上齊平。晶片配置於線路層上且電性連接至線路層。封裝膠體包覆晶片與線路層，且覆蓋絕緣層的部分頂表面。
在本發明之一實施例中，上述之封裝結構，更包括一表面處理層以及一種子層。表面處理層配置於線路層上。種子層配置於線路層與第二金屬層及部分絕緣層之間。
基於上述，由於本發明是以金屬基材做為載體，並藉由電鍍法(plating)來形成線路層。因此，當將晶片配置於線路層上時，晶片所發出的熱可直接經由線路層及金屬基材而快速地傳遞至外界。故，本發明之封裝結構可具有較佳的散熱效果。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E為本發明之一實施例之一種封裝結構的製作方法的剖面示意圖。請先參考圖1A，依照本實施例的封裝結構的製作方法，首先，提供一金屬基材110。詳細來說，本實施例之金屬基材110具有彼此相對的一上表面112與一下表面114，且上表面112上已形成有一種子層120。金屬基材110的材質包括具有高導熱性的金屬，例如是銅或鋁，合金，例如是銅合金或鋁合金，但不以此為限。種子層120例如是一化學銅層，其是透過電鍍法電鍍於金屬基材110的上表面112。
接著，請參考圖1B，形成一圖案化乾膜層130於金屬基材110之下表面114與種子層120上，其中圖案化乾膜層130暴露出部分種子層120，且完全覆蓋金屬基材110的下表面114。接著，並以圖案化乾膜層130為一電鍍罩幕，以電鍍一線路層140於圖案化乾膜層130所暴露出的部分種子層120上。特別是，本實施例可透過圖案化乾膜層130來控制線路層140的線寬與厚度。於此，線路層140的線寬例如是小於30微米，因此相較於一般線路層之線寬而言，本實施例之線路層140可視為一微細線路層。
接著，請同時參考圖1B與圖1C，形成一表面處理層150於線路層140上，其中形成表面處理層150的方法例如是再以圖案化乾膜層130為電鍍罩幕，以電鍍表面處理層150於線路層140上。表面處理層150例如是一鎳層、一金層、一銀層、一鎳鈀金層或其他適當的材料層，在此並不加以限制。接著，請再參考圖1C，移除圖案化乾膜層130，以暴露出位於金屬基材110之上表面112上的部分種子層120與下表面114。
之後，請參考圖1D，接合一晶片160至位於線路層140上的表面處理層150，其中晶片160透過多條銲線180與位於線路層140上的表面處理層150電性連接。接著，並形成一封裝膠體170於金屬基材110上，其中封裝膠體170包覆晶片160、這些銲線180、表面處理層150、線路層140與部分種子層120。
最後，請參考圖1E，移除部分金屬基材110與部分種子層120，以暴露出部分封裝膠體170，其中移除部分金屬基材110及部分種子層120的方法例如是蝕刻步驟。至此，已完成封裝結構100的製作。
在結構上，請再參考圖1E，本實施例之封裝結構100包括金屬基材110、種子層120、線路層140、表面處理層150、晶片160、封裝膠體170以及這些銲線180。金屬基材110具有彼此相對的上表面112與下表面114以及多個連接上表面112與下表面114的開口114。種子層120配置於金屬基材110的上表面112上。線路層140配置於金屬基材110的上表面112上，其中種子層120位於線路層140與金屬基材110之間。表面處理層150配置於線路層140上。晶片160配置於位於線路層140上的表面處理層150上，且透過這些銲線180與位於線路層140上的表面處理層150電性連接。封裝膠體170包覆晶片160及線路層140，其中封裝膠體170的一底面172與金屬基材110的上表面112實質上齊平，且金屬基材110的這些開口114暴露出封裝膠體170的部分底面172。
由於本實施例是以金屬基材110做為載體，並藉由電鍍法(plating)來形成線路層140。因此，當將晶片160配置於位於線路層140上的表面處理層150上時，晶片160所發出的熱可直接經由表面處理層150、線路層140及金屬基材110而快速地傳遞至外界。故，本實施例之封裝結構100可具有較佳的散熱效果。此外，由於本實施例可透過圖案化乾膜層130來控制線路層140的線寬與厚度，因此可製作出所需之微細線路層。
值得一提的是，本發明並不限定晶片160與位於線路層140上之表面處理層150的接合形態，雖然此處所提及的晶片160具體化是透過打線接合而電性連接至線路層140上方的表面處理層150上。不過，在其他實施例中，晶片160亦可透過覆晶接合的方式而電性連接至位於線路層140上方之表面處理層150上。由此可知，上述之晶片160與線路層140的接合形態僅為舉例說明之用，並非用以限定本發明。
圖2A至圖2I為本發明之另一實施例之一種封裝結構的製作方法的剖面示意圖。請先參考圖2A，依照本實施例的封裝結構的製作方法，首先，提供一金屬基材210。詳細來說，金屬基材210具有彼此相對的一上表面212與一下表面214以及一連接上表面212與下表面214的側表面216，其中上表面212、下表面214及側表面216上已形成有一種子層220。金屬基材210的材質包括具有高導熱性的金屬，例如是銅或鋁，合金，例如是銅合金或鋁合金，但不以此為限。種子層220例如是一化學銅層，其是透過電鍍法電鍍於金屬基材210的上表面212、下表面214及側表面216上。
接著，請參考圖2B，形成一圖案化乾膜層230於金屬基材210之上表面212與下表面214上，其中圖案化乾膜層230暴露出位於金屬基材210之上表面212上的部分種子層220。接著，並以圖案化乾膜層230為一電鍍罩幕，以電鍍一線路層240於圖案化乾膜層230所暴露出的部分種子層220上。特別是，本實施例可透過圖案化乾膜層230來控制線路層240的線寬與厚度。於此，線路層240的線寬例如是小於30微米，因此相較於一般線路層之線寬而言，本實施例之線路層240可視為一微細線路層。
接著，請同時參考圖2B與圖2C，形成一表面處理層250於線路層240上，其中形成表面處理層250的方法例如是再以圖案化乾膜層230為電鍍罩幕，以電鍍表面處理層250於線路層240上。表面處理層250例如是一鎳層、一金層、一銀層、一鎳鈀金層或其他適當的材料層，在此並不加以限制。
接著，請同時參考圖2C與圖2D，移除圖案化乾膜層230、金屬基材210以及位於金屬基材210之下表面214與側表面216上的部分種子層220。其中，剩餘的種子層220具有彼此相對的一第一表面222與一第二表面224，而線路層240與疊置於線路層240上之表面處理層250是位於種子層220的第一表面222上。
接著，請參考圖2E，壓合一絕緣層260以及一位於絕緣層260上之第一金屬層270於剩餘的部分種子層220上，其中絕緣層260及其上之第一金屬層270是位於種子層220的第二表面224上，且絕緣層260具有彼此相對的一頂表面262與一底表面264以及多個開口266。詳細來說，線路層240與絕緣層260及其上之第一金屬層270分別位於剩餘的部分種子層220的相對兩側上且呈交替排列，其中絕緣層260的頂表面262連接種子層220的第二表面224。這些開口266暴露出位於線路層240下方之部分種子層220，意即暴露出種子層220的部分第二表面224。在本實施例中，第一金屬層270位於絕緣層260的底表面264上，且絕緣層260以及第一金屬層270共形設置，而這些開口266的形成方法例如是機械鑽孔法或雷射鑽孔法。
接著，請參考圖2F，形成一第一乾膜層292於種子層220的第一表面222上以及形成一第二乾膜層294於第一金屬層270上。其中，第一乾膜層292覆蓋種子層220的第一表面222與線路層240，而第二乾膜層294暴露出種子層220之部分第二表面224。接著，並以第二乾膜層294為一電鍍罩幕，以電鍍一第二金屬層275於第二乾膜層294所暴露出之種子層220的部分第二表面224上，其中第二金屬層275連接部分種子層220的第二表面224與第一金屬層270。此外，第二金屬層275的材質包括具有高導熱性的金屬，例如是單一金屬，例如是銅、鋁、銀或金，或者是，合金，例如是銅合金或鋁合金，但不以此為限。
接著，請參考圖2G，移除第一乾膜層292與第二乾膜層294，而暴露出線路層240、表面處理層250與第一金屬層270。
之後，請參考圖2H，移除部分第一金屬層270及位於線路層240下方之外的部分種子層220，以暴露出絕緣層260的部分頂表面262以及部分底表面264。
最後，請參考圖2I，接合一晶片280至位於線路層240上的表面處理層250上，其中晶片280透過多條銲線296與線路層240電性連接。接著，並形成一封裝膠體285，以包覆晶片280、這些銲線296、表面處理層250與線路層240，且覆蓋絕緣層260的部分頂表面262。至此，已完成封裝載板200的製作。
在結構上，請再參考圖2I，本實施例之封裝結構200包括種子層220、線路層240、表面處理層250、絕緣層260、第一金屬層270、第二金屬層275、晶片280、封裝膠體285以及這些銲線296。絕緣層260具有彼此相對的頂表面262與底表面264以及這些連接頂表面262與底表面264的開口266。線路層240配置於絕緣層260的頂表面262上，且對應設置於這些開口266的上方，並暴露出部分頂表面262。表面處理層250配置於線路層240上。第一金屬層270配置於絕緣層260的底表面264上，且暴露出這些開口266。第二金屬層275配置於絕緣層260的這些開口266內，且連接線路層240與第一金屬層270，其中第二金屬層275的一側與絕緣層260的絕緣層260的頂表面262實質上齊平，且種子層220配置於線路層240與第二金屬層275及部分絕緣層260之間。晶片280配置於線路層240上，且透過這些銲線296電性連接至線路層240。封裝膠體285包覆晶片280、表面處理層250與線路層240，且覆蓋絕緣層260的部分上表面262。
由於本實施例是先以金屬基材210做為載體，藉由電鍍法(plating)來形成線路層240，且待表面處理層250形成之後，再將金屬基材210及部分種子層220移除。如此一來，本實施例之封裝結構200因不具有載體，因而可具有較薄的封裝厚度。再者，由於晶片280是配置於位於線路層240上之表面處理層250上，且第二金屬層275連接線路層240與第一金屬層270。因此，晶片280所發出的熱可經由表面處理層250、線路層240、種子層220、第二金屬層275以及第一金屬層270而快速地傳遞至外界。故，本實施例之封裝結構200可具有較佳的散熱效果。此外，本實施例可透過圖案化乾膜層230來控制線路層240的線寬與厚度，以可製作出所需之微細線路層。
值得一提的是，本發明並不限定晶片280與位於線路層240上之表面處理層250的接合形態，雖然此處所提及的晶片280具體化是透過打線接合而電性連接至線路層240上方的表面處理層250上。不過，在其他實施例中，晶片280亦可透過覆晶接合的方式而電性連接至位於線路層240上方之表面處理層250上。由此可知，上述之晶片280與線路層240的接合形態僅為舉例說明之用，並非用以限定本發明。
綜上所述，由於本發明是以金屬基材做為載體，並藉由電鍍法(plating)來形成線路層。因此，當將晶片配置於線路層上時，晶片所發出的熱可直接經由線路層及金屬基材而快速地傳遞至外界。故，本發明之封裝結構可具有較佳的散熱效果。再者，於另一方面，亦可待表面處理層形成之後，再將移除金屬基材，並透過壓合絕緣層及其上第一金屬層與電鍍第二金屬層的方式來形成具有較佳散熱路徑的封裝結構。如此一來，由於本實施例之封裝結構因不具有載體，因而可具有較薄的封裝厚度，而晶片所發出的熱可經由表面處理層、線路層、第二金屬層以及第一金屬層而快速地傳遞至外界，而使本發明之封裝結構可具有較佳的散熱效果。此外，本發明可透過圖案化乾膜層來控制線路層的線寬與厚度，以可製作出所需之微細線路層。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．封裝結構
110、210．．．金屬基材
112、212．．．上表面
114、214．．．下表面
116．．．開口
120、220．．．種子層
130、230．．．圖案化乾膜層
140、240．．．線路層
150．．．表面處理層
160、280．．．晶片
170、285．．．封裝膠體
172．．．底面
180、296．．．銲線
212．．．上表面
214．．．下表面
216．．．側表面
222．．．第一表面
224．．．第二表面
250．．．表面處理層
260．．．絕緣層
262．．．頂表面
264．．．底表面
266．．．開口
270．．．第一金屬層
275．．．第二金屬層
292．．．第一乾膜層
294．．．第二乾膜層
圖1A至圖1E為本發明之一實施例之一種封裝結構的製作方法的剖面示意圖。
圖2A至圖2I為本發明之另一實施例之一種封裝結構的製作方法的剖面示意圖。
100．．．封裝結構
110．．．金屬基材
112．．．上表面
114．．．下表面
116．．．開口
120．．．種子層
140．．．線路層
150．．．表面處理層
160．．．晶片
170．．．封裝膠體
172．．．底面
180．．．銲線
Claims (10)
- 一種封裝結構的製作方法，包括：提供一金屬基材，該金屬基材具有彼此相對的一上表面與一下表面，且該上表面上已形成有一種子層；形成一圖案化乾膜層於該金屬基材之該下表面與該種子層上，其中該圖案化乾膜層暴露出部分該種子層；以該圖案化乾膜層為一電鍍罩幕，以電鍍一線路層於該圖案化乾膜層所暴露出的部分該種子層上；移除該圖案化乾膜層；接合一晶片至該線路層上，其中該晶片與該線路層電性連接；形成一封裝膠體於該金屬基材上，該封裝膠體包覆該晶片、該線路層與部分種子層；以及移除部分該金屬基材與部分該種子層，以暴露出部分該封裝膠體。
- 如申請專利範圍第1項所述之封裝結構的製作方法，更包括：於移除該圖案化乾膜層之前，形成一表面處理層於該線路層上。
- 如申請專利範圍第1項所述之封裝結構的製作方法，其中移除部分該金屬基材及部分該種子層的方法包括蝕刻步驟。
- 一種封裝結構的製作方法，包括：提供一金屬基材，該金屬基材具有彼此相對的一上表 面與一下表面以及一連接該上表面與該下表面的側表面，其中該上表面、該下表面及該側表面上已形成有一種子層；形成一圖案化乾膜層於該金屬基材之該上表面與該下表面上，其中該圖案化乾膜層暴露出位於該金屬基材之該上表面上的部分該種子層；以該圖案化乾膜層為一電鍍罩幕，以電鍍一線路層於該圖案化乾膜層所暴露出的部分該種子層上；移除該圖案化乾膜層、該金屬基材以及位於該下表面與該側表面上的部分該種子層；壓合一絕緣層以及一位於該絕緣層上之第一金屬層於剩餘的部分該種子層上，其中該絕緣層具有多個開口，該線路層與該絕緣層及其上之該第一金屬層分別位於剩餘的部分該種子層的相對兩側上且呈交替排列，該些開口暴露出位於該線路層下方之部分該種子層；形成一第二金屬層於該些開口所暴露出的部分該種子層上，其中該第二金屬層連接部分該種子層與該第一金屬層；移除部分該第一金屬層及位於該線路層下方之外的部分該種子層，以暴露出部分該絕緣層；接合一晶片至該線路層上，其中該晶片與該線路層電性連接；以及形成一封裝膠體，以包覆該晶片與該線路層，且覆蓋部分該絕緣層。
- 如申請專利範圍第4項所述之封裝結構的製作方 法，更包括：於移除該圖案化乾膜層、該金屬基材以及位於該下表面與該側表面上的部分該種子層之前，形成一表面處理層於該線路層上。
- 如申請專利範圍第4項所述之封裝結構的製作方法，其中形成該第二金屬層的步驟，包括：形成一第一乾膜層於該種子層的一第一表面上，該第一乾膜層覆蓋該種子層的該第一表面與該線路層；形成一第二乾膜層於該第一金屬層上，該第二乾膜層暴露出該種子層相對於該第一表面之一第二表面的部分；以該第二乾膜層為一電鍍罩幕，以電鍍該第二金屬層於該第二乾膜層所暴露出之該種子層的部分該第二表面；以及移除該第一乾膜層與該第二乾膜層，而暴露出該線路層與該第一金屬層。
- 一種封裝結構，包括：一金屬基材，具有彼此相對的一上表面與一下表面以及多個連接該上表面與該下表面的開口；一線路層，配置於該金屬基材的該上表面上；一晶片，配置於該線路層上且電性連接至該線路層；以及一封裝膠體，包覆該晶片及該線路層，其中該封裝膠體的一底面與該金屬基材的該上表面實質上齊平，且該金屬基材的該些開口暴露出該封裝膠體的部分該底面。
- 如申請專利範圍第7項所述之封裝結構，更包括：一表面處理層，配置於該線路層上；以及一種子層，配置於該金屬基材的該上表面上，且位於該線路層與該金屬基材之間。
- 一種封裝結構，包括：一絕緣層，具有彼此相對的一頂表面與一底表面以及多個連接該頂表面與該底表面的開口；一線路層，配置於該絕緣層的該頂表面上，且對應設置於該些開口的上方，並暴露出部分該頂表面；一第一金屬層，配置於該絕緣層的該底表面上，且暴露出部分該頂表面與該些開口；一第二金屬層，配置於該絕緣層的該些開口內，且連接該線路層與該第一金屬層，其中該第二金屬層的一側與該絕緣層的該頂表面實質上齊平；一晶片，配置於該線路層上且電性連接至該線路層；以及一封裝膠體，包覆該晶片與該線路層，且覆蓋該絕緣層的部分該頂表面。
- 如申請專利範圍第9項所述之封裝結構，更包括：一表面處理層，配置於該線路層上；以及一種子層，配置於該線路層與該第二金屬層及部分該絕緣層之間。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100117790A TWI445100B (zh) | 2011-05-20 | 2011-05-20 | 封裝結構及其製作方法 |
| CN201110175971.6A CN102790140B (zh) | 2011-05-20 | 2011-06-28 | 封装结构及其制作方法 |
| US13/186,448 US8541881B2 (en) | 2011-05-20 | 2011-07-19 | Package structure and manufacturing method thereof |
| JP2012041626A JP5607092B2 (ja) | 2011-05-20 | 2012-02-28 | パッケージ構造およびその製造方法 |
| US13/906,355 US8669142B2 (en) | 2011-05-20 | 2013-05-31 | Method of manufacturing package structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100117790A TWI445100B (zh) | 2011-05-20 | 2011-05-20 | 封裝結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201248741A TW201248741A (en) | 2012-12-01 |
| TWI445100B true TWI445100B (zh) | 2014-07-11 |
Family
ID=47155493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100117790A TWI445100B (zh) | 2011-05-20 | 2011-05-20 | 封裝結構及其製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8541881B2 (zh) |
| JP (1) | JP5607092B2 (zh) |
| CN (1) | CN102790140B (zh) |
| TW (1) | TWI445100B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| TW201351515A (zh) * | 2012-06-07 | 2013-12-16 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| CN109346593A (zh) * | 2018-09-19 | 2019-02-15 | 中山市瑞宝电子科技有限公司 | 基于切割技术的陶瓷支架围坝成型方法 |
| US20220342126A1 (en) * | 2019-09-03 | 2022-10-27 | 3M Innovative Properties Company | Optical films and methods of manufacturing such optical films |
| CN111007665B (zh) * | 2019-12-25 | 2022-03-04 | 常州欣盛半导体技术股份有限公司 | 一种眼球追踪感测器的线路结构及其加工方法 |
| CN113464871B (zh) * | 2021-06-30 | 2023-08-15 | 江西新菲新材料有限公司 | 灯膜及其制备方法、电子设备 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166490B2 (ja) | 1994-07-06 | 2001-05-14 | 日立電線株式会社 | Ｂｇａ型半導体装置 |
| US5903052A (en) * | 1998-05-12 | 1999-05-11 | Industrial Technology Research Institute | Structure for semiconductor package for improving the efficiency of spreading heat |
| US6451627B1 (en) | 1999-09-07 | 2002-09-17 | Motorola, Inc. | Semiconductor device and process for manufacturing and packaging a semiconductor device |
| JP2001156212A (ja) | 1999-09-16 | 2001-06-08 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2003332508A (ja) * | 2002-05-16 | 2003-11-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4073294B2 (ja) * | 2002-11-06 | 2008-04-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP4386763B2 (ja) * | 2004-03-05 | 2009-12-16 | ローム株式会社 | 半導体装置 |
| JP2006278914A (ja) * | 2005-03-30 | 2006-10-12 | Aoi Electronics Co Ltd | 半導体装置の製造方法、半導体装置および樹脂封止体 |
| JP4819471B2 (ja) * | 2005-10-12 | 2011-11-24 | 日本電気株式会社 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
| JP2007109914A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
| CN100585890C (zh) * | 2006-11-06 | 2010-01-27 | 南茂科技股份有限公司 | 发光芯片封装体及其制造方法 |
| US7875988B2 (en) * | 2007-07-31 | 2011-01-25 | Seiko Epson Corporation | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
| US8507940B2 (en) * | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
-
2011
- 2011-05-20 TW TW100117790A patent/TWI445100B/zh not_active IP Right Cessation
- 2011-06-28 CN CN201110175971.6A patent/CN102790140B/zh not_active Expired - Fee Related
- 2011-07-19 US US13/186,448 patent/US8541881B2/en not_active Expired - Fee Related
-
2012
- 2012-02-28 JP JP2012041626A patent/JP5607092B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-31 US US13/906,355 patent/US8669142B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8669142B2 (en) | 2014-03-11 |
| JP5607092B2 (ja) | 2014-10-15 |
| US20130260512A1 (en) | 2013-10-03 |
| CN102790140B (zh) | 2015-04-01 |
| US20120292780A1 (en) | 2012-11-22 |
| JP2012244160A (ja) | 2012-12-10 |
| TW201248741A (en) | 2012-12-01 |
| CN102790140A (zh) | 2012-11-21 |
| US8541881B2 (en) | 2013-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437930B (zh) | 封裝載板及其製作方法 | |
| TWI408837B (zh) | 封裝載板及其製作方法 | |
| TWI435393B (zh) | 封裝載板及其製作方法 | |
| TWI505755B (zh) | 封裝載板及其製作方法 | |
| TWI446495B (zh) | 封裝載板及其製作方法 | |
| JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| TWI533380B (zh) | 封裝結構及其製作方法 | |
| TWI445100B (zh) | 封裝結構及其製作方法 | |
| US7867908B2 (en) | Method of fabricating substrate | |
| TW201712816A (zh) | 封裝載板及其製作方法 | |
| TW201828510A (zh) | 覆晶發光二極體及其製造方法 | |
| TWI722533B (zh) | 散熱基板及其製作方法 | |
| TWI442526B (zh) | 導熱基板及其製作方法 | |
| TW202022836A (zh) | 封裝載板及發光裝置 | |
| TWI433615B (zh) | 散熱基板及其製作方法 | |
| TWI446591B (zh) | 封裝載板及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |