JP2007109914A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007109914A JP2007109914A JP2005299662A JP2005299662A JP2007109914A JP 2007109914 A JP2007109914 A JP 2007109914A JP 2005299662 A JP2005299662 A JP 2005299662A JP 2005299662 A JP2005299662 A JP 2005299662A JP 2007109914 A JP2007109914 A JP 2007109914A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor pattern
- metal base
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】金属ベース10上に導体パターン14を形成する工程と、複数の半導体チップ16を金属ベース上10に搭載して導体パターン14と電気的に接続する工程と、金属ベース10上に封止樹脂層18を形成する工程と、金属ベース10を溶解除去して導体パターン14を外部端子14aとして外部に露出させる工程と、半導体チップ16の搭載領域毎に個片化する工程とを有する。本発明では、金属ベース10上に形成した導体パターン14が半導体装置21の外部端子として構成され、金属ベース10はエッチングにより完全除去される。これにより、作業性を損なうことなく薄厚の半導体装置21を高精度に作製することが可能となる。
【選択図】図6
Description
図6は本発明の第2の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
図7は、本発明の第3の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
図8は本発明の第4の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
Claims (8)
- 金属ベース上に導体パターンを形成する工程と、
複数の半導体チップを前記金属ベース上に搭載して前記導体パターンと電気的に接続する工程と、
前記金属ベース上に封止樹脂層を形成する工程と、
前記金属ベースを溶解除去して前記導体パターンを外部端子として外部に露出させる工程と、
前記半導体チップの搭載領域毎に個片化する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記金属ベースとして、金属板と、この金属板のエッチングストッパ層と、前記導体パターンが形成される下地金属層とを含む積層板からなる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記導体パターンは、電解めっき膜からなる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記導体パターンの下地層として、はんだめっき層を形成する
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記金属ベース上に、前記半導体チップが載置されるダイパッド部を前記導体パターンで形成する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記個片化された半導体装置の周囲から前記外部端子の切断面が露出している
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記個片化された半導体装置の周囲が前記封止樹脂層で被覆されている
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記金属ベースの導体パターン形成領域に凹所を形成し、この凹所内にエッチングストッパ層を介して前記導体パターンを形成する
ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299662A JP2007109914A (ja) | 2005-10-14 | 2005-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299662A JP2007109914A (ja) | 2005-10-14 | 2005-10-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109914A true JP2007109914A (ja) | 2007-04-26 |
Family
ID=38035539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299662A Pending JP2007109914A (ja) | 2005-10-14 | 2005-10-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007109914A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768960A (zh) * | 2011-05-03 | 2012-11-07 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
CN102790140A (zh) * | 2011-05-20 | 2012-11-21 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150143A (ja) * | 1997-11-17 | 1999-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
JP2001267461A (ja) * | 2000-03-23 | 2001-09-28 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2002009196A (ja) * | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
JP2004119727A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2004247766A (ja) * | 1994-03-18 | 2004-09-02 | Hitachi Chem Co Ltd | 半導体素子実装用基板、半導体パッケージ及びその製造方法 |
-
2005
- 2005-10-14 JP JP2005299662A patent/JP2007109914A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247766A (ja) * | 1994-03-18 | 2004-09-02 | Hitachi Chem Co Ltd | 半導体素子実装用基板、半導体パッケージ及びその製造方法 |
JPH11150143A (ja) * | 1997-11-17 | 1999-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
JP2001267461A (ja) * | 2000-03-23 | 2001-09-28 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2002009196A (ja) * | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
JP2004119727A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768960A (zh) * | 2011-05-03 | 2012-11-07 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
JP2012235083A (ja) * | 2011-05-03 | 2012-11-29 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
US8893379B2 (en) | 2011-05-03 | 2014-11-25 | Subtron Technology Co., Ltd. | Manufacturing method of package structure |
CN102790140A (zh) * | 2011-05-20 | 2012-11-21 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
JP2012244160A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
US8541881B2 (en) | 2011-05-20 | 2013-09-24 | Subtron Technology Co., Ltd. | Package structure and manufacturing method thereof |
US8669142B2 (en) | 2011-05-20 | 2014-03-11 | Subtron Technology Co., Ltd. | Method of manufacturing package structure |
CN102790140B (zh) * | 2011-05-20 | 2015-04-01 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3691993B2 (ja) | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 | |
JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
TWI741021B (zh) | 導線架及電子組件裝置 | |
US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
TWI413210B (zh) | 電子裝置封裝及製造方法 | |
JP2004221399A (ja) | リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法 | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP3660663B2 (ja) | チップパッケージの製造方法 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP3356068B2 (ja) | 光電変換素子の製造方法 | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
JP2018081979A (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2007109914A (ja) | 半導体装置の製造方法 | |
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP4400492B2 (ja) | 電子装置 | |
JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
JP3467410B2 (ja) | リードフレームの製造方法 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP7254602B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6527269B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Effective date: 20071028 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A977 | Report on retrieval |
Effective date: 20090105 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101026 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110510 Free format text: JAPANESE INTERMEDIATE CODE: A02 |