JP2007109914A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007109914A
JP2007109914A JP2005299662A JP2005299662A JP2007109914A JP 2007109914 A JP2007109914 A JP 2007109914A JP 2005299662 A JP2005299662 A JP 2005299662A JP 2005299662 A JP2005299662 A JP 2005299662A JP 2007109914 A JP2007109914 A JP 2007109914A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor pattern
metal base
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005299662A
Other languages
English (en)
Inventor
Kazuhiro Sato
一裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005299662A priority Critical patent/JP2007109914A/ja
Publication of JP2007109914A publication Critical patent/JP2007109914A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】作業性を損なうことなく高精度に薄厚のノンリード型パッケージ部品を製造することができる半導体装置の製造方法を提供する。
【解決手段】金属ベース10上に導体パターン14を形成する工程と、複数の半導体チップ16を金属ベース上10に搭載して導体パターン14と電気的に接続する工程と、金属ベース10上に封止樹脂層18を形成する工程と、金属ベース10を溶解除去して導体パターン14を外部端子14aとして外部に露出させる工程と、半導体チップ16の搭載領域毎に個片化する工程とを有する。本発明では、金属ベース10上に形成した導体パターン14が半導体装置21の外部端子として構成され、金属ベース10はエッチングにより完全除去される。これにより、作業性を損なうことなく薄厚の半導体装置21を高精度に作製することが可能となる。
【選択図】図6

Description

本発明は、樹脂封止されたノンリード型の半導体装置の製造方法に関する。
従来より、樹脂封止されたノンリード型の半導体装置(半導体パッケージ部品)の製造は、例えば図9に示すような方法で行われている(下記特許文献1,2)。以下、図9を参照して従来のノンリード型の半導体装置の製造方法について説明する。
まず、厚さ120〜200μmの金属製の基板1を用意する(図9A)。そして、基板1の表面のチップ搭載領域に接着剤等を介して複数の半導体チップ2の非能動面を接合する(図9B)。続いて、半導体チップ2の能動面の周囲に沿って配列されている複数の電極パッドと、半導体チップ2の周囲の基板1上の所定領域との間が、ボンディングワイヤ3で各々接続される(図9C)。その後、基板1の表面全域に封止樹脂4を形成して、半導体チップ2をボンディングワイヤ3とともに封止する(図9D)。
次に、基板1の上下面を反転させて封止樹脂4側の表面を粘着シート(ダイシングシート)5上に固定し、ダイシングソー6を用いて基板1および封止樹脂4を半導体チップ2の搭載領域毎に切断するとともに、基板1をボンディングワイヤ3の接合領域毎に分離する(図9E)。以上の工程を経ることで、封止樹脂4の下面に外部端子1aを備えたノンリード型の半導体装置7が製造される。
一方、下記特許文献3には、金属ベース材を用いて配線フィルム層を形成した後、金属ベース材の所定部位をエッチングにより除去し、当該エッチング除去した領域に半導体チップを接合して配線フィルム層との電気的接続を行う半導体パッケージの製造方法が開示されている。
特開2003−31730号公報 特開2004−179622号公報 特許第2882378号公報
近年における電子機器の軽薄短小化により、これを構成する各種部品の薄型化、小型化の要求が益々高まっている。ノンリード型パッケージ部品は、パッケージの周囲から外部リードが突出しない構成であるので、部品の小型化および実装面積の低減に大きく貢献することができる。一方、電子機器の薄型化を図るには部品の実装高さを低くすることが必要とされ、このためノンリード型の半導体装置においては、今後益々の薄型化が要求されている。
上述した従来のノンリード型の半導体装置7の製造方法において更なる薄型化を図るためには、外部端子1aを構成する基板1の薄厚化が挙げられる。しかし、出発材料である基板1の薄厚化が進むと、搬送性やハンドリング性等が損なわれて、作業性が悪化したり寸法精度が低下するという問題がある。
一方、封止樹脂4の形成後に基板1をウェットエッチング法で薄厚化する手法も有効である(下記特許文献2参照)。しかし、基板1を所望の厚さに精度よくエッチング加工するには非常に厳しい作業管理体制が必要となり、結果的に生産コストが上昇するという問題がある。
本発明は上述の問題に鑑みてなされ、作業性を損なうことなく高精度に薄厚のノンリード型パッケージ部品を製造することができる半導体装置の製造方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、金属ベース上に導体パターンを形成する工程と、複数の半導体チップを金属ベース上に搭載して導体パターンと電気的に接続する工程と、金属ベース上に封止樹脂層を形成する工程と、金属ベースを溶解除去して導体パターンを外部端子として外部に露出させる工程と、半導体チップの搭載領域毎に個片化する工程とを有する。
本発明では、金属ベース上に形成した導体パターンが半導体装置の外部端子として構成され、金属ベースはエッチングにより完全除去される。従って、比較的厚い金属ベースを用いても部品の厚さ寸法に影響を与えることはないため、金属ベースの形成厚に関係なく半導体装置の厚さ寸法を任意に調整できる。これにより、作業性を損なうことなく薄厚の半導体装置を高精度に作製することが可能となる。
金属ベースは、単層板、積層板の何れでも適用可能であるが、特に、金属板と、この金属板のエッチングストッパ層と、導体パターンが形成される下地金属層とを含む積層板を用いることで、金属ペースのエッチング除去を容易かつ高精度に行うことが可能となる。
導体パターンは、電解めっき法で形成することが好ましく、微細パターンを高精度に形成することができる。この導体パターンで、半導体チップが載置されるダイパッド部を同時に形成してもよい。完成後は、外部端子とともに当該ダイパッド部が外面に露出し、半導体チップの放熱性を高めることができる。なお、導体パターンは電解めっき膜に限らず、スパッタ膜や蒸着膜、導電ペースト等で形成することも可能である。
以上述べたように、本発明の半導体装置の製造方法によれば、作業性を損なうことなく薄厚の半導体装置を高精度に製造することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1から図3は、本発明の実施の形態によるノンリード型の半導体装置の製造方法を説明する工程断面図である。
まず、図1Aに示す3層構造の金属ベース10を準備する。この金属ベース10は、金属板11と、この金属板11のエッチングストッパ層12と、下地金属層13とを有している。なお、この金属ベース10は、所定サイズの矩形あるいは円形基板でもよいし、ロール状に巻回可能なテープ体であってもよい。
金属板11は、金属ベース10の全厚の主要部分を占め、ハンドリング時に必要とされる機械的性質または材料科学的性質を具備している。本実施の形態では、金属板11には銅板が用いられており、その厚さは例えば120μm〜150μmである。
エッチングストッパ層12は、金属板11に対してエッチング選択性のある金属材料、すなわち金属板11のウェットエッチングによる溶解除去の際、そのエッチング液に溶解されない金属膜で構成されており、本実施の形態ではニッケル膜、アルミニウム膜等で形成されている。エッチングストッパ層12の膜厚は特に限定されないが、本実施の形態では4μm〜5μm程度である。
下地金属層13は、後述する導体パターン14の下地層であり、エッチングストッパ層12に対してエッチング選択性のある材料、例えば銅で形成されている。下地金属層13の膜厚は例えば1μm〜2μmである。
次に、上述した構成の金属ベース10の下地金属層13の表面に、図1Bに示すように導体パターン14を形成する。本実施の形態において、導体パターン14は銅からなる電解めっき膜で構成される。導体パターン14の形成は、下地金属層13の表面に所定形状のレジストマスク(図示略)を形成し、このレジストマスクの開口部に銅めっきを成長させて図1Bに示したような導体パターン14を形成する。
なお、導体パターン14は銅めっき膜に限らず、ニッケルめっき膜等の他の金属めっき膜でもよい。また、導体パターン14は電解めっき法で形成する場合に限らず、スパッタ法や真空蒸着法、導電ペーストのスクリーン印刷等によっても形成することができる。
後述するように、導体パターン14は、ボンディングワイヤ(例えば金線)17を介して半導体チップ16接続される外部端子14aとして用いられる(図3I)。このため、ボンディングワイヤ17との接合信頼性を高めることを目的として導体ランド14の表面に金めっきを形成してもよい。
また、例えば導体パターン14の形成後、必要に応じて、金属ベース10を製造設備の自動搬送や位置決め等の作業性向上を目的とした貫通孔15が所定部位(例えば金属ベース周縁部)に形成される。貫通孔15の形成方法としては、エッチング、ドリル、レーザー加工等、適宜の方法が用いられる。
続いて、金属ベース10の下地金属層13の上であって、導体ランド14の複数の開口領域に半導体チップ16をそれぞれ搭載する(図1C)。本実施の形態において、半導体チップ16は、能動面を上向きにしたフェイスアップ方式で金属ベース10上に接着剤等を介して接着される。その後、半導体チップ16の能動面周囲に配列された複数の電極パッド(図示略)と、半導体チップ16の周囲に形成された複数の導体パターン14との間をボンディングワイヤ17で接合し電気的に接続する(図2D)。
次に、半導体チップ16が搭載されている金属ベース10の表面ほぼ全域に、半導体チップ16およびボンディングワイヤ17を被覆する封止樹脂層18を形成する(図2D)。封止樹脂層18の形成方法は特に限定されず、塗布法、印刷法、ポッティング法等が適用可能である。
続いて、金属ベース10の溶解除去工程が行われる(図2E〜図3G)。先ず、金属板11の溶解除去工程が行われる(図2E)。金属板11の溶解除去工程では、銅は溶解しニッケルは不溶なエッチング液として、例えば硝酸が用いられる。これにより、エッチングストッパ層12を境として金属板11が溶解除去される。次に、エッチングストッパ層12の溶解除去工程が行われる(図2F)。エッチングストッパ層12の溶解除去工程では、ニッケルは溶解し銅は不溶なエッチング液として、例えば塩酸が用いられる。これにより、下地金属層13を境としてエッチングストッパ層12が溶解除去される。
最後に、下地金属層13を溶解除去する(図3G)。下地金属層13の溶解除去では、エッチング液として例えば硝酸が用いられる。これにより、封止樹脂層18の裏面側から導体パターン14および半導体チップ16の表面が露出される。
ここで、下地金属層13の表面に形成された導体パターン14もまた下地金属層13と同様に銅で形成されているので、導体パターン14が露出した時点でエッチングを終了させるようにする。なお、導体パターン14を銅めっきではなく、例えばニッケルめっき等のエッチング選択性のある材料で形成してもよい。あるいは、導体パターン14を金めっきと銅めっきの2層構造とすることで、当該金めっき膜を下地金属層13のエッチングストッパ層として機能させることもできる。
続いて、導体パターン14、半導体チップ16およびボンディングワイヤ17を被覆している封止樹脂層18に対して、ダイシングソー(図示略)等の切断手段を用いて分離線19を形成し半導体チップ16の搭載領域毎に個片化する(図3H,I)。これにより、導体パターン14を外部端子14aとするノンリード型の半導体パッケージ部品(半導体装置)20が製造される。
以上のようにして製造される本実施の形態の半導体装置20においては、封止樹脂層18の下面から外部端子14aが突出しない構造であるので、半導体装置20の厚さを封止樹脂層18の形成厚と同等に抑えることができる。これにより、半導体装置20の薄型化を容易に実現することができる。
また、金属ベース10として、金属板11、エッチングストッパ層12および下地金属層13からなる積層板を用いているので、金属ベース10の溶解除去工程における作業性が高められるとともに外部端子14aの露出工程を高精度に行えるようになる。
そして、本実施の形態によれば、比較的厚い金属ベース10を用いても部品の厚さ寸法に影響を与えることはないため、金属ベース10の形成厚に関係なく半導体装置20の厚さ寸法を任意に調整できる。これにより、作業性を損なうことなく薄厚の半導体装置20を高精度に作製することが可能となる。また、生産性の向上と生産コストの低減を図ることができる。
本実施の形態の半導体装置20において、外部端子14aは、半導体チップ16を囲むように封止樹脂層18の下面周縁に複数配列されている。外部端子14aの配列ピッチ、配置個数、形状、大きさ等は、金属ベース11上への導体パターン14の形成工程において任意に設定することができる。
半導体装置20は配線基板(図示略)に対して外部端子14aを介して実装される。配線基板への実装は、外部端子14にはんだペーストを塗布してリフロー実装する形態や、外部端子14aに更に突起電極(バンプ)を形成する実装形態等が適用可能である。特に本実施の形態では、配線基板への接合をはんだ付けで行う場合において、半導体装置20の周囲に外部端子14aの切断面が露出しているので、はんだフィレットの形成面積を大きくして接合信頼性を高めることができる。
なお、図1Bに形成した導体パターン14の形成工程においては、外部端子14aとなる導体パターン14の形成と同時に、半導体チップ16が載置される領域にも導体パターン14を形成することにより、図4に示すように、ダイパッド14bを備えた半導体装置を製造することができる。このダイパッド14bは、半導体チップ16で発生した熱を外部へ放熱する放熱層として機能し、半導体装置の動作信頼性を高めることができる。
また、導体パターン14の形成工程を適宜変更することで、図5に示したように半導体チップ16の搭載位置を中心として二重あるいは三重に外部端子14aを配列させたLGA(Land Grid Array)構造とすることも可能である。特に、導体パターン14を電解めっき法で形成しているので、微細の配線パターンでも高精度に形成することが可能である。
(第2の実施の形態)
図6は本発明の第2の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
本実施の形態では、導体パターン14と下地金属層13との界面にはんだめっき層14cを中間層として形成している点で、上述の第1の実施の形態と異なっている。はんだめっき層14cの形成には、導体パターン14成膜用のめっきレジスト(図示略)を利用した電解めっき法が適用され、はんだめっき層14cの形成後、導体パターン14が形成される(図6A)。
導体パターン14の下地層としてはんだめっき層14cを形成した後、半導体チップ16のマウントとボンディングワイヤの接続工程(図6B)を行い、さらに樹脂封止工程(図6C)および分離個片化工程を行うことで、はんだめっき層14cが表面に形成された外部端子14aを有するノンリード型の半導体パッケージ部品(半導体装置)21が製造される。
本実施の形態によれば、外部端子14aにあらかじめはんだめっき層14cが形成されているので、配線基板への実装作業が簡易かつ容易となり、作業性および実装信頼性の向上を図ることができる。
(第3の実施の形態)
図7は、本発明の第3の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
本実施の形態では、金属ベース10の下地金属層13の上に形成する導体パターン14を半導体チップ16の搭載領域毎に各々独立して形成している点で、上述の第1の実施の形態と異なっている。すなわち、第1の実施の形態では、隣接するチップ搭載領域の間に形成される導体パターン14は、これらのチップ搭載領域の半導体チップ16と共通にワイヤボンディングされ、後の個片化工程において分割される(図3参照)。
これに対して本実施の形態では、あらかじめ導体パターン14をチップ搭載領域毎に独立して形成する(図7A)。そして、個片化工程では、隣接するチップ搭載領域の境界部に位置する封止樹脂層18を分割する(図7B)。その結果、完成した半導体パッケージ部品(半導体装置)22の周囲は封止樹脂層18で被覆されており、外部端子14aは部品の下面側においてのみ露出される(図7C)。
以上のようにして作製される本実施の形態の半導体装置22においては、外部端子14aの露出面積を小さくできるので、封止樹脂層18と外部端子14aの境界部に侵入するガスや水分量を抑えて高温高湿度雰囲気における素子の信頼性を高めることができる。
(第4の実施の形態)
図8は本発明の第4の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
本実施の形態では、図8Aに示すように、金属ベース10の下地金属層13の表面であって導体パターンの形成領域に凹所13aを形成した後、この凹所13a内に金めっき膜23および銅めっき膜24をそれぞれ積層形成して導体パターンを形成する例を示している。なお、図8Aにおいて符号25は、めっきレジスト膜である。
本実施の形態においても、金属ベース10の溶解除去は、上述の第1の実施の形態と同様にして行うことができる。特に、下地金属層13の溶解除去は、金めっき膜23がエッチングストッパ層として機能し、導体パターン24を封止樹脂層18の下面に高精度に突出形成することが可能である(図8B)。これにより、いわゆるスタンドオフ構造の半導体パッケージ部品23を作製することができる(図8C)。
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施の形態では、半導体チップ16と導体パターン14との電気的接続をボンディングワイヤ17を介して行うワイヤボンディング法を用いて行ったが、これに代えて、半導体チップの電極パッドを導体パターンに直接的に接合するフリップチップ方式を採用してもよい。
また、以上の実施の形態では、金属ベースとして3層構造の積層板を用いたが、これに限らず、例えばエッチングストッパ層と下地金属層にしてその上に導体パターンを形成するようにしてもよい。
本発明の第1の実施の形態による半導体装置の製造方法を説明する工程断面図である。 本発明の第1の実施の形態による半導体装置の製造方法を説明する工程断面図である。 本発明の第1の実施の形態による半導体装置の製造方法を説明する工程断面図である。 本発明の第1の実施の形態において説明する半導体装置の構成の変形例を示す側断面図である。 本発明の第1の実施の形態において説明する半導体装置の構成の他の変形例を示す側断面図である。 本発明の第2の実施の形態による半導体装置の製造方法を説明する工程断面図である。 本発明の第3の実施の形態による半導体装置の製造方法を説明する工程断面図である。 本発明の第4の実施の形態による半導体装置の製造方法を説明する工程断面図である。 従来の半導体装置の製造方法を説明する工程断面図である。
符号の説明
10…金属ベース、11…金属板、12…エッチングストッパ層、13…下地金属層、14、24…導体パターン、14a,24a…外部端子、14b…ダイパッド、14c…はんだめっき層、16…半導体チップ、17…ボンディングワイヤ、18…封止樹脂層、20,21,22,26…半導体装置、半導体パッケージ部品、23…金めっき

Claims (8)

  1. 金属ベース上に導体パターンを形成する工程と、
    複数の半導体チップを前記金属ベース上に搭載して前記導体パターンと電気的に接続する工程と、
    前記金属ベース上に封止樹脂層を形成する工程と、
    前記金属ベースを溶解除去して前記導体パターンを外部端子として外部に露出させる工程と、
    前記半導体チップの搭載領域毎に個片化する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記金属ベースとして、金属板と、この金属板のエッチングストッパ層と、前記導体パターンが形成される下地金属層とを含む積層板からなる
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記導体パターンは、電解めっき膜からなる
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記導体パターンの下地層として、はんだめっき層を形成する
    ことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記金属ベース上に、前記半導体チップが載置されるダイパッド部を前記導体パターンで形成する
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記個片化された半導体装置の周囲から前記外部端子の切断面が露出している
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記個片化された半導体装置の周囲が前記封止樹脂層で被覆されている
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記金属ベースの導体パターン形成領域に凹所を形成し、この凹所内にエッチングストッパ層を介して前記導体パターンを形成する
    ことを特徴とする請求項1に記載の半導体装置の製造方法。

JP2005299662A 2005-10-14 2005-10-14 半導体装置の製造方法 Pending JP2007109914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005299662A JP2007109914A (ja) 2005-10-14 2005-10-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005299662A JP2007109914A (ja) 2005-10-14 2005-10-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007109914A true JP2007109914A (ja) 2007-04-26

Family

ID=38035539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299662A Pending JP2007109914A (ja) 2005-10-14 2005-10-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007109914A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768960A (zh) * 2011-05-03 2012-11-07 旭德科技股份有限公司 封装结构及其制作方法
CN102790140A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150143A (ja) * 1997-11-17 1999-06-02 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004247766A (ja) * 1994-03-18 2004-09-02 Hitachi Chem Co Ltd 半導体素子実装用基板、半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247766A (ja) * 1994-03-18 2004-09-02 Hitachi Chem Co Ltd 半導体素子実装用基板、半導体パッケージ及びその製造方法
JPH11150143A (ja) * 1997-11-17 1999-06-02 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768960A (zh) * 2011-05-03 2012-11-07 旭德科技股份有限公司 封装结构及其制作方法
JP2012235083A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージ構造およびその製造方法
US8893379B2 (en) 2011-05-03 2014-11-25 Subtron Technology Co., Ltd. Manufacturing method of package structure
CN102790140A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
JP2012244160A (ja) * 2011-05-20 2012-12-10 Kyokutoku Kagi Kofun Yugenkoshi パッケージ構造およびその製造方法
US8541881B2 (en) 2011-05-20 2013-09-24 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof
US8669142B2 (en) 2011-05-20 2014-03-11 Subtron Technology Co., Ltd. Method of manufacturing package structure
CN102790140B (zh) * 2011-05-20 2015-04-01 旭德科技股份有限公司 封装结构及其制作方法

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
TWI741021B (zh) 導線架及電子組件裝置
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US7226814B2 (en) Semiconductor package device and method for fabricating the same
TWI413210B (zh) 電子裝置封裝及製造方法
JP2004221399A (ja) リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2005294443A (ja) 半導体装置及びその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP3356068B2 (ja) 光電変換素子の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2018081979A (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JP2007109914A (ja) 半導体装置の製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP4400492B2 (ja) 電子装置
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
JP6527269B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Effective date: 20071028

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A977 Report on retrieval

Effective date: 20090105

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20101026

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110510

Free format text: JAPANESE INTERMEDIATE CODE: A02