JPH11150143A - 半導体装置及びその製造方法及びリードフレーム及びその製造方法 - Google Patents
半導体装置及びその製造方法及びリードフレーム及びその製造方法Info
- Publication number
- JPH11150143A JPH11150143A JP9315323A JP31532397A JPH11150143A JP H11150143 A JPH11150143 A JP H11150143A JP 9315323 A JP9315323 A JP 9315323A JP 31532397 A JP31532397 A JP 31532397A JP H11150143 A JPH11150143 A JP H11150143A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal film
- semiconductor device
- palladium
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】リードレス表面実装型でかつ樹脂封止型の半導
体装置及びその製造方法、並びにこの半導体装置を製造
するために用いるリードフレーム及びその製造方法に関
し、製造効率及び試験効率の向上を図る。 【解決手段】金属膜１３と電極パッド１４との間にはワ
イヤ１８が配設されており、ころにより金属膜１３と半
導体素子１１は電気的に接続した構成となっている。こ
のため、インナーリードやアウターリードが不要とな
り、インナーリードからアウターリードへの引き回しの
ための面積や、アウターリード自身の面積が不要とな
り、半導体装置１０Ａの小型を図ることができる。ま
た、樹脂パッケージ１２の側面１２ａは垂立した切断面
とされているため、半導体装置１０Ａの実装時或いは試
験時等において、側面１２ａを基準面として半導体装置
１０Ａの位置決めを行なうことができる。
体装置及びその製造方法、並びにこの半導体装置を製造
するために用いるリードフレーム及びその製造方法に関
し、製造効率及び試験効率の向上を図る。 【解決手段】金属膜１３と電極パッド１４との間にはワ
イヤ１８が配設されており、ころにより金属膜１３と半
導体素子１１は電気的に接続した構成となっている。こ
のため、インナーリードやアウターリードが不要とな
り、インナーリードからアウターリードへの引き回しの
ための面積や、アウターリード自身の面積が不要とな
り、半導体装置１０Ａの小型を図ることができる。ま
た、樹脂パッケージ１２の側面１２ａは垂立した切断面
とされているため、半導体装置１０Ａの実装時或いは試
験時等において、側面１２ａを基準面として半導体装置
１０Ａの位置決めを行なうことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びリードフレーム及びその製造方法に係り、
特にリードレス表面実装型でかつ樹脂封止型の半導体装
置及びその製造方法、及びこの半導体装置を製造するた
めに用いるリードフレーム及びその製造方法に関する。
製造方法及びリードフレーム及びその製造方法に係り、
特にリードレス表面実装型でかつ樹脂封止型の半導体装
置及びその製造方法、及びこの半導体装置を製造するた
めに用いるリードフレーム及びその製造方法に関する。
【０００２】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造及び製造方法が必要となる。
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造及び製造方法が必要となる。
【０００３】
【従来の技術】図３５は、従来の樹脂封止型半導体装置
の断面を示す図である。図３５において、１は樹脂，２
は半導体素子，３はアウターリード，４はボンディング
ワイヤ，５はダイパッドを示す。この半導体装置はＳＳ
ＯＰ(ShrinkSmall Outoline Package) と呼ばれるパッ
ケージ構造のものであり、アウターリード３がガルウイ
ング状に曲げられて基板に実装される構成とされいる。
の断面を示す図である。図３５において、１は樹脂，２
は半導体素子，３はアウターリード，４はボンディング
ワイヤ，５はダイパッドを示す。この半導体装置はＳＳ
ＯＰ(ShrinkSmall Outoline Package) と呼ばれるパッ
ケージ構造のものであり、アウターリード３がガルウイ
ング状に曲げられて基板に実装される構成とされいる。
【０００４】しかるに、図３５に示すＳＳＯＰタイプの
半導体装置では、樹脂１内に示すインナーリード８から
アウターリード３への引き回し部分９の面積や、アウタ
ーリード３自身の占める面積が大きく、実装面積が大き
くなってしまうという問題点があった。そこで出願人は
先に、上記の問題点を解決しうる半導体装置として、特
開平９−１６２３４８号（特願平７−３２２８０３号）
を提案した。図３６は、上記出願に係る半導体装置１１
０を示している。同図に示されるように、半導体装置１
１０は、半導体素子１１１，樹脂パッケージ１１２，及
び金属膜１１３等からなる極めて簡単な構成とされてお
り、樹脂パッケージ１１２の実装面１１６に一体的に形
成された樹脂突起１１７に金属膜１１３を被膜形成した
ことを特徴としている。
半導体装置では、樹脂１内に示すインナーリード８から
アウターリード３への引き回し部分９の面積や、アウタ
ーリード３自身の占める面積が大きく、実装面積が大き
くなってしまうという問題点があった。そこで出願人は
先に、上記の問題点を解決しうる半導体装置として、特
開平９−１６２３４８号（特願平７−３２２８０３号）
を提案した。図３６は、上記出願に係る半導体装置１１
０を示している。同図に示されるように、半導体装置１
１０は、半導体素子１１１，樹脂パッケージ１１２，及
び金属膜１１３等からなる極めて簡単な構成とされてお
り、樹脂パッケージ１１２の実装面１１６に一体的に形
成された樹脂突起１１７に金属膜１１３を被膜形成した
ことを特徴としている。
【０００５】上記構成とされた半導体装置１１０は、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡ(Bal
l Grid Array) タイプの半導体装置の半田バンプと同等
の機能を奏するため、実装性を向上することができる。
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡ(Bal
l Grid Array) タイプの半導体装置の半田バンプと同等
の機能を奏するため、実装性を向上することができる。
【０００６】
【発明が解決しようとする課題】ところで、上記の半導
体装置１１０を製造するには、先ず樹脂突起１１７の形
成位置に対応する位置に凹部が形成されると共に、この
凹部に金属膜１１３が膜形成されたリードフレームを用
意し、次にこのリードフレームに半導体素子１１１を搭
載し金属膜１１３との間にワイヤ１１８を配設し、その
上で樹脂パッケージ１１２の形成処理を行う。半導体装
置１１０は小型化を図るためリードを用いない半導体装
置であるため、リードフレームは後に除去される。
体装置１１０を製造するには、先ず樹脂突起１１７の形
成位置に対応する位置に凹部が形成されると共に、この
凹部に金属膜１１３が膜形成されたリードフレームを用
意し、次にこのリードフレームに半導体素子１１１を搭
載し金属膜１１３との間にワイヤ１１８を配設し、その
上で樹脂パッケージ１１２の形成処理を行う。半導体装
置１１０は小型化を図るためリードを用いない半導体装
置であるため、リードフレームは後に除去される。
【０００７】この際、上記した半導体装置１１０は、樹
脂パッケージ１１２の形成を各半導体素子１１１毎に行
なっているため、リードフレームを除去すると、除去前
においては整列状態であった樹脂パッケージ１１２（半
導体装置１１０）が個々バラバラとなってしまう。この
ように樹脂パッケージ１１２が個々バラバラとなった状
態では、次工程における取り扱いが不便となり製造効率
が低下するため、これを整列させる処理が必要となる。
脂パッケージ１１２の形成を各半導体素子１１１毎に行
なっているため、リードフレームを除去すると、除去前
においては整列状態であった樹脂パッケージ１１２（半
導体装置１１０）が個々バラバラとなってしまう。この
ように樹脂パッケージ１１２が個々バラバラとなった状
態では、次工程における取り扱いが不便となり製造効率
が低下するため、これを整列させる処理が必要となる。
【０００８】この整列処理の具体例としては、樹脂パ
ッケージ１１２の形成時にゲートを残しておき、このゲ
ートによりリードフレーム除去後も樹脂パッケージ１１
２の整列状態を維持する方法、リードフレーム除去前
に樹脂パッケージに粘着テープを粘着し、この粘着テー
プによりリードフレーム除去後も樹脂パッケージ１１２
の整列状態を維持する方法等が考えられる。
ッケージ１１２の形成時にゲートを残しておき、このゲ
ートによりリードフレーム除去後も樹脂パッケージ１１
２の整列状態を維持する方法、リードフレーム除去前
に樹脂パッケージに粘着テープを粘着し、この粘着テー
プによりリードフレーム除去後も樹脂パッケージ１１２
の整列状態を維持する方法等が考えられる。
【０００９】しかるに、上記のの方法では、半導体装
置が完成する前に最終的にゲートを除去する工程が必要
となり、ゲートカットのための設備が必要となり、また
製造工程が複雑化してしまうという問題点がある。更
に、ゲート分だけ樹脂を多く必要とし、樹脂歩留りが悪
いという問題点もある。また、上記のの方法では、粘
着テープが別個必要となり部品点数が増大すると共に、
やはり半導体装置が完成する前に粘着テープを除去する
工程が必要となり製造工程が複雑化してしまう。
置が完成する前に最終的にゲートを除去する工程が必要
となり、ゲートカットのための設備が必要となり、また
製造工程が複雑化してしまうという問題点がある。更
に、ゲート分だけ樹脂を多く必要とし、樹脂歩留りが悪
いという問題点もある。また、上記のの方法では、粘
着テープが別個必要となり部品点数が増大すると共に、
やはり半導体装置が完成する前に粘着テープを除去する
工程が必要となり製造工程が複雑化してしまう。
【００１０】一方、製造される半導体装置１１０は、適
正に動作するか否か、また所定の信頼性を維持している
か否か等を調べる試験が実施される。この試験は各半導
体装置１１０の金属膜１１３に接触ピンを接続して行な
うが、上記のように樹脂パッケージ１１２（半導体装置
１１０）が個々バラバラの状態では、微細ピッチを有し
た各金属膜１１３に接触ピンを接続するのが困難とな
り、試験効率が悪いという問題点もあった。
正に動作するか否か、また所定の信頼性を維持している
か否か等を調べる試験が実施される。この試験は各半導
体装置１１０の金属膜１１３に接触ピンを接続して行な
うが、上記のように樹脂パッケージ１１２（半導体装置
１１０）が個々バラバラの状態では、微細ピッチを有し
た各金属膜１１３に接触ピンを接続するのが困難とな
り、試験効率が悪いという問題点もあった。
【００１１】本発明は上記の点に鑑みてなさたれもので
あり、製造効率及び試験効率の向上を図りうる半導体装
置及びその製造方法及びリードフレーム及びその製造方
法を提供することを目的とする。
あり、製造効率及び試験効率の向上を図りうる半導体装
置及びその製造方法及びリードフレーム及びその製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、前記
半導体素子を封止する樹脂パッケージと、前記樹脂パッ
ケージの実装面から下方に向け突出形成された樹脂突起
と、前記樹脂突起に配設された金属膜と、前記半導体素
子上の電極パッドと前記金属膜とを電気的に接続する接
続手段とを具備し、かつ、前記樹脂パッケージの外周側
面が垂立した切断面であることを特徴とするものであ
る。
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、前記
半導体素子を封止する樹脂パッケージと、前記樹脂パッ
ケージの実装面から下方に向け突出形成された樹脂突起
と、前記樹脂突起に配設された金属膜と、前記半導体素
子上の電極パッドと前記金属膜とを電気的に接続する接
続手段とを具備し、かつ、前記樹脂パッケージの外周側
面が垂立した切断面であることを特徴とするものであ
る。
【００１３】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を銀（Ａ
ｇ）及びパラジウム（Ｐｄ）のうち一つにより形成した
ことを特徴とするものである。また、請求項３記載の発
明では、前記請求項１記載の半導体装置において、前記
金属膜を、外層よりパラジウム（Ｐｄ）層，金（Ａｕ）
層の二層膜、または、外層より金（Ａｕ）層，パラジウ
ム（Ｐｄ）層の二層膜により形成したことを特徴とする
ものである。
項１記載の半導体装置において、前記金属膜を銀（Ａ
ｇ）及びパラジウム（Ｐｄ）のうち一つにより形成した
ことを特徴とするものである。また、請求項３記載の発
明では、前記請求項１記載の半導体装置において、前記
金属膜を、外層よりパラジウム（Ｐｄ）層，金（Ａｕ）
層の二層膜、または、外層より金（Ａｕ）層，パラジウ
ム（Ｐｄ）層の二層膜により形成したことを特徴とする
ものである。
【００１４】また、請求項４記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜、外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の三
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、及び外層より半田層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜のうち一つの三
層膜により形成したことを特徴とするものである。
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜、外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の三
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、及び外層より半田層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜のうち一つの三
層膜により形成したことを特徴とするものである。
【００１５】また、請求項５記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の四層膜、外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜、外層より金（Ａｕ）層，パラジ
ウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層の四層膜、外層よりパラジウム（Ｐｄ）層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層
の四層膜、及び外層より半田層，ニッケル（Ｎｉ）層，
金（Ａｕ）層，パラジウム（Ｐｄ）層の四層膜のうち一
つの四層膜により形成したことを特徴とするものであ
る。
項１記載の半導体装置において、前記金属膜を、外層よ
り半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の四層膜、外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜、外層より金（Ａｕ）層，パラジ
ウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層の四層膜、外層よりパラジウム（Ｐｄ）層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層
の四層膜、及び外層より半田層，ニッケル（Ｎｉ）層，
金（Ａｕ）層，パラジウム（Ｐｄ）層の四層膜のうち一
つの四層膜により形成したことを特徴とするものであ
る。
【００１６】また、請求項６記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、外
層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）
層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム
（Ｐｄ）層の五層膜、外層より金（Ａｕ）層，ニッケル
（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，の五層膜、及び外層より金（Ａｕ）層，パ
ラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層の五層膜のうち一つの五層膜
により形成したことを特徴とするものである。
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、外
層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）
層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム
（Ｐｄ）層の五層膜、外層より金（Ａｕ）層，ニッケル
（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，の五層膜、及び外層より金（Ａｕ）層，パ
ラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層の五層膜のうち一つの五層膜
により形成したことを特徴とするものである。
【００１７】また、請求項７記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
ｕ）層の六層膜、外層より金（Ａｕ）層，パラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッ
ケル（Ｎｉ）層，パラジウム（Ｐｄ）層の六層膜、外層
よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，銅
（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の六層膜のうち一つの六層膜により形
成したことを特徴とするものである。
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
ｕ）層の六層膜、外層より金（Ａｕ）層，パラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッ
ケル（Ｎｉ）層，パラジウム（Ｐｄ）層の六層膜、外層
よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，銅
（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の六層膜のうち一つの六層膜により形
成したことを特徴とするものである。
【００１８】また、請求項８記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の六層膜により形成したこ
とを特徴とするものである。
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の六層膜により形成したこ
とを特徴とするものである。
【００１９】また、請求項９記載の発明では、前記請求
項１乃至８のいずれかに記載の半導体装置を製造する際
に用いるリードフレームであって、前記樹脂突起と対応
する位置に形成された凹部と、前記凹部に形成された金
属膜とを具備することを特徴とするものである。
項１乃至８のいずれかに記載の半導体装置を製造する際
に用いるリードフレームであって、前記樹脂突起と対応
する位置に形成された凹部と、前記凹部に形成された金
属膜とを具備することを特徴とするものである。
【００２０】また、請求項１０記載の発明では、前記請
求項９記載のリードフレームの製造方法であって、基材
の両面にエッチングレジストを配設するエッチングレジ
スト配設工程と、前記エッチングレジストの凹部形成位
置に対応する部位を除去して所定のエッチングレジスト
パターンを形成するエッチングレジストパターン形成工
程と、前記基板の前記凹部形成位置に凹部を形成するエ
ッチング工程と、前記エッチング工程で形成された凹部
内に、金属膜を形成する金属膜形成工程と、前記エッチ
ングレジストを除去するエッチングレジスト除去工程と
を具備することを特徴とするものである。
求項９記載のリードフレームの製造方法であって、基材
の両面にエッチングレジストを配設するエッチングレジ
スト配設工程と、前記エッチングレジストの凹部形成位
置に対応する部位を除去して所定のエッチングレジスト
パターンを形成するエッチングレジストパターン形成工
程と、前記基板の前記凹部形成位置に凹部を形成するエ
ッチング工程と、前記エッチング工程で形成された凹部
内に、金属膜を形成する金属膜形成工程と、前記エッチ
ングレジストを除去するエッチングレジスト除去工程と
を具備することを特徴とするものである。
【００２１】また、請求項１１記載の発明では、基材に
形成された凹部と、該凹部に形成された金属膜とを具備
するリードフレームの製造方法であって、前記基材の両
面にエッチングレジストを配設するエッチングレジスト
配設工程と、前記エッチングレジストの凹部形成位置に
対応する部位を除去して所定のエッチングレジストパタ
ーンを形成するエッチングレジストパターン形成工程
と、前記基板の前記凹部形成位置に凹部を形成するエッ
チング工程と、前記エッチングレジストを除去するエッ
チングレジスト除去工程と、前記レジスト除去工程の終
了後、前記基材の両面にメッキレジストを配設するメッ
キレジスト配設工程と、前記メッキレジストの凹部形成
位置に対応する部位を除去して所定のメッキレジストパ
ターンを形成するメッキレジストパターン形成工程と、
前記エッチング工程で形成された凹部内に、金属膜を形
成する金属膜形成工程と、前記メッキレジストを除去す
るメッキレジスト除去工程とを具備することを特徴とす
るものである。
形成された凹部と、該凹部に形成された金属膜とを具備
するリードフレームの製造方法であって、前記基材の両
面にエッチングレジストを配設するエッチングレジスト
配設工程と、前記エッチングレジストの凹部形成位置に
対応する部位を除去して所定のエッチングレジストパタ
ーンを形成するエッチングレジストパターン形成工程
と、前記基板の前記凹部形成位置に凹部を形成するエッ
チング工程と、前記エッチングレジストを除去するエッ
チングレジスト除去工程と、前記レジスト除去工程の終
了後、前記基材の両面にメッキレジストを配設するメッ
キレジスト配設工程と、前記メッキレジストの凹部形成
位置に対応する部位を除去して所定のメッキレジストパ
ターンを形成するメッキレジストパターン形成工程と、
前記エッチング工程で形成された凹部内に、金属膜を形
成する金属膜形成工程と、前記メッキレジストを除去す
るメッキレジスト除去工程とを具備することを特徴とす
るものである。
【００２２】また、請求項１２記載の発明では、前記請
求項１１記載のリードフレームの製造方法において、前
記メッキレジスト配設工程では、続いて実施される金属
膜形成工程で前記金属膜を形成する前記凹部以外の少な
くとも位置決め孔を覆うことを特徴とするものである。
求項１１記載のリードフレームの製造方法において、前
記メッキレジスト配設工程では、続いて実施される金属
膜形成工程で前記金属膜を形成する前記凹部以外の少な
くとも位置決め孔を覆うことを特徴とするものである。
【００２３】また、請求項１３記載の発明では、前記請
求項９に記載されたリードフレームに複数の半導体素子
を搭載する素子搭載工程と、前記半導体素子と、前記リ
ードフレームに形成されている前記金属膜とを電気的に
接続する接続工程と、前記リードフレーム上に、前記複
数の半導体素子を一括して封止する樹脂封止体を形成す
る封止工程と、前記リードフレームから前記樹脂封止体
を前記金属膜と共に分離する分離工程と、前記樹脂封止
体を分割して個々の樹脂パッケージを形成する分割工程
とを具備することを特徴とするものである。
求項９に記載されたリードフレームに複数の半導体素子
を搭載する素子搭載工程と、前記半導体素子と、前記リ
ードフレームに形成されている前記金属膜とを電気的に
接続する接続工程と、前記リードフレーム上に、前記複
数の半導体素子を一括して封止する樹脂封止体を形成す
る封止工程と、前記リードフレームから前記樹脂封止体
を前記金属膜と共に分離する分離工程と、前記樹脂封止
体を分割して個々の樹脂パッケージを形成する分割工程
とを具備することを特徴とするものである。
【００２４】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜にワイヤの一
端を接続し、続いて前記金属膜から前記電極パッドにワ
イヤを引き出した上でワイヤの他端部を前記電極パッド
に接続することを特徴とするものである。
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜にワイヤの一
端を接続し、続いて前記金属膜から前記電極パッドにワ
イヤを引き出した上でワイヤの他端部を前記電極パッド
に接続することを特徴とするものである。
【００２５】また、請求項１５記載の発明では、前記請
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜上にキャピラ
リを移動してスタッドバンプを形成し、次に前記キャピ
ラリを前記電極パッド上に移動させてファーストボンデ
ィングを行い、次に前記キャピラリを前記金属膜上に移
動させ、前記電極パッドから前記金属膜にワイヤを引き
出した上で、前記ワイヤを先に形成されている前記スタ
ッドバンプにセカンドボンディングすることを特徴とす
るものである。
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜上にキャピラ
リを移動してスタッドバンプを形成し、次に前記キャピ
ラリを前記電極パッド上に移動させてファーストボンデ
ィングを行い、次に前記キャピラリを前記金属膜上に移
動させ、前記電極パッドから前記金属膜にワイヤを引き
出した上で、前記ワイヤを先に形成されている前記スタ
ッドバンプにセカンドボンディングすることを特徴とす
るものである。
【００２６】また、請求項１６記載の発明では、前記請
求項１５記載の半導体装置の製造方法において、前記ス
タッドバンプは、先ず前記キャピラリにより前記金属膜
上にボールボンディングを行なうことによりボールを形
成し、次に前記キャピラリを前記ボールから上動させた
上で水平方向に移動させ、次に前記水平移動位置におい
て前記キャピラリを下動させ、前記キャピラリにより前
記ボールを潰し、次に前記キャピラリを上動させてワイ
ヤを切断することにより形成されることを特徴とするも
のである。
求項１５記載の半導体装置の製造方法において、前記ス
タッドバンプは、先ず前記キャピラリにより前記金属膜
上にボールボンディングを行なうことによりボールを形
成し、次に前記キャピラリを前記ボールから上動させた
上で水平方向に移動させ、次に前記水平移動位置におい
て前記キャピラリを下動させ、前記キャピラリにより前
記ボールを潰し、次に前記キャピラリを上動させてワイ
ヤを切断することにより形成されることを特徴とするも
のである。
【００２７】また、請求項１７記載の発明では、前記請
求項１３乃至１６のいずれかに記載の半導体装置の製造
方法において、前記分離工程では前記樹脂封止体を前記
リードフレームから引き剥がすことにより分離すること
を特徴とするものである。また、請求項１８記載の発明
では、前記請求項１３乃至１６のいずれかに記載の半導
体装置の製造方法において、前記分離工程では前記リー
ドフレームを前記金属膜を残して溶解して前記樹脂封止
体を分離することを特徴とするものである。
求項１３乃至１６のいずれかに記載の半導体装置の製造
方法において、前記分離工程では前記樹脂封止体を前記
リードフレームから引き剥がすことにより分離すること
を特徴とするものである。また、請求項１８記載の発明
では、前記請求項１３乃至１６のいずれかに記載の半導
体装置の製造方法において、前記分離工程では前記リー
ドフレームを前記金属膜を残して溶解して前記樹脂封止
体を分離することを特徴とするものである。
【００２８】また、請求項１９記載の発明では、前記請
求項１８記載の半導体装置の製造方法において、前記分
離工程では、前記リードフレームと接合した状態の前記
樹脂封止体をエッチング槽内のエッチング液内に浸漬
し、前記リードフレームを前記金属膜を残して溶解して
前記樹脂封止体を分離することを特徴とするものであ
る。
求項１８記載の半導体装置の製造方法において、前記分
離工程では、前記リードフレームと接合した状態の前記
樹脂封止体をエッチング槽内のエッチング液内に浸漬
し、前記リードフレームを前記金属膜を残して溶解して
前記樹脂封止体を分離することを特徴とするものであ
る。
【００２９】また、請求項２０記載の発明では、前記請
求項１３乃至１９のいずれかに記載の半導体装置の製造
方法において、前記封止工程では、トランスファーモー
ルドにて前記樹脂封止体を形成することを特徴とするも
のである。また、請求項２１記載の発明では、前記請求
項１３乃至１９のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、液状樹脂を用いポッテ
ィング法または印刷マスクを用いた印刷法にて前記樹脂
封止体を形成することを特徴とするものである。
求項１３乃至１９のいずれかに記載の半導体装置の製造
方法において、前記封止工程では、トランスファーモー
ルドにて前記樹脂封止体を形成することを特徴とするも
のである。また、請求項２１記載の発明では、前記請求
項１３乃至１９のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、液状樹脂を用いポッテ
ィング法または印刷マスクを用いた印刷法にて前記樹脂
封止体を形成することを特徴とするものである。
【００３０】また、請求項２２記載の発明では、前記請
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程では、前記樹脂封止体から
露出した前記金属膜または前記樹脂封止体の外形を基準
として分割位置を決めて分割処理を行なうことを特徴と
するものである。
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程では、前記樹脂封止体から
露出した前記金属膜または前記樹脂封止体の外形を基準
として分割位置を決めて分割処理を行なうことを特徴と
するものである。
【００３１】また、請求項２３記載の発明では、前記請
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程を前記分離工程より前に実
施すると共に、前記分割工程では、前記リードフレーム
を基準として分割位置を決めて分割処理を行なうことを
特徴とするものである。
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程を前記分離工程より前に実
施すると共に、前記分割工程では、前記リードフレーム
を基準として分割位置を決めて分割処理を行なうことを
特徴とするものである。
【００３２】また、請求項２４記載の発明では、前記請
求項１３乃至２２のいずれかに記載の半導体装置の製造
方法において、前記分割工程を実施する前に、個々の半
導体素子に対し試験を行なう試験工程を実施することを
特徴とするものである。また、請求項２５記載の発明で
は、前記請求項１３乃至２１のいずれかに記載の半導体
装置の製造方法において、前記分割工程を実施する前
に、前記樹脂封止体に粘着テープを配設するテープ配設
工程を実施すると共に、前記分割工程を実施した後に、
前記樹脂パッケージが前記粘着テープに粘着された状態
で個々の半導体素子に対し試験を行なう試験工程を実施
することを特徴とするものである。
求項１３乃至２２のいずれかに記載の半導体装置の製造
方法において、前記分割工程を実施する前に、個々の半
導体素子に対し試験を行なう試験工程を実施することを
特徴とするものである。また、請求項２５記載の発明で
は、前記請求項１３乃至２１のいずれかに記載の半導体
装置の製造方法において、前記分割工程を実施する前
に、前記樹脂封止体に粘着テープを配設するテープ配設
工程を実施すると共に、前記分割工程を実施した後に、
前記樹脂パッケージが前記粘着テープに粘着された状態
で個々の半導体素子に対し試験を行なう試験工程を実施
することを特徴とするものである。
【００３３】更に、請求項２６記載の発明に係る半導体
装置では、半導体素子或いは電子素子の少なくとも一方
を複数個含む素子群と、前記素子群を封止する樹脂パッ
ケージと、前記樹脂パッケージの実装面から下方に向け
突出形成された樹脂突起と、前記樹脂突起に配設された
金属膜と、前記半導体素子上の電極パッドと前記金属膜
とを電気的に接続する接続手段とを具備し、かつ、前記
樹脂パッケージの外周側面が垂立した切断面であること
を特徴とするものである。
装置では、半導体素子或いは電子素子の少なくとも一方
を複数個含む素子群と、前記素子群を封止する樹脂パッ
ケージと、前記樹脂パッケージの実装面から下方に向け
突出形成された樹脂突起と、前記樹脂突起に配設された
金属膜と、前記半導体素子上の電極パッドと前記金属膜
とを電気的に接続する接続手段とを具備し、かつ、前記
樹脂パッケージの外周側面が垂立した切断面であること
を特徴とするものである。
【００３４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、インナーリードやアウター
リードが不要となり、樹脂突起に形成された金属膜を外
部端子として実装することができるため実装面積を小さ
くできる。また、半導体装置内にリードフレームが配設
されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。
求項１記載の発明によれば、インナーリードやアウター
リードが不要となり、樹脂突起に形成された金属膜を外
部端子として実装することができるため実装面積を小さ
くできる。また、半導体装置内にリードフレームが配設
されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。
【００３５】更に、樹脂パッケージの外周側面は垂立し
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。
【００３６】また、請求項２乃至８記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【００３７】また、請求項９記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。
【００３８】また、請求項１１記載の発明によれば、エ
ッチングレジスト配設工程，エッチングレジストパター
ン形成工程，エッチング工程，及びエッチングレジスト
除去工程を実施することにより、基材に凹部をエッチン
グ形成した後、エッチングレジストとは別個にメッキレ
ジストを配設する構成とされている。
ッチングレジスト配設工程，エッチングレジストパター
ン形成工程，エッチング工程，及びエッチングレジスト
除去工程を実施することにより、基材に凹部をエッチン
グ形成した後、エッチングレジストとは別個にメッキレ
ジストを配設する構成とされている。
【００３９】即ち、レジスト除去工程の終了後、メッキ
レジスト配設工程において基材の両面にメッキレジスト
を配設し、続くメッキレジストパターン形成工程におい
てメッキレジストの凹部形成位置に対応する部位を除去
して所定のメッキレジストパターンを形成する。この
際、エッチングレジストとメッキレジストとを異ならせ
ることにより、エッチングレジストパターンとメッキレ
ジストパターンとを異なるパターンとすることができ
る。
レジスト配設工程において基材の両面にメッキレジスト
を配設し、続くメッキレジストパターン形成工程におい
てメッキレジストの凹部形成位置に対応する部位を除去
して所定のメッキレジストパターンを形成する。この
際、エッチングレジストとメッキレジストとを異ならせ
ることにより、エッチングレジストパターンとメッキレ
ジストパターンとを異なるパターンとすることができ
る。
【００４０】これにより、続いて実施される金属膜形成
工程では、エッチングに拘わらず、金属膜を形成したい
部位のみ形成することができる。また、請求項１２記載
の発明によれば、メッキレジスト配設工程において、凹
部以外の少なくとも位置決め孔をメッキレジストにより
覆う構成としたため、精度を必要とする位置決め孔に金
属膜が形成されることを防止でき、その後の工程におい
て精度の高い処理を行なうことが可能となる。
工程では、エッチングに拘わらず、金属膜を形成したい
部位のみ形成することができる。また、請求項１２記載
の発明によれば、メッキレジスト配設工程において、凹
部以外の少なくとも位置決め孔をメッキレジストにより
覆う構成としたため、精度を必要とする位置決め孔に金
属膜が形成されることを防止でき、その後の工程におい
て精度の高い処理を行なうことが可能となる。
【００４１】また、請求項１３記載の発明によれば、リ
ードフレーム上に搭載された複数の半導体素子は、封止
工程において樹脂封止体により一括して封止される。即
ち、この封止工程では個々の樹脂パッケージを形成する
のではなく、一つの樹脂封止体により複数の半導体素子
を一括的に封止する。よって、従来のような個々の樹脂
パッケージを形成するためのゲート等も形成されない。
この樹脂封止体は、分割工程において個々の樹脂パッケ
ージに分割される。
ードフレーム上に搭載された複数の半導体素子は、封止
工程において樹脂封止体により一括して封止される。即
ち、この封止工程では個々の樹脂パッケージを形成する
のではなく、一つの樹脂封止体により複数の半導体素子
を一括的に封止する。よって、従来のような個々の樹脂
パッケージを形成するためのゲート等も形成されない。
この樹脂封止体は、分割工程において個々の樹脂パッケ
ージに分割される。
【００４２】従って、封止工程で使用する金型に、従来
のように樹脂パッケージに対応したキャビティ及びゲー
トを形成する必要はなくなり、金型の構成を簡単化する
ことができる。また、ゲートが不要となることにより各
半導体チップを近接する事が可能となり、金型の小型化
及び多数個取りのより一層の効率化を図ることができ
る。
のように樹脂パッケージに対応したキャビティ及びゲー
トを形成する必要はなくなり、金型の構成を簡単化する
ことができる。また、ゲートが不要となることにより各
半導体チップを近接する事が可能となり、金型の小型化
及び多数個取りのより一層の効率化を図ることができ
る。
【００４３】更に、樹脂パッケージの大きさに変更が発
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、先ず金属膜にワイヤの
一端を接続し、続いて金属膜から電極パッドにワイヤを
引き出した上でワイヤの他端部を電極パッドに接続す
る、いわゆる逆打ちのワイヤボンディング法を用いたこ
とにより、ワイヤループの低背化を図ることができ、こ
れに伴い半導体装置の低背化を図ることができる。
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、先ず金属膜にワイヤの
一端を接続し、続いて金属膜から電極パッドにワイヤを
引き出した上でワイヤの他端部を電極パッドに接続す
る、いわゆる逆打ちのワイヤボンディング法を用いたこ
とにより、ワイヤループの低背化を図ることができ、こ
れに伴い半導体装置の低背化を図ることができる。
【００４４】また、電極パッドの配設ピッチは金属膜の
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。
【００４５】また、請求項１５記載の発明によれば、先
ず金属膜上にスタッドバンプを形成し、電極パッドにワ
イヤをファーストボンディングした上でワイヤを金属膜
上のスタッドバンプに引出し、金属膜上ではなくスタッ
ドバンプにワイヤをセカンドボンディングすることによ
り、金属膜上に直接ワイヤをボンディングする構成に比
べてワイヤを確実にボンディングすることができる。
ず金属膜上にスタッドバンプを形成し、電極パッドにワ
イヤをファーストボンディングした上でワイヤを金属膜
上のスタッドバンプに引出し、金属膜上ではなくスタッ
ドバンプにワイヤをセカンドボンディングすることによ
り、金属膜上に直接ワイヤをボンディングする構成に比
べてワイヤを確実にボンディングすることができる。
【００４６】また、請求項１６記載の発明によれば、請
求項１５記載のスタッドバンプは、ボールボンディング
により金属膜上にボールを形成した後、キャピラリをこ
のボールから上動させた上で水平方向に移動させ、更に
キャピラリを下動させてボールを潰す処理を行なうた
め、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
きる。よって、ワイヤと金属膜とのボンディングを確実
に行なうことができる。
求項１５記載のスタッドバンプは、ボールボンディング
により金属膜上にボールを形成した後、キャピラリをこ
のボールから上動させた上で水平方向に移動させ、更に
キャピラリを下動させてボールを潰す処理を行なうた
め、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
きる。よって、ワイヤと金属膜とのボンディングを確実
に行なうことができる。
【００４７】また、ボールを潰した後にキャピラリは上
動されてワイヤを切断するが、この上動位置は上記のよ
うにキャピラリを水平移動した位置であるため、ボール
中心位置よりずれた位置となっている。このため、ワイ
ヤをリスタッドバンプにセカンドボンディングする際、
ワイヤ切断位置に形成される突起がボンディングの邪魔
になるようなことはない。
動されてワイヤを切断するが、この上動位置は上記のよ
うにキャピラリを水平移動した位置であるため、ボール
中心位置よりずれた位置となっている。このため、ワイ
ヤをリスタッドバンプにセカンドボンディングする際、
ワイヤ切断位置に形成される突起がボンディングの邪魔
になるようなことはない。
【００４８】また、請求項１７記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
【００４９】また、請求項１９記載の発明によれば、分
離工程において、リードフレームと接合した状態の樹脂
封止体をエッチング槽内のエッチング液内に浸漬するこ
とによりリードフレームを金属膜を残して溶解し、これ
によりリードフレームと樹脂封止体とを分離したことに
より、複数個のリードフレームに対し分離処理を一括的
に行なうことができ、分離処理の効率化を図ることがで
きる。
離工程において、リードフレームと接合した状態の樹脂
封止体をエッチング槽内のエッチング液内に浸漬するこ
とによりリードフレームを金属膜を残して溶解し、これ
によりリードフレームと樹脂封止体とを分離したことに
より、複数個のリードフレームに対し分離処理を一括的
に行なうことができ、分離処理の効率化を図ることがで
きる。
【００５０】また、請求項２０記載の発明によれば、封
止工程においてトランスファーモールドを用いて樹脂封
止体を形成することにより、周知の樹脂成型方法により
樹脂封止体を形成できるため、低コストで高い信頼性を
もって樹脂封止体を形成することができる。また、請求
項２１記載の発明によれば、封止工程において液状樹脂
を用いポッティング法または印刷マスクを用いた印刷法
にて樹脂封止体を形成することにより、金型等の高額の
設備を必要とすることなく、低コストで樹脂封止体を形
成することができる。
止工程においてトランスファーモールドを用いて樹脂封
止体を形成することにより、周知の樹脂成型方法により
樹脂封止体を形成できるため、低コストで高い信頼性を
もって樹脂封止体を形成することができる。また、請求
項２１記載の発明によれば、封止工程において液状樹脂
を用いポッティング法または印刷マスクを用いた印刷法
にて樹脂封止体を形成することにより、金型等の高額の
設備を必要とすることなく、低コストで樹脂封止体を形
成することができる。
【００５１】また、請求項２２記載の発明によれば、分
割工程では、樹脂封止体から露出した金属膜または樹脂
封止体の外形を基準として分割位置を決めて分割処理を
行なうことにより、明確な基準に基づき分離処理を行な
えるため、精度の高い分割処理を行なうことができる。
また、請求項２３記載の発明によれば、分割工程を分離
工程より前に実施すると共に、分割工程においてリード
フレームを基準として分割位置を決めて分割処理を行な
うことにより、樹脂成型時に膨張・収縮が発生する樹脂
封止体を基準として分割処理を行なう場合に比べ、精度
の高い分割処理を行なうことができる。
割工程では、樹脂封止体から露出した金属膜または樹脂
封止体の外形を基準として分割位置を決めて分割処理を
行なうことにより、明確な基準に基づき分離処理を行な
えるため、精度の高い分割処理を行なうことができる。
また、請求項２３記載の発明によれば、分割工程を分離
工程より前に実施すると共に、分割工程においてリード
フレームを基準として分割位置を決めて分割処理を行な
うことにより、樹脂成型時に膨張・収縮が発生する樹脂
封止体を基準として分割処理を行なう場合に比べ、精度
の高い分割処理を行なうことができる。
【００５２】また、請求項２４記載の発明によれば、分
割工程を実施する前に個々の半導体素子に対し試験を行
なう試験工程を実施することにより、分割工程実施した
後に試験を行なう構成に比べ、試験工程を容易に行なう
ことができる。即ち、分割工程実施すると、樹脂封止体
は個々の樹脂パッケージ（半導体装置）に分割されるた
め、この個々の半導体装置に対し試験を行なうには、こ
れを試験装置に個々整列させて装着したり、また個々の
半導体装置に設けられた金属膜と試験装置のコンタクト
ピンとを位置合わせする必要があり試験工程が面倒とな
る。
割工程を実施する前に個々の半導体素子に対し試験を行
なう試験工程を実施することにより、分割工程実施した
後に試験を行なう構成に比べ、試験工程を容易に行なう
ことができる。即ち、分割工程実施すると、樹脂封止体
は個々の樹脂パッケージ（半導体装置）に分割されるた
め、この個々の半導体装置に対し試験を行なうには、こ
れを試験装置に個々整列させて装着したり、また個々の
半導体装置に設けられた金属膜と試験装置のコンタクト
ピンとを位置合わせする必要があり試験工程が面倒とな
る。
【００５３】これに対し、分割工程を実施する前に試験
工程を実施することにより、分割工程前では個々の半導
体素子及び金属膜は樹脂封止体に整列した状態を維持し
ており、よって整列処理は不要となり、かつ位置合わせ
処理を一括して行なうことができるため、試験工程を容
易に行なうことができる。また、請求項２５記載の発明
によれば、分割工程を実施する前にテープ配設工程を実
施し、樹脂封止体に粘着テープを配設することにより、
分割工程を実施した後においても分割された個々の半導
体パッケージ（半導体装置）は整列した状態を維持す
る。
工程を実施することにより、分割工程前では個々の半導
体素子及び金属膜は樹脂封止体に整列した状態を維持し
ており、よって整列処理は不要となり、かつ位置合わせ
処理を一括して行なうことができるため、試験工程を容
易に行なうことができる。また、請求項２５記載の発明
によれば、分割工程を実施する前にテープ配設工程を実
施し、樹脂封止体に粘着テープを配設することにより、
分割工程を実施した後においても分割された個々の半導
体パッケージ（半導体装置）は整列した状態を維持す
る。
【００５４】そして、この樹脂パッケージが粘着テープ
に粘着された状態で個々の半導体素子に対し試験を行な
う試験工程を実施することにより、整列処理は不要とな
り、また位置合わせ処理を一括して行なうことができる
ため、試験工程を容易に行なうことができる。更に、請
求項２６記載の発明によれば、インナーリードやアウタ
ーリードが不要となり、樹脂突起に形成された金属膜を
外部端子として実装することができるため実装面積を小
さくできる。また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。
に粘着された状態で個々の半導体素子に対し試験を行な
う試験工程を実施することにより、整列処理は不要とな
り、また位置合わせ処理を一括して行なうことができる
ため、試験工程を容易に行なうことができる。更に、請
求項２６記載の発明によれば、インナーリードやアウタ
ーリードが不要となり、樹脂突起に形成された金属膜を
外部端子として実装することができるため実装面積を小
さくできる。また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。
【００５５】また、樹脂パッケージの外周側面は垂立し
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。
【００５６】更に、樹脂パッケージ内に半導体素子或い
は電子素子の少なくとも一方を複数個含む素子群が内設
された構成となるため、半導体装置をいわゆるＭＣＭ
（マルチ・チップ・モジュール）とすることができ、集
積度の向上及び低コスト化を図ることができる。
は電子素子の少なくとも一方を複数個含む素子群が内設
された構成となるため、半導体装置をいわゆるＭＣＭ
（マルチ・チップ・モジュール）とすることができ、集
積度の向上及び低コスト化を図ることができる。
【００５７】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１及び図２は本発明の第１実施
例である半導体装置１０Ａを示している。図１は半導体
装置１０Ａの断面図であり、図２は半導体装置１０Ａの
底面図である。この第１実施例に係る半導体装置１０Ａ
は、大略すると半導体素子１１，樹脂パッケージ１２，
及び金属膜１３とからなる極めて簡単な構成とされてい
る。
図面と共に説明する。図１及び図２は本発明の第１実施
例である半導体装置１０Ａを示している。図１は半導体
装置１０Ａの断面図であり、図２は半導体装置１０Ａの
底面図である。この第１実施例に係る半導体装置１０Ａ
は、大略すると半導体素子１１，樹脂パッケージ１２，
及び金属膜１３とからなる極めて簡単な構成とされてい
る。
【００５８】半導体素子１１は、その上面に複数の電極
パッド１４が形成されており、素子固定樹脂１５上に搭
載された構成とされている。また、樹脂パッケージ１２
は、例えばエポキシ樹脂を後述するようにトランスファ
ーモールド（ポッティングも可能である）することによ
り形成されるものであり、その実装面１６の所定位置に
は樹脂突起１７が一体的に形成されている。この樹脂突
起１７は、樹脂パッケージ１２の実装面１６から下方に
向け突出形成されている。尚、この樹脂突起１７の配設
ピッチは、例えば０．８ｍｍ程度とすることが可能であ
る。
パッド１４が形成されており、素子固定樹脂１５上に搭
載された構成とされている。また、樹脂パッケージ１２
は、例えばエポキシ樹脂を後述するようにトランスファ
ーモールド（ポッティングも可能である）することによ
り形成されるものであり、その実装面１６の所定位置に
は樹脂突起１７が一体的に形成されている。この樹脂突
起１７は、樹脂パッケージ１２の実装面１６から下方に
向け突出形成されている。尚、この樹脂突起１７の配設
ピッチは、例えば０．８ｍｍ程度とすることが可能であ
る。
【００５９】ここで、樹脂パッケージ１２の外周側面１
２ａに注目すると、樹脂パッケージ１２の側面１２ａは
垂立した切断面とされている。図３６に示すように、個
々の樹脂パッケージ１１２を金型に形成されたキャビテ
ィにより形成する場合には、金型からの抜き性を良好と
するため、その側面はテーパ（傾斜）を有した形状とな
っている。
２ａに注目すると、樹脂パッケージ１２の側面１２ａは
垂立した切断面とされている。図３６に示すように、個
々の樹脂パッケージ１１２を金型に形成されたキャビテ
ィにより形成する場合には、金型からの抜き性を良好と
するため、その側面はテーパ（傾斜）を有した形状とな
っている。
【００６０】しかるに、本実施例に係る半導体装置１０
Ａは、後に詳述するようにカットソー３７（図２９参
照）を用いて樹脂封止体２７を切断することにより形成
される構成であるため、その側面は垂立した切断面とな
る。また、金属膜１３は、樹脂パッケージ１２に形成さ
れた樹脂突起１７を覆うように形成されている。この金
属膜１３と前記した電極パッド１４との間にはワイヤ１
８が配設されており、これにより金属膜１３と半導体素
子１１は電気的に接続した構成となっている。尚、金属
膜１３の詳細については、説明の便宜上、後述するもの
とする。
Ａは、後に詳述するようにカットソー３７（図２９参
照）を用いて樹脂封止体２７を切断することにより形成
される構成であるため、その側面は垂立した切断面とな
る。また、金属膜１３は、樹脂パッケージ１２に形成さ
れた樹脂突起１７を覆うように形成されている。この金
属膜１３と前記した電極パッド１４との間にはワイヤ１
８が配設されており、これにより金属膜１３と半導体素
子１１は電気的に接続した構成となっている。尚、金属
膜１３の詳細については、説明の便宜上、後述するもの
とする。
【００６１】上記構成とされた半導体装置１０Ａは、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１０Ａの小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１０Ａのコスト低減を図ることができる。また、樹
脂突起１７及び金属膜１３は、協働してＢＧＡタイプの
半導体装置の半田バンプと同等の機能を奏するため、実
装性を向上することができる。
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１０Ａの小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１０Ａのコスト低減を図ることができる。また、樹
脂突起１７及び金属膜１３は、協働してＢＧＡタイプの
半導体装置の半田バンプと同等の機能を奏するため、実
装性を向上することができる。
【００６２】更に、先に述べたように、樹脂パッケージ
１２の外周側面１２ａは垂立した切断面とされているた
め、金型を用いて成型された樹脂パッケージ１１２の外
周側面（図３６参照）と異なり、樹脂バリが存在するこ
とはない。このため、半導体装置１０Ａの実装時或いは
試験時等において、この樹脂パッケージ１２の側面１２
ａを基準面として半導体装置１０Ａの位置決めを行なう
ことができる。
１２の外周側面１２ａは垂立した切断面とされているた
め、金型を用いて成型された樹脂パッケージ１１２の外
周側面（図３６参照）と異なり、樹脂バリが存在するこ
とはない。このため、半導体装置１０Ａの実装時或いは
試験時等において、この樹脂パッケージ１２の側面１２
ａを基準面として半導体装置１０Ａの位置決めを行なう
ことができる。
【００６３】これにより、樹脂パッケージ１２に別個位
置決め用の標識を形成する必要はなくなり、半導体装置
１０Ａの構成の簡単化及び製造工程の簡単化を図ること
ができる。続いて、金属膜１３について図３乃至図８を
用いて説明する。各図は、金属膜１３の配設位置近傍を
拡大して示す図である。
置決め用の標識を形成する必要はなくなり、半導体装置
１０Ａの構成の簡単化及び製造工程の簡単化を図ること
ができる。続いて、金属膜１３について図３乃至図８を
用いて説明する。各図は、金属膜１３の配設位置近傍を
拡大して示す図である。
【００６４】金属膜１３は、前記のように樹脂突起１７
を被覆するよう配設されると共に、ワイヤ１８により半
導体素子１１と電気的に接続する構成とされている。ま
た、この金属膜１３は半導体装置１０Ａの外部接続端子
として機能するものであり、前記したように半導体装置
１０Ａを実装基板に実装する時には、金属膜１３は実装
基板に形成された接続電極に半田付けされる。
を被覆するよう配設されると共に、ワイヤ１８により半
導体素子１１と電気的に接続する構成とされている。ま
た、この金属膜１３は半導体装置１０Ａの外部接続端子
として機能するものであり、前記したように半導体装置
１０Ａを実装基板に実装する時には、金属膜１３は実装
基板に形成された接続電極に半田付けされる。
【００６５】この金属膜１３は、単層の金属層により形
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図３は単層の金属層により金属膜１３Ａを形
成したものであり、図４乃至図８は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｅを形成したものである。ま
た、金属膜１３（１３Ａ〜１３Ｄ）の材質を選定するに
際し、前記のように金属膜１３はその内側にワイヤ１８
が接続されると共に外側は実装基板に半田付けが行われ
るため、金属膜１３の最内層はボンディング性が良好で
あることが要求され、また最外層は半田付け性が良好で
あることが要求される（以下、この金属膜１３に要求さ
れる条件を金属膜要求特性という）。この金属膜要求特
性を満たす金属膜１３（１３Ａ〜１３Ｅ）の材質として
は、次のようなものが考えられる。
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図３は単層の金属層により金属膜１３Ａを形
成したものであり、図４乃至図８は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｅを形成したものである。ま
た、金属膜１３（１３Ａ〜１３Ｄ）の材質を選定するに
際し、前記のように金属膜１３はその内側にワイヤ１８
が接続されると共に外側は実装基板に半田付けが行われ
るため、金属膜１３の最内層はボンディング性が良好で
あることが要求され、また最外層は半田付け性が良好で
あることが要求される（以下、この金属膜１３に要求さ
れる条件を金属膜要求特性という）。この金属膜要求特
性を満たす金属膜１３（１３Ａ〜１３Ｅ）の材質として
は、次のようなものが考えられる。
【００６６】図３に示される単層の金属膜１３Ａでは、
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図４に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせ、また外層１３Ｂ-1を金（Ａ
ｕ）により形成し、内層１３Ｂ-2をパラジウム（Ｐｄ）
により形成する組み合わせが考えられる。
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図４に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせ、また外層１３Ｂ-1を金（Ａ
ｕ）により形成し、内層１３Ｂ-2をパラジウム（Ｐｄ）
により形成する組み合わせが考えられる。
【００６７】また、図５に示されるような外層１３Ｃ-
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせが考えられる。上記した各組み合わせにより金属
膜１３Ｃを構成することにより、金属膜要求特性を満た
すと共に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１
３Ｃ-3との接合性を向上することができる。
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせが考えられる。上記した各組み合わせにより金属
膜１３Ｃを構成することにより、金属膜要求特性を満た
すと共に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１
３Ｃ-3との接合性を向上することができる。
【００６８】また、図６に示されるような外層１３Ｄ-
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。
【００６９】また、他の組み合わせとしては、 ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3にパラジ
ウム（Ｐｄ），内層１３Ｄ-4に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｄ-1に金（Ａｕ），第１中間層１３Ｄ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｄ-3にニッケル（Ｎ
ｉ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3に金（Ａ
ｕ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1に半田，第１中間層１３Ｄ-2にニッケル
（Ｎｉ），第２中間層１３Ｄ-3に金（Ａｕ），内層１３
Ｄ-4にパラジウム（Ｐｄ）を用いる組み合わせが考えら
れる。
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3にパラジ
ウム（Ｐｄ），内層１３Ｄ-4に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｄ-1に金（Ａｕ），第１中間層１３Ｄ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｄ-3にニッケル（Ｎ
ｉ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3に金（Ａ
ｕ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1に半田，第１中間層１３Ｄ-2にニッケル
（Ｎｉ），第２中間層１３Ｄ-3に金（Ａｕ），内層１３
Ｄ-4にパラジウム（Ｐｄ）を用いる組み合わせが考えら
れる。
【００７０】また、図７に示されるような外層１３Ｅ-
1，第１中間層１３Ｅ-2, 第２中間層１３Ｅ-3, 第３中
間層１３Ｅ-4, 内層１３Ｅ-5とを積層した５層構造の金
属膜１３Ｅでは、外層１３Ｅ-1を金（Ａｕ）により形成
し、第１中間層１３Ｅ-2をパラジウム（Ｐｄ）により形
成し、第２中間層１３Ｅ-3をニッケル（Ｎｉ）により形
成し、第３中間層１３Ｅ-4をパラジウム（Ｐｄ）により
形成し、内層１３Ｅ-5を金（Ａｕ）により形成する組み
合わせが考えられる。
1，第１中間層１３Ｅ-2, 第２中間層１３Ｅ-3, 第３中
間層１３Ｅ-4, 内層１３Ｅ-5とを積層した５層構造の金
属膜１３Ｅでは、外層１３Ｅ-1を金（Ａｕ）により形成
し、第１中間層１３Ｅ-2をパラジウム（Ｐｄ）により形
成し、第２中間層１３Ｅ-3をニッケル（Ｎｉ）により形
成し、第３中間層１３Ｅ-4をパラジウム（Ｐｄ）により
形成し、内層１３Ｅ-5を金（Ａｕ）により形成する組み
合わせが考えられる。
【００７１】また、他の組み合わせとしては、 ・外層１３Ｅ-1に半田，第１中間層１３Ｅ-2にニッケル
（Ｎｉ），第２中間層１３Ｅ-3に金（Ａｕ），第３中間
層１３Ｅ-4にパラジウム（Ｐｄ），内層１３Ｅ-5に金
（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に金（Ａ
ｕ），第３中間層１３Ｅ-4にパラジウム（Ｐｄ），内層
１３Ｅ-5に金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃ
ｕ），第３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１
３Ｅ-5にパラジウム（Ｐｄ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にニ
ッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃｕ），第
３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１３Ｅ-5に
金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｅ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｅ-4に金（Ａｕ），内層１３Ｅ-5
にパラジウム（Ｐｄ）を用いる組み合わせが考えられ
る。
（Ｎｉ），第２中間層１３Ｅ-3に金（Ａｕ），第３中間
層１３Ｅ-4にパラジウム（Ｐｄ），内層１３Ｅ-5に金
（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に金（Ａ
ｕ），第３中間層１３Ｅ-4にパラジウム（Ｐｄ），内層
１３Ｅ-5に金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃ
ｕ），第３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１
３Ｅ-5にパラジウム（Ｐｄ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にニ
ッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃｕ），第
３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１３Ｅ-5に
金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｅ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｅ-4に金（Ａｕ），内層１３Ｅ-5
にパラジウム（Ｐｄ）を用いる組み合わせが考えられ
る。
【００７２】また、図８（Ａ）に示されるような外層１
３Ｆ-1，第１中間層１３Ｆ-2, 第２中間層１３Ｆ-3, 第
３中間層１３Ｆ-4, 第４中間層１３Ｆ-5, 内層１３Ｆ-6
とを積層した６層構造の金属膜１３Ｆでは、外層１３Ｆ
-1を金（Ａｕ）により形成し、第１中間層１３Ｆ-2をパ
ラジウム（Ｐｄ）により形成し、第２中間層１３Ｆ-3を
ニッケル（Ｎｉ）により形成し、第３中間層１３Ｆ-4を
金（Ａｕ）により形成し、第４中間層１３Ｆ-5をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｆ-6を金（Ａｕ）
により形成する組み合わせが考えられる。
３Ｆ-1，第１中間層１３Ｆ-2, 第２中間層１３Ｆ-3, 第
３中間層１３Ｆ-4, 第４中間層１３Ｆ-5, 内層１３Ｆ-6
とを積層した６層構造の金属膜１３Ｆでは、外層１３Ｆ
-1を金（Ａｕ）により形成し、第１中間層１３Ｆ-2をパ
ラジウム（Ｐｄ）により形成し、第２中間層１３Ｆ-3を
ニッケル（Ｎｉ）により形成し、第３中間層１３Ｆ-4を
金（Ａｕ）により形成し、第４中間層１３Ｆ-5をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｆ-6を金（Ａｕ）
により形成する組み合わせが考えられる。
【００７３】また、他の組み合わせとしては、 ・外層１３Ｆ-1に金（Ａｕ），第１中間層１３Ｆ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｆ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｆ-4に銅（Ｃｕ），第４中間層１
３Ｆ-5にニッケル（Ｎｉ），内層１３Ｆにをパラジウム
（Ｐｄ）を用いる組み合わせ ・外層１３Ｆ-1にパラジウム（Ｐｄ），第１中間層１３
Ｆ-2にニッケル（Ｎｉ），第２中間層１３Ｆ-3に銅（Ｃ
ｕ），第３中間層１３Ｆ-4にニッケル（Ｎｉ），第４中
間層１３Ｆ-5にパラジウム（Ｐｄ），内層１３Ｆにを金
（Ａｕ）を用いる組み合わせが考えられる。
ラジウム（Ｐｄ），第２中間層１３Ｆ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｆ-4に銅（Ｃｕ），第４中間層１
３Ｆ-5にニッケル（Ｎｉ），内層１３Ｆにをパラジウム
（Ｐｄ）を用いる組み合わせ ・外層１３Ｆ-1にパラジウム（Ｐｄ），第１中間層１３
Ｆ-2にニッケル（Ｎｉ），第２中間層１３Ｆ-3に銅（Ｃ
ｕ），第３中間層１３Ｆ-4にニッケル（Ｎｉ），第４中
間層１３Ｆ-5にパラジウム（Ｐｄ），内層１３Ｆにを金
（Ａｕ）を用いる組み合わせが考えられる。
【００７４】また、図８（Ｂ）に示されるような外層１
３Ｇ-1，第１中間層１３Ｇ-2, 第２中間層１３Ｇ-3, 第
３中間層１３Ｇ-4, 第４中間層１３Ｇ-5, 第５中間層１
３Ｇ-6, 内層１３Ｇ-7とを積層した６層構造の金属膜１
３Ｇでは、外層１３Ｇ-1を金（Ａｕ）により形成し、第
１中間層１３Ｇ-2をパラジウム（Ｐｄ）により形成し、
第２中間層１３Ｇ-3をニッケル（Ｎｉ）により形成し、
第３中間層１３Ｇ-4を銅（Ｃｕ）により形成し、第４中
間層１３Ｇ-5をニッケル（Ｎｉ）により形成し、第５中
間層１３Ｇ-6をパラジウム（Ｐｄ）により形成し、内層
１３Ｇ-7を金（Ａｕ）により形成する組み合わせが考え
られる。
３Ｇ-1，第１中間層１３Ｇ-2, 第２中間層１３Ｇ-3, 第
３中間層１３Ｇ-4, 第４中間層１３Ｇ-5, 第５中間層１
３Ｇ-6, 内層１３Ｇ-7とを積層した６層構造の金属膜１
３Ｇでは、外層１３Ｇ-1を金（Ａｕ）により形成し、第
１中間層１３Ｇ-2をパラジウム（Ｐｄ）により形成し、
第２中間層１３Ｇ-3をニッケル（Ｎｉ）により形成し、
第３中間層１３Ｇ-4を銅（Ｃｕ）により形成し、第４中
間層１３Ｇ-5をニッケル（Ｎｉ）により形成し、第５中
間層１３Ｇ-6をパラジウム（Ｐｄ）により形成し、内層
１３Ｇ-7を金（Ａｕ）により形成する組み合わせが考え
られる。
【００７５】上記した各組み合わせにより金属膜１３を
構成することにより、金属膜要求特性を満たすと共に外
層，各中間層，及び外層の接合性を向上することができ
る。続いて、上記した第１実施例に係る半導体装置１０
Ａの製造方法について説明する。尚、以下の説明では、
金属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2,内層
１３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた
構成を例に挙げて説明するものとする。
構成することにより、金属膜要求特性を満たすと共に外
層，各中間層，及び外層の接合性を向上することができ
る。続いて、上記した第１実施例に係る半導体装置１０
Ａの製造方法について説明する。尚、以下の説明では、
金属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2,内層
１３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた
構成を例に挙げて説明するものとする。
【００７６】半導体装置１０Ａは、図１５に示されるリ
ードフレーム２０を用いて製造される。このリードフレ
ーム２０は、導電性金属基材２１に複数の凹部２２が形
成されると共に、この凹部２２に金属膜１３Ｃが形成さ
れた構成とされている。凹部２２の形成位置は、半導体
装置１０Ａに形成された樹脂突起１７の形成位置と対応
するよう構成されており、また金属膜１３Ｃは樹脂突起
１７に嵌入しうるよう形成されている。
ードフレーム２０を用いて製造される。このリードフレ
ーム２０は、導電性金属基材２１に複数の凹部２２が形
成されると共に、この凹部２２に金属膜１３Ｃが形成さ
れた構成とされている。凹部２２の形成位置は、半導体
装置１０Ａに形成された樹脂突起１７の形成位置と対応
するよう構成されており、また金属膜１３Ｃは樹脂突起
１７に嵌入しうるよう形成されている。
【００７７】また後述するように、リードフレーム２０
は複数の半導体装置１０Ａを一括的に形成できるよう
（即ち、いわゆる複数個取りができるよう）構成されて
おり、従って凹部２２及び金属膜１３Ｃも１枚の金属基
材２１に複数組形成されている。また本実施例では、隣
接する１個の半導体装置１０Ａの領域が極めて近接して
形成されており、よって高密度化が図られた構成とされ
ている。尚、図中２３は、例えばリードフレーム２０を
後の工程において位置決めする際に用いる位置決め孔で
ある。
は複数の半導体装置１０Ａを一括的に形成できるよう
（即ち、いわゆる複数個取りができるよう）構成されて
おり、従って凹部２２及び金属膜１３Ｃも１枚の金属基
材２１に複数組形成されている。また本実施例では、隣
接する１個の半導体装置１０Ａの領域が極めて近接して
形成されており、よって高密度化が図られた構成とされ
ている。尚、図中２３は、例えばリードフレーム２０を
後の工程において位置決めする際に用いる位置決め孔で
ある。
【００７８】ここで、半導体装置１０Ａの製造方法を説
明する前に、先ずリードフレーム２０の製造方法につい
て図９乃至図１５を用いて説明する。リードフレーム２
０を製造するには、先ず図９に示すように、導電材料
（例えば銅）よりなる平板状の金属基材２１を用意し、
この金属基材２１の上下両面にエッチングレジスト２４
を塗布する（エッチングレジスト塗布工程）。このエッ
チングレジスト２４は、例えば感光性樹脂であり、ドラ
イフィルムを貼着した後に液状の感光性樹脂を塗布する
ことにより所定膜厚に形成される。
明する前に、先ずリードフレーム２０の製造方法につい
て図９乃至図１５を用いて説明する。リードフレーム２
０を製造するには、先ず図９に示すように、導電材料
（例えば銅）よりなる平板状の金属基材２１を用意し、
この金属基材２１の上下両面にエッチングレジスト２４
を塗布する（エッチングレジスト塗布工程）。このエッ
チングレジスト２４は、例えば感光性樹脂であり、ドラ
イフィルムを貼着した後に液状の感光性樹脂を塗布する
ことにより所定膜厚に形成される。
【００７９】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図１０
に示すエッチングレジストパターン２４ａを形成する
（エッチングレジストパターン形成工程）。エッチング
レジストパターン形成工程が終了すると、エッチングレ
ジストパターン２４ａが形成された金属基材２１に対し
エッチング処理が実施される（エッチング工程）。この
エッチング工程では、凹部２２の形成位置においては金
属基材２１の上面からのみのハーフエッチングが実施さ
れ、位置決め孔２３の形成位置においては両面エッチン
グが実施される。尚、金属基材２１の材料として銅（Ｃ
ｕ）が用いられた場合には、エッチング液としては、例
えば塩化第２鉄等が用いられる。
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図１０
に示すエッチングレジストパターン２４ａを形成する
（エッチングレジストパターン形成工程）。エッチング
レジストパターン形成工程が終了すると、エッチングレ
ジストパターン２４ａが形成された金属基材２１に対し
エッチング処理が実施される（エッチング工程）。この
エッチング工程では、凹部２２の形成位置においては金
属基材２１の上面からのみのハーフエッチングが実施さ
れ、位置決め孔２３の形成位置においては両面エッチン
グが実施される。尚、金属基材２１の材料として銅（Ｃ
ｕ）が用いられた場合には、エッチング液としては、例
えば塩化第２鉄等が用いられる。
【００８０】これにより、図１１に示されるように、金
属基材２１の凹部形成位置には凹部２２が形成されると
共に、位置決め孔形成位置には位置決め孔２３が形成さ
れる。この際、ハーフエッチングにより形成される凹部
２２の深さは、金属基材２１の板厚に対し６０％程度の
深さとすることが可能である。上記のエッチング工程が
終了すると、エッチングレジストパターン２４ａを除去
する処理（エッチングレジスト除去工程）が実施され、
図１２に示されるように、凹部２２及び位置決め孔２３
が形成された金属基材２１のみの状態となる。
属基材２１の凹部形成位置には凹部２２が形成されると
共に、位置決め孔形成位置には位置決め孔２３が形成さ
れる。この際、ハーフエッチングにより形成される凹部
２２の深さは、金属基材２１の板厚に対し６０％程度の
深さとすることが可能である。上記のエッチング工程が
終了すると、エッチングレジストパターン２４ａを除去
する処理（エッチングレジスト除去工程）が実施され、
図１２に示されるように、凹部２２及び位置決め孔２３
が形成された金属基材２１のみの状態となる。
【００８１】続いて、図１２に示す状態の金属基材２１
には、その上下両面にメッキレジスト２５が塗布される
（メッキレジスト塗布工程）。そして、図示しないマス
クを用いてこのメッキレジスト２５に露光処理を行い、
その後に現像処理を行うことにより、エッチングレジス
ト２４の凹部形成位置に対応する部位のみを除去し、図
１３に示すメッキレジストパターン２５ａを形成する
（メッキレジストパターン形成工程）。
には、その上下両面にメッキレジスト２５が塗布される
（メッキレジスト塗布工程）。そして、図示しないマス
クを用いてこのメッキレジスト２５に露光処理を行い、
その後に現像処理を行うことにより、エッチングレジス
ト２４の凹部形成位置に対応する部位のみを除去し、図
１３に示すメッキレジストパターン２５ａを形成する
（メッキレジストパターン形成工程）。
【００８２】上記のように、メッキレジストパターン形
成工程では、図１０に示したエッチングレジスト形成工
程と異なり、メッキレジストパターン２５ａは凹部２２
の形成位置のみを露出させ、金属基材２１の他の部分は
位置決め孔２３の形成位置を含め全て覆う構成としてい
る。メッキレジストパターン形成工程が終了すると、続
いて図１４に示されるように、金属膜形成工程が実施さ
れ金属膜１３Ｃが形成される。本実施例においては、金
属膜１３Ｃの形成にメッキ法を用いている。本実施例に
係る金属膜１３Ｃは、外層１３Ｃ-1, 中間層１３Ｃ-2,
及び内層１３Ｃ-3を積層した３層構造とされているた
め、各層毎にメッキ処理を行う。
成工程では、図１０に示したエッチングレジスト形成工
程と異なり、メッキレジストパターン２５ａは凹部２２
の形成位置のみを露出させ、金属基材２１の他の部分は
位置決め孔２３の形成位置を含め全て覆う構成としてい
る。メッキレジストパターン形成工程が終了すると、続
いて図１４に示されるように、金属膜形成工程が実施さ
れ金属膜１３Ｃが形成される。本実施例においては、金
属膜１３Ｃの形成にメッキ法を用いている。本実施例に
係る金属膜１３Ｃは、外層１３Ｃ-1, 中間層１３Ｃ-2,
及び内層１３Ｃ-3を積層した３層構造とされているた
め、各層毎にメッキ処理を行う。
【００８３】具体的には、外層１３Ｃ-1として金（Ａ
ｕ）, 中間層１３Ｃ-2としてパラジウム（Ｐｄ）, 内層
１３Ｃ-3として金（Ａｕ）を用いた場合には、先ず内層
１３Ｃ-3となる金メッキを行い、続いて中間層１３Ｃ-2
となるパラジウムメッキを行い、最後に外層１３Ｃ-1と
なる金メッキを行う。この金属膜１３Ｃを構成する各層
１３Ｃ-1〜１３Ｃ-3の厚さは、メッキ時間を制御するこ
とにより任意に設定することができる。
ｕ）, 中間層１３Ｃ-2としてパラジウム（Ｐｄ）, 内層
１３Ｃ-3として金（Ａｕ）を用いた場合には、先ず内層
１３Ｃ-3となる金メッキを行い、続いて中間層１３Ｃ-2
となるパラジウムメッキを行い、最後に外層１３Ｃ-1と
なる金メッキを行う。この金属膜１３Ｃを構成する各層
１３Ｃ-1〜１３Ｃ-3の厚さは、メッキ時間を制御するこ
とにより任意に設定することができる。
【００８４】上記の処理を実施することにより金属膜１
３Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１３Ｃは樹脂パッケージ１２をリードフレーム２０から
分離する際に樹脂パッケージ１２と共にリードフレーム
２０から離脱する必要がある。このため、金属膜１３Ｃ
は金属基材２１に対しある程度の分離性も要求される。
３Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１３Ｃは樹脂パッケージ１２をリードフレーム２０から
分離する際に樹脂パッケージ１２と共にリードフレーム
２０から離脱する必要がある。このため、金属膜１３Ｃ
は金属基材２１に対しある程度の分離性も要求される。
【００８５】従って、金属膜１３Ｃを凹部２２に形成す
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。また、上記した金属膜形成工程では、メッキ
法を用いて金属膜１３Ｃを形成する方法を説明したが、
金属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。また、上記した金属膜形成工程では、メッキ
法を用いて金属膜１３Ｃを形成する方法を説明したが、
金属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
【００８６】また本実施例では、エッチングレジスト配
設工程，エッチングレジストパターン形成工程，エッチ
ング工程，及びエッチングレジスト除去工程を実施する
ことにより、先ず金属基材２１に凹部２２をエッチング
形成した後、エッチングレジスト２４とは別個にメッキ
レジスト２５を配設する構成としている。即ち、レジス
ト除去工程が終了した後、メッキレジスト配設工程を実
施することにより金属基材２１の両面にメッキレジスト
２５を配設し、続くメッキレジストパターン形成工程に
おいてメッキレジスト２５の凹部２２の形成位置に対応
する部位のみを除去して所定のメッキレジストパターン
２５ａを形成している。この際、上記のようにエッチン
グレジスト２４とメッキレジスト２５とを異ならせるこ
とにより、エッチングレジストパターン２４ａとメッキ
レジストパターン２４ｂとを異なるパターンとすること
ができる。
設工程，エッチングレジストパターン形成工程，エッチ
ング工程，及びエッチングレジスト除去工程を実施する
ことにより、先ず金属基材２１に凹部２２をエッチング
形成した後、エッチングレジスト２４とは別個にメッキ
レジスト２５を配設する構成としている。即ち、レジス
ト除去工程が終了した後、メッキレジスト配設工程を実
施することにより金属基材２１の両面にメッキレジスト
２５を配設し、続くメッキレジストパターン形成工程に
おいてメッキレジスト２５の凹部２２の形成位置に対応
する部位のみを除去して所定のメッキレジストパターン
２５ａを形成している。この際、上記のようにエッチン
グレジスト２４とメッキレジスト２５とを異ならせるこ
とにより、エッチングレジストパターン２４ａとメッキ
レジストパターン２４ｂとを異なるパターンとすること
ができる。
【００８７】これにより、続いて実施される金属膜形成
工程では、エッチングに拘わらず、金属膜１３Ｃを形成
したい部位のみ形成することができる。特に、本実施例
では、メッキレジスト配設工程において、位置決め孔２
３をメッキレジスト２５により覆う構成としたため、精
度を必要とする位置決め孔２３に金属膜１３が形成され
ることを防止できる。
工程では、エッチングに拘わらず、金属膜１３Ｃを形成
したい部位のみ形成することができる。特に、本実施例
では、メッキレジスト配設工程において、位置決め孔２
３をメッキレジスト２５により覆う構成としたため、精
度を必要とする位置決め孔２３に金属膜１３が形成され
ることを防止できる。
【００８８】位置決め孔２３は、その形成時において高
精度に位置決めが行なわれているため、その後に金属膜
１３を形成すると、その位置精度が低下してしまう。よ
って、メッキレジスト配設工程において位置決め孔２３
をメッキレジスト２５で覆う構成とし、金属膜１３が被
膜されるのを防止することにより、その後の工程におい
て精度の高い処理を行なうことが可能となる。
精度に位置決めが行なわれているため、その後に金属膜
１３を形成すると、その位置精度が低下してしまう。よ
って、メッキレジスト配設工程において位置決め孔２３
をメッキレジスト２５で覆う構成とし、金属膜１３が被
膜されるのを防止することにより、その後の工程におい
て精度の高い処理を行なうことが可能となる。
【００８９】上記のように金属膜形成工程において凹部
２２内に金属膜１３Ｃが形成されると、続いてメッキレ
ジストパターン２５ａを除去するメッキレジスト除去工
程、及び金属基材２１の表面平滑化工程が実施され、図
１５に示されるリードフレーム２０が形成される。上記
したリードフレーム２０の製造方法では、各レジスト塗
布，各レジストパターン形成，エッチング，金属膜形
成，及び各レジスト除去等の簡単な工程によりリードフ
レーム２０を形成することができる。尚、上記下実施例
では、メッキレジスト２５をエッチングレジスト２４と
別個に配設する構成としたが、エッチング工程において
エッチングする部位とメッキ工程においてメッキする部
位が同一である場合には、メッキレジスト２５を配設す
る工程及びこれに関連する工程を省略することも可能で
ある。
２２内に金属膜１３Ｃが形成されると、続いてメッキレ
ジストパターン２５ａを除去するメッキレジスト除去工
程、及び金属基材２１の表面平滑化工程が実施され、図
１５に示されるリードフレーム２０が形成される。上記
したリードフレーム２０の製造方法では、各レジスト塗
布，各レジストパターン形成，エッチング，金属膜形
成，及び各レジスト除去等の簡単な工程によりリードフ
レーム２０を形成することができる。尚、上記下実施例
では、メッキレジスト２５をエッチングレジスト２４と
別個に配設する構成としたが、エッチング工程において
エッチングする部位とメッキ工程においてメッキする部
位が同一である場合には、メッキレジスト２５を配設す
る工程及びこれに関連する工程を省略することも可能で
ある。
【００９０】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置１０Ａを製造する製造
方法について説明する。半導体装置１０Ａを製造するに
は、図１６に示すように、リードフレーム２０の所定素
子搭載位置に素子固定樹脂１５を塗布すると共に、素子
固定樹脂１５の上部に半導体素子１１を搭載する（素子
搭載工程）。素子固定樹脂１５は絶縁性を有すると共に
接着剤として機能し、よって半導体素子１１はリードフ
レーム２０上に素子固定樹脂１５の接着力により搭載さ
れた状態となる。
フレーム２０を用いて半導体装置１０Ａを製造する製造
方法について説明する。半導体装置１０Ａを製造するに
は、図１６に示すように、リードフレーム２０の所定素
子搭載位置に素子固定樹脂１５を塗布すると共に、素子
固定樹脂１５の上部に半導体素子１１を搭載する（素子
搭載工程）。素子固定樹脂１５は絶縁性を有すると共に
接着剤として機能し、よって半導体素子１１はリードフ
レーム２０上に素子固定樹脂１５の接着力により搭載さ
れた状態となる。
【００９１】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１７に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層１３Ｃ-3）との間にワイヤ１
８を配設し、半導体素子１１と金属膜１３Ｃとを電気的
に接続する（接続工程）。この際、前記したように、位
置決め孔２３は金属膜１３Ｃが形成されないことによ
り、この位置決め孔２３を用いてリードフレーム２０を
ワイヤボンディング装置に高精度に位置決めされた状態
で装着することができる。
ム２０はワイヤボンディング装置に装着され、図１７に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層１３Ｃ-3）との間にワイヤ１
８を配設し、半導体素子１１と金属膜１３Ｃとを電気的
に接続する（接続工程）。この際、前記したように、位
置決め孔２３は金属膜１３Ｃが形成されないことによ
り、この位置決め孔２３を用いてリードフレーム２０を
ワイヤボンディング装置に高精度に位置決めされた状態
で装着することができる。
【００９２】また、ワイヤ１８を電極パッド１４と金属
膜１３Ｃとの間でワイヤボンディングする際、図１７に
示す例では、先ず電極パッド１４にワイヤ１８の一端を
ボンディングし（ファーストボンディング）し、続いて
ワイヤ１８の他端を金属膜１３Ｃにボンディング（セカ
ンドボンディング）する方法を採用した。しかるに、図
１８に示すように、先ず金属膜１３Ｃにワイヤ１８の一
端を接続し、続いて金属膜１３Ｃから電極パッド１４に
ワイヤ１８を引き出した上で、ワイヤ１８の他端部を電
極パッド１４に接続する方法を採用してもよい。
膜１３Ｃとの間でワイヤボンディングする際、図１７に
示す例では、先ず電極パッド１４にワイヤ１８の一端を
ボンディングし（ファーストボンディング）し、続いて
ワイヤ１８の他端を金属膜１３Ｃにボンディング（セカ
ンドボンディング）する方法を採用した。しかるに、図
１８に示すように、先ず金属膜１３Ｃにワイヤ１８の一
端を接続し、続いて金属膜１３Ｃから電極パッド１４に
ワイヤ１８を引き出した上で、ワイヤ１８の他端部を電
極パッド１４に接続する方法を採用してもよい。
【００９３】このように、先ず金属膜１３Ｃにワイヤ１
８の一端を接続し、その後にワイヤ１８の他端部を電極
パッド１４に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いたことにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置１０Ａの低背化
を図ることができる。また、一般に電極パッド１４の配
設ピッチは金属膜１３Ｃの配設ピッチに比べて狭く、ま
たワイヤボンディング処理においてファーストボンディ
ングのボンディング領域はセカンドボンディングのボン
ディング領域よりも広い。よって、配設ピッチの広い金
属膜１３Ｃにファーストボンディングを行い、配設ピッ
チの狭い電極パッド１４にセカンドボンディングを行う
構成とすることにより、高密度にワイヤ１８の配設を行
うことが可能となる。
８の一端を接続し、その後にワイヤ１８の他端部を電極
パッド１４に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いたことにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置１０Ａの低背化
を図ることができる。また、一般に電極パッド１４の配
設ピッチは金属膜１３Ｃの配設ピッチに比べて狭く、ま
たワイヤボンディング処理においてファーストボンディ
ングのボンディング領域はセカンドボンディングのボン
ディング領域よりも広い。よって、配設ピッチの広い金
属膜１３Ｃにファーストボンディングを行い、配設ピッ
チの狭い電極パッド１４にセカンドボンディングを行う
構成とすることにより、高密度にワイヤ１８の配設を行
うことが可能となる。
【００９４】更に、他のワイヤボンディング方法とし
て、予め金属膜１３Ｃにスタッドバンプ４５を形成して
おき、このスタッドバンプ４５にワイヤ１８をセカンド
ボンディングする方法が考えられる。以下、このワイヤ
ボンディング方法について図１９乃至図２１を用いて説
明する。図１９（Ａ）は、素子搭載工程が終了した状態
を示している。この状態において、先ずリードフレーム
２０の凹部２２に形成されている金属膜１３Ｃに、キャ
ピラリ４６を用いてスタッドバンプ４５を形成する。図
１９（Ｂ）は、金属膜１３Ｃにスタッドバンプ４５が形
成された状態を示している。尚、スタッドバンプ４５の
形成方法の詳細については、図２１を用いて後述するも
のとする。
て、予め金属膜１３Ｃにスタッドバンプ４５を形成して
おき、このスタッドバンプ４５にワイヤ１８をセカンド
ボンディングする方法が考えられる。以下、このワイヤ
ボンディング方法について図１９乃至図２１を用いて説
明する。図１９（Ａ）は、素子搭載工程が終了した状態
を示している。この状態において、先ずリードフレーム
２０の凹部２２に形成されている金属膜１３Ｃに、キャ
ピラリ４６を用いてスタッドバンプ４５を形成する。図
１９（Ｂ）は、金属膜１３Ｃにスタッドバンプ４５が形
成された状態を示している。尚、スタッドバンプ４５の
形成方法の詳細については、図２１を用いて後述するも
のとする。
【００９５】スタッドバンプ４５が形成されると、キャ
ピラリ４６は半導体チップ１１に形成されている電極パ
ッド１４上に移動し、図１９（Ｃ）に示されるように、
電極パッド１４に対しワイヤ１８をボンディング（ファ
ーストボンディング）する。電極パッド１４に対するボ
ンディング処理が終了すると、キャピラリ４６はスタッ
ドバンプ４５の上部位置まで移動し、これに伴いワイヤ
１８もスタッドバンプ４５の上部位置まで引き出され
る。
ピラリ４６は半導体チップ１１に形成されている電極パ
ッド１４上に移動し、図１９（Ｃ）に示されるように、
電極パッド１４に対しワイヤ１８をボンディング（ファ
ーストボンディング）する。電極パッド１４に対するボ
ンディング処理が終了すると、キャピラリ４６はスタッ
ドバンプ４５の上部位置まで移動し、これに伴いワイヤ
１８もスタッドバンプ４５の上部位置まで引き出され
る。
【００９６】次に、図２０（Ｄ）に示されるように、キ
ャピラリ４６はスタッドバンプ４５に押圧されてワイヤ
１８とスタッドバンプ４５とがボンディング（セカンド
ボンディング）される。続いて、同様の処理が他方の電
極パッド１４に対しても実施され、よって図２０（Ｅ）
に示されるように、電極パッド１４と金属膜１３Ｃとの
間にワイヤ１８が配設された状態となる。
ャピラリ４６はスタッドバンプ４５に押圧されてワイヤ
１８とスタッドバンプ４５とがボンディング（セカンド
ボンディング）される。続いて、同様の処理が他方の電
極パッド１４に対しても実施され、よって図２０（Ｅ）
に示されるように、電極パッド１４と金属膜１３Ｃとの
間にワイヤ１８が配設された状態となる。
【００９７】上記したワイヤボンディング方法では、先
ず金属膜１３Ｃ上にスタッドバンプ４５を形成してお
き、その後に電極パッド１４にワイヤ１８をファースト
ボンディングした上でワイヤ１８を金属膜１３Ｃ上のス
タッドバンプ４５に引出し、金属膜１３Ｃ上ではなくス
タッドバンプ４５にセカンドボンディングするため、金
属膜１３Ｃ上に直接ワイヤ１８をボンディングする構成
に比べてワイヤ１８を確実にボンディングすることがで
きる。
ず金属膜１３Ｃ上にスタッドバンプ４５を形成してお
き、その後に電極パッド１４にワイヤ１８をファースト
ボンディングした上でワイヤ１８を金属膜１３Ｃ上のス
タッドバンプ４５に引出し、金属膜１３Ｃ上ではなくス
タッドバンプ４５にセカンドボンディングするため、金
属膜１３Ｃ上に直接ワイヤ１８をボンディングする構成
に比べてワイヤ１８を確実にボンディングすることがで
きる。
【００９８】即ち、セカンドボンディングでは、ファー
ストボンディングと異なりワイヤ１８にボールが形成さ
れていない状態でボンディング処理が実施される。ま
た、セカンドボンディングでは、ワイヤ１８がキャピラ
リ４６により押圧されつつ溶接されるため、その接合部
分の機械的強度はどうしてもファーストボンディングに
比べて低くなってしまう。
ストボンディングと異なりワイヤ１８にボールが形成さ
れていない状態でボンディング処理が実施される。ま
た、セカンドボンディングでは、ワイヤ１８がキャピラ
リ４６により押圧されつつ溶接されるため、その接合部
分の機械的強度はどうしてもファーストボンディングに
比べて低くなってしまう。
【００９９】しかるに、予めセカンドボンディング位置
である金属膜１３Ｃ上にワイヤ１８と同一材料のスタッ
ドバンプ４５を形成しておき、このスタッドバンプ４５
に対しワイヤ１８をセカンドボンディングすることによ
り、ワイヤ１８を確実に金属膜１３Ｃと接続させること
ができる。続いて、図２１を用いて、上記したスタッド
バンプ４５の形成方法について説明する。尚、以下の説
明ではワイヤ１８として金（Ａｕ）線を用いた場合につ
いて説明する。また図示の便宜上、同図には金属膜１３
Ｃ近傍のみを図示し、他の構成の図示は省略している。
である金属膜１３Ｃ上にワイヤ１８と同一材料のスタッ
ドバンプ４５を形成しておき、このスタッドバンプ４５
に対しワイヤ１８をセカンドボンディングすることによ
り、ワイヤ１８を確実に金属膜１３Ｃと接続させること
ができる。続いて、図２１を用いて、上記したスタッド
バンプ４５の形成方法について説明する。尚、以下の説
明ではワイヤ１８として金（Ａｕ）線を用いた場合につ
いて説明する。また図示の便宜上、同図には金属膜１３
Ｃ近傍のみを図示し、他の構成の図示は省略している。
【０１００】スタッドバンプ４５を形成するには、先ず
図２１（Ａ）に示すように、キャピラリ４５を金属膜１
３Ｃの上部位置に移動させ、ワイヤボンディング装置に
設けられているスパークロッド（図示せず）を放電させ
て、ワイヤ１８の先端にボール４７（例えば、φ９０μ
ｍ）を形成する。次に、図２１（Ｂ）に示されるよう
に、キャピラリ４５を下動させて金属膜１３Ｃに対しボ
ール４７を押圧し、この状態で例えば超音波溶接により
ボール４７を金属膜１３Ｃにボンディングする。ボール
４７はキャピラリ４５に押し潰されるため、このボンデ
ィング処理が終了した状態においてボール４７の形状
は、ボール径１０〜１２０μｍ，高さ３０〜４０μｍと
なっている。
図２１（Ａ）に示すように、キャピラリ４５を金属膜１
３Ｃの上部位置に移動させ、ワイヤボンディング装置に
設けられているスパークロッド（図示せず）を放電させ
て、ワイヤ１８の先端にボール４７（例えば、φ９０μ
ｍ）を形成する。次に、図２１（Ｂ）に示されるよう
に、キャピラリ４５を下動させて金属膜１３Ｃに対しボ
ール４７を押圧し、この状態で例えば超音波溶接により
ボール４７を金属膜１３Ｃにボンディングする。ボール
４７はキャピラリ４５に押し潰されるため、このボンデ
ィング処理が終了した状態においてボール４７の形状
は、ボール径１０〜１２０μｍ，高さ３０〜４０μｍと
なっている。
【０１０１】上記のボンディング処理が終了すると、続
いて図２１（Ｃ）に示されるように、キャピラリ４６を
ボール４７より上方に向け約３００μｍ引き上げる。続
いて、図２１（Ｄ）に示されるように、キャピラリ４６
を水平方向に約４０〜５０μｍ移動させる。上記動作に
より、キャピラリ４６はボール４７の中心位置から水平
方向に若干量ずれたところに位置することとなる。
いて図２１（Ｃ）に示されるように、キャピラリ４６を
ボール４７より上方に向け約３００μｍ引き上げる。続
いて、図２１（Ｄ）に示されるように、キャピラリ４６
を水平方向に約４０〜５０μｍ移動させる。上記動作に
より、キャピラリ４６はボール４７の中心位置から水平
方向に若干量ずれたところに位置することとなる。
【０１０２】次に、図２１（Ｅ）に示されるように、ボ
ール４７の中心位置から水平方向に若干量ずれた位置を
維持しつつキャピラリ４６を下動させ、ボール４７を潰
す処理を行なう。続いて、ワイヤ１８をクランプした状
態（即ち、ワイヤ１８の送りが行なわれないようにした
状態）として、図２１（Ｆ）に示されるように、キャピ
ラリ４６を上動させる。これにより、ワイヤ１８は切断
されてスタッドバンプ４５が形成される。
ール４７の中心位置から水平方向に若干量ずれた位置を
維持しつつキャピラリ４６を下動させ、ボール４７を潰
す処理を行なう。続いて、ワイヤ１８をクランプした状
態（即ち、ワイヤ１８の送りが行なわれないようにした
状態）として、図２１（Ｆ）に示されるように、キャピ
ラリ４６を上動させる。これにより、ワイヤ１８は切断
されてスタッドバンプ４５が形成される。
【０１０３】上記したスタッドバンプ４５の形成方法に
よれば、図２１（Ｅ）に示す処理において、キャピラリ
４５はボール４７を押し潰すため、形成されるスタッド
バンプ４５と金属膜１３Ｃとを強固に接合させることが
できる。また、同様の理由によりスタッドバンプ４５の
形成面積は広くなる。よって、図２１（Ｇ）〜（Ｉ）に
示されるように、ワイヤ１８をセカンドボンディングす
る際、スタッドバンプ４５上のボンディング面積が広い
ため、確実にボンディング処理を行なうことができる。
また、ワイヤ１８とスタッドバンプ４５とは同一材質
（金）であるためその接合性は良好であり、よってこれ
によってもワイヤ１８とスタッドバンプ４５との接合力
を向上させることができる。
よれば、図２１（Ｅ）に示す処理において、キャピラリ
４５はボール４７を押し潰すため、形成されるスタッド
バンプ４５と金属膜１３Ｃとを強固に接合させることが
できる。また、同様の理由によりスタッドバンプ４５の
形成面積は広くなる。よって、図２１（Ｇ）〜（Ｉ）に
示されるように、ワイヤ１８をセカンドボンディングす
る際、スタッドバンプ４５上のボンディング面積が広い
ため、確実にボンディング処理を行なうことができる。
また、ワイヤ１８とスタッドバンプ４５とは同一材質
（金）であるためその接合性は良好であり、よってこれ
によってもワイヤ１８とスタッドバンプ４５との接合力
を向上させることができる。
【０１０４】また、図２１（Ｆ）を用いて説明したよう
に、ボール４７を潰した後にキャピラリ４６は上動して
ワイヤ１８を切断するが、この上動位置は上記のように
キャピラリ４６を水平移動した位置（即ち、ボール中心
位置よりずれた位置）となっている。よって、ワイヤ１
８をリスタッドバンプ４５にセカンドボンディングする
際、ワイヤ切断位置に形成される突起４８がボンディン
グの邪魔になるようなことはない。
に、ボール４７を潰した後にキャピラリ４６は上動して
ワイヤ１８を切断するが、この上動位置は上記のように
キャピラリ４６を水平移動した位置（即ち、ボール中心
位置よりずれた位置）となっている。よって、ワイヤ１
８をリスタッドバンプ４５にセカンドボンディングする
際、ワイヤ切断位置に形成される突起４８がボンディン
グの邪魔になるようなことはない。
【０１０５】尚、上記した接続工程においては、ワイヤ
１８として金線を用いた例を示したが、ワイヤ１８とし
て金線を被覆するよう絶縁材が配設された被覆金線を用
いた構成としてもよい。この被覆金線は、絶縁材により
被覆されていることにより、隣接するワイヤ１８が接触
してもショートするようなことはない。よって、特に高
密度にワイヤ１８を配設する必要がある場合に有利であ
る。
１８として金線を用いた例を示したが、ワイヤ１８とし
て金線を被覆するよう絶縁材が配設された被覆金線を用
いた構成としてもよい。この被覆金線は、絶縁材により
被覆されていることにより、隣接するワイヤ１８が接触
してもショートするようなことはない。よって、特に高
密度にワイヤ１８を配設する必要がある場合に有利であ
る。
【０１０６】上記した接続工程が終了すると、続いてリ
ードフレーム２０上に形成された複数の半導体素子１１
を封止するよう樹脂封止体２７を形成する封止工程を実
施する。本実施例では、樹脂封止体２７をトランスファ
ーモールドにより成形する方法について説明するが、樹
脂封止体２７はポッティング等の他の樹脂形成方法によ
り形成することも可能である。このポッティングを行な
う場合には、リードフレーム２０上にポッティングする
樹脂の流れを阻止するダムとなる枠体を配設しておき、
この枠体内に樹脂をポッティングする構成とすることが
望ましい。
ードフレーム２０上に形成された複数の半導体素子１１
を封止するよう樹脂封止体２７を形成する封止工程を実
施する。本実施例では、樹脂封止体２７をトランスファ
ーモールドにより成形する方法について説明するが、樹
脂封止体２７はポッティング等の他の樹脂形成方法によ
り形成することも可能である。このポッティングを行な
う場合には、リードフレーム２０上にポッティングする
樹脂の流れを阻止するダムとなる枠体を配設しておき、
この枠体内に樹脂をポッティングする構成とすることが
望ましい。
【０１０７】トランスファーモールドにより樹脂封止体
２７を形成する場合には、低コストでかつ高い信頼性を
もって樹脂封止体２７を形成することができ、またポッ
ティングにより樹脂封止体２７を形成する場合には、製
造設備の簡単化，低コスト化を図ることができる。図２
２は、接続工程が終了したリードフレーム２０を示して
いる。図２２（Ａ）はリードフレーム２０の断面図であ
り、図２２（Ｂ）はリードフレーム２０の平面図であ
る。尚、図２２（Ｂ）では、ワイヤ１８の図示は省略し
ている。
２７を形成する場合には、低コストでかつ高い信頼性を
もって樹脂封止体２７を形成することができ、またポッ
ティングにより樹脂封止体２７を形成する場合には、製
造設備の簡単化，低コスト化を図ることができる。図２
２は、接続工程が終了したリードフレーム２０を示して
いる。図２２（Ａ）はリードフレーム２０の断面図であ
り、図２２（Ｂ）はリードフレーム２０の平面図であ
る。尚、図２２（Ｂ）では、ワイヤ１８の図示は省略し
ている。
【０１０８】このリードフレーム２０は、図２３（Ａ）
に示されるように、金型２８に装着され、トランスファ
ーモールドが行なわれる。本実施例で用いる金型２８
は、上型２９と下型３０とにより構成されている。下型
３０は、リードフレーム２０と対向するものであるた
め、その上面は平坦面とされたキャビティ構造とされて
いる。また、上型に注目すると、上型２９には従来のよ
うな個々の樹脂パッケージの形状に対応したキャビティ
は設けられておらず、平坦面とされたキャビティ構造と
されているこのように、本実施例では、上型２９には個
々の樹脂パッケージの形状に対応したキャビティが設け
られていないため、リードフレーム２０上に搭載された
複数の半導体素子１１は、封止工程において樹脂封止体
２７により一括して封止される。即ち、この封止工程で
は個々の樹脂パッケージを形成するのではなく、一つの
樹脂封止体２７により複数の半導体素子１１を一括的に
封止する。図２３（Ｂ）は、樹脂封止体２７が形成され
たリードフレーム２０を平面視した状態を示している。
に示されるように、金型２８に装着され、トランスファ
ーモールドが行なわれる。本実施例で用いる金型２８
は、上型２９と下型３０とにより構成されている。下型
３０は、リードフレーム２０と対向するものであるた
め、その上面は平坦面とされたキャビティ構造とされて
いる。また、上型に注目すると、上型２９には従来のよ
うな個々の樹脂パッケージの形状に対応したキャビティ
は設けられておらず、平坦面とされたキャビティ構造と
されているこのように、本実施例では、上型２９には個
々の樹脂パッケージの形状に対応したキャビティが設け
られていないため、リードフレーム２０上に搭載された
複数の半導体素子１１は、封止工程において樹脂封止体
２７により一括して封止される。即ち、この封止工程で
は個々の樹脂パッケージを形成するのではなく、一つの
樹脂封止体２７により複数の半導体素子１１を一括的に
封止する。図２３（Ｂ）は、樹脂封止体２７が形成され
たリードフレーム２０を平面視した状態を示している。
【０１０９】上記構成とされた金型２８を用いて封止工
程実施することにより、金型２８に従来のような樹脂パ
ッケージに対応したキャビティ及びゲートを形成する必
要はなくなり、金型２８の構成を簡単化することができ
る。また、ゲートが不要となることにより各半導体チッ
プ１１を近接する事が可能となり、金型２８の小型化及
び多数個取りのより一層の効率化を図ることができる。
また、後工程において、ゲートを除去する工程が不要と
なり、半導体装置１０Ａの製造工程の簡単化を図ること
ができる。
程実施することにより、金型２８に従来のような樹脂パ
ッケージに対応したキャビティ及びゲートを形成する必
要はなくなり、金型２８の構成を簡単化することができ
る。また、ゲートが不要となることにより各半導体チッ
プ１１を近接する事が可能となり、金型２８の小型化及
び多数個取りのより一層の効率化を図ることができる。
また、後工程において、ゲートを除去する工程が不要と
なり、半導体装置１０Ａの製造工程の簡単化を図ること
ができる。
【０１１０】また、樹脂封止体２７となる樹脂の通路を
広く確保することができるため、樹脂封止体２７を形成
した際にボイドが内部に発生することを抑制することが
できる。更に、樹脂パッケージ１２の大きさに変更が生
じても、金型２８の構造を変更する必要はなく、樹脂封
止体２７の分割位置を変更するのみで対応することがで
き、樹脂パッケージ１２の大きさの変更に柔軟に対応す
ることができる。尚、この樹脂封止体２７を分割処理す
る分割工程については、後に詳述する。
広く確保することができるため、樹脂封止体２７を形成
した際にボイドが内部に発生することを抑制することが
できる。更に、樹脂パッケージ１２の大きさに変更が生
じても、金型２８の構造を変更する必要はなく、樹脂封
止体２７の分割位置を変更するのみで対応することがで
き、樹脂パッケージ１２の大きさの変更に柔軟に対応す
ることができる。尚、この樹脂封止体２７を分割処理す
る分割工程については、後に詳述する。
【０１１１】上記した封止工程が終了すると、続いて樹
脂封止体２７をリードフレーム２０から分離する分離工
程が実施される。図２４は分離工程を示しており、同図
に示す例ではリードフレーム２０にエッチング液を噴射
させて溶解することにより、樹脂封止体２７をリードフ
レーム２０から分離させる方法を示している。この分離
工程で用いられるエッチング液は、リードフレーム２０
のみを溶解し、金属膜１３Ｃは溶解しない性質を有する
エッチング液を選定している。従って、リードフレーム
２０が完全に溶解されることにより樹脂封止体２７はリ
ードフレーム２０から分離される。このように、リード
フレーム２０を溶解することにより樹脂封止体２７をリ
ードフレーム２０から分離する方法を用いることによ
り、リードフレーム２０からの樹脂封止体２７の分離処
理を確実かつ容易に行うことができ、歩留りを向上する
ことができる。
脂封止体２７をリードフレーム２０から分離する分離工
程が実施される。図２４は分離工程を示しており、同図
に示す例ではリードフレーム２０にエッチング液を噴射
させて溶解することにより、樹脂封止体２７をリードフ
レーム２０から分離させる方法を示している。この分離
工程で用いられるエッチング液は、リードフレーム２０
のみを溶解し、金属膜１３Ｃは溶解しない性質を有する
エッチング液を選定している。従って、リードフレーム
２０が完全に溶解されることにより樹脂封止体２７はリ
ードフレーム２０から分離される。このように、リード
フレーム２０を溶解することにより樹脂封止体２７をリ
ードフレーム２０から分離する方法を用いることによ
り、リードフレーム２０からの樹脂封止体２７の分離処
理を確実かつ容易に行うことができ、歩留りを向上する
ことができる。
【０１１２】図２５及び図２６は、分離工程の変形例を
示している。図２５に示す変形例では、リードフレーム
２０と接合した状態の樹脂封止体２７をエッチング槽３
１に装填されたエッチング液３２内に浸漬することによ
り、リードフレーム２０を溶解するよう構成したもので
ある。この構成とした場合、複数個（図２５に示す例で
は４個）のリードフレーム２０に対し分離処理を一括し
て行なうことができ、分離処理の効率化を図ることがで
きる。
示している。図２５に示す変形例では、リードフレーム
２０と接合した状態の樹脂封止体２７をエッチング槽３
１に装填されたエッチング液３２内に浸漬することによ
り、リードフレーム２０を溶解するよう構成したもので
ある。この構成とした場合、複数個（図２５に示す例で
は４個）のリードフレーム２０に対し分離処理を一括し
て行なうことができ、分離処理の効率化を図ることがで
きる。
【０１１３】また、図２６に示す変形例では、樹脂封止
体２７をリードフレーム２０から分離するのに、リード
フレーム２０を溶解することなく、樹脂封止体２７をリ
ードフレーム２０から引き剥がすことにより、機械的に
樹脂封止体２７をリードフレーム２０から分離すること
を特徴とする。この分離方法では、前記した実施例に係
る方法に比べて、エッチング液が不要となりまた分離工
程に要する時間を短縮することができる。しかるに、機
械的に樹脂封止体２７をリードフレーム２０から分離す
るため、金属膜１３Ｃがリードフレーム２０から確実に
樹脂突起１７に移動するかどうかに問題点があるが、こ
の点はリードフレーム２０の製造工程の金属膜形成工程
において、予め凹部２２内に金属膜１３Ｃの分離性を向
上させる部材（薬剤）を配設した上で金属膜１３Ｃを形
成することにより解決することができる。
体２７をリードフレーム２０から分離するのに、リード
フレーム２０を溶解することなく、樹脂封止体２７をリ
ードフレーム２０から引き剥がすことにより、機械的に
樹脂封止体２７をリードフレーム２０から分離すること
を特徴とする。この分離方法では、前記した実施例に係
る方法に比べて、エッチング液が不要となりまた分離工
程に要する時間を短縮することができる。しかるに、機
械的に樹脂封止体２７をリードフレーム２０から分離す
るため、金属膜１３Ｃがリードフレーム２０から確実に
樹脂突起１７に移動するかどうかに問題点があるが、こ
の点はリードフレーム２０の製造工程の金属膜形成工程
において、予め凹部２２内に金属膜１３Ｃの分離性を向
上させる部材（薬剤）を配設した上で金属膜１３Ｃを形
成することにより解決することができる。
【０１１４】図２７は、分離工程が終了した状態の樹脂
封止体２７を示している。図２７（Ａ）は分離工程が終
了した状態の樹脂封止体２７の断面図であり、図２７
（Ｂ）は樹脂封止体２７の底面図である。同図に示すよ
うに、本実施例では分離工程が終了した状態のにおい
も、個々の半導体装置１０Ａの単位に樹脂封止体２７は
分割されてはいない。よって、この樹脂封止体２７を取
り扱うことにより、複数の半導体素子１１を一括して同
時に取り扱うことができ、また半導体素子１１及び金属
膜１３Ｃは整列した状態を維持している。
封止体２７を示している。図２７（Ａ）は分離工程が終
了した状態の樹脂封止体２７の断面図であり、図２７
（Ｂ）は樹脂封止体２７の底面図である。同図に示すよ
うに、本実施例では分離工程が終了した状態のにおい
も、個々の半導体装置１０Ａの単位に樹脂封止体２７は
分割されてはいない。よって、この樹脂封止体２７を取
り扱うことにより、複数の半導体素子１１を一括して同
時に取り扱うことができ、また半導体素子１１及び金属
膜１３Ｃは整列した状態を維持している。
【０１１５】本実施例では、図２７に示す状態の樹脂封
止体２７に対し、後述する分割工程を実施する前に試験
構成を実施する構成としている。この試験工程では、樹
脂封止体２７に内設された半導体素子１１が適正動作を
行なうか否かの試験等が実施される。図２８は試験工程
を示しており、同図に示されるように、半導体素子１１
の動作試験はテスターコンタクト３３を用いて行なわれ
る。このテスターコンタクト３３は、１個の半導体装置
１０Ａに設けられる複数の金属膜１３Ｃの形成位置と対
応するよう複数のコンタクトピン３４が設けられてお
り、図示しない移動装置により樹脂封止体２７上を三次
元的に移動しうる構成とされている。
止体２７に対し、後述する分割工程を実施する前に試験
構成を実施する構成としている。この試験工程では、樹
脂封止体２７に内設された半導体素子１１が適正動作を
行なうか否かの試験等が実施される。図２８は試験工程
を示しており、同図に示されるように、半導体素子１１
の動作試験はテスターコンタクト３３を用いて行なわれ
る。このテスターコンタクト３３は、１個の半導体装置
１０Ａに設けられる複数の金属膜１３Ｃの形成位置と対
応するよう複数のコンタクトピン３４が設けられてお
り、図示しない移動装置により樹脂封止体２７上を三次
元的に移動しうる構成とされている。
【０１１６】よって、樹脂封止体２７に設けられた複数
の半導体素子１１の全てに対して試験を行いうる構成と
なっている。また、テスターコンタクト３３には試験装
置（テスター）に接続された複数のケーブル３５が接続
されており、このケーブル３５は夫々対応するコンタク
トピン３４に接続されている。上記構成とされたテスタ
ーコンタクト３３は、移動装置により移動させることに
より、１個の半導体装置１０Ａに対応する複数の金属膜
１３にコンタクトピン３４を接触させ、個々の半導体素
子１１に対し所定の動作試験を行なう。ここで得られた
試験結果は、テスター内に設けられている記憶装置にマ
ップデータとして保存区され、多工程試験（例えば、２
工程試験，再試験）を行なった後、分類収納される構成
とされている。
の半導体素子１１の全てに対して試験を行いうる構成と
なっている。また、テスターコンタクト３３には試験装
置（テスター）に接続された複数のケーブル３５が接続
されており、このケーブル３５は夫々対応するコンタク
トピン３４に接続されている。上記構成とされたテスタ
ーコンタクト３３は、移動装置により移動させることに
より、１個の半導体装置１０Ａに対応する複数の金属膜
１３にコンタクトピン３４を接触させ、個々の半導体素
子１１に対し所定の動作試験を行なう。ここで得られた
試験結果は、テスター内に設けられている記憶装置にマ
ップデータとして保存区され、多工程試験（例えば、２
工程試験，再試験）を行なった後、分類収納される構成
とされている。
【０１１７】本実施例のように、樹脂封止体２７を個々
の樹脂パッケージ１２に分割する分割工程を実施する前
に、個々の半導体素子１１に対し試験を行なうことによ
り、分割工程実施した後に試験を行なう構成に比べ、試
験工程を容易に行なうことができる。即ち、分割工程実
施すると、樹脂封止体２７は個々の樹脂パッケージ１２
（半導体装置１０Ａ）に分割されるため、この個々の半
導体装置１０Ａに対し試験を行なうには、これを例えば
テスト台等に個々整列させて装着したり、また個々の半
導体装置１０Ａに設けられた金属膜１３Ｃとコンタクト
ピン３４とを位置合わせする必要があり試験工程が面倒
となる。
の樹脂パッケージ１２に分割する分割工程を実施する前
に、個々の半導体素子１１に対し試験を行なうことによ
り、分割工程実施した後に試験を行なう構成に比べ、試
験工程を容易に行なうことができる。即ち、分割工程実
施すると、樹脂封止体２７は個々の樹脂パッケージ１２
（半導体装置１０Ａ）に分割されるため、この個々の半
導体装置１０Ａに対し試験を行なうには、これを例えば
テスト台等に個々整列させて装着したり、また個々の半
導体装置１０Ａに設けられた金属膜１３Ｃとコンタクト
ピン３４とを位置合わせする必要があり試験工程が面倒
となる。
【０１１８】これに対し、分割工程を実施する前に試験
工程を実施することにより、分割工程前では個々の半導
体素子１１及び金属膜１３Ｃは樹脂封止体２７に整列し
た状態を維持しており、よって整列処理は不要となり、
かつ位置合わせ処理を一括して行なうことができるた
め、試験工程を容易に行なうことができる。上記の試験
工程が終了すると、続いて分割工程が実施される。この
分割工程では、樹脂封止体２７を切断することにより、
個々の樹脂パッケージ１２（半導体装置１０Ａ）を形成
する。
工程を実施することにより、分割工程前では個々の半導
体素子１１及び金属膜１３Ｃは樹脂封止体２７に整列し
た状態を維持しており、よって整列処理は不要となり、
かつ位置合わせ処理を一括して行なうことができるた
め、試験工程を容易に行なうことができる。上記の試験
工程が終了すると、続いて分割工程が実施される。この
分割工程では、樹脂封止体２７を切断することにより、
個々の樹脂パッケージ１２（半導体装置１０Ａ）を形成
する。
【０１１９】本実施例では、図２９に示すように、樹脂
封止体２７を切断分割する治具としてカットソー３７を
用いている。このカットソー３７は、ウェーハを切断す
る時に用いるダイシングソーと同一構成とれさており、
極めて狭い切断しろをもって高精度に切断処理を行なう
ことができる。尚、カットソー３７以外にも、例えばレ
ーザ光，電子ビーム等を利用して分離処理を行なうこと
も可能である。
封止体２７を切断分割する治具としてカットソー３７を
用いている。このカットソー３７は、ウェーハを切断す
る時に用いるダイシングソーと同一構成とれさており、
極めて狭い切断しろをもって高精度に切断処理を行なう
ことができる。尚、カットソー３７以外にも、例えばレ
ーザ光，電子ビーム等を利用して分離処理を行なうこと
も可能である。
【０１２０】ところで、上記のように樹脂封止体２７は
半導体素子１１及び金属膜１３Ｃが高密度に配設されて
おり、よって隣接する１個の半導体装置１０Ａの領域が
極めて近接して形成されている。従って、カットソー３
７による切断位置（カットライン３６）を高精度に位置
決めする必要がある。そこで、本実施例では、樹脂封止
体２７から露出した金属膜１３Ｃを基準として分割位置
（カットライン３６）を決め、このカットライン３６に
沿ってカットソー３７を移動させることにより分割処理
を行なう構成としている。この金属膜１３Ｃの位置認識
は、例えばＣＣＤカメラ等を用い、画像処理を利用して
行なうことができる。
半導体素子１１及び金属膜１３Ｃが高密度に配設されて
おり、よって隣接する１個の半導体装置１０Ａの領域が
極めて近接して形成されている。従って、カットソー３
７による切断位置（カットライン３６）を高精度に位置
決めする必要がある。そこで、本実施例では、樹脂封止
体２７から露出した金属膜１３Ｃを基準として分割位置
（カットライン３６）を決め、このカットライン３６に
沿ってカットソー３７を移動させることにより分割処理
を行なう構成としている。この金属膜１３Ｃの位置認識
は、例えばＣＣＤカメラ等を用い、画像処理を利用して
行なうことができる。
【０１２１】金属膜１３Ｃは、元々はリードフレーム２
０に形成されているものであるためその位置精度は高
い。よって、樹脂成型時に膨張・収縮が発生する樹脂封
止体（例えば、その外形縁）を基準としてカットライン
３６を決めるのに比べ、金属膜１３Ｃに基づきカットラ
イン３６を決めた方が切断位置を高精度に定めることが
できる。また、金属膜１３Ｃは、光を照射した場合に周
囲に存在する樹脂封止体２７（通常は、黒色樹脂）に比
べて光の反射率が高い。よって、これによってもカット
ライン３６を高精度に決めることができる。
０に形成されているものであるためその位置精度は高
い。よって、樹脂成型時に膨張・収縮が発生する樹脂封
止体（例えば、その外形縁）を基準としてカットライン
３６を決めるのに比べ、金属膜１３Ｃに基づきカットラ
イン３６を決めた方が切断位置を高精度に定めることが
できる。また、金属膜１３Ｃは、光を照射した場合に周
囲に存在する樹脂封止体２７（通常は、黒色樹脂）に比
べて光の反射率が高い。よって、これによってもカット
ライン３６を高精度に決めることができる。
【０１２２】このように、金属膜１３Ｃを基準としてカ
ットライン３６を決め、このカットライン３６に沿って
カットソー３７を移動させ分割処理を行なうことによ
り、精度の高い分割を行なうことができ、分割工程にお
ける半導体素子１１及び金属膜１３Ｃの損傷発生を確実
に防止することができる。図３０は、樹脂封止体２７が
分割され、個々の樹脂パッケージ１２が形成された状態
を示している。以上説明してきた各工程を実施すること
により、図１に示す半導体装置１０Ａが製造される。
ットライン３６を決め、このカットライン３６に沿って
カットソー３７を移動させ分割処理を行なうことによ
り、精度の高い分割を行なうことができ、分割工程にお
ける半導体素子１１及び金属膜１３Ｃの損傷発生を確実
に防止することができる。図３０は、樹脂封止体２７が
分割され、個々の樹脂パッケージ１２が形成された状態
を示している。以上説明してきた各工程を実施すること
により、図１に示す半導体装置１０Ａが製造される。
【０１２３】図３１は、上記した半導体装置の製造方法
の変形例を示している。尚、同図では、半導体装置を製
造する際行なわれる各工程の内、試験工程を例に挙げて
示している。本変形例では、分割工程を実施する前に粘
着テープ３９（ＵＶテープでも可能）を樹脂封止体２７
に添着するテープ配設工程を実施することを特徴とする
ものである。このように、分割工程を実施する前に樹脂
封止体２７に粘着テープ３９を配設することにより、分
割工程を実施した後においても分割された個々の半導体
パッケージ１２（半導体装置１１Ａ）は整列した状態を
維持する。
の変形例を示している。尚、同図では、半導体装置を製
造する際行なわれる各工程の内、試験工程を例に挙げて
示している。本変形例では、分割工程を実施する前に粘
着テープ３９（ＵＶテープでも可能）を樹脂封止体２７
に添着するテープ配設工程を実施することを特徴とする
ものである。このように、分割工程を実施する前に樹脂
封止体２７に粘着テープ３９を配設することにより、分
割工程を実施した後においても分割された個々の半導体
パッケージ１２（半導体装置１１Ａ）は整列した状態を
維持する。
【０１２４】以下、この製造方法について説明する。粘
着テープ３９は、リング状の枠体３８に予め配設されて
おり、図中上面が粘着面とされている。封止工程及び分
離工程が実施されることにより、図２７に示す状態とな
った樹脂封止体２７は、枠体３８の略中央位置に金属膜
１３Ｃの形成面と半体側の面を下にして粘着テープ３９
に添着される。
着テープ３９は、リング状の枠体３８に予め配設されて
おり、図中上面が粘着面とされている。封止工程及び分
離工程が実施されることにより、図２７に示す状態とな
った樹脂封止体２７は、枠体３８の略中央位置に金属膜
１３Ｃの形成面と半体側の面を下にして粘着テープ３９
に添着される。
【０１２５】上記のように粘着テープ３９に樹脂封止体
２７が添着されると、続いて分割工程が実施される。
尚、この分割工程の際、粘着テープ３９は切断されない
よう切断条件は設定されている。この分離構成を実施す
ることにより、樹脂封止体２７は個々の樹脂パッケージ
１２に分割されるが、樹脂封止体２７は粘着テープ３９
に添着されているため、樹脂封止体２７を分割し個々の
樹脂パッケージ１２を形成しても、各樹脂パッケージ１
２も粘着テープ３９に添着された状態を維持する（以
下、これをキャリア４９という）。よって、キャリア４
９内において、分割工程後においても個片化された各樹
脂パッケージ１２は整列した状態を維持している。従っ
て、本変形例の構成とすることにより、分割処理を実施
した後であっても、整列処理及び位置合わせ処理を行な
うことなく、試験工程を行なうことが可能となる。
２７が添着されると、続いて分割工程が実施される。
尚、この分割工程の際、粘着テープ３９は切断されない
よう切断条件は設定されている。この分離構成を実施す
ることにより、樹脂封止体２７は個々の樹脂パッケージ
１２に分割されるが、樹脂封止体２７は粘着テープ３９
に添着されているため、樹脂封止体２７を分割し個々の
樹脂パッケージ１２を形成しても、各樹脂パッケージ１
２も粘着テープ３９に添着された状態を維持する（以
下、これをキャリア４９という）。よって、キャリア４
９内において、分割工程後においても個片化された各樹
脂パッケージ１２は整列した状態を維持している。従っ
て、本変形例の構成とすることにより、分割処理を実施
した後であっても、整列処理及び位置合わせ処理を行な
うことなく、試験工程を行なうことが可能となる。
【０１２６】ところで、分割工程は機械加工であるた
め、半導体素子１１に損傷が発生することが考えられ
る。よって、信頼性の高い試験工程を実施するために
は、なるべく後工程において試験を実施することが望ま
しい。本変形例では、上記のように分割工程を実施した
後に試験工程を実施するため、分割工程において発生す
る半導体素子１１の異常についても試験工程において検
知することが可能となり、試験の信頼性を向上させるこ
とができる。
め、半導体素子１１に損傷が発生することが考えられ
る。よって、信頼性の高い試験工程を実施するために
は、なるべく後工程において試験を実施することが望ま
しい。本変形例では、上記のように分割工程を実施した
後に試験工程を実施するため、分割工程において発生す
る半導体素子１１の異常についても試験工程において検
知することが可能となり、試験の信頼性を向上させるこ
とができる。
【０１２７】続いて、粘着テープ３９に添着された状態
の半導体装置１０Ａに対し、試験を行なう方法について
図３１に加え図３２を用いて説明する。尚、図３２は、
粘着テープ３９に添着された状態の半導体装置１０Ａに
対して試験を行なう試験装置５０を示している。先ず、
試験装置５０の構成について説明する。試験装置５０
は、大略するとテスタコンタクト３３Ａ，ＣＣＤカメラ
４０，キャリアホルダ５２，カメラ移動装置５３，反転
装置５４，ハンドリングロボット５６等により構成され
ている。これらの各構成要素５２，５３，５６は、基台
５１の上部に配設されている。
の半導体装置１０Ａに対し、試験を行なう方法について
図３１に加え図３２を用いて説明する。尚、図３２は、
粘着テープ３９に添着された状態の半導体装置１０Ａに
対して試験を行なう試験装置５０を示している。先ず、
試験装置５０の構成について説明する。試験装置５０
は、大略するとテスタコンタクト３３Ａ，ＣＣＤカメラ
４０，キャリアホルダ５２，カメラ移動装置５３，反転
装置５４，ハンドリングロボット５６等により構成され
ている。これらの各構成要素５２，５３，５６は、基台
５１の上部に配設されている。
【０１２８】キャリアホルダ５２は、上記のキャリア４
９を複数個収納するものである。カメラ移動装置５３
は、アーム先端部にＣＣＤカメラ４０が配設されてお
り、図中矢印Ｘ，Ｙ方向、及び図面に対し垂直方向（以
下、Ｚ方向という）にＣＣＤカメラ４０を移動する構成
とされている。反転装置５４は、試験台４１に載置され
たキャリア４９を上下反転させる動作を行なう。また、
ハンドリングロボット５６は、アーム５７にキャリア４
９を把持すると共に、これを基台５１上を矢印Ｘ，Ｙ，
Ｚ方向に移動させる構成とされている。
９を複数個収納するものである。カメラ移動装置５３
は、アーム先端部にＣＣＤカメラ４０が配設されてお
り、図中矢印Ｘ，Ｙ方向、及び図面に対し垂直方向（以
下、Ｚ方向という）にＣＣＤカメラ４０を移動する構成
とされている。反転装置５４は、試験台４１に載置され
たキャリア４９を上下反転させる動作を行なう。また、
ハンドリングロボット５６は、アーム５７にキャリア４
９を把持すると共に、これを基台５１上を矢印Ｘ，Ｙ，
Ｚ方向に移動させる構成とされている。
【０１２９】続いて、キャリア４９に配設された半導体
装置１０Ａに対し試験を実施する際の、上記構成とされ
た試験装置５０の動作について説明する。先ず、ハンド
リングロボット５６は、キャリアホルダ５２から試験を
実施しようとする複数の半導体装置１０Ａが列設された
キャリア４９を取り出し、試験台４１上に載置する。続
いて、カメラ移動装置５３が起動し、ＣＣＤカメラ４０
により半導体装置１０Ａの外観試験を行なう。
装置１０Ａに対し試験を実施する際の、上記構成とされ
た試験装置５０の動作について説明する。先ず、ハンド
リングロボット５６は、キャリアホルダ５２から試験を
実施しようとする複数の半導体装置１０Ａが列設された
キャリア４９を取り出し、試験台４１上に載置する。続
いて、カメラ移動装置５３が起動し、ＣＣＤカメラ４０
により半導体装置１０Ａの外観試験を行なう。
【０１３０】図３１に示されるように、キャリア４９に
添着された状態で、各半導体装置１０Ａは金属膜１３Ｃ
が上方に位置する構成となっている。よって、ＣＣＤカ
メラ４０により半導体装置１０Ａを撮像することによ
り、金属膜１３Ｃの不良を検出することができる。上記
の外観検査が終了すると、ＣＣＤカメラ４０は試験台４
１の上部から退避し、続いて反転装置５４が起動する。
反転装置５４は、キャリア４９を上下反転させる。これ
により、半導体装置１０Ａの金属膜１３Ｃは、基台５１
と対向した状態となる。ハンドリングロボット５６は、
この上下が反転したキャリア４９を把持し、テスターコ
ンタクト３３Ａの配設位置まで移動させる。
添着された状態で、各半導体装置１０Ａは金属膜１３Ｃ
が上方に位置する構成となっている。よって、ＣＣＤカ
メラ４０により半導体装置１０Ａを撮像することによ
り、金属膜１３Ｃの不良を検出することができる。上記
の外観検査が終了すると、ＣＣＤカメラ４０は試験台４
１の上部から退避し、続いて反転装置５４が起動する。
反転装置５４は、キャリア４９を上下反転させる。これ
により、半導体装置１０Ａの金属膜１３Ｃは、基台５１
と対向した状態となる。ハンドリングロボット５６は、
この上下が反転したキャリア４９を把持し、テスターコ
ンタクト３３Ａの配設位置まで移動させる。
【０１３１】このテスターコンタクト３３Ａは、図３１
に示されるように（図示の便宜上、ＣＣＤカメラ４０の
配設側と同一側に図示している）、金属膜１３Ｃの配設
位置に対応して設けられたたコンタクトピン３４を有し
ている。ハンドリングロボット５６は、半導体装置１０
Ａの金属膜１３Ｃがこのコンタクトピン３４と接触する
ようキャリア４９を移動させる。これにより、各半導体
装置１０Ａはテスターコンタクト３３Ａと夫々接続し、
動作試験が行なわれる。
に示されるように（図示の便宜上、ＣＣＤカメラ４０の
配設側と同一側に図示している）、金属膜１３Ｃの配設
位置に対応して設けられたたコンタクトピン３４を有し
ている。ハンドリングロボット５６は、半導体装置１０
Ａの金属膜１３Ｃがこのコンタクトピン３４と接触する
ようキャリア４９を移動させる。これにより、各半導体
装置１０Ａはテスターコンタクト３３Ａと夫々接続し、
動作試験が行なわれる。
【０１３２】上記の試験が終了すると、良品である半導
体装置１０Ａは良品トレイ５８に収納され、不良品であ
る半導体装置１０Ａは不良品トレイ５９に収納され、更
に再試験を必要とする半導体装置１０Ａは再試験用トレ
イ６０に収納される。また、良品トレイ５８に収納され
た半導体装置１０Ａは、続いてテーピング装置６１（エ
ンボステーピング機）に搬送され、出荷処理が行なわれ
る。また、再試験トレイ６０に収納された半導体装置１
０Ａは、再度測定部に搬送されて再試験が行なわれる。
体装置１０Ａは良品トレイ５８に収納され、不良品であ
る半導体装置１０Ａは不良品トレイ５９に収納され、更
に再試験を必要とする半導体装置１０Ａは再試験用トレ
イ６０に収納される。また、良品トレイ５８に収納され
た半導体装置１０Ａは、続いてテーピング装置６１（エ
ンボステーピング機）に搬送され、出荷処理が行なわれ
る。また、再試験トレイ６０に収納された半導体装置１
０Ａは、再度測定部に搬送されて再試験が行なわれる。
【０１３３】尚、上記した試験工程では、良品と判断さ
れた半導体装置１０Ａは、テーピング装置６１を用いて
出荷処理が行なわれる構成としたが、コンテナに収納し
ても、また粘着テープ３９に添着した状態のままで出荷
する構成としてもよい。また、上記した試験工程では、
半導体素子１１に対する動作試験のみを行なう構成とし
たが、試験装置５０の構成をバーンイン試験対応の構成
とすることにより、信頼性及び耐久性試験をも行いうる
構成としてもよい。
れた半導体装置１０Ａは、テーピング装置６１を用いて
出荷処理が行なわれる構成としたが、コンテナに収納し
ても、また粘着テープ３９に添着した状態のままで出荷
する構成としてもよい。また、上記した試験工程では、
半導体素子１１に対する動作試験のみを行なう構成とし
たが、試験装置５０の構成をバーンイン試験対応の構成
とすることにより、信頼性及び耐久性試験をも行いうる
構成としてもよい。
【０１３４】続いて、本発明の第２実施例に係る半導体
装置について説明する。図３３は、第２実施例に係る半
導体装置１０Ｂ〜１０Ｄを説明するための図である。上
記した実施例では、分割工程において樹脂封止体２７を
分割する際、１個の樹脂パッケージ１２に対し１個の半
導体素子１１が内設された構成となるよう切断位置を設
定していた。
装置について説明する。図３３は、第２実施例に係る半
導体装置１０Ｂ〜１０Ｄを説明するための図である。上
記した実施例では、分割工程において樹脂封止体２７を
分割する際、１個の樹脂パッケージ１２に対し１個の半
導体素子１１が内設された構成となるよう切断位置を設
定していた。
【０１３５】しかるに図２３に示すように、カットライ
ン３６を適宜選定することにより、１個の樹脂パッケー
ジ１２に複数の半導体素子１１を搭載した半導体装置を
製造することができる。同図において、半導体装置１２
Ａは１個の樹脂パッケージ１２Ａに４個の半導体素子１
１を配設した構成のものである。また、半導体装置１２
Ｂ，１２Ｃは１個の樹脂パッケージ１２Ｂ，１２Ｃに２
個の半導体素子１１を配設した構成のものである。この
ように、カットライン３６を適宜選定することにより、
種々の構成の半導体装置１２Ａ〜１２Ｃを容易に形成す
ることが可能となる。
ン３６を適宜選定することにより、１個の樹脂パッケー
ジ１２に複数の半導体素子１１を搭載した半導体装置を
製造することができる。同図において、半導体装置１２
Ａは１個の樹脂パッケージ１２Ａに４個の半導体素子１
１を配設した構成のものである。また、半導体装置１２
Ｂ，１２Ｃは１個の樹脂パッケージ１２Ｂ，１２Ｃに２
個の半導体素子１１を配設した構成のものである。この
ように、カットライン３６を適宜選定することにより、
種々の構成の半導体装置１２Ａ〜１２Ｃを容易に形成す
ることが可能となる。
【０１３６】続いて、本発明の第３実施例に係る半導体
装置について説明する。図３４は、第３実施例に係る半
導体装置１０Ｅを示している。図３４（Ａ）は半導体装
置１０Ｅの横断面図であり、図３４（Ｂ）は半導体装置
１０Ｅの側面図である。上記した各実施例では、樹脂パ
ッケージ１２内に同一の半導体素子１１を単数或いは複
数配設した構成とされていた。これに対し、本実施例に
係る半導体装置１０Ｅは、樹脂パッケージ１２内に多種
の素子１１，１２を配設したことを特徴とするもであ
る。具体的には、半導体装置１０Ｅは、樹脂パッケージ
１２内に２個の半導体素子１１と、２個の電子素子１９
（例えば、発振素子等）を配設した構成とされている。
装置について説明する。図３４は、第３実施例に係る半
導体装置１０Ｅを示している。図３４（Ａ）は半導体装
置１０Ｅの横断面図であり、図３４（Ｂ）は半導体装置
１０Ｅの側面図である。上記した各実施例では、樹脂パ
ッケージ１２内に同一の半導体素子１１を単数或いは複
数配設した構成とされていた。これに対し、本実施例に
係る半導体装置１０Ｅは、樹脂パッケージ１２内に多種
の素子１１，１２を配設したことを特徴とするもであ
る。具体的には、半導体装置１０Ｅは、樹脂パッケージ
１２内に２個の半導体素子１１と、２個の電子素子１９
（例えば、発振素子等）を配設した構成とされている。
【０１３７】このように、樹脂パッケージ１２内に多種
の素子１１，１２を配設することにより、半導体装置１
０ＥをいわゆるＭＣＭ（マルチ・チップ・モジュール）
化することができ、集積度の向上及び低コスト化を図る
ことが可能となる。尚、上記した各実施例では、分割工
程を分離工程の後に行なう製造方法を示したが、分割工
程を分離工程より前に実施することも可能である。
の素子１１，１２を配設することにより、半導体装置１
０ＥをいわゆるＭＣＭ（マルチ・チップ・モジュール）
化することができ、集積度の向上及び低コスト化を図る
ことが可能となる。尚、上記した各実施例では、分割工
程を分離工程の後に行なう製造方法を示したが、分割工
程を分離工程より前に実施することも可能である。
【０１３８】この場合には、分割工程においてリードフ
レーム２０を基準として分割位置（カットライン３６）
を決めて分割処理を行なうことができる。前記したよう
に、樹脂封止体２７は、その樹脂成型時に膨張・収縮が
発生するため、この樹脂封止体２７（例えば、樹脂封止
体２７の外周縁）を基準として分割処理を行なうと、カ
ットライン３６に膨張・収縮に起因したずれが発生する
おそれがある。
レーム２０を基準として分割位置（カットライン３６）
を決めて分割処理を行なうことができる。前記したよう
に、樹脂封止体２７は、その樹脂成型時に膨張・収縮が
発生するため、この樹脂封止体２７（例えば、樹脂封止
体２７の外周縁）を基準として分割処理を行なうと、カ
ットライン３６に膨張・収縮に起因したずれが発生する
おそれがある。
【０１３９】しかるに、リードフレーム２０は樹脂成型
前後における膨張・収縮は少なく、よってリードフレー
ム２０を基準としてカットライン３６を設定し分割処理
を行なうことにより、精度の高い分割処理を行なうこと
ができる。
前後における膨張・収縮は少なく、よってリードフレー
ム２０を基準としてカットライン３６を設定し分割処理
を行なうことにより、精度の高い分割処理を行なうこと
ができる。
【０１４０】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１記載の発明に
よれば、インナーリードやアウターリードが不要とな
り、樹脂突起に形成された金属膜を外部端子として実装
することができるため、実装面積を小さくできる。
の効果を実現することができる。請求項１記載の発明に
よれば、インナーリードやアウターリードが不要とな
り、樹脂突起に形成された金属膜を外部端子として実装
することができるため、実装面積を小さくできる。
【０１４１】また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。更に、樹脂パッケージの外周側面を
基準面として実装時或いは試験時等において半導体装置
の位置決めを行なうことができるため、樹脂パッケージ
に別個位置決め用の標識を形成する必要はなくなり、構
成の簡単化及び製造工程の簡単化を図ることができる。
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。更に、樹脂パッケージの外周側面を
基準面として実装時或いは試験時等において半導体装置
の位置決めを行なうことができるため、樹脂パッケージ
に別個位置決め用の標識を形成する必要はなくなり、構
成の簡単化及び製造工程の簡単化を図ることができる。
【０１４２】また、請求項２乃至８記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【０１４３】また、請求項９記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。
【０１４４】また、請求項１１記載の発明によれば、エ
ッチングレジストとメッキレジストとを異ならせること
により、エッチングレジストパターンとメッキレジスト
パターンとを異なるパターンとすることができるため、
金属膜形成工程ではエッチングに拘わらず金属膜を形成
したい部位のみに金属膜を形成することができる。ま
た、請求項１２記載の発明によれば、精度を必要とする
位置決め孔に金属膜が形成されることを防止でき、その
後の工程において精度の高い処理を行なうことが可能と
なる。
ッチングレジストとメッキレジストとを異ならせること
により、エッチングレジストパターンとメッキレジスト
パターンとを異なるパターンとすることができるため、
金属膜形成工程ではエッチングに拘わらず金属膜を形成
したい部位のみに金属膜を形成することができる。ま
た、請求項１２記載の発明によれば、精度を必要とする
位置決め孔に金属膜が形成されることを防止でき、その
後の工程において精度の高い処理を行なうことが可能と
なる。
【０１４５】また、請求項１３記載の発明によれば、封
止工程で使用する金型に、従来のように樹脂パッケージ
に対応したキャビティ及びゲートを形成する必要はなく
なり、金型の構成を簡単化することができる。また、ゲ
ートが不要となることにより各半導体チップを近接する
事が可能となり、金型の小型化及び多数個取りのより一
層の効率化を図ることができる。
止工程で使用する金型に、従来のように樹脂パッケージ
に対応したキャビティ及びゲートを形成する必要はなく
なり、金型の構成を簡単化することができる。また、ゲ
ートが不要となることにより各半導体チップを近接する
事が可能となり、金型の小型化及び多数個取りのより一
層の効率化を図ることができる。
【０１４６】更に、樹脂パッケージの大きさに変更が発
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、ワイヤループの低背化
を図ることができ、これに伴い半導体装置の低背化を図
ることができる。また、配設ピッチの広い金属膜にファ
ーストボンディングを行い、配設ピッチの狭い電極パッ
ドにセカンドボンディングを行う構成とすることによ
り、高密度にワイヤの配設を行うことが可能となる。
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、ワイヤループの低背化
を図ることができ、これに伴い半導体装置の低背化を図
ることができる。また、配設ピッチの広い金属膜にファ
ーストボンディングを行い、配設ピッチの狭い電極パッ
ドにセカンドボンディングを行う構成とすることによ
り、高密度にワイヤの配設を行うことが可能となる。
【０１４７】また、請求項１５記載の発明によれば、金
属膜上ではなくスタッドバンプにワイヤをセカンドボン
ディングすることにより、金属膜上に直接ワイヤをボン
ディングする構成に比べてワイヤを確実にボンディング
することができる。また、請求項１６記載の発明によれ
ば、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
き、よってワイヤと金属膜とのボンディングを確実に行
なうことができる。
属膜上ではなくスタッドバンプにワイヤをセカンドボン
ディングすることにより、金属膜上に直接ワイヤをボン
ディングする構成に比べてワイヤを確実にボンディング
することができる。また、請求項１６記載の発明によれ
ば、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
き、よってワイヤと金属膜とのボンディングを確実に行
なうことができる。
【０１４８】また、請求項１７記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
【０１４９】また、請求項１９記載の発明によれば、複
数個のリードフレームに対し分離処理を一括的に行なう
ことができ、分離処理の効率化を図ることができる。ま
た、請求項２０記載の発明によれば、周知の樹脂成型方
法であるトランスファーモールドを用いることにより樹
脂封止体を形成できるため、低コストで高い信頼性をも
って樹脂封止体を形成することができる。
数個のリードフレームに対し分離処理を一括的に行なう
ことができ、分離処理の効率化を図ることができる。ま
た、請求項２０記載の発明によれば、周知の樹脂成型方
法であるトランスファーモールドを用いることにより樹
脂封止体を形成できるため、低コストで高い信頼性をも
って樹脂封止体を形成することができる。
【０１５０】また、請求項２１記載の発明によれば、ポ
ッティング法を用いて樹脂封止体を形成することによ
り、金型等の高額の設備を必要とすることなく、低コス
トで樹脂封止体を形成することができる。また、請求項
２２記載の発明によれば、樹脂封止体から露出した金属
膜または樹脂封止体の外形を基準として分割位置を決め
て分割処理を行なうことにより、明確な基準に基づき分
離処理を行なえるため、精度の高い分割処理を行なうこ
とができる。
ッティング法を用いて樹脂封止体を形成することによ
り、金型等の高額の設備を必要とすることなく、低コス
トで樹脂封止体を形成することができる。また、請求項
２２記載の発明によれば、樹脂封止体から露出した金属
膜または樹脂封止体の外形を基準として分割位置を決め
て分割処理を行なうことにより、明確な基準に基づき分
離処理を行なえるため、精度の高い分割処理を行なうこ
とができる。
【０１５１】また、請求項２３記載の発明によれば、分
割工程においてリードフレームを基準として分割位置を
決めて分割処理を行なうことにより、樹脂成型時に膨張
・収縮が発生する樹脂封止体を基準として分割処理を行
なう場合に比べ、精度の高い分割処理を行なうことがで
きる。また、請求項２４記載の発明によれば、分割工程
を実施する前に個々の半導体素子に対し試験を行なう試
験工程を実施することにより、分割工程実施した後に試
験を行なう構成に比べ、試験工程を容易に行なうことが
できる。
割工程においてリードフレームを基準として分割位置を
決めて分割処理を行なうことにより、樹脂成型時に膨張
・収縮が発生する樹脂封止体を基準として分割処理を行
なう場合に比べ、精度の高い分割処理を行なうことがで
きる。また、請求項２４記載の発明によれば、分割工程
を実施する前に個々の半導体素子に対し試験を行なう試
験工程を実施することにより、分割工程実施した後に試
験を行なう構成に比べ、試験工程を容易に行なうことが
できる。
【０１５２】また、請求項２５記載の発明によれば、樹
脂パッケージが粘着テープに粘着された状態で個々の半
導体素子に対し試験を行なう試験工程が実施されるた
め、整列処理は不要となり、また位置合わせ処理を一括
して行なうことができるため、試験工程を容易に行なう
ことができる。更に、請求項２６記載の発明によれば、
前記した請求項１記載の効果に加え、樹脂パッケージ内
に半導体素子或いは電子素子の少なくとも一方を複数個
含む素子群が内設された構成となるため、半導体装置を
いわゆるＭＣＭ（マルチ・チップ・モジュール）とする
ことができ、集積度の向上及び低コスト化を図ることが
できる。
脂パッケージが粘着テープに粘着された状態で個々の半
導体素子に対し試験を行なう試験工程が実施されるた
め、整列処理は不要となり、また位置合わせ処理を一括
して行なうことができるため、試験工程を容易に行なう
ことができる。更に、請求項２６記載の発明によれば、
前記した請求項１記載の効果に加え、樹脂パッケージ内
に半導体素子或いは電子素子の少なくとも一方を複数個
含む素子群が内設された構成となるため、半導体装置を
いわゆるＭＣＭ（マルチ・チップ・モジュール）とする
ことができ、集積度の向上及び低コスト化を図ることが
できる。
【図１】本発明の第１実施例である半導体装置の断面図
である。
である。
【図２】本発明の第１実施例である半導体装置の底面図
である。
である。
【図３】金属膜（１層）を拡大して示す図である。
【図４】金属膜（２層）を拡大して示す図である。
【図５】金属膜（３層）を拡大して示す図である。
【図６】金属膜（４層）を拡大して示す図である。
【図７】金属膜（５層）を拡大して示す図である。
【図８】金属膜（６層）を拡大して示す図である。
【図９】リードフレームの形成方法の一実施例を説明す
るための図である（エッチングレジスト塗布工程）。
るための図である（エッチングレジスト塗布工程）。
【図１０】リードフレームの形成方法の一実施例を説明
するための図である（エッチングレジストパターン形成
工程）。
するための図である（エッチングレジストパターン形成
工程）。
【図１１】リードフレームの形成方法の一実施例を説明
するための図である（エッチング工程）。
するための図である（エッチング工程）。
【図１２】リードフレームの形成方法の一実施例を説明
するための図である（エッチングレジスト除去工程）。
するための図である（エッチングレジスト除去工程）。
【図１３】リードフレームの形成方法の一実施例を説明
するための図である（メッキレジスト塗布工程及びメッ
キレジストパターン形成工程）。
するための図である（メッキレジスト塗布工程及びメッ
キレジストパターン形成工程）。
【図１４】リードフレームの形成方法の一実施例を説明
するための図である（金属膜形成工程及びメッキレジス
ト除去工程）。
するための図である（金属膜形成工程及びメッキレジス
ト除去工程）。
【図１５】完成したリードフレームを示す断面図であ
る。
る。
【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。
ための図である（素子搭載工程）。
【図１７】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。
ための図である（接続工程）。
【図１８】半導体装置の製造方法における接続工程の変
形例を説明するための図である。
形例を説明するための図である。
【図１９】半導体装置の製造方法における接続工程の変
形例を説明するための図（その１）である。
形例を説明するための図（その１）である。
【図２０】半導体装置の製造方法における接続工程の変
形例を説明するための図（その２）である。
形例を説明するための図（その２）である。
【図２１】スタッドバンプの形成方法を説明するための
図である。
図である。
【図２２】接続工程が終了した状態のリードフレームを
示す図である。
示す図である。
【図２３】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。
ための図である（封止工程）。
【図２４】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。
ための図である（分離工程）。
【図２５】半導体装置の製造方法における分離工程の変
形例を説明するための図である（その１）。
形例を説明するための図である（その１）。
【図２６】半導体装置の製造方法における分離工程の変
形例を説明するための図である（その２）。
形例を説明するための図である（その２）。
【図２７】分離工程が終了した状態の樹脂封止体を示す
図である。
図である。
【図２８】半導体装置の製造方法の一実施例を説明する
ための図である（試験工程）。
ための図である（試験工程）。
【図２９】半導体装置の製造方法の一実施例を説明する
ための図である（分割工程）。
ための図である（分割工程）。
【図３０】分割工程が終了した状態の樹脂パッケージを
示す図である。
示す図である。
【図３１】半導体装置の製造方法における試験工程の変
形例を説明するための図である。
形例を説明するための図である。
【図３２】図３１で示す試験を行なう際に用いる試験装
置を説明するための図である。
置を説明するための図である。
【図３３】本発明の第２実施例である半導体装置を説明
するための図である。
するための図である。
【図３４】本発明の第３実施例である半導体装置を説明
するための図である。
するための図である。
【図３５】従来の半導体装置の一例を説明するための図
である。
である。
【図３６】従来の半導体装置の一例を説明するための図
である。
である。
１０Ａ〜１０Ｅ 半導体装置 １１ 半導体素子 １２ 樹脂パッケージ １３，１３Ａ〜１３Ｇ 金属膜 １３Ｂ-1，１３Ｃ-1，１３Ｄ-1，１３Ｅ-1，１３Ｆ-1，
１３Ｇ-1外層 １３Ｃ-2 中間層 １３Ｄ-2，１３Ｅ-2，１３Ｆ-2，１３Ｇ-2 第１中間層 １３Ｄ-3，１３Ｅ-3，１３Ｆ-3，１３Ｇ-3 第２中間層 １３Ｅ-4，１３Ｆ-4，１３Ｇ-4 第３中間層 １３Ｆ-5，１３Ｇ-5 第４中間層 １３Ｇ-6 第５中間層 １３Ｂ-2，１３Ｃ-3，１３Ｄ-4，１３Ｅ-5, １３Ｆ-6，
１３Ｇ-7 内層 １４ 電極パッド １７ 樹脂突起 １８ ワイヤ ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２３ 位置決め孔 ２４ エッチングレジスト ２４ａ エッチングレジストパターン ２５ メッキレジスト ２５ａ メッキレジストパターン ２７ 樹脂封止体 ２８ 金型 ３１ エッチング槽 ３２ エッチング液 ３３，３３Ａ テスターコンタクト ３４ コンタクトピン ３６ カットライン ３７ カットソー ３８ 枠体 ３９ 粘着テープ ４０ ＣＣＤカメラ ４５ スタッドバンプ ４６ キャピラリ ４７ ボール ４９ キャリア ５０ 試験装置 ５３ カメラ移動装置 ５４ 反転装置 ５６ ハンドリングロボット ５８ 良品トレイ ５９ 不良品トレイ ６０ 再検査用トレイ
１３Ｇ-1外層 １３Ｃ-2 中間層 １３Ｄ-2，１３Ｅ-2，１３Ｆ-2，１３Ｇ-2 第１中間層 １３Ｄ-3，１３Ｅ-3，１３Ｆ-3，１３Ｇ-3 第２中間層 １３Ｅ-4，１３Ｆ-4，１３Ｇ-4 第３中間層 １３Ｆ-5，１３Ｇ-5 第４中間層 １３Ｇ-6 第５中間層 １３Ｂ-2，１３Ｃ-3，１３Ｄ-4，１３Ｅ-5, １３Ｆ-6，
１３Ｇ-7 内層 １４ 電極パッド １７ 樹脂突起 １８ ワイヤ ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２３ 位置決め孔 ２４ エッチングレジスト ２４ａ エッチングレジストパターン ２５ メッキレジスト ２５ａ メッキレジストパターン ２７ 樹脂封止体 ２８ 金型 ３１ エッチング槽 ３２ エッチング液 ３３，３３Ａ テスターコンタクト ３４ コンタクトピン ３６ カットライン ３７ カットソー ３８ 枠体 ３９ 粘着テープ ４０ ＣＣＤカメラ ４５ スタッドバンプ ４６ キャピラリ ４７ ボール ４９ キャリア ５０ 試験装置 ５３ カメラ移動装置 ５４ 反転装置 ５６ ハンドリングロボット ５８ 良品トレイ ５９ 不良品トレイ ６０ 再検査用トレイ
フロントページの続き (72)発明者 元岡 俊介 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 板坂 健治 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内 (72)発明者 上福元 輝己 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内
Claims (26)
- 【請求項１】 半導体素子と、 前記半導体素子を封止する樹脂パッケージと、 前記樹脂パッケージの実装面から下方に向け突出形成さ
れた樹脂突起と、 前記樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備し、 かつ、前記樹脂パッケージの外周側面が垂立した切断面
であることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記金属膜を銀（Ａｇ）及びパラジウム（Ｐｄ）のうち
一つにより形成したことを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記金属膜を、 外層よりパラジウム（Ｐｄ）層，金（Ａｕ）層の二層
膜、 または、外層より金（Ａｕ）層，パラジウム（Ｐｄ）層
の二層膜により形成したことを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 前記金属膜を、 外層より金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
パラジウム（Ｐｄ）層の三層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
ｕ）層の三層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、 及び外層より半田層，ニッケル（Ｎｉ）層，パラジウム
（Ｐｄ）層の三層膜のうち一つの三層膜により形成した
ことを特徴とする半導体装置。 - 【請求項５】 請求項１記載の半導体装置において、 前記金属膜を、 外層より半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層，金（Ａｕ）層の四層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
パラジウム（Ｐｄ）層，金（Ａｕ）層の四層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
ル（Ｎｉ）層，パラジウム（Ｐｄ）層の四層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
金（Ａｕ）層，パラジウム（Ｐｄ）層の四層膜、 及び外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層の四層膜のうち一つの四層膜
により形成したことを特徴とする半導体装置。 - 【請求項６】 請求項１記載の半導体装置において、 前記金属膜を、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
ル（Ｎｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の
五層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層，
パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の
五層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層，
パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層の五層膜、 外層より金（Ａｕ）層，ニッケル（Ｎｉ）層，銅（Ｃ
ｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，の五層
膜、 及び外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニ
ッケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）
層の五層膜のうち一つの五層膜により形成したことを特
徴とする半導体装置。 - 【請求項７】 請求項１記載の半導体装置において、 前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の六層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
ル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パ
ラジウム（Ｐｄ）層の六層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層，金（Ａｕ）層の六層膜のうち一つの六層膜によ
り形成したことを特徴とする半導体装置。 - 【請求項８】 請求項１記載の半導体装置において、 前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル
（Ｎｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の六
層膜により形成したことを特徴とする半導体装置。 - 【請求項９】 請求項１乃至８のいずれかに記載の半導
体装置を製造する際に用いるリードフレームであって、 前記樹脂突起と対応する位置に形成された凹部と、 前記凹部に形成された金属膜とを具備することを特徴と
するリードフレーム。 - 【請求項１０】 請求項９記載のリードフレームの製造
方法であって、 基材の両面にエッチングレジストを配設するエッチング
レジスト配設工程と、 前記エッチングレジストの凹部形成位置に対応する部位
を除去して所定のエッチングレジストパターンを形成す
るエッチングレジストパターン形成工程と、 前記基板の前記凹部形成位置に凹部を形成するエッチン
グ工程と、 前記エッチング工程で形成された凹部内に、金属膜を形
成する金属膜形成工程と、 前記エッチングレジストを除去するエッチングレジスト
除去工程とを具備することを特徴とするリードフレーム
の製造方法。 - 【請求項１１】 基材に形成された凹部と、該凹部に形
成された金属膜とを具備するリードフレームの製造方法
であって、 前記基材の両面にエッチングレジストを配設するエッチ
ングレジスト配設工程と、 前記エッチングレジストの凹部形成位置に対応する部位
を除去して所定のエッチングレジストパターンを形成す
るエッチングレジストパターン形成工程と、 前記基板の前記凹部形成位置に凹部を形成するエッチン
グ工程と、 前記エッチングレジストを除去するエッチングレジスト
除去工程と、 前記レジスト除去工程の終了後、前記基材の両面にメッ
キレジストを配設するメッキレジスト配設工程と、 前記メッキレジストの凹部形成位置に対応する部位を除
去して所定のメッキレジストパターンを形成するメッキ
レジストパターン形成工程と、 前記エッチング工程で形成された凹部内に、金属膜を形
成する金属膜形成工程と、 前記メッキレジストを除去するメッキレジスト除去工程
とを具備することを特徴とするリードフレームの製造方
法。 - 【請求項１２】 請求項１１記載のリードフレームの製
造方法において、 前記メッキレジスト配設工程では、続いて実施される金
属膜形成工程で前記金属膜を形成する前記凹部以外の少
なくとも位置決め孔を覆うことを特徴とするリードフレ
ームの製造方法。 - 【請求項１３】 前記請求項９に記載されたリードフレ
ームに複数の半導体素子を搭載する素子搭載工程と、 前記半導体素子と、前記リードフレームに形成されてい
る前記金属膜とを電気的に接続する接続工程と、 前記リードフレーム上に、前記複数の半導体素子を一括
して封止する樹脂封止体を形成する封止工程と、 前記リードフレームから前記樹脂封止体を前記金属膜と
共に分離する分離工程と、 前記樹脂封止体を分割して個々の樹脂パッケージを形成
する分割工程とを具備することを特徴とする半導体装置
の製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、 前記接続工程では前記半導体素子に形成された電極パッ
ドと前記金属膜とを電気的に接続する方法としてワイヤ
ボンディング法を用いると共に、 先ず前記金属膜にワイヤの一端を接続し、続いて前記金
属膜から前記電極パッドにワイヤを引き出した上でワイ
ヤの他端部を前記電極パッドに接続することを特徴とす
る半導体装置の製造方法。 - 【請求項１５】 請求項１３記載の半導体装置の製造方
法において、 前記接続工程では前記半導体素子に形成された電極パッ
ドと前記金属膜とを電気的に接続する方法としてワイヤ
ボンディング法を用いると共に、 先ず前記金属膜上にキャピラリを移動してスタッドバン
プを形成し、 次に前記キャピラリを前記電極パッド上に移動させてフ
ァーストボンディングを行い、 次に前記キャピラリを前記金属膜上に移動させ、前記電
極パッドから前記金属膜にワイヤを引き出した上で、前
記ワイヤを先に形成されている前記スタッドバンプにセ
カンドボンディングすることを特徴とする半導体装置の
製造方法。 - 【請求項１６】 請求項１５記載の半導体装置の製造方
法において、 前記スタッドバンプは、 先ず前記キャピラリにより前記金属膜上にボールボンデ
ィングを行なうことによりボールを形成し、 次に前記キャピラリを前記ボールから上動させた上で水
平方向に移動させ、 次に前記水平移動位置において前記キャピラリを下動さ
せ、前記キャピラリにより前記ボールを潰し、 次に前記キャピラリを上動させてワイヤを切断すること
により形成されることを特徴とする半導体装置の製造方
法。 - 【請求項１７】 請求項１３乃至１６のいずれかに記載
の半導体装置の製造方法において、 前記分離工程では前記樹脂封止体を前記リードフレーム
から引き剥がすことにより分離することを特徴とする半
導体装置の製造方法。 - 【請求項１８】 請求項１３乃至１６のいずれかに記載
の半導体装置の製造方法において、 前記分離工程では前記リードフレームを前記金属膜を残
して溶解して前記樹脂封止体を分離することを特徴とす
る半導体装置の製造方法。 - 【請求項１９】 請求項１８記載の半導体装置の製造方
法において、 前記分離工程では、前記リードフレームと接合した状態
の前記樹脂封止体をエッチング槽内のエッチング液内に
浸漬し、前記リードフレームを前記金属膜を残して溶解
して前記樹脂封止体を分離することを特徴とする半導体
装置の製造方法。 - 【請求項２０】 請求項１３乃至１９のいずれかに記載
の半導体装置の製造方法において、 前記封止工程では、トランスファーモールドにて前記樹
脂封止体を形成することを特徴とする半導体装置の製造
方法。 - 【請求項２１】 請求項１３乃至１９のいずれかに記載
の半導体装置の製造方法において、 前記封止工程では、液状樹脂を用いポッティング法また
は印刷マスクを用いた印刷法にて前記樹脂封止体を形成
することを特徴とする半導体装置の製造方法。 - 【請求項２２】 請求項１３乃至２１のいずれかに記載
の半導体装置の製造方法において、 前記分割工程では、前記樹脂封止体から露出した前記金
属膜または前記樹脂封止体の外形を基準として分割位置
を決めて分割処理を行なうことを特徴とする半導体装置
の製造方法。 - 【請求項２３】 請求項１３乃至２１のいずれかに記載
の半導体装置の製造方法において、 前記分割工程を前記分離工程より前に実施すると共に、 前記分割工程では、前記リードフレームを基準として分
割位置を決めて分割処理を行なうことを特徴とする半導
体装置の製造方法。 - 【請求項２４】 請求項１３乃至２２のいずれかに記載
の半導体装置の製造方法において、 前記分割工程を実施する前に、個々の半導体素子に対し
試験を行なう試験工程を実施することを特徴とする半導
体装置の製造方法。 - 【請求項２５】 請求項１３乃至２１のいずれかに記載
の半導体装置の製造方法において、 前記分割工程を実施する前に、前記樹脂封止体に粘着テ
ープを配設するテープ配設工程を実施すると共に、 前記分割工程を実施した後に、前記樹脂パッケージが前
記粘着テープに粘着された状態で個々の半導体素子に対
し試験を行なう試験工程を実施することを特徴とする半
導体装置の製造方法。 - 【請求項２６】 半導体素子或いは電子素子の少なくと
も一方を複数個含む素子群と、 前記素子群を封止する樹脂パッケージと、 前記樹脂パッケージの実装面から下方に向け突出形成さ
れた樹脂突起と、 前記樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備し、 かつ、前記樹脂パッケージの外周側面が垂立した切断面
であることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09315323A JP3074264B2 (ja) | 1997-11-17 | 1997-11-17 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
| US09/192,201 US6376921B1 (en) | 1995-11-08 | 1998-11-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US09/809,105 US6573121B2 (en) | 1995-11-08 | 2001-03-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09315323A JP3074264B2 (ja) | 1997-11-17 | 1997-11-17 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150143A true JPH11150143A (ja) | 1999-06-02 |
| JP3074264B2 JP3074264B2 (ja) | 2000-08-07 |
Family
ID=18064027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09315323A Expired - Fee Related JP3074264B2 (ja) | 1995-11-08 | 1997-11-17 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074264B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230345A (ja) * | 2000-02-17 | 2001-08-24 | Sumitomo Metal Mining Co Ltd | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム |
| KR20020031881A (ko) * | 2000-10-24 | 2002-05-03 | 최종언 | 반도체 패키지 및 그 제조방법 |
| WO2002056378A1 (en) * | 2001-01-11 | 2002-07-18 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production method therefor |
| JP2003522416A (ja) * | 2000-02-02 | 2003-07-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 下側に設けられた接触部を有する半導体構成素子とその製造方法 |
| US6710430B2 (en) | 2001-03-01 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| US7081661B2 (en) | 2001-03-16 | 2006-07-25 | Matsushita Electric Industrial Co., Ltd. | High-frequency module and method for manufacturing the same |
| JP2007109914A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
| JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
| US7224045B2 (en) | 2003-07-31 | 2007-05-29 | Nec Electronics Corporation | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package |
| CN100355066C (zh) * | 2003-09-01 | 2007-12-12 | 恩益禧电子股份有限公司 | 无引线型半导体封装及其制作工艺 |
| JP2013508974A (ja) * | 2009-10-19 | 2013-03-07 | ナショナル セミコンダクター コーポレーション | 向上した接地ボンド信頼性を有するリードフレーム・パッケージ |
| US8476090B2 (en) | 2006-02-27 | 2013-07-02 | Samsung Electronics Co., Ltd. | Method forming a semiconductor light emitting device with perforations formed within |
| CN104637828A (zh) * | 2013-11-12 | 2015-05-20 | 英飞凌科技股份有限公司 | 电隔离引线框架带的引线的方法 |
-
1997
- 1997-11-17 JP JP09315323A patent/JP3074264B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003522416A (ja) * | 2000-02-02 | 2003-07-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 下側に設けられた接触部を有する半導体構成素子とその製造方法 |
| JP2001230345A (ja) * | 2000-02-17 | 2001-08-24 | Sumitomo Metal Mining Co Ltd | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム |
| KR20020031881A (ko) * | 2000-10-24 | 2002-05-03 | 최종언 | 반도체 패키지 및 그 제조방법 |
| CN1331227C (zh) * | 2001-01-11 | 2007-08-08 | 松下电器产业株式会社 | 电路板及其制造方法 |
| WO2002056378A1 (en) * | 2001-01-11 | 2002-07-18 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production method therefor |
| US6791034B2 (en) | 2001-01-11 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production method therefor |
| US6710430B2 (en) | 2001-03-01 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| US7125744B2 (en) | 2001-03-16 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | High-frequency module and method for manufacturing the same |
| US7081661B2 (en) | 2001-03-16 | 2006-07-25 | Matsushita Electric Industrial Co., Ltd. | High-frequency module and method for manufacturing the same |
| US7224045B2 (en) | 2003-07-31 | 2007-05-29 | Nec Electronics Corporation | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package |
| CN1322584C (zh) * | 2003-07-31 | 2007-06-20 | 恩益禧电子股份有限公司 | 无引线型半导体封装及其制造方法 |
| CN100355066C (zh) * | 2003-09-01 | 2007-12-12 | 恩益禧电子股份有限公司 | 无引线型半导体封装及其制作工艺 |
| JP2007109914A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
| JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
| US8476090B2 (en) | 2006-02-27 | 2013-07-02 | Samsung Electronics Co., Ltd. | Method forming a semiconductor light emitting device with perforations formed within |
| JP2013508974A (ja) * | 2009-10-19 | 2013-03-07 | ナショナル セミコンダクター コーポレーション | 向上した接地ボンド信頼性を有するリードフレーム・パッケージ |
| CN104637828A (zh) * | 2013-11-12 | 2015-05-20 | 英飞凌科技股份有限公司 | 电隔离引线框架带的引线的方法 |
| US9754834B2 (en) | 2013-11-12 | 2017-09-05 | Infineon Technologies Ag | Method of electrically isolating leads of a lead frame strip by laser beam cutting |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074264B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376921B1 (en) | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame | |
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| US5950070A (en) | Method of forming a chip scale package, and a tool used in forming the chip scale package | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| KR20010090540A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001156217A (ja) | 半導体装置の製造方法 | |
| KR100460062B1 (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JP2007311378A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| JP2007221139A (ja) | ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム | |
| US6219912B1 (en) | Method for manufacture electronic component device | |
| US7939925B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6130110A (en) | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| CN111199924A (zh) | 半导体封装结构及其制作方法 | |
| JP3181229B2 (ja) | 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法 | |
| JP4232613B2 (ja) | 半導体装置の製造方法 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4948035B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH09181215A (ja) | 半導体装置およびその製造方法ならびにその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140602 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |