JP2001156217A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001156217A
JP2001156217A JP33865799A JP33865799A JP2001156217A JP 2001156217 A JP2001156217 A JP 2001156217A JP 33865799 A JP33865799 A JP 33865799A JP 33865799 A JP33865799 A JP 33865799A JP 2001156217 A JP2001156217 A JP 2001156217A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
manufacturing
address information
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33865799A
Other languages
English (en)
Other versions
JP3827497B2 (ja
Inventor
Tsutomu Wada
勉 和田
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP33865799A priority Critical patent/JP3827497B2/ja
Priority to TW089120930A priority patent/TW558806B/zh
Priority to KR1020000060548A priority patent/KR100587851B1/ko
Priority to US09/692,467 priority patent/US6602734B1/en
Publication of JP2001156217A publication Critical patent/JP2001156217A/ja
Priority to US10/439,110 priority patent/US6797539B2/en
Priority to US10/924,809 priority patent/US20050026323A1/en
Application granted granted Critical
Publication of JP3827497B2 publication Critical patent/JP3827497B2/ja
Priority to US14/291,451 priority patent/USRE45931E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板上に搭載した複数の半導体チップを
樹脂封止した後、配線基板を分割することによって複数
の樹脂封止型半導体装置を製造する際、個々の樹脂封止
型半導体装置が元の配線基板のどの位置にあったかを配
線基板の分割後においても容易に識別できるようにす
る。 【解決手段】 マトリクス基板１Ｂに搭載した複数の半
導体チップを一括して樹脂封止した後、マトリクス基板
１Ｂを複数の個片に分割することによって複数の樹脂封
止型半導体装置を得る工程を含み、マトリクス基板１Ｂ
を複数の個片に分割する工程に先立って、樹脂封止型半
導体装置のそれぞれにアドレス情報パターン８を付与す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、配線基板上に搭載した複数の半導体
チップを一括モールドした後、配線基板を分割すること
によって複数の樹脂封止型半導体装置を得る半導体装置
の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】特開平１１−２１４５８８号公報には、
ＴＡＢテープに複数の半導体チップを搭載して樹脂封止
した後、樹脂およびＴＡＢテープを切断して個々に切り
出すことによって複数の樹脂封止型半導体装置を製造す
る方法が記載されている。
【０００３】また、上記公報には、樹脂およびＴＡＢテ
ープの切断位置がずれるのを防止する対策として、ＴＡ
Ｂテープのランド部外周に形成された銅配線の一部を利
用し、その銅配線で光を反射させることによって切断位
置を表示し、その位置を正確に認識する技術を開示して
いる。
【０００４】
【発明が解決しようとする課題】本発明者は、配線基板
上にマトリクス状に搭載した複数の半導体チップを一括
して樹脂封止した後、この配線基板を分割することによ
って複数の樹脂封止型半導体装置を製造する技術を開発
中である。
【０００５】このような製造方法を採用する場合、製造
プロセスに起因する製品の不良解析や不良発生箇所の特
定を迅速に行うためには、完成品となった個々の樹脂封
止型半導体装置が元の配線基板のどの位置にあったかを
配線基板の分割後においても容易に識別できるようにし
ておく必要がある。
【０００６】その方法として、例えば半導体チップの樹
脂封止に用いるモールド金型のイジェクタピンなどにア
ドレス情報を刻印し、配線基板上に搭載した複数の半導
体チップを一括して樹脂封止する際、樹脂封止型半導体
装置一個分の領域のそれぞれに異なるパターンのアドレ
ス情報が付与されるようにしておくことが考えられる。
【０００７】しかし、上記の方法は、製品の種類毎に異
なるパターンのアドレス情報をモールド金型に刻印しな
ければならないといった煩雑さがあり、依頼メーカの標
準仕様（既存）の金型を使用する場合には適用すること
ができない。
【０００８】本発明の目的は、配線基板上に搭載した複
数の半導体チップを樹脂封止した後、配線基板を分割す
ることによって複数の樹脂封止型半導体装置を製造する
際、個々の樹脂封止型半導体装置が元の配線基板のどの
位置にあったかを配線基板の分割後においても容易に識
別できるようにする技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】本発明の半導体装置の製造方法は、配線基
板に搭載した複数の半導体チップを一括して樹脂により
封止した後、前記配線基板を複数の個片に分割すること
によって複数の樹脂封止型半導体装置を得る工程を含
み、前記配線基板を複数の個片に分割する工程に先立っ
て、前記複数の樹脂封止型半導体装置のそれぞれにアド
レス情報を付与するものである。
【００１２】本発明の半導体装置の製造方法は、配線基
板に搭載した複数の半導体チップを一括して樹脂により
封止した後、前記配線基板を複数の個片に分割すること
によって複数の樹脂封止型半導体装置を得る工程を含
み、前記配線基板を複数の個片に分割する工程に先立っ
て、前記配線基板の一部に、前記複数の樹脂封止型半導
体装置のそれぞれのアドレス情報を付与するものであ
る。
【００１３】本発明の半導体装置の製造方法は、配線基
板上に搭載した複数の半導体チップを一括して樹脂によ
り封止した後、前記配線基板を複数の個片に分割するこ
とによって複数の樹脂封止型半導体装置を得る工程を含
み、前記複数の半導体チップを一括して樹脂により封止
した後、前記配線基板を複数の個片に分割する工程に先
立って、前記複数の樹脂封止型半導体装置のそれぞれに
対応する前記樹脂の一部にアドレス情報を付与するもの
である。
【００１４】本発明の半導体装置の製造方法は、配線基
板に搭載した複数の半導体チップを複数のブロックに分
割して樹脂により封止した後、前記ブロックのそれぞれ
を複数の個片に分割することによって複数の樹脂封止型
半導体装置を得る工程を含んでいる。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において同一の部材には同一の符号を付し、そ
の繰り返しの説明は省略する。
【００１６】（実施の形態１）図１、図２は、本実施形
態の樹脂封止型半導体装置の製造に用いるマトリクス基
板の一部を拡大して示す図であり、図１はそのチップ搭
載面（上面）、図２は実装面（下面）をそれぞれ示して
いる。
【００１７】マトリクス基板１Ａは、例えば縦×横＝５
００ｍｍ×５００ｍｍ、厚さ０．２２ｍｍ〜０．６ｍｍ
程度の薄い樹脂製の配線基板からなり、その上面には後
述するペレット付け工程で複数の半導体チップが縦方向
および横方向に沿ってマトリクス状に搭載される。この
マトリクス基板１Ａは、周知の配線基板材料、例えばガ
ラス・エポキシ樹脂、ＢＴレジン、ポリイミド樹脂など
で構成されるが、特にガラス・エポキシ樹脂のような安
価な配線基板材料で構成することにより、樹脂封止型半
導体装置の製造原価を抑えることができる。マトリクス
基板１Ａは、例えばフレキシブル基板（ＦＰＣ）のよう
な可撓性を有する配線基板で構成することもできる。
【００１８】図１に示すように、マトリクス基板１Ａの
上面には複数のパッド２、後述するペレット付け工程で
半導体チップをマトリクス基板１Ａに搭載する際の位置
決めガイドとなるアライメントターゲット３、上記パッ
ド２と電気的に接続された図示しない配線などが形成さ
れている。
【００１９】図２に示すように、マトリクス基板１Ａの
下面には後述するボール付け工程で半田バンプが接続さ
れる複数のパッド４およびそれらと一体に形成された配
線５、半田バンプをパッド４に接続する際の位置決めガ
イドとなるアライメントターゲット６、樹脂封止型半導
体装置を実装基板に実装する際の方向を示すインデック
スパターン７、樹脂封止型半導体装置のアドレス情報を
示すアドレス情報パターン８などが形成されている。
【００２０】図３（ａ）は、図１の一点鎖線で囲んだ矩
形の領域、すなわち樹脂封止型半導体装置一個分の領域
を示すマトリクス基板１Ａの上面の拡大図であり、その
寸法は、例えば縦×横＝６. ４〜６．６ｍｍ×６. ４〜
６．６ｍｍ程度である。マトリクス基板１Ａの上面のパ
ッド２、アライメントターゲット３および図示しない配
線は、マトリクス基板１Ａの上面に貼り付けた厚さ２０
μｍ程度の電解銅箔（または圧延銅箔）をエッチングす
ることによって形成される。パッド２およびアライメン
トターゲット３は、図３（ａ）に示すパターンを一単位
とし、この単位パターンをマトリクス基板１Ａの縦およ
び横方向に沿って繰り返し配置した構成になっている。
また、図示しない配線も同様の構成になっている。
【００２１】図３（ｂ）は、樹脂封止型半導体装置一個
分の領域を示すマトリクス基板１Ａの下面の拡大図であ
る。マトリクス基板１Ａの下面のパッド４、配線５、ア
ライメントターゲット６、インデックスパターン７およ
びアドレス情報パターン８は、マトリクス基板１Ａの下
面に貼り付けた厚さ２０μｍ程度の電解銅箔（または圧
延銅箔）をエッチングすることによって形成される。こ
れらのパターンのうち、アドレス情報パターン８を除い
たパターンは、図３（ｂ）に示すパターンを一単位と
し、この単位パターンをマトリクス基板１Ａの縦および
横方向に沿って繰り返し配置した構成になっている。な
お、パッド４および配線５は、マトリクス基板１Ａに形
成されたスルーホール（図示せず）を通じて前記パッド
２と電気的に接続されている。
【００２２】上記樹脂封止型半導体装置一個分の領域に
形成されたパッド４の数は、例えば縦×横＝６個×８個
の合計４８個である。また、これらのパッド４の縦方向
および横方向のピッチは、例えばそれぞれ０．７５ｍｍ
である。図示のアライメントターゲット６およびインデ
ックスパターン７は、それぞれ十字形および三角形のパ
ターンで構成されているが、これらの形状に限定される
ものではない。
【００２３】アドレス情報パターン８は、マトリクス基
板１Ａを使って得られる樹脂封止型半導体装置のマトリ
クス基板１Ａ内における位置を示す情報を含んでおり、
樹脂封止型半導体装置一個分の領域毎に例えばＡ１１、
Ａ１２…、Ａ２１、Ａ２２…といった異なるパターンに
よって構成されている。図にはアライメントターゲット
６、インデックスパターン７およびアドレス情報パター
ン８を互いに異なる位置に配置した例を示したが、それ
らを一箇所に配置して機能を共用させることも可能であ
る。例えば図４は、インデックスパターン７とアドレス
情報パターン８とを一体に形成して機能を共用させた例
を示している。この場合も、インデックスパターン７と
して機能する部分（三角形のパターン）は、上記領域
（樹脂封止型半導体装置一個分の領域）のそれぞれで同
一のパターンとし、アドレス情報パターン８として機能
する部分（文字パターン）は、上記領域のそれぞれで異
なるパターンとする。
【００２４】図にはアドレス情報パターン８をＡ１１、
Ａ１２…、Ａ２１、Ａ２２…といった３桁の文字パター
ンで構成した例を示したが、これに限定されるものでは
なく、上記領域（樹脂封止型半導体装置一個分の領域）
のそれぞれで異なるパターンとなるものであれば任意の
パターンで構成することができる。また、アドレス情報
パターン８には、上記位置情報以外の情報、例えばマト
リクス基板１Ａの製造ロットや後述するモールド工程で
使用する金型の型番などを示す各種の情報を含ませるこ
ともできる。
【００２５】図５は、上記マトリクス基板１Ａの一部を
示す断面図である。図示のように、マトリクス基板１Ａ
の両面には、例えば膜厚数十μｍ程度の薄いエポキシ樹
脂などからなる周知のソルダレジスト９がコーティング
されており、半田による配線５、５間のショートなどが
防止されるようになっている。前述した各種パターンの
うち、例えばパッド２、パッド４およびインデックスパ
ターン７の表面はソルダレジスト８が除去され、必要に
応じてＡｕメッキなどが施されている。また、アドレス
情報パターン８の表面は、このパターン８を認識する手
段（カメラ、顕微鏡など）に応じてソルダレジスト９で
覆われ、あるいはソルダレジスト９が除去される。
【００２６】次に、上記マトリクス基板１Ａを用いた樹
脂封止型半導体装置の製造方法を図６〜図１６を用いて
工程順に説明する。
【００２７】まず、上記マトリクス基板１Ａを切断して
複数の小片に分割することにより、図６および図７に示
すようなモールド用のマトリクス基板１Ｂを得る。この
マトリクス基板１Ｂの寸法は、例えば縦×横＝３０ｍｍ
〜７０ｍｍ×１５０ｍｍ〜２３０ｍｍ程度である。モー
ルド用のマトリクス基板１Ｂは、後述するモールド工程
で使用する金型の寸法によってその寸法が規定されるの
で、当初から金型の寸法に合わせてマトリクス基板１Ａ
を製造した場合には、それを切断、分割する工程は不要
である。マトリクス基板１Ａの切断には、樹脂製の配線
基板の切断に使用されている周知のダイシング装置（ダ
イサー）を使用する。なお、マトリクス基板１Ｂの四隅
などには、モールド工程でマトリクス基板１Ｂを金型に
ローディングする際の位置決めに使用されるガイドホー
ル１１が設けられる。
【００２８】次に、図８に示すように、マトリクス基板
１Ｂの上面に複数の半導体チップ（以下、単にチップと
いう）１２を搭載する。チップ１２は、例えばその主面
にＳＲＡＭ(Static Random Access Memory) などのメモ
リＬＳＩが形成され、対向する二辺に複数のボンディン
グパッドＢＰが形成された縦×横＝４．５ｍｍ〜５．０
ｍｍ×５．５ｍｍ〜６．０ｍｍ程度の単結晶シリコンか
らなる。このチップ１２をマトリクス基板１Ｂに搭載す
る際には、前述したアライメントターゲット３の位置を
カメラなどで認識して位置合わせを行う。また、チップ
１２とマトリクス基板１Ｂとの接合には、周知のアクリ
ル／エポキシ樹脂系接着剤やＡｇペーストなどを使用す
る。
【００２９】次に、図９に示すように、マトリクス基板
１Ｂのパッド２とチップ１２のボンディングパッドＢＰ
とをワイヤ１３で電気的に接続する。ワイヤ１３は、例
えば金（Ａｕ）ワイヤを使用する。また、ワイヤ１３に
よる接続には、例えば熱圧着と超音波振動とを併用した
周知のワイヤボンディング装置を使用する。
【００３０】次に、図１０に示すように、マトリクス基
板１Ｂ上のすべてのチップ１２を樹脂１４で封止する。
チップ１２を樹脂１４で封止するには、図１１に示すよ
うに、マトリクス基板１Ｂをモールド装置の金型１５に
ローディングし、例えばマトリクス基板１Ｂの四隅など
に設けたガイドホール１１（図６、図７参照）に金型１
５のピン（図示せず）を挿入して位置決めを行った後、
上型１５ａと下型１５ｂとの隙間（キャビティ）に樹脂
を供給することによって、マトリクス基板１Ｂに搭載さ
れたすべてのチップ１２を一括して樹脂封止する。封止
用の樹脂１４は、例えばシリカが含有された周知のエポ
キシ系樹脂を使用する。また、モールド装置は、例えば
ＱＦＰ(Quad Flat Package) やウエハレベルＣＳＰ(Chi
p Size Package) などの製造に使用されている周知のモ
ールド装置を使用する。
【００３１】マトリクス基板１Ｂの寸法は、通常の樹脂
封止型半導体装置（例えばＱＦＰ）に比べて大きいた
め、マトリクス基板１Ｂに搭載されたすべてのチップ１
２を一括して樹脂封止した場合、モールド工程後の樹脂
１４の収縮などによってマトリクス基板１Ｂに反りが発
生し、後述するボール付け工程でパッド４と半田バンプ
との接続が取れなくなることがある。このような虞れが
ある場合には、図１２に示すように、複数のキャビティ
を備えた金型を使用して樹脂１４を複数のブロックに分
割したり、マトリクス基板１Ｂにスリット１６を形成し
たりすることによってマトリクス基板１Ｂの反りを抑制
することが望ましい。
【００３２】次に、図１３に示すように、マトリクス基
板１Ｂの下面に形成されたパッド４に半田バンプ１７を
接続する。半田バンプ１７は、例えば周知のＳｎ／Ｐｂ
共晶合金半田などからなる。パッド４と半田バンプ１７
との接続は、例えばＢＧＡ(Ball Grid Array) などの製
造に用いられている周知のボール付け治具に複数の半田
ボールを搭載し、マトリクス基板１Ｂに形成されたすべ
てのパッド４にこれらの半田ボールを一括して接続した
後、加熱炉内で半田ボールをリフローさせることによっ
て行う。半田ボールをパッド４に接続する際には、前述
したアライメントターゲット６の位置をカメラなどで認
識して位置合わせを行う。
【００３３】次に、図１４に示すように、マトリクス基
板１Ｂおよび樹脂１４をチップ単位で切断して複数の小
片に分割することにより、ＢＧＡ型の樹脂封止型半導体
装置２０が得られる。マトリクス基板１Ａおよび樹脂１
４を切断するには、例えば樹脂製の配線基板の切断に使
用されている周知のダイシング装置（ダイサー）に幅２
００μｍ程度のダイシングブレードを取り付けたものを
使用する。このとき、図１５に示すように、マトリクス
基板１Ｂの下面にダイシング用のアライメントターゲッ
ト１８を形成しておくことにより、寸法精度の高い切断
を行うことができる。このアライメントターゲット１８
は、例えば配線材料（銅）で構成し、他のアライメント
ターゲット３、６と同時に形成すればよい。
【００３４】マトリクス基板１Ｂを切断して得られた複
数の樹脂封止型半導体装置２０は、テスタを使った選別
試験に付された後、図１６に示すように、樹脂１４の表
面に製品名や製造ロットなどの（表面インデックスマー
クを含む）マーク１９が印字される。マーク１９の印字
は、周知のレーザ加工による刻印やインクによる捺印に
よって行われる。
【００３５】その後、上記樹脂封止型半導体装置２０
は、テスタを使った選別試験および外観検査などに付さ
れ、良品のみが梱包されて依頼メーカなどに出荷された
後、各種電子機器の基板に実装される。樹脂封止型半導
体装置２０を基板に実装する際には、実装面に形成され
た前記インデックスパターン７をカメラなどで認識する
ことによって位置合わせを行う。
【００３６】図１７は、上述した製造工程のフローであ
る。また図１８は、上記樹脂封止型半導体装置２０が組
み込まれた電子機器（例えば携帯電話）の機能ブロック
図である。
【００３７】上述した本実施形態の製造方法によれば、
マトリクス基板１Ａ上に形成されたアドレス情報パター
ン８をカメラ、顕微鏡あるいは目視によって認識するこ
とにより、完成品となった個々の樹脂封止型半導体装置
２０が元のマトリクス基板１Ａのどの位置にあったかを
マトリクス基板１Ｂの分割後においても容易に識別でき
るため、製造プロセスに起因する製品の不良解析や不良
発生箇所の特定を迅速に行うことができる。
【００３８】（実施の形態２）前記実施の形態１では、
配線材料を使ってマトリクス基板１Ａの実装面にアドレ
ス情報パターン８を形成したが、これに限定されるもの
ではなく、例えば次のような方法でアドレス情報パター
ン８を形成することもできる。
【００３９】まず、図１９に示すようなマトリクス基板
１Ａを用意する。このマトリクス基板１Ａは、アドレス
情報パターン８が形成されていない点を除けば、前記実
施の形態１のマトリクス基板１Ａと同一の構成になって
いる。
【００４０】次に、前記実施の形態１の図６〜図１１に
示した工程に従って、モールド用マトリクス基板１Ｂの
形成、チップ１２の搭載、ワイヤ１３のボンディング、
樹脂１４によるチップ１２の一括封止を行った後、図２
０に示すように、樹脂１４の表面に製品名や製造ロット
などのマーク１９を印字する。本実施形態では、このと
き同時に、樹脂１４の表面にアドレス情報パターン８を
印字する。マーク１９およびアドレス情報パターン８の
印字は、周知のレーザ加工による刻印やインクによる捺
印によって行う。マーク１９は、樹脂封止型半導体装置
一個分の領域のそれぞれで同一のパターンとし、アドレ
ス情報パターン８は、上記領域のそれぞれで異なるパタ
ーンとする。
【００４１】次に、前記実施の形態１の図１３〜図１４
に示した工程に従って、半田バンプ１７の接続およびマ
トリクス基板１Ｂの切断を行うことにより、図２１に示
すような樹脂封止型半導体装置２０が得られる。なお、
樹脂１４の表面へのマーク１９およびアドレス情報パタ
ーン８の印字は、半田バンプ１７の接続を行った後に行
ってもよい。その後、上記樹脂封止型半導体装置２０
は、テスタを使った選別試験および外観検査などに付さ
れ、良品のみが梱包されて出荷された後、各種電子機器
の基板に実装される。図２２は、上述した製造工程のフ
ローである。
【００４２】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００４３】本発明はＢＧＡ型の樹脂封止型半導体装置
に限定されるものではなく、例えばＴＳＯＪ、ＬＧＡ、
ミニカードなど、半田バンプ以外の外部接続端子を有す
る各種樹脂封止型半導体装置に適用することができる。
また、チップはＳＲＡＭに限定されるものではなく、例
えばＤＲＡＭやフラッシュメモリなどの各種メモリＬＳ
Ｉを形成したチップを使用することができる。
【００４４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４５】本発明によれば、配線基板上に搭載した複
数の半導体チップを樹脂封止した後、配線基板を分割す
ることによって複数の樹脂封止型半導体装置を製造する
際、完成品となった個々の樹脂封止型半導体装置が元の
配線基板のどの位置にあったかを配線基板の分割後にお
いても容易に識別できるため、製造プロセスに起因する
製品の不良解析や不良発生箇所の特定を迅速に行うこと
ができる。
【００４６】また、本発明によれば、依頼メーカの標準
仕様（既存）の金型を使用する場合にも適用することが
できるため、樹脂封止型半導体装置の製造コストを低減
することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である樹脂封止型半導体
装置の製造に用いるマトリクス基板（上面）の一部拡大
平面図である。
【図２】本発明の実施の形態１である樹脂封止型半導体
装置の製造に用いるマトリクス基板（下面）の一部拡大
平面図である。
【図３】（ａ）は、樹脂封止型半導体装置一個分の領域
を示すマトリクス基板（上面）の拡大平面図、（ｂ）
は、同じく下面の拡大平面図である。
【図４】本発明の実施の形態１である樹脂封止型半導体
装置の製造に用いるマトリクス基板（下面）の一部拡大
平面図である。
【図５】本発明の実施の形態１である樹脂封止型半導体
装置の製造に用いるマトリクス基板一部拡大断面図であ
る。
【図６】本発明の実施の形態１である樹脂封止型半導体
装置の製造方法を示すマトリクス基板（上面）の平面図
である。
【図７】本発明の実施の形態１である樹脂封止型半導体
装置の製造方法を示すマトリクス基板（下面）の平面図
である。
【図８】本発明の実施形態１である樹脂封止型半導体装
置の製造方法を示すマトリクス基板の平面図および概略
断面図である。
【図９】本発明の実施形態１である樹脂封止型半導体装
置の製造方法を示すマトリクス基板の平面図および概略
断面図である。
【図１０】本発明の実施形態１である樹脂封止型半導体
装置の製造方法を示すマトリクス基板の平面図および概
略断面図である。
【図１１】本発明の実施の形態１である樹脂封止型半導
体装置の製造方法を示すモールド金型の概略断面図であ
る。
【図１２】本発明の実施の形態１である樹脂封止型半導
体装置の製造方法を示すマトリクス基板（上面）の平面
図である。
【図１３】本発明の実施形態１である樹脂封止型半導体
装置の製造方法を示すマトリクス基板の平面図および概
略断面図である。
【図１４】本発明の実施の形態１である樹脂封止型半導
体装置の製造方法を示すマトリクス基板の概略断面図で
ある。
【図１５】本発明の実施の形態１である樹脂封止型半導
体装置の製造方法を示すマトリクス基板（下面）の平面
図である。
【図１６】（ａ）は、樹脂封止型半導体装置の平面図、
（ｂ）は、同じく概略断面図である。
【図１７】本発明の実施の形態１である樹脂封止型半導
体装置の製造方法を示すフロー図である。
【図１８】本発明の樹脂封止型半導体装置を組み込んだ
電子機器の一例を示す機能ブロック図である。
【図１９】本発明の実施の形態２である樹脂封止型半導
体装置の製造に用いるマトリクス基板（下面）の一部拡
大平面図である。
【図２０】本発明の実施の形態２である樹脂封止型半導
体装置の製造方法を示すマトリクス基板の平面図および
概略断面図である。
【図２１】（ａ）は、樹脂封止型半導体装置の平面図、
（ｂ）は、同じく概略断面図である。
【図２２】本発明の実施の形態２である樹脂封止型半導
体装置の製造方法を示すフロー図である。
【符号の説明】
１Ａ、１Ｂ マトリクス基板（配線基板） ２ パッド ３ アライメントターゲット ４ パッド ５ 配線 ６ アライメントターゲット ７ インデックスパターン ８ アドレス情報パターン ９ ソルダレジスト １１ ガイドホール １２ 半導体チップ １３ ワイヤ １４ 樹脂 １５ 金型 １５ａ 上型 １５ｂ 下型 １６ スリット １７ 半田バンプ １８ アライメントターゲット １９ マーク ２０ 樹脂封止型半導体装置 ＢＰ ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 正親 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA04 BA05 CA21 DB15 GA06

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 配線基板に搭載した複数の半導体チップ
    を一括して樹脂により封止した後、前記配線基板を複数
    の個片に分割することによって複数の樹脂封止型半導体
    装置を得る工程を含む半導体装置の製造方法であって、 前記配線基板を複数の個片に分割する工程に先立ち、前
    記複数の樹脂封止型半導体装置のそれぞれにアドレス情
    報を付与することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記アドレス情報は、前記配線基板内における
    前記複数の樹脂封止型半導体装置それぞれの位置を示す
    情報を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 配線基板に搭載した複数の半導体チップ
    を一括して樹脂により封止した後、前記配線基板を複数
    の個片に分割することによって複数の樹脂封止型半導体
    装置を得る工程を含む半導体装置の製造方法であって、 前記配線基板を複数の個片に分割する工程に先立ち、前
    記配線基板の一部に、前記複数の樹脂封止型半導体装置
    のそれぞれのアドレス情報を付与することを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、前記アドレス情報は、前記配線基板に配線を形
    成する工程で形成した配線材料からなることを特徴とす
    る半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、前記アドレス情報は、前記樹脂封止型半導体装
    置を実装基板に実装する際の方向を示すインデックス情
    報と共用されることを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 請求項４記載の半導体装置の製造方法に
    おいて、前記アドレス情報は、前記樹脂封止型半導体装
    置を実装基板に実装する際の方向を示すインデックス情
    報と異なる位置に形成されることを特徴とする半導体装
    置の製造方法。
  7. 【請求項７】 配線基板上に搭載した複数の半導体チッ
    プを一括して樹脂により封止した後、前記配線基板を複
    数の個片に分割することによって複数の樹脂封止型半導
    体装置を得る工程を含む半導体装置の製造方法であっ
    て、 前記複数の半導体チップを一括して樹脂により封止した
    後、前記配線基板を複数の個片に分割する工程に先立
    ち、前記複数の樹脂封止型半導体装置のそれぞれに対応
    する前記樹脂の一部にアドレス情報を付与することを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、前記アドレス情報は、前記樹脂の表面にマーク
    を印字する工程で形成することを特徴とする半導体装置
    の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、前記アドレス情報および前記マークは、レーザ
    によって印字することを特徴とする半導体装置の製造方
    法。
  10. 【請求項１０】 請求項７記載の半導体装置の製造方法
    において、前記アドレス情報は、前記樹脂の表面にマー
    クを印字する工程とは別工程で形成することを特徴とす
    る半導体装置の製造方法。
  11. 【請求項１１】 配線基板に搭載した複数の半導体チッ
    プを複数のブロックに分割して樹脂により封止した後、
    前記ブロックのそれぞれを複数の個片に分割することに
    よって複数の樹脂封止型半導体装置を得る工程を含む半
    導体装置の製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、前記ブロックのそれぞれを複数の個片に分
    割する工程に先立ち、前記複数の樹脂封止型半導体装置
    のそれぞれにアドレス情報を付与することを特徴とする
    半導体装置の製造方法。
  13. 【請求項１３】 請求項１１記載の半導体装置の製造方
    法において、前記アドレス情報は、前記ブロック内にお
    ける前記複数の樹脂封止型半導体装置のそれぞれの位置
    を示す情報を含むことを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 請求項１１記載の半導体装置の製造方
    法において、前記アドレス情報は、前記複数の半導体チ
    ップを樹脂により封止する工程に先立って形成すること
    を特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１１記載の半導体装置の製造方
    法において、前記アドレス情報は、前記複数の半導体チ
    ップを樹脂により封止する工程の後に形成することを特
    徴とする半導体装置の製造方法。
JP33865799A 1999-11-29 1999-11-29 半導体装置の製造方法 Expired - Lifetime JP3827497B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP33865799A JP3827497B2 (ja) 1999-11-29 1999-11-29 半導体装置の製造方法
TW089120930A TW558806B (en) 1999-11-29 2000-10-06 Manufacturing method for semiconductor device
KR1020000060548A KR100587851B1 (ko) 1999-11-29 2000-10-14 반도체 장치의 제조방법
US09/692,467 US6602734B1 (en) 1999-11-29 2000-10-20 Method of manufacturing a semiconductor device
US10/439,110 US6797539B2 (en) 1999-11-29 2003-05-16 Method of manufacturing a semiconductor device
US10/924,809 US20050026323A1 (en) 1999-11-29 2004-08-25 Method of manufacturing a semiconductor device
US14/291,451 USRE45931E1 (en) 1999-11-29 2014-05-30 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33865799A JP3827497B2 (ja) 1999-11-29 1999-11-29 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006140995A Division JP4948035B2 (ja) 2006-05-22 2006-05-22 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001156217A true JP2001156217A (ja) 2001-06-08
JP3827497B2 JP3827497B2 (ja) 2006-09-27

Family

ID=18320245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33865799A Expired - Lifetime JP3827497B2 (ja) 1999-11-29 1999-11-29 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US6602734B1 (ja)
JP (1) JP3827497B2 (ja)
KR (1) KR100587851B1 (ja)
TW (1) TW558806B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6945466B2 (en) * 2000-09-19 2005-09-20 Renesas Technology Corp. PC adapter cards and method of manufacturing the same
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
JP2011253972A (ja) * 2010-06-03 2011-12-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
CN100407422C (zh) * 2001-06-07 2008-07-30 株式会社瑞萨科技 半导体装置及其制造方法
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
JP2003209259A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び半導体チップ
US20030223181A1 (en) * 2002-05-28 2003-12-04 Micron Technology, Inc. Electronic device package
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP3914135B2 (ja) * 2002-11-07 2007-05-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
DE102004048202B4 (de) * 2004-09-30 2008-05-21 Infineon Technologies Ag Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
US20060087031A1 (en) * 2004-10-25 2006-04-27 Fujifilm Electronic Imaging Ltd. Assembly and method
US7614800B2 (en) * 2005-09-30 2009-11-10 Emcore Corporation Fiducial markings for quality verification of high density circuit board connectors
US20070077011A1 (en) * 2005-09-30 2007-04-05 Emcore Corporation Simple fiducial marking for quality verification of high density circuit board connectors
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US20080305306A1 (en) * 2007-06-07 2008-12-11 Cheemen Yu Semiconductor molded panel having reduced warpage
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
KR100905922B1 (ko) * 2008-02-15 2009-07-02 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US8410720B2 (en) * 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US8497575B2 (en) * 2010-02-22 2013-07-30 Stats Chippac Ltd. Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
JP5952032B2 (ja) * 2012-03-07 2016-07-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2020047836A (ja) 2018-09-20 2020-03-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
DE102019112778B4 (de) 2019-05-15 2023-10-19 Infineon Technologies Ag Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793338B2 (ja) 1985-11-11 1995-10-09 スタンレー電気株式会社 ミニモールド型ｌｅｄの製造方法
JP2871696B2 (ja) 1988-06-30 1999-03-17 日本電気株式会社 集積回路装置
JPH0310537U (ja) 1989-06-19 1991-01-31
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
JPH053227A (ja) 1991-06-26 1993-01-08 Hitachi Cable Ltd Ｔａｂ用テープキヤリア
JP3027256B2 (ja) 1992-02-04 2000-03-27 イビデン株式会社 プリント配線板
JPH0587949U (ja) 1992-04-24 1993-11-26 セイコー電子工業株式会社 半導体チップ
JPH05335706A (ja) 1992-05-29 1993-12-17 Ibiden Co Ltd 部品位置認識マーク付きプリント配線基板
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
JPH07326797A (ja) 1994-05-31 1995-12-12 Rohm Co Ltd 側面発光型の半導体発光装置を製造する方法
JPH07335510A (ja) 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
US5866941A (en) * 1995-02-23 1999-02-02 Silicon Systems, Inc. Ultra thin, leadless and molded surface mount integrated circuit package
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
JPH09139402A (ja) 1995-11-13 1997-05-27 Matsushita Electric Ind Co Ltd ボンディング方法およびボンディング装置
US6140708A (en) * 1996-05-17 2000-10-31 National Semiconductor Corporation Chip scale package and method for manufacture thereof
JPH10284525A (ja) 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10284648A (ja) 1997-04-08 1998-10-23 Hitachi Ltd 半導体装置
FR2764111A1 (fr) 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
JP3837215B2 (ja) 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JP3500287B2 (ja) 1997-11-26 2004-02-23 京セラ株式会社 配線基板
JPH11174422A (ja) 1997-12-16 1999-07-02 Seiko Epson Corp 液晶パネル、液晶表示装置、電子機器および液晶パネルの製造方法
JP3638771B2 (ja) 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP3850967B2 (ja) 1997-12-22 2006-11-29 シチズン時計株式会社 半導体パッケージ用基板及びその製造方法
JP3831109B2 (ja) 1998-03-25 2006-10-11 シチズン時計株式会社 半導体パッケージ
TW421980B (en) 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3092575B2 (ja) 1998-01-20 2000-09-25 日本電気株式会社 樹脂封止型半導体装置
JP3857404B2 (ja) 1998-01-28 2006-12-13 シャープ株式会社 プリント配線基板
JP3811567B2 (ja) 1998-03-12 2006-08-23 株式会社日立製作所 半導体装置の製造方法
JPH11274357A (ja) 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP3127889B2 (ja) * 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
JP3055104B2 (ja) * 1998-08-31 2000-06-26 亜南半導体株式会社 半導体パッケ―ジの製造方法
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
JP5218600B2 (ja) 2011-05-20 2013-06-26 ヤマハ株式会社 導光体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US6945466B2 (en) * 2000-09-19 2005-09-20 Renesas Technology Corp. PC adapter cards and method of manufacturing the same
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
US8431827B2 (en) 2008-12-16 2013-04-30 Murata Manufacturing Co., Ltd. Circuit modules and method of managing the same
JP2011253972A (ja) * 2010-06-03 2011-12-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
US20050026323A1 (en) 2005-02-03
US6797539B2 (en) 2004-09-28
US20030199122A1 (en) 2003-10-23
KR100587851B1 (ko) 2006-06-13
USRE45931E1 (en) 2016-03-15
TW558806B (en) 2003-10-21
KR20010067329A (ko) 2001-07-12
JP3827497B2 (ja) 2006-09-27
US6602734B1 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
JP3827497B2 (ja) 半導体装置の製造方法
US5824569A (en) Semiconductor device having ball-bonded pads
US6744125B2 (en) Super thin/super thermal ball grid array package
US7884472B2 (en) Semiconductor package having substrate ID code and its fabricating method
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
KR20000023475A (ko) 반도체 장치의 제조 방법
JP3074264B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US7087459B2 (en) Method for packaging a multi-chip module of a semiconductor device
JP2000040676A (ja) 半導体装置の製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
US20020084535A1 (en) Chip scale package
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
JP2000183218A (ja) Ｉｃパッケージの製造方法
JP5444382B2 (ja) 樹脂封止型半導体装置
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP2015097297A (ja) 樹脂封止型半導体装置およびその製造方法
KR950014120B1 (ko) 반도체 패키지의 제조방법
JP2014132682A (ja) 樹脂封止型半導体装置の製造方法
JPH07161746A (ja) 半導体装置及びその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR20080084075A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20030718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Ref document number: 3827497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term