JP5252007B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP5252007B2
JP5252007B2 JP2011050176A JP2011050176A JP5252007B2 JP 5252007 B2 JP5252007 B2 JP 5252007B2 JP 2011050176 A JP2011050176 A JP 2011050176A JP 2011050176 A JP2011050176 A JP 2011050176A JP 5252007 B2 JP5252007 B2 JP 5252007B2
Authority
JP
Japan
Prior art keywords
resin
electric element
manufacturing
wafer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011050176A
Other languages
English (en)
Other versions
JP2012186761A (ja
Inventor
祐二 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011050176A priority Critical patent/JP5252007B2/ja
Priority to US13/405,380 priority patent/US9426897B2/en
Publication of JP2012186761A publication Critical patent/JP2012186761A/ja
Application granted granted Critical
Publication of JP5252007B2 publication Critical patent/JP5252007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders or supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders or supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the SAW device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品およびその製造方法に関し、特に、電気素子または基板に研磨処理を施す工程を含む電子部品の製造方法、および当該製造方法により製造された電子部品に関する。
特許文献1(特開2006−100587号公報)には、次のような固体撮像装置の製造方法が示されている。まず、表面に複数の固体撮像素子を形成したウエハに、固体撮像素子をそれぞれ区画するように所定深さの溝を入れる。その後、図3(左側図)に示すように、固体撮像素子を囲うスペーサー70を介してウエハ60と基板50とを接合する。ウエハ60と基板50とを接合した後に、裏面側からウエハ60を研削して固体撮像素子を個片化する。その後、基板50をダイシングして固体撮像装置を作製する。
特許文献2(特開2001−332654号公報)には、次のような電気素子内蔵モジュールの製造方法が示されている。まず、表面に電気素子が形成されている電気素子81をバンプ82を介して配線基板90にフリップチップボンディングし、熱硬化性樹脂100で封止する。その後、電気素子81の裏面と熱硬化性樹脂100とを同時に研削することで、低背化する。
特開2006−100587号公報 特開2001−332654号公報
特許文献1に記載の固体撮像装置の製造方法においては、ウエハ60の研削時、ウエハ60に対して砥石から垂直方向のみならず水平方向にも物理的負荷が作用する。ウエハ60の研削が進んで、固体撮像素子が個片化される時、固体撮像素子に対して水平方向に十分な保持力が作用していないため、図3(右側図)に示すように、砥石からの水平方向の負荷により電気素子がスペーサー70から剥離してしまう不具合が発生しやすくなる。
特許文献2に記載の電気素子内蔵モジュールの製造方法においては、電気素子81を研削するとき、電気素子81のみならず、熱硬化性樹脂100も同時に研削される。したがって、研削時の水平方向の物理負荷により、電気素子81の側面と熱硬化性樹脂100との界面が剥離し、隙間(図4中のA)が出来やすくなる。電気素子81の側面と熱硬化性樹脂100との間に隙間が出来ると、その隙間が湿気などの進入部となり、電気素子内蔵モジュールの耐候性が劣化する。
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、電子部品の製造過程において、電気素子を保持または封止する部材から電気素子が剥離することを抑制することが可能な電子部品の製造方法、および当該製造方法により製造された機械的強度および対候性に優れた電子部品を提供することにある。
本発明に係る電子部品の製造方法は、複数の電気素子が形成されている第1の基体を準備する工程と、第1の基体上に樹脂層を形成する工程と、表面に複数の突起部を有する第2の基体を準備する工程と、複数の突起部を樹脂層に押圧することにより、複数の突起部の側面の一部を樹脂層に接合する工程と、第2の基体の裏面に研磨処理を施して、複数の突起部を個片化して複数の基板を形成する工程と、第1の基体を分割することにより、複数の電気素子を個片化する工程とを備える。
1つの実施態様では、上記電子部品の製造方法は、樹脂層を形成した後に、樹脂層に複数の凹部を設ける工程をさらに備える。
1つの実施態様では、上記電子部品の製造方法において、樹脂層は感光性樹脂である。
本発明によれば、電子部品の製造過程において、電気素子を保持または封止する部材から電気素子が剥離することを抑制することができる。また、機械的強度および信頼性に優れた電子部品を実現することができる。
本発明の実施の形態1に係る電子部品の製造方法の各工程を示す図である。 本発明の実施の形態2に係る電子部品の製造方法の各工程を示す図である。 従来の電子部品の製造方法の問題点を示す図(その1)である。 従来の電子部品の製造方法の問題点を示す図(その2)である。
以下に、本発明の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。
なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。
(実施の形態1)
図1は、実施の形態1に係る電子部品の製造方法の各工程を示す図である。図1を用いて各工程について説明する。
まず、図1(a)に示すように、表面に薄膜微細加工技術により複数の電気素子11の機能部、配線、およびパッド電極が形成されているウエハ11A(厚み250μm)を準備する。次に、図1(b)に示すように、電気素子11のパッド電極に金(Au)からなるスタッドバンプ12を形成する。さらに、図1(c)に示すように、ウエハ11Aをダイシングすることにより、複数の矩形チップ状の電気素子11を個片化する。
その一方で、図1(d)に示すように、電気素子11を実装する配線基板20を集合体である基体20Aを準備する。次に、図1(e)に示すように、基体20Aの表面に感光性の樹脂21を塗布する。そして、フォトリソグラフィー技術によって、樹脂21に複数の凹部を形成する。ここで、樹脂21の凹部は電気素子11のパッド電極に対応するランド電極が露出するように開口している。また、凹部の開口部は、電気素子11より小さくなるように形成されている。
図1(f)に示すように、図1(c)の工程で個片化した複数の電気素子11を、基体20Aにフリップチップボンディング(FCB)する。より具体的には、樹脂21の凹部の開口部を封止するように、且つ、電気素子11のパッド電極に形成されているスタッドバンプ12が基体20Aのランド電極の上方に位置するように、電気素子11を配置する。そして、電気素子11の裏面を、ボンディングツールによって超音波振動を印加しながら基体20Aに向かって押圧する。それによって、電気素子11のパッド電極がスタッドバンプ12を介して基体20Aのランド電極に接続される。また、この時点では樹脂21は未硬化であるため、電気素子11を樹脂21に食い込ませることができる。そのため、電気素子11の側面に樹脂21が回り込むことになる。
次に、図1(g)に示すように、熱硬化性でもある樹脂21を300℃〜400℃の温度で加熱することによって、硬化させる。それにより、電気素子11の一部が樹脂21と接合し、電気素子11が樹脂21によって保持されることになる。さらに、図1(h)に示すように、電気素子11の裏面に研削処理を施し、電気素子11の厚みを所望の厚み、例えば、150μmにまで薄化する。電気素子11の厚みはより薄いほうが望ましいが、研削処理は砥石が樹脂21に達する前に終了する。そのため、樹脂21自体が研削されることはない。
最後に、図1(i)に示すように、基体20Aを樹脂21とともにダイシングして複数の配線基板20を個片化することにより、複数の電子部品を完成させる。
このようにして完成した電子部品は、互いに対向する第1および第2の主面と、主面間を連結する側面と、第1の主面上に設けられている機能部とを有する電気素子11と、互いに対向する第1および第2の主面と、主面間を連結する側面とを有し、第1の主面が電気素子11の第1の主面に対向して配置されている配線基板20と、電気素子11の第1の主面と配線基板20の第1の主面との間に介在している樹脂21とを備えている。電気素子11の第2の主面は、研磨処理された被研磨面となっている。樹脂21は、電気素子11の側面の一部を覆うとともに、被研磨面とは離間している接合部を有している。また、樹脂21は、電気素子11の機能部を密封する中空部を有している。
なお、電気素子11は、表面弾性波素子であってもよいし、圧電薄膜素子であってもよいし、薄膜回路素子であってもよいし、半導体素子であってもよいし、その他のものであってもよい。
本実施の形態では、配線基板20の素材としては、典型的には、アルミナなどのセラミックスが考えられるが、その他にも、Si、LiTaO、LiNbO、水晶などの単結晶やガラスエポキシ樹脂などの樹脂が適用可能である。なお、本発明は、電気素子の台座となる基板はこれら配線基板に限るものではなく、それ自体が電気素子として機能する基板を適用してもよい。
また、樹脂21としては、たとえば、感光性ポリイミド樹脂などの感光性樹脂を用いることにより、凹部のパターニング精度をより向上させ、電気素子11の側面をより確実に保護することができる。ただし、樹脂21は、感光性樹脂に限定されるものではなく、感光性樹脂でないものを用いてエッチング等により凹部を形成してもよい。
なお、樹脂21の初期の厚み(図1(e)の状態)は、電気素子11を基板20にFCBした際に、電気素子11の側面に回り込む樹脂21の高さが、研削処理後の最終的な電気素子11の厚みとFCB後の最終的なスタッドバンプ12の高さとの和よりも低くなるように調整される。初期の樹脂21の厚みは、樹脂21の粘土、スピン塗布時の回転数などの条件により調整される。
同様に、FCB接合の条件は、最終的なスタッドバンプ12の高さが、樹脂21の初期の厚みより小さくなるように調整される。FCB接合の条件とは、スタッドバンプ12の体積、ボンディングツールの荷重、超音波条件などを意味する。
本実施の形態に係る電子部品およびその製造方法によれば、被研削物である電気素子11の側面が、樹脂21により保持されているので、研削時の水平方向の物理負荷で電気素子11が剥がれることを抑制できる。
また、樹脂21は、研削後の電気素子11の厚みよりも小さい領域のみを保持しているため、樹脂21自体が研削されることはない。そのため、研削時の物理負荷で電気素子11と樹脂21の界面で剥離することもない。
さらに、樹脂21の中空部は密閉された状態となるため、耐候性に優れた電子部品となる。特に、電気素子11が、機能部であるインタディジタル・トランスジューサ(IDT)の上方に中空部を必要する弾性表面波素子である場合、本実施の形態は適している。
上述した内容を要約すると、以下のようになる。すなわち、本実施の形態に係る電子部品の製造方法は、複数の電気素子11を準備する工程(図1(a)〜(c))と、複数の電気素子11をそれぞれ実装する複数の基板20の集合体である基体20Aを準備する工程(図1(d))と、基体20A上に「樹脂層」としての樹脂21を形成する工程(図1(e))と、複数の電気素子11を樹脂21に押圧することにより、複数の電気素子11の側面の一部を樹脂21に接合する工程(図1(f),(g))と、複数の電気素子11に研磨処理を施して複数の電気素子11を薄化する工程(図1(h))と、基体20Aを分割することにより、複数の基板20を個片化する工程(図1(i))とを備えている。
(実施の形態2)
図2は、実施の形態2に係る電子部品の製造方法の各工程を示す図である。図2を用いて各工程について説明する。
まず、図2(a)に示すように、表面に薄膜微細加工技術により複数の電気素子31の機能部、配線、およびパッド電極となる電極パターン32が形成されているウエハ31Aを準備する。次に、ウエハ31Aの表面にフィルムタイプの感光性樹脂を接着し、図2(b)に示すように、フォトリソグラフィー技術によって、樹脂33に複数の電気素子31の機能部が露出するように複数の凹部を形成する。同時に、複数の凹部を区画するように、且つ、複数の電気素子31のパッド電極の少なくとも一部が露出するように、縦横に複数の溝部を形成する。このように、樹脂33として、フィルムタイプのものを用いることにより、樹脂33の厚みをより正確に制御することができる。フィルムタイプの樹脂としては、たとえば、ポリイミド系、エポキシ系の樹脂などを用いることが考えられる。
一方で、図2(c)に示すように、最終的にパッケージのキャップ部になるキャップ用ウエハ40(厚み350μm)を準備する。次に、図2(d)に示すように、ダイシングにより、キャップ用ウエハ40の表面をハーフカットし、縦横に複数の溝を入れる。この結果、溝部40Bによって区画されている、複数の矩形状の突起部40Aキャップ用ウエハ40の表面に形成される。ここで、突起部40Aは、樹脂33の凹部の開口部より大きく形成されている。なお、ハーフカットの深さは125μmとした。
図2(e)に示すように、突起部40Aが樹脂33の凹部の開口部を封止するように、ウエハ31Aとキャップ用ウエハ40とをウエハレベルで貼合わせ、樹脂33を介した熱圧着で接合する。この時、圧着の荷重でキャップ用ウエハ40の溝部40Bの一部に樹脂33が入り込むようにする。すなわち、突起部40Aの表面側周縁部と側面とが樹脂33に接合する。
次に、図2(f)に示すように、キャップ用ウエハ40を、100μmの厚みになるまで研削することにより、突起部40Aを個片化する。それにより、突起部40Aは、樹脂33の凹部を密閉するキャップ用基板40Cとなる。
さらに、図2(g)に示すように、スパッタリング、めっき等の成膜方法によって、金属膜をキャップ用基板40C、樹脂33、ウエハ31Aに被覆する。そして、金属膜上にフォトレジストを塗布し、フォトリソグラフィー技術によってフォトレジストをパターン成形した後、エッチング技術により、外部端子50を形成する。ここで、外部端子50は樹脂33の溝部から露出したパッド電極の少なくとも一部に接続されている。
最後に、図2(h)に示すように、樹脂33の溝部に沿ってダイシングしてウエハ31Aを個片化することにより、複数の電子部品を完成させる。
このようにして完成した電子部品は、互いに対向する第1および第2の主面と、当該主面間を連結する側面と、当該第1の主面上に設けられている機能部とを有する電気素子31と、互いに対向する第1および第2の主面と、当該主面間を連結する側面とを有し、当該第1の主面が電気素子31の第1の主面に対向して配置されているキャップ用基板40Cと、電気素子31の第1の主面とキャップ用基板40Cの第1の主面との間に介在している樹脂33とを備えている。キャップ用基板40Cの第2の主面は、研磨処理された被研磨面となっている。樹脂33は、キャップ用基板40Cの側面の一部を覆うとともに、前記被研磨面とは離間している接合部を有している。また、樹脂33は、電気素子31の機能部を密封する中空部を有している。
本実施の形態に係る電子部品およびその製造方法によれば、被研削物であるウエハ40の突起部40Aの側面が、樹脂33により保持されているので、研削時の水平方向の物理負荷で、キャップ用基板40C(個片化した突起部40A)が剥がれることを抑制できる。
また、樹脂33は、キャップ用基板40Cの厚みよりも小さい領域のみを保持しているため、樹脂33自体が研削されることはない。そのため、研削時の物理負荷でキャップ用基板40Cと樹脂33の界面で剥離することもない。
上述した内容を要約すると、以下のようになる。すなわち、本実施の形態に係る電子部品の製造方法は、複数の電気素子31が形成されている「第1の基体」としてのウエハ31Aを準備する工程(図2(a))と、ウエハ31A上に「樹脂層」としての樹脂33を形成する工程(図2(b))と、表面に複数の突起部40Aを有する「第2の基体」としてのウエハ40を準備する工程(図2(c),(d))と、複数の突起部40Aを樹脂33に押圧することにより、複数の突起部40Aの側面の一部を樹脂33に接合する工程(図2(e))と、ウエハ40の裏面に研磨処理を施して複数の突起部40Aを個片化して複数のキャップ用基板40Cを形成する工程(図2(f))と、ウエハ31Aを分割することにより、複数の電気素子31を個片化する工程(図2(h))とを備えている。
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
11 電気素子、11A ウエハ、12 バンプ、20 基板、21 樹脂、31 電気素子、31A ウエハ、32 電極パターン、33 樹脂、40 キャップ用ウエハ、40A 突起部、40B 溝部、40C キャップ用基板、50 外部端子。

Claims (3)

  1. 複数の電気素子が形成されている第1の基体を準備する工程と、
    第1の基体上に樹脂層を形成する工程と、
    表面に複数の突起部を有する第2の基体を準備する工程と、
    前記複数の突起部を前記樹脂層に押圧することにより、前記複数の突起部の側面の一部を前記樹脂層に接合する工程と、
    前記第2の基体の裏面に研磨処理を施して、前記複数の突起部を個片化して複数の基板を形成する工程と、
    前記第1の基体を分割することにより、前記複数の電気素子を個片化する工程とを備えた、電子部品の製造方法。
  2. 前記樹脂層を形成した後に、前記樹脂層に複数の凹部を設ける工程をさらに備えた、請求項1に記載の電子部品の製造方法。
  3. 前記樹脂層は感光性樹脂である、請求項2に記載の電子部品の製造方法。
JP2011050176A 2011-03-08 2011-03-08 電子部品の製造方法 Expired - Fee Related JP5252007B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011050176A JP5252007B2 (ja) 2011-03-08 2011-03-08 電子部品の製造方法
US13/405,380 US9426897B2 (en) 2011-03-08 2012-02-27 Electronic component and method for manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050176A JP5252007B2 (ja) 2011-03-08 2011-03-08 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2012186761A JP2012186761A (ja) 2012-09-27
JP5252007B2 true JP5252007B2 (ja) 2013-07-31

Family

ID=46795406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050176A Expired - Fee Related JP5252007B2 (ja) 2011-03-08 2011-03-08 電子部品の製造方法

Country Status (2)

Country Link
US (1) US9426897B2 (ja)
JP (1) JP5252007B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150128A (ja) * 2013-01-31 2014-08-21 Denso Corp 電子装置
JP6472945B2 (ja) 2013-06-13 2019-02-20 太陽誘電株式会社 弾性波デバイス
CN108011608B (zh) * 2017-12-13 2021-11-16 中国电子科技集团公司第二十六研究所 一种应用于声表面波滤波器的晶圆级封装结构及封装工艺
JP2024101151A (ja) 2023-01-17 2024-07-29 株式会社日立ハイテク 圧力センサモジュール、圧力センサモジュールの製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163800A (ja) 1996-11-25 1998-06-19 Sanyo Electric Co Ltd 弾性表面波装置及びその製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたicカード
TW434646B (en) * 1997-11-21 2001-05-16 Rohm Co Ltd Semiconductor device and method for making the same
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
JP4256115B2 (ja) * 2002-05-28 2009-04-22 富士通マイクロエレクトロニクス株式会社 マーク認識方法及び半導体装置の製造方法
JP4178860B2 (ja) 2002-07-17 2008-11-12 株式会社村田製作所 電子部品及び弾性表面波装置
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
EP1630605B1 (en) * 2003-06-02 2017-10-11 Toray Industries, Inc. Photosensitive resin composition
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP4455158B2 (ja) * 2004-05-20 2010-04-21 株式会社ルネサステクノロジ 半導体装置
JP2006100587A (ja) 2004-09-29 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2006211612A (ja) * 2005-01-31 2006-08-10 Sony Corp Sawデバイス、通信モジュール及びsawデバイスの製造方法
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
US7195952B2 (en) * 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
JP2006351591A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイスのパッケージング方法及びマイクロデバイス
US7808075B1 (en) * 2006-02-07 2010-10-05 Marvell International Ltd. Integrated circuit devices with ESD and I/O protection
JP5356791B2 (ja) 2008-12-11 2013-12-04 株式会社ディスコ 積層製品の製造方法
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
JP5634149B2 (ja) * 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
TWI430426B (zh) * 2010-10-19 2014-03-11 國立交通大學 使用共用傳導層傳送晶片間多重信號之系統

Also Published As

Publication number Publication date
US9426897B2 (en) 2016-08-23
US20120229991A1 (en) 2012-09-13
JP2012186761A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP4742938B2 (ja) 圧電デバイス及びその製造方法
CN106688180B (zh) 压电元件及其制造方法
CN101501989B (zh) 弹性表面波装置的制造方法
JP5106633B2 (ja) 弾性波装置
JP4638530B2 (ja) 圧電部品及びその製造方法
JP3540281B2 (ja) 撮像装置
KR100684703B1 (ko) 고체촬상장치 및 그 제조 방법
US10593861B2 (en) Electronic component having a reinforced hollowed structure
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
US7486160B2 (en) Electronic component and manufacturing method thereof
JP6908112B2 (ja) 電子部品モジュール及びその製造方法
JP2004129222A (ja) 圧電部品およびその製造方法
JP2007059470A (ja) 半導体装置およびその製造方法
KR20010081032A (ko) 탄성 표면파 디바이스 및 그 제조방법
JP5252007B2 (ja) 電子部品の製造方法
CN113675102A (zh) 用于芯片封装的方法和芯片颗粒
CN221553234U (zh) 滤波器封装结构
JP2006246112A (ja) 弾性表面波デバイスおよびその製造方法
JP5827845B2 (ja) 弾性表面波装置およびその製造方法
JP4496652B2 (ja) 弾性表面波装置とその製造方法
CN120377814A (zh) 振动器件以及振动器件的制造方法
KR20080102637A (ko) 반도체 소자 패키지 및 그 제조 방법
JP5151569B2 (ja) 圧電発振器
JP2008028713A (ja) 弾性表面波装置
CN114364631B (zh) 带微腔的包封电子管芯和用于形成带微腔的包封电子管芯的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5252007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees