JP2005064362A - 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 - Google Patents

電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP2005064362A
JP2005064362A JP2003295067A JP2003295067A JP2005064362A JP 2005064362 A JP2005064362 A JP 2005064362A JP 2003295067 A JP2003295067 A JP 2003295067A JP 2003295067 A JP2003295067 A JP 2003295067A JP 2005064362 A JP2005064362 A JP 2005064362A
Authority
JP
Japan
Prior art keywords
electronic device
electrode
manufacturing
chip
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003295067A
Other languages
English (en)
Other versions
JP2005064362A5 (ja
Inventor
Yoichiro Kurita
洋一郎 栗田
Rieka Oouchi
利枝佳 大内
Takashi Miyazaki
崇誌 宮崎
Toshiyuki Yamada
俊之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003295067A priority Critical patent/JP2005064362A/ja
Priority to KR1020040064361A priority patent/KR100652242B1/ko
Priority to US10/919,411 priority patent/US7238548B2/en
Priority to CN2008101610589A priority patent/CN101388387B/zh
Priority to TW093124940A priority patent/TWI248655B/zh
Priority to CNB2004100577886A priority patent/CN100438001C/zh
Publication of JP2005064362A publication Critical patent/JP2005064362A/ja
Publication of JP2005064362A5 publication Critical patent/JP2005064362A5/ja
Priority to US11/798,224 priority patent/US7554205B2/en
Priority to US12/257,689 priority patent/US7763985B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高密度に集積化して高機能な電子装置を製造するにあたり、ＩＣチップやパッケージ設計上の制約が少なく生産性を向上し、汎用化が容易な電子装置の製造方法を提供する。
【解決手段】金属バンプ電極すなわちＡｕスタッドバンプ１を有する第１の電子装置すなわち親チップ２に搭載されると共に親チップ２のＡｕスタッドバンプ１に接続される電極を備える第２の電子装置すなわち子チップ３の前記電極形成面のほぼ全面を被覆する様に子チップ３に接着材層５を形成する工程と、親チップ２に子チップ３を搭載する工程とより成り、親チップ２に子チップ３を搭載する工程で親チップ２のＡｕスタッドバンプ１が接着材層５を貫通して子チップ３上の電極と電気的に接続すると共に親チップ２と子チップ３間が接着材層５により封止される。
【選択図】図１

Description

本発明は、チップ・オン・チップ構造の電子装置の接続方法及びその電子装置並びに半導体装置の接続方法に関するものである。
ICチップ間をバンプ電極等により直接接続するチップ・オン・チップ型半導体装置は、高い実装密度とチップ間の高速なデータ転送を実現することができる。しかしながら、このチップ・オン・チップ型半導体装置の製造方法では、設計上の制約が大きく、生産性が低いといった問題があった。
ここで、チップ・オン・チップ構造とは、親チップと呼ばれるＩＣチップ上にこれより小さい子チップと呼ばれるＩＣチップをバンプと呼ばれる金属突起電極を介して接続したものである。親チップは一般的にワイヤボンディングやＴＡＢ技術、あるいはフリップチップ接続技術等を用いて配線基板に電気的に接続され、チップ全体やワイヤボンディング接続部が樹脂により封止されることにより半導体パッケージが構成される。チップ・オン・チップの接続部はチップ間が電気信号伝達のために金属バンプにより接続されていると同時に、バンプ接続部分を除くチップ間が絶縁樹脂等により保護されることが信頼性上必要である。
このチップ・オン・チップ構造の半導体パッケージの製造方法について例を用いて説明する。まず、配線基板やリードフレームといったパッケージ基板上に、Ａｇペーストやフィルム状の接着剤などにより親チップを接着する。親チップ上には子チップと接続するためにアルミパッドあるいはAuバンプ等の電極が形成されている。また、子チップ側にも親チップと接続される電極としてＡｕバンプやアルミパッドが形成されている。これらの接続電極の構造はその電極の密度や配置に応じて様々なものが考えられ、上記の他にはんだバンプを用いたものも用いられる。チップ・オン・チップ接合プロセスに関しては、チップ間への絶縁樹脂の充填方法によって２つの方法に分けられる。第１の方法は、子チップと親チップをバンプにより接続した後に、毛細管現象を利用して液状の熱硬化樹脂をチップ間に注入、加熱して硬化させる方法である。子チップと親チップの電極間の接合工法としては、双方の電極がＡｕである場合は熱圧着工法あるいは超音波接合法、それぞれＡｕとＡｌである場合は超音波接合法などの金属間の固層拡散を用いた接合法、はんだ電極である場合は接合部をはんだの融点以上の温度に加熱、液相拡散により金属接合を得る方法が用いられる。第２の方法は液状またはフィルム状の樹脂をあらかじめ親チップ上の、子チップが接続される領域に供給しておき、この上に子チップを搭載、バンプ接続と樹脂封止を同時に行う方法である。この方法ではバンプの狭ピッチ化によりチップ間の間隙が縮小しても樹脂を充填しやすいという特徴がある。
このようにして親チップ、子チップ間のバンプ接合と樹脂封止を行った後、ワイヤボンディング法により親チップ上に形成された電極とパッケージ基板の配線を接続する。この時、当然ながら、親チップ上のパッケージ基板に接続される電極は、子チップが搭載されていない領域に形成されていなければならない。最後にチップやワイヤボンディング部をトランスファーモールド法などにより樹脂封止することにより、チップ・オン・チップ構造を含む半導体パッケージが形成される。
図５は、以上に説明したチップ・オン・チップの接合プロセスの一例を示す。親チップ２０上の子チップ３０が接続される領域に液状の接着樹脂４０をポッティング法などにより供給する。この後、Ａｕスタッドバンプ電極１０を形成した子チップ３０を、親チップ２０の対応する電極に位置合わせして接合することにより、電極同士の接合と樹脂封止が行われる。しかしながらこの方法では樹脂４０の量のコントロールを正確に行うことが困難であるため、子チップ接合領域からはみ出した樹脂４０が親チップ２０上の配線基板とワイヤボンディング等を用いて接続するための電極を汚染したり、子チップ３０を搭載するためのボンディングツールを汚染するという問題が発生していた。
ここで、特許文献１には例えばポッティング法によって熱可塑性樹脂を基板のはんだボールを設けた側に設け、半導体素子の電極以外の部分に接着材が形成された構造を採用して、ボード実装時に熱可塑性樹脂の溶融により実装強度を向上させるという半導体装置の製造方法が開示されている。
また特許文献２にはウェハのチップ領域のパッド上に金線を用いて突起付電極を形成し、突起付電極を完全に覆うように樹脂層を形成し、樹脂層を研磨して金バンプ露出面を有する金バンプと樹脂層とを形成し、ウェハを分割して半導体チップを完成させるプロセスが開示された。
特開平１１−２９７７５０ 特開平１１−２７４２４１
しかし、前記のチップ・オン・チップ接合プロセスでは、特に樹脂の充填プロセスにおける問題により設計上の制約が大きかった。
すなわち前述の第１の方法では、チップ間に液状の熱硬化性樹脂を注入する際に、親チップ上に樹脂を供給するスペースを設ける必要があり、また、液状樹脂が親チップ上のパッケージ基板に接続される電極を汚染するという問題があるため、親チップのサイズが子チップのサイズに比較して十分大きくなくてはならないという設計上の制約があった。また、樹脂の供給はチップ単位で行わなければならないため、生産性が低いという問題があった。
また第２の方法では、液状樹脂を用いた場合は樹脂の供給量、接着剤フィルムの場合はフィルムの貼付位置精度により第１の方法と同様の親チップ、子チップのサイズに関する制約が発生し、さらに、子チップを親チップ上にフリップチップボンダにて搭載する際に、子チップを吸着保持するツールを汚染することを防ぐために、子チップの厚さが十分厚くなければならないという理由からパッケージの薄型化が困難であった。
また特許文献１に記載された技術では、半導体素子の電極を露出させたまま、電極以外の部分に選択的に接着層を形成することは、特殊なプロセスが必要になり、製造コストが上昇する。具体的には、特許文献１に示されるように、柔軟性のあるシートで電極上を覆い、金型内に保持し、シートと半導体ウェハの間に樹脂を注入するプロセスが必要となり、特殊な製造プロセス、製造設備を必要とする。
さらに、特許文献２に記載された技術では突起電極を完全に覆うように樹脂で埋め込んだ後、樹脂を研削することにより電極を露出させるという固有のプロセスが存在し特殊な製造プロセス、製造設備を必要とする。
本発明は、以上の問題に鑑みてなされたものであり、複数のＩＣチップを、安価な方法で相互に接続し、高密度に集積化して高機能な電子装置を製造するにあたり、ＩＣチップやパッケージ設計上の制約が少なく生産性を向上し、汎用化が容易な電子装置の製造方法及びその電子装置並びに半導体装置の製造方法を提供することを目的とする。
本発明者は、親チップ上に搭載される子チップの電極形成面全面に、ウェハ状態にて樹脂フィルムをラミネートしてダイシングすることにより接着材層を形成し、汎用ワイヤボンダによりAuスタッドバンプを形成した親チップ上に超音波フリップチップ工法を用いて搭載することにより、接着材層を貫通したAuスタッドバンプと子チップ電極の接合とチップ間の樹脂封止を同時に行うことができるという着想に基づき本発明に想到した。
すなわち本発明の電子装置の製造方法は、金属バンプ電極を有する第１の電子装置に搭載されると共に第１の電子装置の前記金属バンプに接続される電極を備える第２の電子装置の前記電極形成面のほぼ全面を被覆する様に第２の電子装置に接着材層を形成する工程と、第１の電子装置に第２の電子装置を搭載する工程とより成り、第１の電子装置に第２の電子装置を搭載する工程で前記第１の電子装置上のバンプ電極が前記接着剤層を貫通して第２の電子装置上の電極と電気的に接続すると共に第１の電子装置と第２の電子装置間が前記接着材層により封止されることを特徴とする。
また本発明の電子装置は金属バンプ電極を有する第１の電子装置に第２の電子装置を搭載して成り、前記第１の電子装置上のバンプ電極が接着剤層を貫通して第２の電子装置上の電極と電気的に接続されると共に第１の電子装置と第２の電子装置間が前記接着材層により封止され、前記接着剤層構成成分を第１の電子装置のバンプ電極と第２の電子装置の電極間に含んでなることを特徴とする。
金属バンプ電極を有する第１の電子装置に搭載されると共に第１の電子装置の前記金属バンプに接続される電極を備える第２の電子装置の前記電極形成面のほぼ全面を被覆する様に第２の電子装置に接着材層を形成する工程と、第１の電子装置に第２の電子装置を搭載する工程とより成り、第１の電子装置に第２の電子装置を搭載する工程で前記第１の電子装置上のバンプ電極が前記接着剤層を貫通して第２の電子装置上の電極と電気的に接続すると共に第１の電子装置と第２の電子装置間が前記接着材層により封止され、接着剤層構成成分を第１の電子装置のバンプ電極と第２の電子装置の電極間に含んでなることを特徴とする。
さらに本発明の半導体装置の製造方法は、ＩＣが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面に接着剤フィルムを貼り付ける工程と、前記接着剤フィルムの貼り付けられたウェハを支持体上で複数のＩＣチップに切断分離する工程とを含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする。
さらに本発明の半導体装置の製造方法は、ＩＣが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面にスピンコート法により接着材層をコーティングする工程と、前記接着材層の形成されたウェハを支持体上で複数のＩＣチップに切断分離する工程を含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする。
さらに本発明の半導体装置の製造方法は、支持体上に形成された接着剤層上に前記ＩＣが複数形成されたウェハの電極形成面を貼り付け、前記ウェハと接着剤層を支持体上で切断分離する工程を含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする。
本発明の電子装置の製造方法によれば、子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付して、ダイシングすることにより、樹脂量の最適化が可能になる。一般に子チップを親チップ上に搭載し接合したときの親チップ上での封止樹脂のはみ出しは、チップ間の間隙を埋める体積以上の樹脂が供給された場合や、供給位置が的確でない場合に発生する。例えば、接合プロセス直前に液状樹脂を親チップ上に供給するポッティング法では、正確に樹脂の量をチップ間の間隙を埋める体積とするのは困難である。また、接着剤フィルムを親チップ上に貼り付ける方法でも、子チップの搭載位置に正確に貼り付けるのは困難で、現実的には５００ミクロン程度の貼付位置誤差が出る。これに対し、本発明の電子装置の製造方法によれば、子チップの面積と供給する樹脂フィルムの厚さにより樹脂量は決まり、また子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付るので樹脂の供給位置も正確に子チップ直下となる。このことにより樹脂はみだしは極めて少なくなり、また樹脂の子チップ上への這い上がりの危険も少ないことから子チップの厚さも極めて薄くすることができる。
本発明の効果として、本発明の電子装置の製造方法によれば、薄く研削された子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付、ダイシングすることにより、樹脂量の最適化と子チップの薄チップ化が可能になり、親チップ、子チップのサイズ、厚さに関する制約が大幅に緩和され生産性が大幅に向上する。そのため設計自由度、生産性の高いチップ・オン・チップ型電子装置が得られる。
また本発明の電子装置によれば、接着剤層構成成分を第１の電子装置のバンプ電極と第２の電子装置の電極間に含んでなることにより接合圧力が局所的に集中し、例えばはんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。この場合に第１の電子装置のバンプ電極と第２の電子装置の電極間はんだ界面に残留する接着剤層構成成分それ自体は直接的には接合には寄与することなく、接合圧力を局所的に集中させて接合プロセスを安定させるという間接的機能が認められる。
図１に示すように金属バンプ電極すなわちＡｕスタッドバンプ１を有する第１の電子装置すなわち親チップ２に搭載されると共に親チップ２のＡｕスタッドバンプ１に接続される電極を備える第２の電子装置すなわち子チップ３の子チップウェハ４の電極形成面のほぼ全面を被覆する様に子チップ３に接着材層５を形成する工程と、親チップ２に子チップ３を搭載する工程とより成り、親チップ２に子チップ３を搭載する工程で親チップ２のＡｕスタッドバンプ１が接着材層５を貫通して子チップ３上の電極と電気的に接続すると共に親チップ２と子チップ３間が接着材層５により封止される。
以上のチップ・オン・チップ接合プロセスにおいて子チップ３と親チップ２とは表面に電子回路の形成された平板形状にされ、かつ、親チップ２は子チップ３より大きな回路面積を有する。また親チップ２は子チップ３と接続されない電極を有し、その電極が親チップ２に子チップ３を搭載した後に子チップ３との接続領域外の表面に露出している。これによって、親チップ２は他のＩＣチップ若しくは配線基板との接続が可能となる。また親チップ２または子チップ３は少なくとも一方がＩＣチップとされる。また親チップ２または子チップ３は少なくとも一方が配線基板であってもよい。
図１に本発明の電子装置の製造方法におけるチップ・オン・チップ接合プロセスの実施例１を示す。図１に示されるように、この実施例では、まず裏面研削により薄型化したダイシング前の子チップウェハ４をダイシングシート６上にマウントし、この状態で接着剤フィルムのウェハ４に対する貼り付けを行う。さらにそのように接着剤フィルムを貼り付け接着材層５を形成した状態でダイシングブレード７によって子チップウェハ４のダイシングを行うことにより子チップ３の個片化を行う。この方法により、電極を含む素子形成面の全面に接着材層５が形成された非常に薄い子チップ３が得られる。
なお、ウェハ４上への接着材層５の形成方法としては、液状樹脂をスピンコート法により塗布する方法を用いても良い。また、減圧雰囲気中でこれを行うことにより、気泡等を巻き込む事無く貼り付けることが可能となる。子チップ３の電極としてはＡｌやＡｕなどが望ましく、形状としては平面状のパッドであっても、メッキ法などで形成されたバンプ形状であっても良い。また子チップ３上のほぼ全面に形成され、Alパッド電極部分に開口部を有する保護膜表面すなわちポリイミドカバー膜表面から窪んだ位置に形成されたAlパッドとすることもできる。なお、保護膜材質としてはポリイミドなどの有機膜の他に、ＳｉＮなどの無機膜だけにすることもできる。
一方、配線基板上に接着剤やＡｇペースト等を用いて搭載された親チップ２のＡｌパッド電極上にワイヤボンダを用いてＡｕスタッドバンプ１の形成を行う。
次に、チップ・オン・チップの接合プロセスでは、周知の超音波フリップチップボンダにより親チップ２上に子チップ３を搭載し、親チップ２上に形成されたバンプ電極が子チップ３の電極上の樹脂を貫通し、子チップ３の電極と接続し、同時に子チップ３上に形成された接着材層５により、子チップ３及び親チップ２間が樹脂封止された状態が形成できる。この工法を用いることにより、チップ間を封止する樹脂の量はウェハ状態で貼り付ける樹脂フィルムの厚さとチップサイズによりほぼ正確に決定され、子チップ３の搭載される部分に正確に樹脂が供給されることになる。このことは、子チップ３の搭載領域から樹脂が大きくはみだすことで親チップ２上に形成されたパッケージ基板に接続するための電極を汚染することや、樹脂が子チップ３上に乗り上げることを防止することが可能となり、結果として子チップ３と親チップ２のチップサイズに関する制限が小さくなり、さらに、子チップ３を薄型化できるということを意味する。
上記のプロセスにおいては、子チップ３上の樹脂層は、親チップ２への接合時にチップ間に樹脂が十分に充填されるために電極表面を完全に被覆していることが必要であり、また、フリップチップボンダにより搭載する際にカメラによる子チップ３表面のパターン認識が可能であることを考慮し、３５ミクロン程度以下であることが望ましい。またフィルム樹脂の特性としては、ダイシングシート６上のウェハに貼り付けることを考慮し、１００℃以下の低温で接着可能な樹脂であることが望ましい。また上記プロセスでは、親チップ２のバンプ電極が樹脂を貫通、子チップ３の電極に押圧する過程において、子チップ３に対して超音波振動を印加することにより、両電極間に存在する殆どの樹脂が排除され、電極間に金属的、電気的接続を得ることが可能である。この場合フィルム樹脂の構成成分が両電極間に残存する場合もある。この際、超音波の振動エネルギーが電極間に効率的に供給されて良好な電極間の接合を得るために、接合温度において樹脂の粘度が約１０００Ｐａ・ｓ以下に下がるような樹脂を選択することが望ましい。このような適切な樹脂や接合プロセス条件を選定することにより、電極間の接合部に含まれる接着材層５構成成分は微量となり、或いは無くなり、高い信頼性の確保が可能となる。
以上のプロセスによりチップ・オン・チップ構造を形成した後は、一般の製造方法と同様に、ワイヤボンディングを用いて親チップ２上の電極と配線基板を接続、最後にチップやワイヤボンディング部をトランスファーモールド法などにより樹脂封止することにより、チップ・オン・チップ構造を含む半導体パッケージを形成する。
図２に本発明の実施例２を示す。実施例１では、親チップ２が配線基板上に搭載された状態で実施されているが、これに限らず、親チップ２をダイシングにより個片化する前の親チップウェハ８状態で子チップ３を接合しても構わない。このようにウェハ８状態で接合することにより、親チップ２、子チップ３間の高い平行度が得られ、狭ピッチの接続にも対応可能である。また、図では親チップ２上のバンプ電極として、メッキ法を用いて形成されたＡｕメッキバンプ１ａを用いた場合を示している。親チップ２のバンプ電極としては、この他にもはんだバンプ電極を始め、各種の材料により構成されたバンプを用いることが可能である。さらに、親チップ２、子チップ３、いずれかの電極をはんだ材料により構成することで、はんだ溶融による液層拡散を用いた接合プロセスを用いることもできる。
この実施例ではバンプ電極が狭ピッチ化することによりチップ間の間隙が小さくなった場合でも、親チップ２が厚さの均一性に優れたウェハ状態でチップ・オン・チップ接合プロセスを行うことにより、親チップ２と子チップ３の平行度を保つことが容易になる。またメッキ法により狭ピッチのバンプを形成できる。さらに、はんだを用いた溶融接合法を用いることにより接合部の下部に形成された配線や素子にダメージを与える危険の小さな接合プロセスが実現できる。
図３に子チップ３表面への接着材層５の形成プロセスに関する前記各実施例とは異なる実施例を示す。この実施例ではダイシングを行う際の支持体であるダイシングシート６上にはあらかじめ接着剤フィルムを貼り付けて接着材層５が形成されており、子チップ３ウェハ４の電極形成面をこの接着材層５に貼り付けた状態でダイシングブレード７により子チップ３と接着材層５とを共に切断することにより表面に接着材層５の形成された子チップ３を得ることが可能である。
図４に本発明の実施例４を示す。実施例４では親チップ２上のバンプ電極として、メッキ法を用いて形成されたＡｕメッキバンプ１ａを用い、子チップ３の電極部９表面に低融点材料であるはんだ１０を設けた。また接着材層５は導電性フィラー１１を分散して含有する。その結果、図４（ｂ）に示されるように、親チップ２上のＡｕメッキバンプ１ａと子チップ３のはんだ１０が接合された状態では、接合部分に導電性フィラー１１が介在する。その結果、導電性フィラー１１が備える性能により、接合プロセスの安定化と、接合部分の特性改善が可能となる。具体的には、導電性フィラー１１が介在することにより接合圧力が局所的に集中し、はんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。また係る介在物は導電性フィラー１１に限られず、例えば絶縁性介在物を介在させることによってＡｕメッキバンプ１ａと子チップ３のはんだ１０の接合強度を向上する等、目的に応じて介在物を選択し、Ａｕメッキバンプ１ａと子チップ３のはんだ１０の接合部に所要の特性を付与することが可能となる。
なお、導電性フィラー１１としては、図４（ｂ）示される導体球の他に、樹脂コアを持つものなども用いることができる。
なお以上の本発明の電子装置の製造方法の実施に際し、親チップ２上に子チップ３を搭載するに当たり、子チップ３を温度管理する機構を備える電子装置製造装置を用いて子チップ３を所定に温度管理して親チップ２上に子チップ３を搭載する製造工程を実施することによって、円滑に電子装置の製造工程を進めることができる。
以上、本発明の好適な実施例について種々述べてきたが、本発明は前記実施例に限定されるものでなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのはもちろんのことである。
例えば、ダイシングシート６はシート状のものに限定するものでなく、ウェハをダイシングする際にウェハを支持するもの（ここでは支持体と呼ぶ）であれば良い。また、ダイシングシート６上にあらかじめ接着材層５を形成しておき、半導体ウェハの回路形成面を接着材層５に接着、ダイシングを行うという方法を用いても良い。また、子チップ３ウェハ４上への樹脂の供給方法としては、ダイシングシート６上でのフィルム樹脂の貼付によるものだけでなく、液状樹脂をスピンコート法によりウェハ上に供給する方法を用いても良い。いずれにしても、ダイシングを行う際のウェハを支持する構造体（支持体）の上でウェハに接着材層５が形成され、この状態でダイシングを行うことにより、薄いチップに対して接着材層を形成することが可能になる。
バンプ接続工法に関しても、超音波併用熱圧着工法、熱圧着工法、はんだによる溶融接合法など電極構成素材に応じて最適なものを選ぶことができる。
また、ここまでは２つのＩＣチップをチップ・オン・チップ接合する構成に関して述べてきたが、親チップ２すなわち第１の電子装置及び子チップ３すなわち第２の電子装置はそれぞれＩＣに限定されず、いずれかが配線基板等の電子回路の形成された平板状の電子装置であっても良い。
本発明に係る電子装置の接続方法の一実施例を示す図である。 本発明に係る電子装置の接続方法の他の一実施例を示す図である。 本発明に係る電子装置の接続方法の別の実施例を示す図である。 本発明に係る電子装置の接続方法のさらに他の実施例を示す図である。 従来における電子装置の接続方法を示す図である。
符号の説明
４・・・子チップウェハ、３・・・子チップ、２・・・親チップ、１・・・Ａｕスタッドバンプ、５・・・接着材層、６・・・ダイシングシート、８・・・親チップウェハ。

Claims (27)

  1. 金属バンプ電極を有する第１の電子装置に搭載されると共に第１の電子装置の前記金属バンプに接続される電極を備える第２の電子装置の前記電極形成面のほぼ全面を被覆する様に第２の電子装置に接着材層を形成する工程と、第１の電子装置に第２の電子装置を搭載する工程とより成り、第１の電子装置に第２の電子装置を搭載する工程で前記第１の電子装置上のバンプ電極が前記接着剤層を貫通して第２の電子装置上の電極と電気的に接続すると共に第１の電子装置と第２の電子装置間が前記接着材層により封止されることを特徴とする電子装置の製造方法。
  2. 第１の電子装置および第２の電子装置のそれぞれの表面に電子回路が形成され、第１の電子装置が第２の電子装置よりも大なる面積の領域に電子回路を有する請求項１に記載の電子装置の製造方法。
  3. 第１の電子装置が、第２の電子装置の電極と接続されない電極を有し、第１の電子装置に第２の電子装置を搭載して第２の電子装置の電極と第１の電子装置の電極とを接続した後に第２の電子装置の電極と接続されない第１の電子装置の電極が表面に露出している請求項１に記載の電子装置の製造方法。
  4. 第１の電子装置または第２の電子装置がＩＣチップである請求項１に記載の電子装置の製造方法。
  5. 第１の電子装置または第２の電子装置が配線基板である請求項１に記載の電子装置の製造方法。
  6. 第１の電子装置上のバンプ電極の表面または第２の電子装置上の電極の表面が、ＡｕまたはＣｕを主成分とする金属により形成されている請求項１に記載の電子装置の製造方法。
  7. 第１の電子装置上のバンプ電極の表面または第２の電子装置上の電極の表面が電極材料よりも融点の低い低融点材料により形成されている請求項１に記載の電子装置の製造方法。
  8. 第１の電子装置上のバンプ電極の表面がＡｕを主成分とする金属により形成されており、第２の電子装置上の電極の表面がＡｌを主成分とする金属により形成されている請求項１に記載の電子装置。
  9. 第１の電子装置が配線基板上に搭載されたＩＣチップである請求項１に記載の電子装置の製造方法。
  10. 複数のＩＣが形成された半導体ウェハの各々のＩＣを第１の電子装置として第１の電子装置に第２の電子装置を搭載する工程が行われる請求項１に記載の電子装置の製造方法。
  11. 第２の電子装置がＩＣチップである請求項１に記載の電子装置の製造方法。
  12. 第１の電子装置上のバンプ電極がワイヤボンディング法を用いて形成されたＡｕスタッドバンプである請求項１に記載の電子装置の製造方法。
  13. 第１の電子装置上のバンプ電極がメッキ法を用いて形成された金属バンプである請求項１に記載の電子装置の製造方法。
  14. 第２の電子装置上の電極が、第２の電子装置上に形成され前記電極部分に開口部を有する保護膜表面から窪んだ位置に形成されたAlパッドである請求項１に記載の電子装置の製造方法。
  15. 第２の電子装置上の電極が、AuメッキバンプまたはAuパッドである請求項１に記載の電子装置の製造方法。
  16. 請求項１に記載の電子装置の製造方法において、第１の電子装置上に複数の第２の電子装置を搭載することを特徴とする電子装置の製造方法。
  17. 請求項１に記載の電子装置の製造方法において、第１の電子装置に第２の電子装置を搭載し、第２の電子装置に対して、加熱及び加圧を行うことにより第１の電子装置上のバンプ電極と第２の電子装置上の電極とを接合すると共に接着剤層により第１の電子装置と第２の電子装置間を封止することを特徴とする電子装置の製造方法。
  18. 請求項１に記載の電子装置の製造方法において、第１の電子装置上に第２の電子装置を搭載し、第２の電子装置に対して、加熱及び加圧を行うと共に超音波を印加することにより、第１の電子装置上のバンプ電極と第２の電子装置上の電極とを接合すると共に接着剤層により第１の電子装置と第２の電子装置間を封止することを特徴とする電子装置の製造方法。
  19. 請求項１に記載の電子装置の製造方法において、第１の電子装置上に第２の電子装置を搭載し、第２の電子装置に対して、第1の工程で加熱及び加圧を行うと共に超音波を印加し、これに続く第２の工程で加圧力を上昇させることにより、第１の電子装置上のバンプ電極と第２の電子装置上の電極とを接合すると共に接着剤層により第１の電子装置と第２の電子装置間を封止することを特徴とする電子装置の製造方法。
  20. 請求項１に記載の電子装置の製造方法において、第２の電子装置を所定に温度管理することを特徴とする電子装置の製造方法。
  21. 金属バンプ電極を有する第１の電子装置に第２の電子装置を搭載して成り、前記第１の電子装置上のバンプ電極が接着剤層を貫通して第２の電子装置上の電極と電気的に接続されると共に第１の電子装置と第２の電子装置間が前記接着材層により封止され、前記接着剤層構成成分を第１の電子装置のバンプ電極と第２の電子装置の電極間に含んでなることを特徴とする電子装置。
  22. 金属バンプ電極を有する第１の電子装置に搭載されると共に第１の電子装置の前記金属バンプに接続される電極を備える第２の電子装置の前記電極形成面のほぼ全面を被覆する様に第２の電子装置に接着材層を形成する工程と、第１の電子装置に第２の電子装置を搭載する工程とより成り、第１の電子装置に第２の電子装置を搭載する工程で前記第１の電子装置上のバンプ電極が前記接着剤層を貫通して第２の電子装置上の電極と電気的に接続すると共に第１の電子装置と第２の電子装置間が前記接着材層により封止され、接着剤層構成成分を第１の電子装置のバンプ電極と第２の電子装置の電極間に含んでなることを特徴とする電子装置。
  23. ＩＣが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面に接着剤フィルムを貼り付ける工程と、前記接着剤フィルムの貼り付けられたウェハを支持体上で複数のＩＣチップに切断分離する工程とを含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
  24. ＩＣが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面にスピンコート法により接着材層をコーティングする工程と、前記接着材層の形成されたウェハを支持体上で複数のＩＣチップに切断分離する工程を含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
  25. 支持体上に形成された接着剤層上に前記ＩＣが複数形成されたウェハの電極形成面を貼り付け、前記ウェハと接着剤層を支持体上で切断分離する工程を含み、ＩＣチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
  26. 請求項２３又は２４に記載の半導体装置の製造方法において、前記ウェハを支持体上に貼り付ける工程の前に、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
  27. 請求項２５に記載の半導体装置の製造方法において、支持体上にウェハを貼り付ける工程の後に、ウェハの電極形成面と相対する面を研削し、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
JP2003295067A 2003-08-19 2003-08-19 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 Pending JP2005064362A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003295067A JP2005064362A (ja) 2003-08-19 2003-08-19 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
KR1020040064361A KR100652242B1 (ko) 2003-08-19 2004-08-16 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
US10/919,411 US7238548B2 (en) 2003-08-19 2004-08-17 Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
CN2008101610589A CN101388387B (zh) 2003-08-19 2004-08-19 电子装置和制造电子装置的方法
TW093124940A TWI248655B (en) 2003-08-19 2004-08-19 Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
CNB2004100577886A CN100438001C (zh) 2003-08-19 2004-08-19 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
US11/798,224 US7554205B2 (en) 2003-08-19 2007-05-11 Flip-chip type semiconductor device
US12/257,689 US7763985B2 (en) 2003-08-19 2008-10-24 Flip-chip type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003295067A JP2005064362A (ja) 2003-08-19 2003-08-19 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008110753A Division JP2008219039A (ja) 2008-04-21 2008-04-21 半導体パッケージ及び製造方法
JP2008265799A Division JP2009065183A (ja) 2008-10-14 2008-10-14 電子装置及びその電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005064362A true JP2005064362A (ja) 2005-03-10
JP2005064362A5 JP2005064362A5 (ja) 2005-10-06

Family

ID=34191076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295067A Pending JP2005064362A (ja) 2003-08-19 2003-08-19 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法

Country Status (5)

Country Link
US (3) US7238548B2 (ja)
JP (1) JP2005064362A (ja)
KR (1) KR100652242B1 (ja)
CN (2) CN101388387B (ja)
TW (1) TWI248655B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194303A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置の製造方法
JP2011086829A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp 半導体パッケージ及びその製造方法
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9356397B2 (en) 2012-01-19 2016-05-31 Asustek Computer Inc. Connector and electronic system using the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
US7195952B2 (en) * 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
US7325381B2 (en) * 2005-09-12 2008-02-05 Waldron Joseph M Devices and methods for introducing air into, or removing air from, containers
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
JP4758869B2 (ja) * 2006-11-08 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
US8335369B2 (en) * 2007-02-28 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mask defect analysis
JP5014890B2 (ja) * 2007-06-20 2012-08-29 パナソニック株式会社 電極芯線の接合方法
US8323065B2 (en) 2008-07-22 2012-12-04 Lg Display Co., Ltd. Organic electro-luminescence display device and manufacturing method thereof
KR101281748B1 (ko) * 2008-10-23 2013-07-04 엘지디스플레이 주식회사 상부 발광방식 유기전계발광소자
US10910364B2 (en) * 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) * 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8138020B2 (en) * 2010-03-25 2012-03-20 International Business Machines Corporation Wafer level integrated interconnect decal and manufacturing method thereof
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
TWI467733B (zh) * 2012-05-16 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
CN110246814B (zh) * 2019-05-30 2021-07-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
US11158562B2 (en) * 2020-02-11 2021-10-26 International Business Machines Corporation Conformal integrated circuit (IC) device package lid

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312942A (ja) 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5672400A (en) * 1995-12-21 1997-09-30 Minnesota Mining And Manufacturing Company Electronic assembly with semi-crystalline copolymer adhesive
KR100443484B1 (ko) * 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
KR100568491B1 (ko) * 1997-07-04 2006-04-07 제온 코포레이션 반도체부품 접착제
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JPH1154662A (ja) * 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JP3417292B2 (ja) 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP3336253B2 (ja) 1998-04-23 2002-10-21 松下電工株式会社 半導体装置とその製造方法、実装方法および用途
CN1242602A (zh) * 1998-07-16 2000-01-26 日东电工株式会社 晶片规模封装结构及其内使用的电路板
JP2000252320A (ja) 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置およびその製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001176898A (ja) 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法
JP4547523B2 (ja) 2000-09-25 2010-09-22 太陽誘電株式会社 チップ部品組立体とその製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
JP2002280401A (ja) 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002350840A (ja) * 2001-05-28 2002-12-04 Hitachi Ltd 反射型液晶表示装置
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
JP2003168700A (ja) 2001-09-18 2003-06-13 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194303A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置の製造方法
JP2011086829A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp 半導体パッケージ及びその製造方法
US8456020B2 (en) 2009-10-16 2013-06-04 Renesas Electronics Corporation Semiconductor package and method of manufacturing the same
US9356397B2 (en) 2012-01-19 2016-05-31 Asustek Computer Inc. Connector and electronic system using the same
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20090051029A1 (en) 2009-02-26
TWI248655B (en) 2006-02-01
CN101388387B (zh) 2011-04-13
US20050040541A1 (en) 2005-02-24
CN100438001C (zh) 2008-11-26
US7238548B2 (en) 2007-07-03
CN1585123A (zh) 2005-02-23
US7763985B2 (en) 2010-07-27
TW200511458A (en) 2005-03-16
KR20050020632A (ko) 2005-03-04
CN101388387A (zh) 2009-03-18
US7554205B2 (en) 2009-06-30
US20070216035A1 (en) 2007-09-20
KR100652242B1 (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2005064362A5 (ja)
TWI277187B (en) Semiconductor device and manufacturing method for the same
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP3597754B2 (ja) 半導体装置及びその製造方法
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
JP4757398B2 (ja) 半導体装置の製造方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2003060118A (ja) 半導体装置の製造方法
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
KR20140029268A (ko) 반도체 장치의 제조 방법
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP3892359B2 (ja) 半導体チップの実装方法
JP2002110856A (ja) 半導体装置の製造方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009065183A (ja) 電子装置及びその電子装置の製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2008219039A (ja) 半導体パッケージ及び製造方法
JP2012099693A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090312