JP2000252320A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000252320A
JP2000252320A JP11053866A JP5386699A JP2000252320A JP 2000252320 A JP2000252320 A JP 2000252320A JP 11053866 A JP11053866 A JP 11053866A JP 5386699 A JP5386699 A JP 5386699A JP 2000252320 A JP2000252320 A JP 2000252320A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor chip
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11053866A
Other languages
English (en)
Inventor
Tsukio Funaki
月夫 船木
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP11053866A priority Critical patent/JP2000252320A/ja
Publication of JP2000252320A publication Critical patent/JP2000252320A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ実装におけるチップサイズの
縮小化およびチップ実装工程の簡素化を図る。 【解決手段】 半導体チップ１のパッド１ｃに対応して
配置されたワイヤバンプ２がチップ支持面３ｂに設けら
れ、かつ半導体チップ１の主面１ａとチップ支持面３ｂ
とを対向させて半導体チップ１をＦＣＡ実装によって支
持するチップ支持基板３と、半導体チップ１とチップ支
持基板３との間に配置され、かつ半導体チップ１のパッ
ド１ｃとチップ支持基板３のワイヤバンプ２との機械的
接触を保持してパッド１ｃとワイヤバンプ２とを電気的
に接続した状態に保つ異方性導電樹脂７と、外部装置と
電気的信号の受け渡しを行うソケットとからなり、半導
体チップ１のパッド１ｃとチップ支持基板３の基板端子
３ａとの電気的接続がチップ支持基板３の基板端子３ａ
上に設けられたワイヤバンプ２を介して行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、半導体チップの実装におけるフリップチッ
プ実装に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体チップの実装密度を向上させるため
の実装方法として、半導体チップの主面とチップ支持基
板のチップ支持面とを対向させてフェイスダウンによっ
て実装を行うフリップチップ実装が知られている。
【０００４】このフリップチップ実装では、半導体チッ
プの主面に形成された表面電極にワイヤバンプ（スタッ
ドバンプともいう）によって突起状電極を形成し、一
方、チップ支持基板には、半導体チップの表面電極に対
応させた配置で基板側の電極を形成しておく。
【０００５】さらに、フリップチップ実装を行う際に
は、半導体チップとチップ支持基板との間に異方性導電
樹脂（樹脂の状態などにより、異方性導電フィルム、異
方性導電シート、異方性導電膜あるいはＡＣＦ（Anisot
ropic Conductive Film)などと呼ばれる）を用いる場合
が多い。
【０００６】すなわち、異方性導電樹脂に含まれる導電
性粒子を介して半導体チップの表面電極上の突起状電極
とチップ支持基板の電極とを接触させ、この接触状態を
異方性導電樹脂の樹脂によって固めて保持し、これによ
り、半導体チップの表面電極上の突起状電極とチップ支
持基板の電極との電気的接続を保っている。
【０００７】このような半導体チップの実装方法をＦＣ
Ａ（Flip Chip Attach) 実装と呼び、半田などを溶融し
た金属的接合による電気的接続とは異なり、機械的な接
触を樹脂などによって保持して電気的に接続させるもの
である。
【０００８】なお、異方性導電樹脂を用いた種々のフリ
ップチップ実装については、例えば、株式会社工業調査
会、１９９４年５月１日発行、「電子材料１９９４年５
月号」、３７〜４２頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術において、チップ側にワイヤバンプによって突起状電
極を形成するＦＣＡ実装の場合、チップ表面の活性領域
（素子形成領域）の表面電極上にはワイヤバンプの形成
ができないことが問題となる。
【００１０】これは、半導体チップの活性領域の表面電
極にワイヤバンプによる突起状電極を形成しようとする
と、ワイヤバンプ形成時の超音波振動によってチップ表
面の絶縁膜が破壊されてチップ内の回路が破損するため
である。
【００１１】したがって、チップ側にワイヤバンプを形
成して行うＦＣＡ実装では、半導体チップの活性領域外
にしかワイヤバンプが形成できないため、ワイヤバンプ
による突起状電極の形成数が限られるとともに、その結
果、半導体チップの小形化が図れないことが問題とな
る。
【００１２】また、半導体チップの活性領域の表面電極
に半田などのバンプ電極を形成してＣＣＢ（Controlled
Collapse bonding)接続などによって半導体チップを実
装する方法もあるが、チップ実装工程として、半田塗布
（転写など）工程、半田リフロー工程、アンダーフィル
封止工程および半田洗浄工程などが必要となり、工程数
の増加と鉛フリーの実現ができないことが問題となる。
【００１３】本発明の目的は、フリップチップ実装にお
けるチップサイズの縮小化およびチップ実装工程の簡素
化を図る半導体装置およびその製造方法を提供すること
にある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１６】すなわち、本発明による半導体装置は、半
導体チップの表面電極に対応して配置された突起状電極
がチップ支持面に設けられ、前記半導体チップの主面と
前記チップ支持面とを対向させて前記半導体チップをフ
リップチップ実装によって支持するチップ支持基板と、
前記半導体チップと前記チップ支持基板との間に配置さ
れ、前記半導体チップの前記表面電極と前記チップ支持
基板の前記突起状電極との機械的接触を保持して前記表
面電極と前記突起状電極とを電気的に接続した状態に保
つ絶縁性樹脂部材とを有し、前記半導体チップの前記表
面電極と前記チップ支持基板との電気的接続が前記チッ
プ支持基板に設けられた前記突起状電極を介して行われ
るものである。
【００１７】これにより、半導体チップの表面電極には
突起状電極を形成しないため、半導体チップの主面の活
性領域に形成された表面電極であっても、この表面電極
とチップ支持基板側の突起状電極とを接触させて電気的
接続を行うことができる。
【００１８】その結果、チップ実装を行うにあたり、主
面の活性領域に表面電極が形成された半導体チップでも
用いることが可能になるため、半導体チップにおける表
面電極の形成密度を向上させることができる。
【００１９】さらに、表面電極の形成数が同じ半導体チ
ップ同士において外周パッド配列の場合と、活性領域内
パッド配列の場合とでチップサイズを比較すると、活性
領域内パッド配列の場合の方が大幅にチップサイズを縮
小できる。つまり、表面電極の配置が外周パッド配列に
限定されないため、半導体チップの小形化を図ることが
できる。
【００２０】また、本発明の半導体装置の製造方法は、
主面に表面電極が形成された半導体チップを準備する工
程と、前記半導体チップの前記表面電極に対応させてチ
ップ支持基板のチップ支持面に突起状電極を設ける工程
と、前記半導体チップの前記主面と前記チップ支持基板
の前記チップ支持面とを対向させて前記半導体チップの
前記表面電極とこれに対応する前記チップ支持基板の前
記突起状電極との位置を合わせる工程と、前記半導体チ
ップと前記チップ支持基板との間に配置された絶縁性樹
脂部材により、前記半導体チップの前記表面電極と前記
チップ支持基板の前記突起状電極との機械的接触を保持
して前記表面電極と前記突起状電極とを電気的に接続し
た状態に保って前記チップ支持基板に前記半導体チップ
をフリップチップ実装する工程とを有し、前記半導体チ
ップの前記表面電極と前記チップ支持基板との電気的接
続を前記チップ支持基板に設けられた前記突起状電極を
介して行うものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２２】図１は本発明の半導体装置の実施の形態の
一例であるＭＣＭの構造を示す図であり、（ａ）は平面
図、（ｂ）は側面図、図２（ａ),（ｂ),（ｃ),（ｄ）は
本発明の実施の形態の半導体装置の製造方法の一例を示
す拡大部分断面図、図３は本発明の実施の形態の半導体
装置の製造方法における熱圧着工程の一例を示す拡大部
分断面図、図４は本発明の実施の形態の半導体装置に実
装される半導体チップの主面のパッド配列の一例を示す
平面図であり、（ａ）は外周パッド配列、（ｂ）は活性
領域内パッド配列である。
【００２３】本実施の形態の半導体装置は、フェイスダ
ウンによってフリップチップ実装が行われて組み立てら
れたものであり、その一例として５つの半導体チップ１
を有した図１に示すＭＣＭ（Multi-Chip-Module)６を取
り上げて説明する。
【００２４】したがって、チップ支持面３ｂ上に搭載さ
れる５つの半導体チップ１は、マイコン、ＣＰＵ（Cent
ral Processing Unit)、メモリなどの機能の異なった複
数種類のものであり、ＭＣＭ６は、モジュール製品であ
る。
【００２５】ＭＣＭ６の構造は、半導体チップ１のパッ
ド１ｃ（表面電極）に対応して配置された突起状電極が
チップ支持面３ｂに設けられ、かつ半導体チップ１の主
面１ａとチップ支持面３ｂとを対向させて半導体チップ
１をフリップチップ実装によって支持するチップ支持基
板３と、半導体チップ１とチップ支持基板３との間に配
置され、かつ半導体チップ１のパッド１ｃとチップ支持
基板３の前記突起状電極との機械的接触を保持してパッ
ド１ｃと前記突起状電極とを電気的に接続した状態に保
つ絶縁性樹脂部材と、抵抗などの小形の電子部品５と、
外部装置と電気的信号の受け渡しを行うインタフェース
であるソケット（外部端子）４とからなり、半導体チッ
プ１のパッド１ｃとチップ支持基板３の基板端子３ａと
の電気的接続がチップ支持基板３の基板端子３ａ上に設
けられた前記突起状電極を介して行われるものである。
【００２６】なお、ＭＣＭ６は、フリップチップ実装の
うち、半導体チップ１がＦＣＡ実装されたものである。
【００２７】ここで、ＦＣＡ（Flip Chip Attachment)
実装は、半田などを溶融した金属的接合による電気的接
続とは異なり、半導体チップ１のパッド１ｃとチップ支
持基板３の基板端子３ａとを機械的に接触させて、この
機械的な接触状態を前記絶縁性樹脂部材によって固めて
保持し、これにより、半導体チップ１のパッド１ｃとチ
ップ支持基板３の基板端子３ａとの電気的接続を保つ実
装方法である。
【００２８】その際、本実施の形態のＭＣＭ６では、チ
ップ支持基板３の基板端子３ａ上に突起状電極を設け、
この突起状電極を介して半導体チップ１のパッド１ｃと
基板端子３ａとが電気的に接続されている。
【００２９】さらに、本実施の形態のＭＣＭ６は、前記
突起状電極としてワイヤバンプ２（スタッドバンプとも
いう）を形成したものである。
【００３０】すなわち、ワイヤボンディング技術を利用
して、フリップチップ実装を行う前にチップ支持基板３
の基板端子３ａ上に金などのワイヤバンプ２を形成し、
このチップ支持基板３を用いて組み立てを行ったもので
ある。
【００３１】さらに、本実施の形態のＭＣＭ６は、前記
絶縁性樹脂部材として異方性導電樹脂７を用いた場合で
あり、したがって、異方性導電樹脂７が半導体チップ１
とチップ支持基板３との間に配置され、異方性導電樹脂
７に含まれる導電性粒子を介して半導体チップ１のパッ
ド１ｃとチップ支持基板３のワイヤバンプ２とが接触し
ており、ワイヤバンプ２およびこれと半導体チップ１の
パッド１ｃとの接触部が、異方性導電樹脂７の樹脂材
（熱硬化性あるいは熱可塑性の接着材）によって固めら
れている。
【００３２】なお、異方性導電樹脂７には、その樹脂材
の状態によってフィルム状（シート状）のものとペース
ト状のものとがあり、フィルム状のものは、例えば、Ａ
ＣＦ（Anisotropic Conductive Film)または異方性導電
膜などと呼ばれる。
【００３３】また、本実施の形態のＭＣＭ６は、主面１
ａの活性領域１ｄ（素子形成領域）にパッド１ｃが形成
された半導体チップ１を用いたものであり、図２（ｄ）
に示すように、本実施の形態の半導体チップ１は、活性
領域１ｄとその外側である外周とにパッド１ｃが形成さ
れている。
【００３４】したがって、活性領域１ｄのパッド１ｃと
チップ支持基板３のワイヤバンプ２とが電気的に接続さ
れ、かつ活性領域１ｄ外のパッド１ｃとチップ支持基板
３のワイヤバンプ２も電気的に接続されている。
【００３５】なお、半導体チップ１としては、図４
（ａ）に示すような外周パッド配列のものを用いてもよ
いし、あるいは、図４（ｂ）に示すような活性領域内パ
ッド配列のものを用いてもよい。
【００３６】また、本実施の形態のＭＣＭ６では、半導
体チップ１のパッド１ｃの表面およびワイヤバンプ２の
表面が、金（Ａｕ）、Ｐｔ（白金）またはＰｄ（パラジ
ウム）などの貴金属によって覆われている。
【００３７】これは、パッド１ｃやワイヤバンプ２の表
面の酸化を防ぐものであり、メッキなどによってその表
面を覆うものである。
【００３８】ただし、貴金属によるメッキは、パッド１
ｃとワイヤバンプ２のうち、何れか一方のみに行われて
いてもよいし、両者とも行われていなくてもよいが、酸
化による接続不良を防ぐためには、両者に行われている
ことが好ましい。
【００３９】また、本実施の形態のＭＣＭ６は、図１に
示すように、５つの半導体チップ１を搭載したモジュー
ルであるが、搭載される半導体チップ１の数やその機能
は、特に限定されるものではない。
【００４０】すなわち、５つの半導体チップ１が、それ
ぞれにベアチップで、かつ異方性導電樹脂７を介してチ
ップ支持基板３にフリップチップ実装されている。
【００４１】なお、チップ支持基板３は、有機性の絶縁
性基板であるが、セラミック基板などであってもよく、
そのチップ支持面３ｂには、搭載する５つの半導体チッ
プ１のパッド１ｃの配列に対応させた銅−ニッケル合金
などからなる複数の基板端子３ａが設けられ、さらに、
それぞれの基板端子３ａ上に金などからなるワイヤバン
プ２が形成されている。
【００４２】また、フリップチップ実装の際には、図示
しない加熱ブロックなどによって半導体チップ１とチッ
プ支持基板３とに所定の熱および荷重が加えられると、
チップ支持基板３の基板端子３ａ上に設けられたワイヤ
バンプ２が異方性導電膜７中の熱硬化性の樹脂材（接着
材）を押し退けて半導体チップ１のパッド１ｃに向か
い、その後、ワイヤバンプ２が導電性粒子を介してパッ
ド１ｃに接触する。
【００４３】これにより、ＭＣＭ６においては、半導体
チップ１のパッド１ｃとチップ支持基板３の基板端子３
ａとが熱硬化性樹脂に含まれる導電性粒子によって電気
的に接続されている。
【００４４】次に、本実施の形態によるＭＣＭ６（半導
体装置）の製造方法を図２および図３に示す製造プロセ
スに基づいて説明する。
【００４５】なお、図２および図３は、チップ支持面３
ｂにＦＣＡ実装される５つの半導体チップ１のうちの１
つの半導体チップ１の実装例をその代表として示したも
のであるが、他の４つの半導体チップ１においてもその
ＦＣＡ実装の方法は、図２および図３に図示したものと
同様である。
【００４６】まず、それぞれの主面１ａにパッド１ｃが
形成された５つの半導体チップ１を準備する。
【００４７】なお、ここでは、活性領域１ｄとその外側
である外周とにパッド１ｃが形成された半導体チップ１
を用いる場合を説明するが、図４（ａ）に示すような外
周パッド配列のものを用いてもよいし、あるいは、図４
（ｂ）に示すような活性領域内パッド配列のものを用い
てもよい。
【００４８】さらに、半導体チップ１のパッド１ｃの表
面は、Ａｕ、ＰｔもしくはＰｄなどの貴金属によるメッ
キによって覆われていることが好ましい。
【００４９】つまり、パッド１ｃの表面には、貴金属に
よるメッキ処理が行われていることが好ましい。
【００５０】一方、５つの半導体チップ１のそれぞれの
パッド１ｃの配列に対応して基板端子３ａが設けられた
図２（ａ）に示すチップ支持基板３を準備する。
【００５１】なお、チップ支持基板３の基板端子３ａの
表面も、Ａｕ、ＰｔもしくはＰｄなどの貴金属によるメ
ッキによって覆われていることが好ましい。
【００５２】その後、図２（ｂ）に示すように、チップ
支持基板３の各基板端子３ａ上にワイヤボンディング設
備を用いて金などのワイヤバンプ２（突起状電極）を形
成する。
【００５３】なお、ワイヤバンプ２についても、Ａｕ以
外の金属ワイヤ、例えば、銅ワイヤなどで形成した際に
は、その表面をＡｕ、ＰｔもしくはＰｄなどの貴金属の
メッキによって覆うことが好ましい。
【００５４】続いて、図２（ｃ）に示すように、ワイヤ
バンプ２を形成したチップ支持基板３のチップ支持面３
ｂの所定箇所に異方性導電樹脂７（絶縁性樹脂部材）を
配置する。
【００５５】すなわち、半導体チップ１に対応させて異
方性導電樹脂７を塗布または載せる。
【００５６】ここで、異方性導電樹脂７は、柔らかなペ
ースト（樹脂）状のものであっても、またフィルム（シ
ート）状に形成したものであってもよい。
【００５７】したがって、異方性導電樹脂７が柔らかな
ペースト状のものである場合には、チップ支持面３ｂの
チップ支持面３ｂの所定箇所に、かつ半導体チップ１に
対応させて異方性導電樹脂７を所定量塗布する。
【００５８】また、異方性導電樹脂７がフィルム状のも
のである場合には、異方性導電樹脂７を所定の大きさに
切断して形成し、これをチップ支持基板３のチップ支持
面３ｂの半導体チップ１に対応させた位置に張り付け
る。
【００５９】その後、図２（ｄ）に示すように、半導体
チップ１を反転させてその背面１ｂを上方に向け、この
状態でチップ支持基板３のチップ支持面３ｂに配置させ
た異方性導電樹脂７上に半導体チップ１を位置合わせし
て載置する。
【００６０】つまり、半導体チップ１のパッド１ｃと、
これに対応する基板端子３ａとの位置を合わせて異方性
導電樹脂７上に半導体チップ１をフェイスダウンで載置
する。
【００６１】その後、図３に示すように、半導体チップ
１の背面１ｂとチップ支持基板３の裏面３ｃとから図示
しない加熱ブロックおよび加熱ステージによって加熱・
加圧して熱圧着し、これにより、異方性導電樹脂７を硬
化させてフリップチップ実装を行う。
【００６２】なお、半導体チップ１およびチップ支持基
板３に荷重を掛けると、チップ支持基板３の基板端子３
ａ上に設けられたワイヤバンプ２が異方性導電樹脂７中
の熱硬化性樹脂を押し退けて半導体チップ１のパッド１
ｃに向かい、その後、半導体チップ１のパッド１ｃとワ
イヤバンプ２との間に異方性導電樹脂７中の導電性粒子
を挟み込みながらワイヤバンプ２がパッド１ｃに接触す
る。
【００６３】すなわち、ワイヤバンプ２と半導体チップ
１のパッド１ｃとが導電性粒子を介して機械的に接触す
る。
【００６４】さらに、前記加熱ブロックおよび前記加熱
ステージで、半導体チップ１およびチップ支持基板３を
加熱する（異方性導電樹脂７が所定の温度（例えば、１
８０℃程度）に到達する程度に加熱する）と、異方性導
電樹脂７中の熱硬化性樹脂が硬化し、これにより、前記
熱硬化性樹脂によってワイヤバンプ２と半導体チップ１
のパッド１ｃとの機械的接触を保持することができ、そ
の結果、両者の電気的接続を保つことができる。
【００６５】つまり、半導体チップ１とチップ支持基板
３との間に配置した異方性導電樹脂７により、半導体チ
ップ１のパッド１ｃとチップ支持基板３のワイヤバンプ
２との機械的接触を保持し、かつパッド１ｃとワイヤバ
ンプ２とを電気的に接続した状態に保ってチップ支持基
板３に半導体チップ１をフリップチップ実装（ＦＣＡ実
装）することができる。
【００６６】これにより、半導体チップ１のパッド１ｃ
とチップ支持基板３の基板端子３ａとの電気的接続がチ
ップ支持基板３に設けられたワイヤバンプ２を介して行
われる。
【００６７】その後、図１に示すように、チップ支持基
板３の所定箇所に抵抗などの電子部品５や外部端子とな
るソケット４を取り付けてＭＣＭ６を完成させる。
【００６８】なお、チップ支持基板３を準備する際に、
予め、所定箇所に電子部品５やソケット４が取り付けら
れたチップ支持基板３を準備し、そのチップ支持基板３
に半導体チップ１を搭載してＭＣＭ６を組み立ててもよ
い。
【００６９】また、本実施の形態のＭＣＭ６は、ベアチ
ップ実装であるため、半導体チップ１の背面１ｂ側は露
出した状態であり、特に封止は行われていない。
【００７０】ただし、エポキシ系の樹脂またはキャップ
部材などによって半導体チップ１を封止してもよい。
【００７１】本実施の形態の半導体装置（ＭＣＭ６）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００７２】すなわち、チップ支持基板３に設けられた
ワイヤバンプ２（突起状電極）を介してＦＣＡ実装を行
うことにより、半導体チップ１のパッド１ｃにはワイヤ
バンプ２を形成しないため、半導体チップ１の主面１ａ
の活性領域１ｄに形成されたパッド１ｃであっても、こ
のパッド１ｃとチップ支持基板３側のワイヤバンプ２と
を接触させて電気的接続を行うことが可能になる。
【００７３】すなわち、従来の半導体チップ１側にワイ
ヤバンプ２を設けるＦＣＡ実装では、図４（ａ）に示す
ような外周パッド配列の半導体チップ１に限られていた
が、本実施の形態のチップ支持基板３側にワイヤバンプ
２を設けるＦＣＡ実装では、図４（ｂ）に示すような活
性領域内パッド配列（外周と活性領域内とを合わせたパ
ッド配列も含む）の半導体チップ１を用いることもでき
る。
【００７４】したがって、ＦＣＡ実装を行うにあたり、
主面１ａの活性領域１ｄにパッド１ｃが形成された半導
体チップ１でも用いることが可能になるため、半導体チ
ップ１におけるパッド１ｃの形成密度を向上させること
ができる。
【００７５】例えば、１ｍｍ×１ｍｍの半導体チップ１
の場合、パッド１ｃの形成数を数倍程度向上させること
ができ、主面１ａの面積が狭く、かつパッド１ｃの数が
多い半導体チップ１に対して非常に有効である（なお、
１ｍｍ×１ｍｍより面積の大きな４ｍｍ×４ｍｍの半導
体チップ１であれば、さらにパッド１ｃの形成数の密度
を向上できる）。
【００７６】また、パッド１ｃの形成数が同じ半導体チ
ップ１同士において外周パッド配列の場合と、活性領域
内パッド配列の場合とでチップサイズを比較すると、活
性領域内パッド配列の場合の方が大幅にチップサイズを
縮小できる。
【００７７】すなわち、パッド１ｃの配置が外周（活性
領域外）パッド配列に限定されないため、半導体チップ
１の小形化を図ることができる。
【００７８】また、突起状電極としてワイヤバンプ２を
形成する際にも、チップ支持基板３側にワイヤバンプ２
を形成し、半導体チップ１のパッド１ｃにはワイヤバン
プ２を形成しないため、活性領域１ｄ内の回路を損傷さ
せることはない。
【００７９】その結果、半導体チップ１の歩留りの向上
を図ることができる。
【００８０】なお、突起状電極としてワイヤバンプ２を
形成することにより、既存のワイヤボンディング設備を
用いて容易にワイヤバンプ２を形成することができる。
【００８１】また、半田を使用することなく、かつ異方
性導電樹脂７（絶縁性樹脂部材）を用いたＦＣＡ実装で
あるため、半田塗布工程、半田リフロー工程、半田洗浄
工程などの半田工程が不要となる。
【００８２】これにより、半導体チップ１とチップ支持
基板３との接続工程すなわちチップ実装工程の簡素化を
図ることが可能になるとともに、鉛フリーのチップ実装
を実現することができる。
【００８３】さらに、チップ実装工程の簡素化が図れる
ことにより、ＭＣＭ６（半導体装置）の製造コストを低
減できる。
【００８４】なお、絶縁性樹脂部材として異方性導電樹
脂７を用いることにより、熱圧着を行うだけで容易にチ
ップ実装を行うことができる。
【００８５】また、半導体チップ１のパッド１ｃの表面
とチップ支持基板３のワイヤバンプ２の表面（Ａｕを用
いたワイヤバンプ２では表面だけでなく内部もＡｕであ
る）との両者、および基板端子３ａの表面が、Ａｕ、Ｐ
ｔまたはＰｄなどの貴金属によって覆われていることに
より、パッド１ｃおよびワイヤバンプ２の表面の酸化を
防ぐことができる。
【００８６】その結果、パッド１ｃとワイヤバンプ２と
の機械的接触状態および電気的接続状態を良好に保つこ
とができる。
【００８７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８８】例えば、前記実施の形態では、チップ支持
面３ｂの基板端子３ａに設ける突起状電極として、ワイ
ヤバンプ２を設ける場合を説明したが、図５に示す他の
実施の形態の半導体装置の製造方法のように、前記突起
状電極としてペデスタル８を設けてもよい。
【００８９】すなわち、メッキまたは導電性樹脂などに
よってペデスタル８（突起状電極）をチップ支持面３ｂ
の基板端子３ａ上に形成し、このチップ支持基板３を用
いたＭＣＭ６を前記実施の形態のＭＣＭ６の製造方法と
同様の方法で組み立てる。
【００９０】なお、ＭＣＭ６の製造方法としては、予
め、ペデスタル８が形成されたチップ支持基板３を準備
して、このチップ支持基板３を用いてＭＣＭ６を組み立
ててもよく、また、ペデスタル８が形成されていないチ
ップ支持基板３を準備して、そのチップ支持基板３の基
板端子３ａ上にペデスタル８を形成することから製造を
開始してもよいが、図５は、前者の場合を示している。
【００９１】図５に示す他の実施の形態のＭＣＭ６の製
造方法は、図２および図３に示す前記実施の形態のＭＣ
Ｍ６の製造方法に対して、ワイヤバンプ２をペデスタル
８に置き換えるだけであり、その他の製造方法について
は、前記実施の形態のＭＣＭ６の製造方法と全く同様で
ある。
【００９２】つまり、図５（ａ）に示すように、予め、
基板端子３ａ上に突起状電極であるペデスタル８が形成
されたチップ支持基板３を準備した後、図５（ｂ）に示
すように、そのチップ支持面３ｂの所定箇所に異方性導
電樹脂７を塗布（ペースト状の場合）または形成（フィ
ルム状の場合）する。
【００９３】さらに、図５（ｃ）に示すように、ペデス
タル８とパッド１ｃとの位置を合わせて異方性導電樹脂
７上に半導体チップ１を載置し、その後、図５（ｄ）に
示すように、熱圧着によって導電性粒子を介してペデス
タル８とパッド１ｃとを機械的に接触させ、さらに異方
性導電樹脂７中の熱硬化性の樹脂を硬化させてペデスタ
ル８とパッド１ｃとの電気的接続を保ち、これにより、
ＦＣＡ実装するものである。
【００９４】図５に示す他の実施の形態のＭＣＭ６の製
造方法によっても、前記実施の形態のＭＣＭ６の製造方
法と同様の作用効果を得ることができる。
【００９５】また、前記実施の形態および前記他の実施
の形態では、半導体装置がＭＣＭ６の場合について説明
したが、前記半導体装置は、図６の他の実施の形態に示
すＭＣＰ（Multi-Chip-Package) ９や図７の他の実施の
形態に示すＳＣＰ（Single-Chip-Package)１０などであ
ってもよく、それぞれの半導体装置において、複数もし
くは１つの半導体チップ１が、チップ支持面３ｂに設け
られた突起状電極を介してＦＣＡ実装されていればよ
い。
【００９６】なお、図６（ａ),（ｂ）に示すＭＣＰ９お
よび図７（ａ),（ｂ）に示すＳＣＰ１０は、両者とも外
部端子として複数の外部バンプ１１が設けられているも
のである。
【００９７】ただし、半導体装置の外部端子は、ソケッ
ト４（図１参照）や外部バンプ１１に限定されるもので
はなく、例えば、ピン部材などであってもよく、外部装
置と電気的信号の受け渡しが可能な端子部材であればよ
い。
【００９８】また、前記実施の形態および前記他の実施
の形態では、絶縁性樹脂部材として異方性導電樹脂７の
場合を説明したが、前記絶縁性樹脂部材は、封止材など
に用いられ、かつ導電性粒子を含有していない絶縁性の
封止用樹脂などであってもよい。
【００９９】つまり、半導体チップ１のパッド１ｃとチ
ップ支持基板３に設けられた突起状電極との機械的接触
を保持してかつ電気的に接続した状態に保つことが可能
な接合材であれば、前記絶縁性樹脂部材は絶縁性の封止
用樹脂などであってもよく、その際には、それぞれの半
導体装置（ＭＣＭ６、ＭＣＰ９またはＳＣＰ１０など）
においてアンダーフィル封止を行うことになる。
【０１００】また、前記実施の形態および前記他の実施
の形態の半導体装置では、半導体チップ１の封止は、特
に行わず、その背面１ｂを露出させた場合を説明した
が、前記半導体装置は、モールドまたはポッティングな
どによってそれぞれの半導体チップ１を封止した構造の
ものとしてもよい。
【０１０１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０２】（１）．チップ支持基板に設けられた突起
状電極を介してＦＣＡ実装を行うことにより、半導体チ
ップの表面電極には突起状電極を形成しないため、半導
体チップの主面の活性領域に形成された表面電極であっ
ても、この表面電極とチップ支持基板側の突起状電極と
を接触させて電気的接続を行うことが可能になる。これ
によって、半導体チップにおける表面電極の形成密度を
向上させることができる。
【０１０３】（２）．表面電極の形成数が同じ半導体チ
ップ同士において外周パッド配列の場合と、活性領域内
パッド配列の場合とでチップサイズを比較すると、活性
領域内パッド配列の場合の方が大幅にチップサイズを縮
小できる。前記（１）により、活性領域に表面電極が形
成された半導体チップでも用いることが可能になり、表
面電極の配置が外周パッド配列に限定されないため、半
導体チップの小形化を図ることができる。
【０１０４】（３）．突起状電極としてワイヤバンプを
形成する際にも、チップ支持基板側にワイヤバンプを形
成し、半導体チップの表面電極にはワイヤバンプを形成
しないため、活性領域内の回路を損傷させることはな
い。その結果、半導体チップの歩留りの向上を図ること
ができる。
【０１０５】（４）．絶縁性樹脂部材を用いたＦＣＡ実
装であるため、半田塗布工程、半田リフロー工程、半田
洗浄工程などの半田工程が不要となる。これにより、半
導体チップとチップ支持基板との接続工程すなわちチッ
プ実装工程の簡素化を図ることが可能になるとともに、
鉛フリーのチップ実装を実現することができる。
【０１０６】（５）．チップ実装工程の簡素化が図れる
ことにより、半導体装置の製造コストを低減できる。
【０１０７】（６）．半導体チップの表面電極の表面ま
たはチップ支持基板の突起状電極の表面もしくはその両
者が貴金属によって覆われていることにより、表面電極
と突起状電極との機械的接触状態および電気的接続状態
を良好に保つことができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の半導体装置の実施の形
態の一例であるＭＣＭの構造を示す図であり、（ａ）は
平面図、（ｂ）は側面図である。
【図２】（ａ),（ｂ),（ｃ),（ｄ）は本発明の実施の形
態の半導体装置の製造方法の一例を示す拡大部分断面図
である。
【図３】本発明の実施の形態の半導体装置の製造方法に
おける熱圧着工程の一例を示す拡大部分断面図である。
【図４】（ａ),（ｂ）は本発明の実施の形態の半導体装
置に実装される半導体チップの主面のパッド配列の一例
を示す平面図であり、（ａ）は外周パッド配列、（ｂ）
は活性領域内パッド配列である。
【図５】（ａ),（ｂ),（ｃ),（ｄ）は本発明の他の実施
の形態の半導体装置の製造方法を示す拡大部分断面図で
ある。
【図６】（ａ),（ｂ）は本発明の半導体装置の他の実施
の形態であるＭＣＰの構造を示す図であり、（ａ）は平
面図、（ｂ）は側面図である。
【図７】（ａ),（ｂ）は本発明の半導体装置の他の実施
の形態であるＳＣＰの構造を示す図であり、（ａ）は平
面図、（ｂ）は側面図である。
【符号の説明】
１ 半導体チップ １ａ 主面 １ｂ 背面 １ｃ パッド（表面電極） １ｄ 活性領域 ２ ワイヤバンプ（突起状電極） ３ チップ支持基板 ３ａ 基板端子 ３ｂ チップ支持面 ３ｃ 裏面 ４ ソケット（外部端子） ５ 電子部品 ６ ＭＣＭ（半導体装置） ７ 異方性導電樹脂（絶縁性樹脂部材） ８ ペデスタル（突起状電極） ９ ＭＣＰ（半導体装置） １０ ＳＣＰ（半導体装置） １１ 外部バンプ（外部端子）
フロントページの続き (72)発明者 林田 哲哉 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F044 KK19 LL09 LL15 RR18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装が行われて組み立て
    られた半導体装置であって、 半導体チップの表面電極に対応して配置された突起状電
    極がチップ支持面に設けられ、前記半導体チップの主面
    と前記チップ支持面とを対向させて前記半導体チップを
    前記フリップチップ実装によって支持するチップ支持基
    板と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記半導体チップの前記表面電極と前記チップ支持
    基板の前記突起状電極との機械的接触を保持して前記表
    面電極と前記突起状電極とを電気的に接続した状態に保
    つ絶縁性樹脂部材とを有し、 前記半導体チップの前記表面電極と前記チップ支持基板
    との電気的接続が前記チップ支持基板に設けられた前記
    突起状電極を介して行われることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記突起状電極として前記チップ支持基板にワイヤバンプ
    が設けられていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記絶縁性樹脂部材として異方性導電樹脂が前記
    半導体チップと前記チップ支持基板との間に配置され、
    前記異方性導電樹脂に含まれる導電性粒子を介して前記
    半導体チップの前記表面電極と前記チップ支持基板の前
    記突起状電極とが接触していることを特徴とする半導体
    装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記主面の活性領域に前記表面電極が形成さ
    れた前記半導体チップを用い、前記活性領域の前記表面
    電極と前記チップ支持基板の前記突起状電極とが電気的
    に接続されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    装置であって、前記半導体チップの前記表面電極の表面
    または前記チップ支持基板の前記突起状電極の表面もし
    くはその両者が貴金属によって覆われていることを特徴
    とする半導体装置。
  6. 【請求項６】 フリップチップ実装が行われる半導体装
    置の製造方法であって、 主面に表面電極が形成された半導体チップを準備する工
    程と、 前記半導体チップの前記表面電極に対応させてチップ支
    持基板のチップ支持面に突起状電極を設ける工程と、 前記半導体チップの前記主面と前記チップ支持基板の前
    記チップ支持面とを対向させて前記半導体チップの前記
    表面電極とこれに対応する前記チップ支持基板の前記突
    起状電極との位置を合わせる工程と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れた絶縁性樹脂部材により、前記半導体チップの前記表
    面電極と前記チップ支持基板の前記突起状電極との機械
    的接触を保持して前記表面電極と前記突起状電極とを電
    気的に接続した状態に保って前記チップ支持基板に前記
    半導体チップを前記フリップチップ実装する工程とを有
    し、 前記半導体チップの前記表面電極と前記チップ支持基板
    との電気的接続を前記チップ支持基板に設けられた前記
    突起状電極を介して行うことを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法で
    あって、前記突起状電極として前記チップ支持基板にワ
    イヤバンプを設けることを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 請求項６または７記載の半導体装置の製
    造方法であって、前記絶縁性樹脂部材として異方性導電
    樹脂を前記半導体チップと前記チップ支持基板との間に
    配置し、前記異方性導電樹脂に含まれる導電性粒子を介
    して前記半導体チップの前記表面電極と前記チップ支持
    基板の前記突起状電極とを接触させることを特徴とする
    半導体装置の製造方法。
  9. 【請求項９】 請求項６，７または８記載の半導体装置
    の製造方法であって、前記フリップチップ実装を行う前
    に前記半導体チップの前記表面電極の表面または前記チ
    ップ支持基板の前記突起状電極の表面もしくはその両者
    を貴金属によって覆い、前記フリップチップ実装の際の
    前記半導体チップの前記表面電極と前記チップ支持基板
    との電気的接続を前記チップ支持基板に設けられた前記
    突起状電極を介して行うことを特徴とする半導体装置の
    製造方法。
JP11053866A 1999-03-02 1999-03-02 半導体装置およびその製造方法 Pending JP2000252320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11053866A JP2000252320A (ja) 1999-03-02 1999-03-02 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11053866A JP2000252320A (ja) 1999-03-02 1999-03-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000252320A true JP2000252320A (ja) 2000-09-14

Family

ID=12954702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11053866A Pending JP2000252320A (ja) 1999-03-02 1999-03-02 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000252320A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098709A (ja) * 2000-09-26 2002-04-05 Matsushita Electric Works Ltd 半導体加速度センサ
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
KR100802487B1 (ko) 2005-11-07 2008-02-12 세이코 엡슨 가부시키가이샤 반도체 장치
US7554205B2 (en) 2003-08-19 2009-06-30 Nec Electronics Corporation Flip-chip type semiconductor device
CN110637456A (zh) * 2017-05-18 2019-12-31 宁波舜宇光电信息有限公司 摄像模组及其模塑电路板组件和阵列摄像模组以及电子设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098709A (ja) * 2000-09-26 2002-04-05 Matsushita Electric Works Ltd 半導体加速度センサ
US7554205B2 (en) 2003-08-19 2009-06-30 Nec Electronics Corporation Flip-chip type semiconductor device
US7763985B2 (en) 2003-08-19 2010-07-27 Nec Electronics Corporation Flip-chip type semiconductor device
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP4697789B2 (ja) * 2005-10-26 2011-06-08 シチズン電子株式会社 半導体装置及びその製造方法
KR100802487B1 (ko) 2005-11-07 2008-02-12 세이코 엡슨 가부시키가이샤 반도체 장치
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
US8115309B2 (en) 2005-11-07 2012-02-14 Seiko Epson Corporation Semiconductor device
CN110637456A (zh) * 2017-05-18 2019-12-31 宁波舜宇光电信息有限公司 摄像模组及其模塑电路板组件和阵列摄像模组以及电子设备
US11721709B2 (en) 2017-05-18 2023-08-08 Ningbo Sunny Opotech Co., Ltd. Circuit board assembly with photosensitive element mounted to back side of circuit board

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3420917B2 (ja) 半導体装置
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4034468B2 (ja) 半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP3370842B2 (ja) 半導体装置の実装構造
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004186629A (ja) 半導体装置およびその製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPH11251360A (ja) 半導体装置およびその製造方法
JP2001326245A (ja) 半導体装置およびその製造方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002158327A (ja) 電子回路装置の製造方法
JPH1022329A (ja) 半導体装置