KR20020026854A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20020026854A
KR20020026854A KR1020010060909A KR20010060909A KR20020026854A KR 20020026854 A KR20020026854 A KR 20020026854A KR 1020010060909 A KR1020010060909 A KR 1020010060909A KR 20010060909 A KR20010060909 A KR 20010060909A KR 20020026854 A KR20020026854 A KR 20020026854A
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor
semiconductor chip
semiconductor device
manufacturing
Prior art date
Application number
KR1020010060909A
Other languages
English (en)
Inventor
고야마도시키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020026854A publication Critical patent/KR20020026854A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

각각의 장치 유닛에 대응되는 인퍼포져가 반도체 웨이퍼의 양호한 반도체 칩에서만 장착되고, 각각의 인퍼포져의 내부 범프가 열가압 점착에 의하여 관련된 양호한 반도체 입의 전극 패드에 연결된 이후에, 상기 반도체 웨이퍼는 인퍼포져에서 팩키지되는 각각의 양호한 반도체 칩에서 바람직한 LGA 반도체 장치를 제조하기 위하여 반도체 칩으로 절단된다. 상기 인터포져의 평면 크기는 반도체 칩의 평면 크기와 동일하거나 또는 더 작게 되기 때문에, 실질적인 칩 크기의 반도체 장치는 쉽게 실현될 수 있다.

Description

반도체 장치 제조 방법{Manufacturing method of a semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 특히, 본 발명은 반도체 집적 회로칩(이후에는 간단히 "반도체 칩"으로 언급함)이 인터포져(interposer)에 팩키지되는 반도체 장치의 제조 방법에 관한 것이다.
반도체 칩이 테이프와 같은 절연막에 의하여 유지되는 결선(wiring)을 가지는 인터포져에 팩키지되는 반도체 장치의 종래의 제조 방법은 BGA(볼 그리드 어레이(ball grid array)) 장치용으로 설명되고, 여기에서 외부 접속 터미널로서의 볼형상 전극은 인터포져의 후방면, 즉 인쇄 회로면에 점착될 표면위에 그리드 형상으로 정렬된다.
먼저, 도 7에 도시된 인터포져(30)가 준비된다. 상기 인터포져(30)에서, 결선층(32)에 의하여 형성되는 회로는 하나의 반도체 칩에 대응되는 각각의 장치 유닛용으로 중합체등으로 제조되는 절연 테이프(31)의 하나의 표면에 형성되는 동과 같은 도전성 재료로 제조된다. 절연막(33)은 상기 결선층(32)을 부분적으로 피복하기 위하여 각각의 반도체 장착 영역에 형성된다. 상기 결선층(32)은 점착 영역에 노출된다.
외부 접속부를 설치하기 위하여 결선층(32) 부분 밖으로 도입되는 접속부(34)(구멍)는 상기 절연 테이프(31)를 통하여 규정된 위치에서 형성된다.
한편, 도 8에 도시된 바와 같이, 반도체 칩(36)은 다이아몬드 브레이드 등으로 반도체 웨이퍼(35)를 절단한다.
그 다음, 도 9에 도시된 바와 같이, 상기 반도체 웨이퍼(35)를 절단한 각각의 반도체 칩(36)은 상기 인터포져(30)의 관련된 반도체 칩 장착 영역에 형성되는 관련된 절연막(33)위에 형성된다. 상기 반도체 칩은 다이 점착 재료(37)로써 절연막에 점착된다. 이러한 단계는 항상 다이 점착 단계로 불리운다.
그 다음, 도 10에 도시된 바와 같이, 가열되는 가열 칼럼(column)(도시 않음)에서, 전극 패드(도시 않음)는 금 등으로 제조되는 점착 와이어(38)에 의하여 상기 인터포져(30)의 점착 영역에 결선층(32)에 접속된다. 이러한 단계는 항상 와이어 점착 단계로 불리운다.
그 다음, 도 11에 도시된 바와 같이, 각각의 반도체 칩(36) 및 이것의 이웃부는 에폭시 수지와 같은 성형 수지(39)로 밀봉된다. 이러한 단계는 항상 성형 단계로 불리운다.
상기 성형 단계의 방법은 일반적으로 2개의 방법으로 분류된다. 제 1 방법에서, 상기 인터포져(30)는 가열될 성형 다이에 장착되고, 용융된 성형 수지는 게이트를 통하여 성형 다이로 사출된다. 제 2 방법에서, 액체 성형 수지는 떨어져서 가열에 의하여 세트된다.
그 다음, 도 12에 도시된 바와 같이, 외부 접속 터미널로서의 땜납 볼 전극(40)은 인터포져(30)의 절연 테이프(31)에 형성되는 각각의 외부 접속부(34)에 충진될 수 있고 또한 각각의 결선층(32)에 접속될 수 있도록 형성된다. 이러한 단계는 항상 볼 부착 단계로 언급된다.
그 다음, 도 13에 도시된 바와 같이, 상기 인터포져(30)는 성형 수지(39)와 밀봉되는 각각의 반도체 칩(36)에 대응되는 피스(piece)로 절단된다. 이러한 단계는 항상 외형 절단(피스로 절단) 단계로 불리운다.
바람직한 BGA 반도체 장치는 도 7 내지 13의 단계를 실행함으로써 형성된다.
상술된 제조 방법이 외부 접속 터미널로서 땜납 볼 전극(40)을 가지는 BGA 장치에 관한 것이라도, 외부 접속 터미널로서 동, 금 등으로 제조되는 랜드가 전방에서 인터포져에 형성되는 LGA(랜드 그리드 어레이)(land grid array) 장치는 유사한 방법으로 제조될 수 있다. 후자의 경우에서, 땜납 볼 전극(40)을 형성하기 위한 볼 부착 단계는 생략된다.
그러나, 반도체 장치의 제 1의 종래의 방법에서, 상기 인터포져(30)에 장착되는 반도체 칩(36)의 전극 패드는 점착 와이어(38)에 의하여 인터포져(30)의 결선층(32)에 접속된다. 따라서, 성형 수지(39)는 점착 와이어(38)의 굽힘과, 다른 요소 및, 각각의 반도체 칩(36)외부에 형성될 필요가 있는 점착 영역으로 인하여 두껍게되고, 이것은 제조되는 반도체 장치의 크기를 증가시킨다.
반도체 장치의 크기를 감소시키고 조립 공정을 간단하게 하기 위하여, 다음의 반도체 장치 제조 방법(반도체 장치의 제 2의 종래의 제조방법)이 제안된다.
먼저, 도 14에 도시된 인터포져(50)가 제안된다. 상기 인터포져(50)에서, 하나의 반도체 칩에 대응되는 각각의 장치 유닛용의 중합체등으로 제조되는 절연 테이프(51)의 하나의 표면위에 형성되는 동과 같은 도전성 재료로 제조되는 결선층(52)으로 형성된다. 각각의 반도체 칩 장착 영역에서, 내부 범프(53)는 각각의 반도체 칩의 표면위에 형성되는 각각의 전극 패드에 대응되고 결선층(52)에 접속될 수 있도록 형성된다.
접착제(54)는 내부 범프(53)을 제외하고 상기 절연 테이프(51)와 결선층(52)의 하나의 표면에 적용된다. 즉, 상기 내부 범프(53)의 상부는 상기 접착층(54)으로 부터 돌출하여서 노출된다. 외부 접속 터미널로서의 범프 형상 랜드(55)는 규정된 위치에서 형성되는 구멍을 통하여 각각의 결선층(32)에 접속될 수 있도록 절연 테이프(31)의 다른 면에 형성된다.
한편, 도 15에 도시된 바와 같이, 반도체 칩(57은 다이아몬드 브레이드등으로 반도체 웨이퍼(56)를 절단한다(다이싱(dicing) 단계).
그 다음, 도 16에 도시된 바와 같이, 상기 반도체 웨이퍼(56)를 절단하여서 된 반도체 칩(57)은 상기 인터포져(50)의 관련된 반도체 칩 장착 영역에서 페이스다운(facedown) 장착되고, 그 다음 각각의 반도체 칩(57)의 표면위에 형성되는 전극 패드(58)는 열압축 점착에 의하여 인터포져(50)의 내부 범프(53)에 점착된다(플립-팁(flip-tip 접속 단계).
상기 플립-팁 점착 단계에서, 각각의 반도체 칩(57)의 전극 패드(58)가 열압축 점착에 의하여 상기 인터포져(50)의 내부 범프(53)에 점착될 때에, 상기 인퍼포져(50)의 결선층(52) 등에 적용되는 접착제(54)는 각각의 반도체 칩(57)과 인터포져(50)사이의 기계적이고 화학적인 점착을 고착시키며, 각각의 반도체 칩(57)의 전극 패드(58)와, 상기 인퍼포져(50)의 내부 범프(53)사이의 야금적이고 전기적인 접합부를 강화시키며, 각각의 반도체 칩(57)과 인터포져(50)사이의 갭을 충진시킨다.즉, 상기 접착제(54)는 또한 성형 수지의 역활을 한다.
그 다음, 도 17에 도시된 바와 같이, 상기 인터포져(50)는 절단되고, 각각의 반도체 칩(57)에 대응되는 규정된 팩키지 외부 크기를 가지는 피스(piece)로 분리된다(외형 절단(피스로 절단) 단계).
바람직한 LGA 반도체 장치는 도 14 내지 17의 단계를 실행함으로써 형성된다.
상기 반도체 장치의 제 1의 종래의 제조 방법과는 대조적으로, 상기 반도체 장치의 제 2의 종래의 제조 방법에서, 상기 인터포져(50)위에 장착된 각각의 반도체 칩(57)의 전극 패드(58)를 점착 와이어에 의하여 상기 인터포져(50)의 결선층(52)에 연결할 필요는 없으므로, 제조되는 반도체 장치의 크기는 보다 작게 된다. 또한, 조립 공정은 와이어 점착 단계 등을 생략하기 때문에 보다 심플하게 제조된다.
상기 조립 공정의 효율을 증가시키고 반도체 장치의 크기를 감소시키기 위하여, 다음의 반도체 장치 제조 방법(반도체 장치의 제 3의 종래의 제조 방법)은 일본 특허 공개 303151/1998 호에 기재된 바와 같이 제안된다.
먼저, 도 18a에 도시된 반도체 웨이퍼(60)가 준비된다. 상기 반도체 웨이퍼(60)는 다수의 반도체 칩(61)으로 형성된다. 다수의 땜납 범프(62)는 규정된 패턴으로 각각의 반도체 칩(61)의 표면위에 형성된다.
한편, 도 18b 에 도시된 인터포져(63)가 준비된다. 그리드형 랜드(64)는 반도체 칩(61)으로서 동일한 크기를 가지는 단면을 발생시킬 수 있도록 상기 인터포져(63)의 표면위에 형성된다. 또한, 다수의 랜드(65)는 각각의 반도체 칩(61)의 표면위에서 각각의 땜납 범프(62)에 대응할 수 있도록 규정된 패턴으로 상기 인터포져(63)의 표면위에 형성된다.
그 다음, 도 19에 도시된 바와 같이, 플럭스(도시 않음)이 인터포져(63)의 표면에 적용된 이후에, 상기 반도체 웨이퍼(60)의 반도체 칩(61)의 땜납 범프(62)는 인터포져(63)의 각각의 랜드(65)에 대하여 위치되고, 반도체 웨이퍼(60)는 인터포져(63)위에 페이스다운 장착된다.
그 다음, 상기 땜납 범프(62)와 랜드(65)는 재용융 처리에 의하여 용융되고, 상기 반도체 웨이퍼(60)는 인터포져(63)에 플립-팁 점착된다. 결과적으로, 상기 인터포져(63)위의 플럭스는 세척에 의하여 제거된다.
그 다음, 도 20에 도시된 바와같이, 노즐(66)의 팁은 상기 반도체 웨이퍼(60)와 인터포져(63)사이에 삽입되고, 에폭시 수지등으로 제조되는 밀봉 부재(67)는 이들사이의 공간에 공급된다. 상기 반도체 웨이퍼(60)와 인터포져(63)사이의 공간이 밀봉 부재(67)로 충진된 이후에, 상기 밀봉 부재(67)는 열처리에 의하여 열적으로 세트된다.
그 다음, 도 21 및 도 22에 도시된 바와 같이, 상기 반도체 웨이퍼(60)와 인터포져(63)의 일체적인 구조는 다이싱 시트(68)위에 위치될 수 있도록 이동되고, 절단되며, 다이싱 브레이드(69)에 의해 피스로 분리된다. 즉, 상기 반도체 웨이퍼(60)는 반도체 칩(61)으로 분리되고, 상기 인터포져(63)는 그리드형 라인(64)을 따라서 절단되고, 따라서 반도체 칩(61)과 동일한 크기를 가지는 피스로 분리된다.
이러한 방법에서, 규정된 팩키지 아웃라인 크기를 가지는 반도체 칩(61)과 인터포져(63)의 일체적인 구조는 절단된다.
그 다음, 도 23에 도시된 바와 같이, 외부 접속 터미널로서의 땜납 볼 전극(70)은 관통 구멍(도시 않음)을 통하여 상기 인터포져(63)의 전방면위에서 랜드(65)에 전기적으로 접속될 수 있도록 규정된 팩키지 아웃라인 크기를 가지는 각각의 절단 일체 구조의 각각의 인퍼포져(63) 후방면위에서 규정된 패턴으로 형성된다.
바람직한 BGA 반도체 장치는 도 18a 및 18b 내지 도 23의 단계를 실행함으로써 형성된다.
반도체 장치의 제 3의 종래의 제조 방법에서, 상기 제 2의 종래의 반도체 장치의 제조 방법에서와 같이, 상기 인터포져에 장착된 각각의 반도체 칩(57)의 전극 패드를 점착 와이어에 의하여 상기 인터포져의 결선층에 접속할 필요가 없으므로, 제조된 반도체 장치의 크기는 보다 작게 된다. 또한, 조립 공정은 와이어 점착 단계등을 생략할 수 있기 때문에 보다 심플하게 제조된다.
그러나, 상기 제 2 및 제 3의 종래의 제조 방법은 제조된 반도체 장치의 크기를 감소시키며 또한 조립 공정을 간단하게 할 수 있는데, 왜냐 하면 상기 제 1의 종래의 제조 방법은 몇몇 문제점을 갖기 때문이다.
다음의 문제점들은 실질적인 칩 크기 팩키지로 불리우는 것을 실현하거나 반도체 칩을 보다 얇게 제조할려는 의도를 가지게 될 때 도 14 내지 17의 제 2의 종래의 반도체 제조 방법에서 발생되는데, 여기에서 반도체 장치의 팩키지 아웃라인 크기는 반도체 장치에서 크기 및 두께에서 부가의 감소와 같은 최근의 요구를 만족시키기 위하여 반도체 칩의 평면 크기와 거의 동일하게 된다.
(1) 도 17에 도시된 아웃라인 절단(피스로 절단) 단계에서 상기 반도체 칩(57)을 손상시키기 않고 상기 인퍼포져(50)를 절단하기 위하여, 반도체 칩(57)과, 펀치와 같은 절단 수단 또는 레이저 광사이에 간극이 요구된다. 따라서, 도 17에 도시된 바와 같이, 상기 인터포져(50)의 평면 크기는 간극 영역(59)의 전체 길이에 의하여 상기 반도체 칩(57)의 평면 크기보다 더 크게 된다. 그러므로, 실질적인 칩 크기의 반도체 장치를 실현시키는 것은 어렵다.
(2) 상기 반도체 장치(57)를 보다 얇게 제조하기 위하여, 반도체 웨이퍼(56)를 연마함으로써 그 자체를 보다 얇게하는 것이 필요하다. 그러나, 이러한 경우에, 상기 보다 얇게된 반도체 장치(56)를 전송하거나 또는 취급하는 것은 어렵게되고, 상기 반도체 칩(57)은 얇게된 반도체 웨이퍼(56)의 다이싱 동안에 칩오프되기 쉽게 된다.
도 18a 및 도 18b 내지 도 23의 제 3의 종래의 제조 방법에서, 반도체 칩(61)과 규정된 팩키지 아웃라인 크기를 가지는 인터포져(63)의 일체적인 구조는 반도체 웨이퍼(60)와 인터포져(63)의 일체적인 구조로 절단되고, 쉽게 실현될 수 있는 실질적인 칩 크기의 반도체 장치를 통하여 다음과 같은 문제점을 가진다.
(1) 도 18a에 도시된 바와 같이, 반도체 웨이퍼(60)의 각각의 반도체 칩(61)의 표면에 규정도니 패턴으로 다수의 땜납 범프(62)를 형성하는 것이 필요하다.따라서, 통상적인 웨이퍼 공정에 포함되지 않는 땜납 범프 형성 단계는 부가될 필요가 없다.
또한, 상기 웨이퍼 처리 및 조립 방법은 서로 다른 회사에 의하여 실행되고, 웨이퍼 처리를 하게 되는 회사는 땜납 범프 형성 기술을 갖지 않는 곳에서, 조립 방법을 하게 되는 회사는 성가신 작업을 할 필요가 있는데; 예를 들면, 웨이퍼 처리를 맡게되는 회사로 부터 땜납 범프 형성을 위하여 필요한 다양한 웨이퍼 데이터를 얻는 것이 필요하다.
(2) 전체의 반도체 웨이퍼(60)가 각 시간마다 처리되기 때문에, 웨이퍼 처리의 완료이후에 수행되는 웨이퍼 테스트에 의하여 결점이 있는 것으로 판정되는 반도체 칩(61)은 상기 반도체 웨이퍼(60)와 인퍼포져(63)의 전체 구조를 규정된 팩키지 아웃라인 크기를 가지는 반도체 칩(61)과 인퍼포져(63)의 일체된 구조로 절단하기 위하여 땜납 범프(62)의 형성으로 부터 모든 단계에 노출될 필요가 있다.
특히, 양호한 것으로 판단되는 반도체 웨이퍼(60)의 반도체 칩(61)의 비율, 즉 반도체 웨이퍼(61)의 생산율은 못쓰게되는 다양한 부재를 사용하여서 낮게 되며 이것은 큰 손실을 의미하며 가격을 상승시킨다.
본 발명은 상술된 종래의 반도체 장치의 제조 방법의 문제점의 견지에서 이루어진 것으로서, 따라서 본 발명의 목적은 반도체 장치의 크기를 감소시키는 것은 물론 제조 방법을 심플하게 하고 그 효율을 증가시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 LGA 반도체 장치의 제조 방법의 제 1 단계를 도시하는 인터포져(interposer)의 개략적인 단면도, 개략적인 평면도 및 개략적인 저면도.
도 2 내지 도 6은 본 발명에 따른 LGA 반도체 장치의 제조 방법의 다른 방법을 도시하는 개략적인 방법의 다이아그램.
도 7 내지 도 13은 반도체 장치의 제 1의 종래의 제조 방법을 도시하는 개략적인 방법의 다이아그램.
도 14 내지 도 17은 반도체 장치의 제 2의 종래의 제조 방법을 도시하는 개략적인 방법의 다이아그램.
도 18a 및 18b 내지 도 23은 반도체 장치의 제 3의 종래의 방법을 도시하는 개략적인 방법의 다이아그램.
*도면의 주요 부분에 대한 부호의 설명*
10: 인터포져 11: 베이스 막
12: 결선층 13: 접착제
14: 내부 범프 15: 범프형 랜드
20: 반도체 웨이퍼 21: 반도체 칩
상술된 목적은, 내부 범프가 상기 각각의 인터포져에서 시트형 절연기의 하나의 주 표면위에 형성되는 방법으로 각각의 장치 유닛에 대응되는 인터포져를 형성하는 제 1 단계와; 반도체 웨이퍼의 반도체 칩사이에서 각각의 양호한 칩위에 인터포져를 장착시키는 제 2 단계 및; 인터포져위에 팩키지되는 각각의 양호한 반도체 칩에서 반도체 장치를 제조하기 위하여 상기 반도체 웨이퍼를 반도체 칩으로 절단하는 제 3 단계를 포함하는 반도체 장치의 제조 방법에 의하여 얻어진다.
"양호한 반도체 칩"이라는 용어는 웨이퍼 처리에 노출되어 반도체 웨이퍼에서 수행되는 웨이퍼 테스트에 양호한 것으로 판정되는 반도체 칩을 의미한다.
이러한 반도체 장치의 제조 방법에서, 각각의 장치 유닛에 대응되는 인터포져가 반도체 웨이퍼의 양호한 반도체 칩위에 장착되고 각각의 인터포져의 내부 범프가 관련된 양호한 반도체 칩의 전극에 결합된 이후에, 상기 반도체 웨이퍼는 양호한 반도체 칩이 인터포져에 팩키지되는 각각에서 반도체 장치를 제조하기 위하여 반도체 칩으로 절단된다. 그 다음, 상기 조립 공정은 심플하게 되고 효율이 증가하게 된다. 또한, 상기 반도체 장치의 아웃라인 크기는 반도체 칩의 평면 크기와 같거나 더 작은 인터포져의 평면크기로 만듬으로써 실질적인 칩 크기로 쉽게 제조될 수 있다.
각각의 장치 유닛에 대응되는 인터포져는 반도체 웨이퍼의 양호한 반도체 칩에서만 장착되기 때문에, 결함이 있는 반도체 칩은 전혀 처리되지 않는다. 따라서, 상기 인터포져는 헛되게 사용되지 않고, 가격을 감소시키게 된다.
각각의 인터포져에서 내부 범프를 형성하는 것은 상기 반도체 웨이퍼의 각각의 반도체 칩의 표면위에 땜납 범프를 형성하는 것을 불필요하게 만들고, 이것은 통상적인 웨이퍼 공정에 포함되지 않는 땜납 범프 형성 단계를 부가시키는 필요성을 제거시킨다. 따라서, 웨이퍼 처리와 조립 공정이 서로 다른 회사에 의하여 실행되는 곳에서, 웨이퍼 처리를 맡고 있는 회사로 부터 조립 공정을 맡고 있는 회사로의 땜납 범프 형성이 필요로 하는 다양한 웨이퍼 데이터를 보내는 것과 같은 성가신 작업은 필요 없게 된다.
특히 외부 접속 터미널과 같은 랜드를 사용하는 LGA 반도체 장치를 제조하는 경우에, 제 1 단계에서 시트형 절연체의 다른 주 표면에서 외부 접속 터미널을 형성하는 것이 양호함으로써, 상기 외부 접속 터미널은 결선 라인을 거쳐서 각각의 내부 범프로 전기적으로 접속하게 된다.
특히 외부 접속 터미널로서 볼형상 전극을 사용하는 BGA 반도체 장치를 제조하는 경우에, 제 2 단계 이후 즉, 상기 인터포져가 반도체 웨이퍼의 각각의 양호한 반도체 칩위에 장착되고 각각의 내부 범프가 반도체 칩의 관련된 양호한 반도체 칩의 전극에 결합된 이후, 또는 제 3 단계 이후, 즉 상기 반도체 웨이퍼가 절단되고 각각의 인터포져에 점착된 양호한 반도체 칩이 서로로 부터 분리된 이후에 상기 외부 접속 터미널을 형성하는 것이 양호하다.
상기 인터포져가 제 2 단계에서 반도체 웨이퍼의 각각의 양호한 반도체 칩위에 장착될 때에, 상기 인터포져 각각의 시트형 절연체의 하나의 주 표면에 대하여 먼저 적용되는 접착제를 거쳐서 상기 반도체 웨이퍼의 각각의 양호한 반도체 칩에대해 상기 인터포져를 점착하는 것이 양호하다.
이러한 경우에, 고착될 상기 반도체 웨이퍼의 각각의 양호한 반도체 칩과 인터포져사이의 양호한 점착이 이루어질 뿐만 아니라, 상기 반도체 웨이퍼의 관련된 양호한 반도체 칩의 전극과 각각의 인터포져의 내부 범프사이의 전기적인 접합이 강화될 수 있다. 이러한 장점은 제조되는 반도체 장치의 신뢰성을 증가시킨다.
상술된 경우에서, 인터포져 각각과, 상기 반도체 웨이퍼의 관련된 양호한 반도체 칩사이의 갭에 접착제를 충진시키는 것이 양호하다.
이러한 방법으로서, 성형 수지를 사용하는 통상적인 밀봉 단계가 생략되기 때문에, 조립 공정은 심플하게 되고 효율은 증가하게 된다.
이후에는 첨부된 도면을 참고로 하여서 본 발명의 실시예를 설명한다.
도 1a 내지 도 6은 본 발명의 실시예에 따른 LGA 반도체 장치의 제조 방법을 도시하는 개략적인 방법의 다이아그램이다.
(1) 인터포져 형성 단계( 도 1a 내지 도 1c)
먼저, 각각의 장치 유닛에 대응되는 인터포져는 도 1a 내지 도 1c에 도시된 바와 같이 준비된다. 도 1a 내지 도 1c는 인터포져(10)의 개략적인 단면도, 개략적인 평면도 및 개략적인 저면도이다.
각각의 장치 유닛에 대응되는 인터포져(10)는 다음의 방법으로 제조된다.
규정된 회로는 예를 들면 시트형 절연체와 같은 베이스 막(11)의 하나의 주 표면위에서 동과 같은 도전성 재료로 제조되는 결선층(12)을 형성함으로써 형성된다. 접착제(13)가 상기 베이스 막(11)과 결선층(12)의 하나의 주 표면위에 적용된이후에는, 관통 구멍은 상기 결선층(11)을 부분적으로 노출하기 위하여 규정된 위치에서 상기 접착제(13)를 통하여 형성된다. 또한, 관통 구멍은 결선층(12)을 부분적으로 노출시키기 위하여 규정된 위치에서 상기 베이스 막(11)을 통하여 형성된다.
그 다음, 외부 접속 터미널로서의 내부 범프(14)와 범프형 랜드(15)는 동을 성장시킴으로써, 예를 들면 전기 도금 등을 함으로써 양쪽 측부에 형성되고, 따라서 2종류의 관통 구멍을 통하여 상기 결선층(12)에 접속된다. 그런 다음에, 금 도금층(도시 않음)은 내부 범프(14) 및 범프형 랜드(15) 각각의 표면위에 형성된다. 니켈 도금층은 각각의 금 도금층아래에 형성될 수 있다.
이러한 방법으로, 결선층(12)에 연결되는 내부 범프(14)는 베이스 막(11)의 하나의 주표면위에 형성되고, 결선층(12)에 연결되는 외부 접속 터미널로서의 범프형 랜드(15)는 베이스 막(11)의 다른 주표면위에 형성된다.
그 다음, 상기 인터포져는 규정된 형상을 가지는 피스로 절단되고, 즉 상기 인터포져(10)는 각각의 반도체 칩에 대응되는 각각의 장치 유닛에 대응된다. 이 때에, 각각의 장치 유닛에 대응되는 인터포져(10)의 평면 크기는 반도체 칩의 평면 크기와 동일하거나 또는 더 작게 된다.
(2) 반도체 웨이퍼위의 인터포져의 장착 단계(도 2 내지 도 4)
먼저, 웨이퍼 테스트가 실행되는데, 여기에서 반도체 칩(21)은 웨이퍼 처리에 노출되는 반도체 웨이퍼(20)의 각각의 반도체 칩(21)의 전극 패드(22)와 접촉하는 프로브 니들을 가져옴으로써 양호하거나 결점이 있는 것으로 판단된다. 각각의장치 유닛에 대응되는 인터포져(10)는 반도체 웨이퍼(10)가 양호(이후에는 "반도체 칩(21a)"으로 언급함)로 판정되는 반도체 칩(21)에서만 장착된다.
상기 단계는 이후에 보다 상세하게 설명한다.
도 3에 도시된 바와 같이, 각각의 장치 유닛에 대응되는 인터포져(10)가 반도체 웨이퍼(20)의 양호한 반도체 칩(21a)위에 위치될 수 있도록 전송된 이후에, 상기 인터포져(10)의 내부 범프(14)의 중심이 도 3에서 일점 쇄선으로 도시된 바와 같이, 양호한 반도체 칩(21a)의 전극 패드(22) 중심 각각과 정렬될 수 있도록 위치 선정이 실행된다.
그 다음, 도 4에 도시된 바와 같이, 상기 인터포져(10)는 하강되고, 상기 인터포져(10)의 내부 범프(14)와 양호한 반도체 칩(21a)의 패드(22)는 350 내지 400℃의 펄스된 열을 적용시킴으로써 열가압 점착을 하게 되고, 그럼으로써 상기 내부 범프(14)는 전극 패드(22)에 기계적이고 화학적으로 결합된다.
상기 인터포져(10)의 내부 범프(14)는 열가압 점착에 의하여 상기 양호한 반도체 칩(21a)의 전극 패드(22)에 점착되고, 상기 접착제(13)는 베이스 막(11)의 하나의 주 표면에 적용되고, 결선층(12)은 임시로 팽창되고, 그 다음 온도 감소에 의하여 수축된다. 그런 다음에, 상기 접착제(13)는 상기 인터포져(10)와 양호한 반도체 칩(21a)사이에 양호한 점착을 고착시키며, 상기 인터포져(10)의 내부 범프(14)와, 양호한 반도체 칩(21a)의 전극 패드(22)사이의 기계적이고 전기적인 접합을 강화시킨다.
또한, 성형 수지의 역활을 함으로써, 상기 접착제(13)는 인터포져(10)와 양호한 반도체 칩(21a)사이에서 갭을 완전하게 충진한다.
(3) 반도체 웨이퍼의 다이싱(피스로 절단) 단계(도 5 및 도 6)
도 5에 도시된 바와 같이, 상기 반도체 웨이퍼(20)는 종래의 다이싱 단계에서와 동일한 방법으로 다이아몬드 브레이드 등으로 규정된 위치에서 절단되고, 그럼으로써 상기 반도체 칩(21)으로 분리된다. 즉, 상기 각각의 인터포져(10)에 장장착되는 양호한 반도체 칩(21a)이 절단된다.
그런 다음, 도 6에 도시된 바와 같이, 반도체 웨이퍼(20)가 절단되는 도 5에 도시된 각각의 양호한 반도체 장치(21a)는 상부 아래쪽으로 회전하게 되고, 따라서 바람직한 LGA 반도체 장치는 상기 양호한 반도체 칩(21a)이 인터포져(10)에 팩키지되게 완료된다.
상술한 바와 같이, 본 발명에 따라서, 각각의 장치 유닛에 대응되는 인터포져(10)가 반도체 웨이퍼(20)의 양호한 반도체 칩(21a)에 장착되고, 각각의 인터포져(10)의 내부 범프(14)는 열가압 점착에 의해서 관련된 양호한 반도체 칩(21a)의 전극 패드(22)에 결합되며, 상기 반도체 웨이퍼(20)는 양호한 반도체 칩(21a)이 인터포져(10)에 팩키지되는 각각에서 바람직한 LGA 반도체 장치를 제조하기 위하여 상기 반도체 칩(21)으로 절단된다. 그런 다음에, 조립 공정은 심플하게 되고 효율을 증가시킨다. 또한, 상기 인터포져의 평면 크기가 반도체 칩(21)의 평면 크기와 동일하거나 또는 더 작게되기 때문에, 실질적인 칩 크기의 반도체 장치가 쉽게 이루어진다. 따라서, 상기 실시예는 가격을 감소시키며, 반도체 장치의 크기를 감소시킨다.
상기 반도체 웨이퍼(20)의 반도체 칩(21)사이중의 결점이 있는 하나는 전혀 처리가 되지 않으며, 상기 인터포져는 헛되게 사용되지 않으며, 이것은 가격을 감소시킨다.
각각의 인터포져(10)위에 내부 범프(14)를 형성하는 것은 반도체 웨이퍼(20)의 각각의 반도체 칩(21) 표면위에 범프를 형성할 필요가 없게 만들며, 이것은 통상적인 웨이퍼 처리에 포함되지 않는 땜납 범프 형성 단계를 부가시킬 필요를 없앤다. 따라서, 상기 웨이퍼 처리 및 조립 공정이 서로 다른 회사에 의해서 실행되는 곳에서, 웨이퍼 처리를 맡고 있는 회사로 부터 조립 공정을 맡고 있는 회사로의 범프 형성을 위하여 필요한 다양한 웨이퍼 데이터를 보내는 것과 같은 성가신 작업은 필요없게 된다.
상기 접착제(13)는 각각의 인터포져(10)의 각각에 미리 적용된다. 따라서, 상기 인터포져(10)가 반도체 웨이퍼(20)의 각각의 양호한 반도체 칩(21a)위에 장착되고, 각각의 인터포져(10)의 내부 범프(14)가 열가압 점착에 의하여 관련된 양호한 반도체 칩(21a)의 전극 패드(22)에 결합되고, 상기 접착제는 상기 인터포져(10)와 각각의 양호한 반도체 칩(21a)사이의 양호한 점착을 고착시키는 것을 가능하게 만들고, 상기 각각의 인터포져(10)의 내부 범프(14)와 관련된 양호한 반도체 칩(21a)의 전극 패드(22)사이의 기계적이고 전기적인 접합을 강화시킨다. 이러한 장점은 제조되는 반도체 장치의 신뢰성을 증가시키는데 공헌하게 된다.
상기 접착제(13)가 각각의 인터포져(10)와 관련된 양호한 반도체 칩(21a)사이의 갭을 완전하게 충진하게 하기 때문에, 상기 제조되는 반도체 장치의 신뢰성은증가될 수 있다. 또한, 상기 조립 공정은 성형 수지를 사용하는 통상의 밀봉 단계를 생략함으로써 심플하게 되고 효율이 증가하게 될 수 있다.
상기 실시예가 외부 접속 터미널로서 범프형 랜드(15)를 사용하는 LGA 반도체 장치의 제조 방법에 관한 것일지라도, 본 발명은 외부 접속 터미널로서 땝납 볼과 같은 볼형상 전극을 사용하는 BGA 반도체 장치의 제조 방법에 자연적으로 적용될 수 있다.
이러한 경우에, 외부 접속 전극으로서 볼형상 전극은 반도체 웨이퍼(20)의 각각의 양호한 반도체 칩(21a)위에서만 장착되고, 각각의 인터포져(10)의 내부 범프(14)는 열가압 점착에 의하여 관련된 양호한 반도체 칩(21a)의 전극 패드(22)에 결합된다. 또한, 외부 접속 터미널로서 볼형상 전극은 반도체 웨이퍼(20)가 절단된 이후에 형성될 수 있으며, 따라서 상기 양호한 반도체 칩(21a)은 각각의 양호한 반도체 칩(21a)이 인터포져(10)에 팩키지되는 상태를 보장하기 위하여 서로로 부터 분리된다.
상술한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법은 다음의 장점들을 제공한다.
본 발명에 따른 반도체 장치의 제조 방법에서, 각각의 장치에 대응되는 인터포져가 반도체 웨이퍼의 양호한 반도체 칩위에 장착되고, 각각의 인터포져의 내부 범프가 관련된 양호한 반도체 칩의 전극에 결합된 이후에, 상기 반도체 웨이퍼는 인퍼포져에 팩키지되는 각각의 양호한 반도체 칩에서 반도체 장치를 제조하기 위하여 반도체 칩으로 절단된다. 따라서, 상기 조립 공정은 심플하게 되고 효율이 증가하게 된다. 또한, 반도체 장치의 팩키지 아웃라인 크기는 반도체 칩의 평면크기와 동일하거나 또는 더 작게 인터포져의 평면크기를 만듬으로써 실질적인 칩 크기로 쉽게 제조될 수 있다. 따라서, 본 발명은 가격을 감소시킬 수 있으며, 반도체 장치의 크기를 감소시키는데에 공헌하게 된다.
각각의 장치 유닛에 대응되는 인터포져가 반도체 웨이퍼의 양호한 칩에서만 장착되기 때문에, 결점이 있는 반도체 웨이퍼는 전혀 제조되지 않는다. 따라서, 상기 인터포져가 헛되게 사용되지 않고, 이것은 가격을 감소시키는데 공헌하게 된다.

Claims (6)

  1. 반도체 장치 제조 방법에 있어서,
    내부 범프가 상기 각각의 인터포져(interposer)에서 시트형 절연기의 하나의 주 표면위에 형성되는 방법으로 각각의 장치 유닛에 대응되는 인터포져를 형성하는 제 1 단계와;
    반도체 웨이퍼의 반도체 집적회로 칩사이에서 각각의 양호한 반도체 집적회로 칩위에 상기 인터포져를 장착시키고, 관련된 양호한 반도체 집적회로 칩의 전극에 대하여 상기 인터포져 각각의 내부 범프를 결합시키는 제 2 단계 및;
    인터포져위에 팩키지되는 각각의 양호한 반도체 칩에서 반도체 장치를 제조하기 위하여 상기 반도체 웨이퍼를 반도체 칩으로 절단하는 제 3 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 단계는 시트형 절연기의 다른 주 표면위에 외부 접속 터미널을 또한 형성함으로써, 상기 외부 접속 터미널은 결선 라인을 거쳐서 각각의 내부 범프에 전기적으로 접속되는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서, 상기 제 2 단계이후에, 상기 외부 접속 터미널이 결선 라인을 거쳐서 각각의 내부 범프에 전기적으로 접속될 수 있도록 상기 각각의 인터포져의 시트형 절연기이 다른 주표면에 외부 접속 터미널을 형성하는 단계를 또한 포함하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 제 3 단계이후에, 상기 외부 접속 터미널이 결선 라인을 거쳐서 각각의 내부 범프에 전기적으로 접속될 수 있도록 각각의 인터포져의 시트형 절연기의 다른 주 표면위에 외주 접속 터미널을 형성하는 단계를 또한 포함하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서, 상기 인터포져가 각각의 양호한 반도체 집적회로 칩위에 장착될 때에, 상기 제 2 단계는 각각의 인터포져의 시트형 절연기의 하나의 주 표면에 미리 적용되는 접착제를 거쳐서 상기 반도체 웨이퍼의 각각의 양호한 반도체 집적회로 칩에 상기 인터포져를 또한 점착시키는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 접착제는 각각의 인터포져와 관련된 양호한 반도체 집적회로 칩사이의 갭을 충진하는 반도체 장치의 제조 방법.
KR1020010060909A 2000-10-03 2001-09-29 반도체 장치 제조 방법 KR20020026854A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00303019 2000-10-03
JP2000303019A JP2002110856A (ja) 2000-10-03 2000-10-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20020026854A true KR20020026854A (ko) 2002-04-12

Family

ID=18784278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010060909A KR20020026854A (ko) 2000-10-03 2001-09-29 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US20020039807A1 (ko)
JP (1) JP2002110856A (ko)
KR (1) KR20020026854A (ko)
TW (1) TW506003B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
EP1359617A1 (fr) * 2002-04-29 2003-11-05 Valtronic S.A. Procédé de fabrication de modules électroniques
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US7195931B2 (en) * 2002-11-27 2007-03-27 Advanced Micro Devices, Inc. Split manufacturing method for advanced semiconductor circuits
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006013073A (ja) * 2004-06-24 2006-01-12 Sharp Corp ボンディング装置、ボンディング方法及び半導体装置の製造方法
JP2009026884A (ja) 2007-07-18 2009-02-05 Elpida Memory Inc 回路モジュール及び電気部品
JP5543063B2 (ja) 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP6789791B2 (ja) * 2016-12-13 2020-11-25 東レエンジニアリング株式会社 半導体装置の製造装置および製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer

Also Published As

Publication number Publication date
TW506003B (en) 2002-10-11
JP2002110856A (ja) 2002-04-12
US20020039807A1 (en) 2002-04-04

Similar Documents

Publication Publication Date Title
US7745943B2 (en) Microelectonic packages and methods therefor
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
US20020030258A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP2738568B2 (ja) 半導体チップモジュール
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
KR100369386B1 (ko) 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
US6400034B1 (en) Semiconductor device
KR20020026854A (ko) 반도체 장치 제조 방법
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3370842B2 (ja) 半導体装置の実装構造
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
KR20040069827A (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
TWI283048B (en) New package system for discrete devices
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH10289923A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid