KR20040069827A - 반도체 장치 및 반도체 장치의 패키지 방법 - Google Patents

반도체 장치 및 반도체 장치의 패키지 방법 Download PDF

Info

Publication number
KR20040069827A
KR20040069827A KR1020030006369A KR20030006369A KR20040069827A KR 20040069827 A KR20040069827 A KR 20040069827A KR 1020030006369 A KR1020030006369 A KR 1020030006369A KR 20030006369 A KR20030006369 A KR 20030006369A KR 20040069827 A KR20040069827 A KR 20040069827A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pattern
bumps
substrate
adhesive
Prior art date
Application number
KR1020030006369A
Other languages
English (en)
Other versions
KR100510518B1 (ko
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0006369A priority Critical patent/KR100510518B1/ko
Priority to US10/753,827 priority patent/US7129585B2/en
Publication of KR20040069827A publication Critical patent/KR20040069827A/ko
Application granted granted Critical
Publication of KR100510518B1 publication Critical patent/KR100510518B1/ko
Priority to US11/536,270 priority patent/US7279360B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩의 플립 칩 실장 공정에서 봉지용 수지를 이용한 인캡슐레이션 공정이 필요 없는 반도체 칩 실장체 및 이를 포함하는 반도체 장치, 반도체 장치의 패키지 방법에 대하여 개시한다. 본 발명의 실시예에 의한 반도체 칩 실장체는 폴리이미드 필름으로 된 기판과 이 기판 상에 구리로 형성된 도전체 패턴, 그 위에 포토 센서티브 레지스트(PSR)로 형성된 보호막 패턴 및 보호막 패턴 상에 형성된 접착제 패턴을 포함한다. 접착제 패턴은 절연 물질로 형성할 수도 있다. 그리고 보호막 패턴 및 접착제 패턴에는 반도체 칩에 구비된 범프가 삽입될 수 있도록 범프 패턴과 동일한 모양으로 다수의 홀이 형성되어 있다.

Description

반도체 장치 및 반도체 장치의 패키지 방법{Semiconductor device and packaging method of the semiconductor device}
본 발명은 반도체 장치 및 그 패키지 방법에 관한 것으로서, 보다 구체적으로는 반도체 칩을 플립 칩 방식으로 실장하여 접속 및 봉지하기 위한 반도체 칩 실장체, 그 반도체 칩 실장체를 포함하는 반도체 장치 및 그 반도체 장치의 패키지 방법에 관한 것이다.
최근에 정보통신 산업, 컴퓨터 산업 및 디스플레이 장치 산업이 급속하게 발전하여 여기에 사용되는 전자 부품에 대한 고기능화, 저가격화 및 저전력화가 지속적으로 진행되고 있다. 아울러, 이와 같은 전자 부품을 사용하는 전자 기기를 얇고 작고 가볍게 만들고자(경박단소화) 하는 노력도 지속되고 있다. 이와 같은 노력은 반도체 장치를 핵심 부품으로 사용하면서 실현되고 있다. 즉, 반도체 장치의 집적 회로가 초미세화되면서 집적도도 증가하고 고기능화되고 있으며, 아울러 새로운 실장 방법을 포함한 패키지 공정 기술도 개발되면서 전자 부품 및 전자 기기 산업의 급속한 발전을 견인하고 있다.
이중에서 패키지 공정은 반도체 칩을 외부와 전기적으로 연결하는 한편 반도체 칩의 내부는 외부로부터 보호하기 위한 공정이다. 종래의 패키지 공정은 이와 같은 목적만을 충실히 수행할 수 있도록 접속 및 봉지 공정이 개발 및 적용되었다. 그러나, 최근에는 반도체 장치를 사용하는 전기 기기의 종류가 증가하고 거기에 사용되는 반도체 칩의 크기, 형태 및 성능 등이 다양화되면서 접속 및 봉지 공정 등을 포함하여 반도체 칩의 패키지 방법이 변화하고 있다.
현재 반도체 칩을 고밀도로 실장하기 위한 패키지의 형태는 DIP(Dual Inline Package), SOP(Small Outline Package), QFP(Quad Flat Package), BGA(Ball Grid Array)로부터 새로운 패키지 형태인 CSP(Chip Scale Package)가 널리 적용되고 있다. 그리고, 이와 함께 보다 얇고 작고 가벼운 전자 기기를 제조할 수 있도록 웨이퍼 레벨의 CSP 및 베어 칩(bare chip)에 대한 DCA(Direct Chip Attach) 실장 기술도 개발되고 있다.
플립 칩(Flip Chip) 기술도 응용 기기의 다양화 추세에 부응하고, 고밀도 실장을 실현하기 위하여 개발되어 온 기술이다. 플립 칩 기술이란 넓게는 반도체 칩을 뒤집어서 칩의 패드가 기판과 마주보게 한 상태에서 반도체 칩과 기판을 전기적, 기계적으로 연결하는 방법을 총칭해서 일컫는 말이다. 또한, 플립 칩 기술은 좁게는 웨이퍼 레벨의 CSP에 대하여 상응하는 용어로서 베어 칩 패키지 기술을 의미하기도 한다. 본 명세서에서 사용하는 플립 칩 기술은 이 중에서 광의의 플립 칩 기술을 지칭한다.
도 1a에는 종래 기술에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체에 대한 개략적인 단면도가 도시되어 있다.
도 1a를 참조하면, 종래의 반도체 칩 실장체(100)는 기판(110), 도전성 패턴(120) 및 보호막(130)을 포함한다. 기판(110)은 여러 가지 물질 및 형태가 가능한데, 예컨대 일반적인 인쇄 회로 기판, COG(Chip On Glass) 실장 방식의 유리 기판 또는 TAB(Tape Automated Bonding) 방식이나 TCP(Tape Carrier Package) 방식에 사용되는 폴리이미드 필름으로 만들어진 기판일 수도 있다.
그리고, 도전체 패턴(120)은 기판(110)의 상부에 위치하는데, 반도체 칩의 패드와 기판 외부의 소자를 전기적으로 연결시켜주는 역할을 한다. 도전체 패턴(120)은 일반적으로 구리(Cu)로 만들어지기 때문에 동박 패턴이라고 칭해지기도 한다. 도전체 패턴(120)의 모양은 접속 및 실장될 반도체 칩 범프의 배열과 기판아 갖추어야하는 전기적 특성에 따라 달라질 수 있다. 일반적으로 범프가 칩의 가장 자리 양변에 위치하기 때문에, 도전체 패턴(120)은 기판(110)의 상부 중앙에는 범프의 간격만큼 도전체 패턴이 형성되지 않는다. 이 부분은 후속 공정에서 언더 필로 매립될 공간이다.
그리고, 도전체 패턴(120)의 상부에는 보호막(130)이 형성된다. 보호막(130)은 도전체 패턴(120)을 보호하는 역할을 하기 때문에, 도전체 패턴(120)의 상부만이 아니라 측면의 빈 공간에도 형성된다. 그러나, 반도체 칩에 구비된 범프가 도전체 칩과 접속될 수 있도록 도전체 패턴의 일부에는 보호막(130)이 없다. 그 결과 도전체 패턴(120)의 일부가 노출되어 있다. 보호막(130)은 포토 센서티브 레지스트(Photo Sensitive Resist, PSR) 등으로 형성된다.
도 1b를 참조하면, 도 1a의 반도체 칩 실장체(100) 상에 실장된 반도체칩(140)을 포함하는 반도체 장치(100')에 대한 개략적인 단면도가 도시되어 있다. 도 1b를 참조하면, 반도체 칩(140)의 회로 형성면 즉 패드(미도시)가 있는 면에는 다수의 범프(150)가 있다.
범프란 일반적으로 반도체 칩을 기판에 연결하거나 인쇄 회로 기판에 직접 접속하기 위한 전도성 돌기를 말한다. 이 범프는 플립 칩 실장이 용이하도록 전극의 높이를 높이는 역할을 하고 아울러 전극 재료를 외부 전극과 접속이 용이한 재료로 교체하는 역할도 한다. 이와 같은 범프의 모양은 공(ball) 모양으로 형성된 것도 있고 사각기둥 모양으로 형성된 것도 있다.
이 범프(150)는 반도체 칩 실장체(100)에 구비된 도전체 패턴(120)과 접속되어 있는데, 전술한 보호막(130)에 의하여 보호되지 않은 노출된 도전체 패턴(120)을 통하여 접속된다.
범프(150) 및 노출된 도전체 패턴(120)이 연결되는 부위는 인캡슐레이션 공정으로 보호된다. 인캡슐레이션에 의하여, 액상 봉지용 수지(160)가 범프(150) 및 노출된 도전체 패턴(120)을 둘러싼다. 그리고, 반도체 칩(140)의 하부에도 봉지용 수지로 언더 필이 만들어진다.
상기한 예에서 봉지용 수지(160)는 범프(150)를 보호하는 역할을 할 뿐만이 아니라, 언더 필을 통하여 반도체 칩(140)을 반도체 칩 실장체(100)에 접착시키는 역할도 한다. 봉지용 수지(160)는 액체 상태로부터 경화되기 때문에 반도체 칩 실장체(100) 및 반도체 칩(140)을 굳게 접착시킬 수 있다. 그러나, 봉지용 수지(160)만으로 접착이 충분하게 되지 않을 경우에는 접착제도 함께 사용할 수도 있다.
이와 같은 반도체 칩(140)의 플립 칩 실장 공정은 반도체 칩 실장체(100)에 반도체 칩(140)을 탑재시킨 다음, 가열 및 압착하여 범프(150)와 도전체 패턴(120)을 접착시키고 그 다음 봉지용 수지(160) 주사하여 인캡슐레이션함으로써 진행된다. 그 결과, 기판(110)이 폴리이미드 등으로 형성된 필름 타입인 경우에는 COF(Chip On Film) 구조의 반도체 장치가 만들어진다.
본 발명이 이루고자 하는 기술적 과제는 범프와 도전체 패턴의 연결 부위를 보호하기 위한 독립적인 추가 구성 요소를 포함하지 않으며, 반도체 칩과 반도체 칩 실장체를 접착시키기 위한 물질이 동시에 범프와 도전체 패턴의 연결 부위도 보호할 수 있는 구조의 반도체 칩 실장체 및 이를 포함하는 반도체 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 칩과 반도체 칩 실장체와의 조립 공정을 단순화시킴으로써 공정 시간을 단축시킬 수 있고 제조 비용도 절감할 수 있는 반도체 칩 실장체 및 이를 포함하는 반도체 장치 그리고 그 반도체 장치의 패키지 방법을 제공하는데 있다.
도 1a는 종래 기술에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체에 대한 개략적인 단면도이고,
도 1b는 종래 기술에 의하여 반도체 칩이 플립 칩 방식으로 실장이 완료된 후의 반도체 장치에 대한 개략적인 단면도이고,
도 2a는 본 발명의 일 실시예에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체에 대한 개략적인 단면도이고,
도 2b는 본 발명의 일 실시예에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체에 대한 개략적인 평면도이고,
도 3a는 반도체 칩이 플립 칩 방식으로 실장이 완료되기 전의 본 발명의 실시예에 의한 반도체 칩 및 반도체 칩 실장체의 상태를 개략적으로 도시하고 있는 단면도이고,
도 3b는 본 발명의 실시예에 의하여 플립 칩 방식으로 실장이 완료된 후의 본 발명의 실시예에 의한 반도체 장치에 대한 개략적인 단면도이다.
( 도면의 주요 부분에 대한 부호의 설명 )
100, 200 : 반도체 칩 실장체 100', 200' : 반도체 장치
110, 210 : 기판 120, 220 : 도전체 패턴
130 : 보호막 230 : 보호막 패턴
140, 240 : 반도체 칩 150, 250 : 범프
160 : 봉지용 수지 260 : 접착제 패턴
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 칩 실장체는 다수의 범프가 구비된 반도체 칩이 플립 칩 접속 및 봉지되어 실장되는 반도체 칩 실장체로서 기판, 다수의 범프와 접속될 예정이며 기판 상에 형성되어 있는 도전체 패턴, 다수의 범프가 삽입되어 도전체 패턴과 접속될 수 있도록 도전체 패턴을 노출시키는 홀을 구비하고 기판 및 도전체 패턴 상에 형성된 보호막 패턴 및 보호막 패턴에 형성된 홀과 동일한 패턴으로 형성된 홀을 구비하고 보호막 패턴 상에 형성되어 있는 접착제 패턴을 구비한다. 본 발명의 실시예에 의한 반도체 칩 실장체에 의하면, 반도체 칩에 구비된 범프의 연결 부위를 보호하기 위한 봉지용 수지가 별도로 필요가 없다. 그리고, 접착제 패턴에도 범프가 삽입될 수 있도록 홀이 형성되어 있어 반드시 도전체 접착제를 사용할 필요가 없으며, 이후 봉지용 수지로 둘러싸는 공정(encapsulation process)이 필요 없기 때문에 반도체 칩을 실장시키는 패키지 공정을 단순화할 수 있다.
본 실시예의 일 측면에 의하면 상기한 기판은 잘 구부러지는 물질로 형성될 수 있다. 그리고 상기한 기판은 폴리이미드 필름으로 형성될 수 있다.
본 실시예의 다른 측면에 의하면 상기한 기판은 유리 기판일 수도 있다.
본 실시예의 일 측면에 의하면 상기한 도전체 패턴은 구리(Cu)로 형성될 수 있다. 그리고 상기한 보호막 패턴은 포토 센서티브 레지스트(PSR)로 형성될 수 있다.
본 실시예의 일 측면에 의하면 상기한 접착제 패턴은 테이프(tape) 또는 필름 형상으로 탈착이 가능한 것이 바람직하다. 그리고, 접착제 패턴은 가열 압착시에 경화반응이 일어나는 물질로 형성된 것일 수 있으며, 접착제 패턴은 절연 물질로 형성된 것일 수도 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 장치는 다수의 범프를 구비하는 반도체 칩 및 상기 반도체 칩이 플립 칩 접속 및봉지되어 실장되어 있는 반도체 칩 실장체를 포함하는 반도체 장치로서, 이 반도체 칩은 반도체 칩 실장체에 구비된 접착제 패턴에 의하여 접착 및 봉지되어 있다. 이 경우에 상기한 반도체 칩 실장체는 전술한 실시예에 기재된 반도체 칩 실장체 중의 하나일 수 있다.
본 실시예의 일 측면에 의하면 상기한 다수의 범프는 금으로 형성된 것일 수 있다. 그리고, 상기한 다수의 범프는 도전성 접착제 등의 다른 도전 물질을 매개함이 없이 도전체 패턴에 직접 접속되어 있는 것일 수 있다.
본 발명의 기술적 과제를 달성하기 위한 반도체 장치의 패키지 방법은 다수의 범프가 구비된 반도체 칩을 플립 칩 방식으로 반도체 칩 실장체에 접속 및 봉지하여 실장하는 반도체 장치의 패키지 방법으로서, 전술한 실시예에 기재된 반도체 칩 실장체 중 하나의 반도체 칩 실장체를 준비하는 단계, 반도체 칩 실장체의 접착제 패턴 및 보호막 패턴에 형성되어 있는 홀에 반도체 칩의 다수의 범프가 삽입되도록 반도체 칩 실장체 상에 반도체 칩을 탑재시키는 단계 및 반도체 칩 실장체 및/또는 반도체 칩을 가열 압착시키는 단계를 포함한다.
본 실시예의 일 측면에 의하면 상기한 다수의 범프는 금으로 형성되어 있는 것일 수 있다.
그리고, 상기한 반도체 칩 실장체를 준비하는 단계에서는 기판 및 기판 상에 형성된 도전체 패턴 상에 다수의 범프가 삽입되어 도전체 패턴에 접속될 수 있도록 도전체 패턴을 노출시키는 홀을 구비한 보호막 패턴을 형성하는 단계 및 보호막 패턴 상에 보호막 패턴에 형성된 홀의 패턴과 동일한 패턴으로 형성된 홀을 구비하는접착제 패턴을 형성하는 단계가 포함될 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 장치 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기한 다른 층 또는 장치에 직접 접촉하여 존재하거나 또는 그 사이에 제3의 층이 개재될 수 있다.
도 2a에는 본 발명의 일 실시예에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체의 단면도가 개략적으로 도시되어 있으며, 도 2b에는 본 발명의 일 실시예에 의한 플립 칩 접속 및 봉지용 반도체 칩 실장체의 평면도가 개략적으로 도시되어 있다.
도 2a 및 도 2b를 참조하면, 반도체 칩 실장체(200)는 기판(210), 도전체 패턴(220), 보호막 패턴(230) 및 접착제 패턴(260)을 포함하여 구성된다. 반도체 칩 실장체(200)는 그 상부에 반도체 칩이 플립 칩 방식으로 접속되어 봉지될 예정인 장치로서, 통상적으로 패키지 공정이 실시되기 이전에 다른 공정 유닛에서 제조된 다음 패키지 공정 유닛에 공급된다.
기판(210)은 종래 기술에 의한 반도체 칩 실장체와 마찬가지로 여러 가지 물질로 만들어질 수 있는데, 예컨대 일반적인 인쇄 회로 기판, COG 실장 방식에 사용되는 유리 기판 또는 COF 실장 방식이나 TAB 방식, TCP 방식에 사용되는 폴리이미드 필름으로 만들어진 기판일 수도 있다. 그리고, 기판(210)의 재질 및 크기 등도 제한되지 않는데, 예컨대 기판(210)은 하드 보드로 만들어진 인쇄 회로 기판이나 유리 기판 또는 플렉시블 인쇄 회로 필름이거나 테이프 형상의 기판일 수도 있다. 뿐만 아니라 기판(210)은 CSP에 적용되는 것과 같이 실장될 반도체 칩의 크기와 비슷한 것일 수도 있으며, 다른 용도에 적합하도록 아주 크게 만들어진 것일 수도 있다.
통상적인 플립 칩 방식의 반도체 칩 실장체와 마찬가지로 도전체 패턴(220)도 기판(210)의 상부에 형성되어 있다. 도전체 패턴(220)은 패키지 공정에서 실장될 반도체 칩의 패드와 외부의 전기 소자를 전기적으로 연결시켜주는 역할을 한다. 이와 같은 도전체 패턴(220)은 도전 물질로 형성되는데, 도전체 패턴(220)용 물질은 반도체 칩, 기판 등 주변 소자와의 관계에서 열 팽창률과 같은 물리적 특성 및 화학 반응 여부 등의 화학적인 특성 등을 고려하여 선택한다. 예컨대 구리(Cu)와 같은 도전체 금속이 일반적으로 사용된다. 도전체 패턴(220)의 모양은 접속 및 봉지되어 실장될 반도체 칩에 구비된 범프의 개수 및 배열과 주변 전기 소자와의 관계에 따라 달라질 수 있다.
그리고, 도전체 패턴(220)의 상부에는 보호막 패턴(230)이 형성되어 있다. 이 보호막 패턴(130)이 그 하부에 있는 도전체 패턴(220)을 보호하는 역할을 하는 것은 예전과 동일하다. 그리고, 보호막 패턴(230)은 포토 센서티브 레지스트(PSR)등으로 형성할 수 있는데, 이 점도 예전과 동일하다.
그러나, 본 발명에 의한 반도체 칩 실장체(200)의 보호막 패턴(230)에는 다수의 홀(H)이 형성되어 있다. 이 다수의 홀(H)을 통하여 도전체 패턴(220)의 일부 표면이 노출된다. 보호막 패턴(230)의 패턴 모양에 대한 일 실시예는 도 2b의 평면도에 잘 도시되어 있는데, 도면에서 접착제 패턴(260)에 형성된 홀(H) 패턴과 동일한 패턴 모양의 홀이 보호막 패턴(230)에도 형성되어 있다.
이 홀(H)의 패턴 모양은 후속 공정에서 실장될 반도체 칩에 구비된 범프의 패턴과 동일한 것이 바람직하다. 왜냐하면, 이 홀(H)에 삽입되는 범프를 통하여 반도체 칩과 도전체 패턴(220)의 전기적 연결이 이루어지기 때문이다. 그리고, 기판(210)의 중앙 상부 즉, 종래에 언더 필이 형성되는 공간에도 보호막 패턴(230)이 형성될 수 있다.
계속해서 도 2a 및 도 2b를 참조하면, 보호막 패턴(230)의 상부에 접착제 패턴(260)이 형성되어 있다. 접착제 패턴(260)은 접속되어 봉지될 반도체 칩보다는 평면 크기가 약간 큰 것이 바람직하다. 그리고, 그 내부에는 실장될 반도체 칩에 구비된 범프의 패턴과 동일한 패턴의 홀(H)이 형성되어 있다.
접착제 패턴(260)은 말 그대로 반도체 칩을 반도체 칩 실장체(200)에 접착시키기 위한 구성 요소이다. 이와 같은 접착제 패턴(260)은 홀(H) 패턴이 형성된 등방성 도전 필름으로 형성될 수 있으며, 이방성 도전 필름(ACF)이나 이방성 도전 접착제(ACA)로 형성될 수도 있다. 그리고, 접착제 패턴(260)은 홀(H) 패턴이 형성된 테이프 형상의 접착제일 수도 있다.
전술한 예와 같이, 본 발명에 의한 접착제 패턴(260)은 도전 물질로 형성될 수도 있으나 절연 물질로 형성하는 것이 보다 바람직하다. 그 이유는 우선, 본 발명에 의하면 반도체 칩에 구비된 범프는 접착제 패턴(260)의 홀(H)을 통하여 삽입되어 도전체 패턴(220)과 접속되기 때문에 접착제 패턴(260)을 도전 물질로 만들 필요가 없다는 것이다. 오히려 접착제 패턴(260)이 절연 물질로 만들어지는 경우에는 접착제 패턴(260)을 통하여 전류가 누설되거나 다른 도전체와 단락이 생겨 불량이 발생할 염려가 없다.
그리고, 절연 물질로 접착제 패턴(260)을 만들면 반도체 칩 및 기판(210) 등과 관계에서 물리적 및 화학적 특성이 우수한 물질을 선택할 수 있어서 사용 가능한 재료가 다양하게 존재하는 장점도 있다.
그리고, 본 발명에 의한 접착제 패턴(260)은 접착제로서의 역할만이 아니라 봉지용 수지의 역할도 한다. 범프 및 도전체 패턴(260)의 연결 부위를 보호하는 역할은 종래에는 봉지용 수지로 수행되었는데, 본 실시예에서는 이 역할이 접착제 패턴(260)에 의하여 이루어진다.
이와 같은 반도체 칩 실장체(200)를 제조하는 방법의 일 예는 다음과 같다.
먼저, 기판(210) 및 이 기판(210) 상에 형성된 도전체 패턴(220) 상에 홀(H)을 포함하는 보호막 패턴(230)을 형성한다. 보호막 패턴(230)은 도전체 패턴(220)의 상부만이 아니라 도전체 패턴(220)이 없는 기판(210)의 상부에도 형성할 수 있다. 이와 같은 보호막 패턴(230)은 홀(H) 패턴이 없는 보호막을 형성한 뒤에 홀(H)을 패터닝함으로써 만들어질 수도 있으며, 또한 홀(H) 패턴을 구비하고 있는 보호막 패턴(230)을 기판(210)에 접착시킴으로써 만들 수도 있다.
계속해서, 보호막 패턴(230) 상에 접착제 패턴(260)을 형성하는데, 일 예로서 이 접착제 패턴(260)은 보호막 패턴(260) 상에 테이프나 필름 형상의 접착제를 부착시킴으로써 만들 수 있다. 이 때, 접착제 패턴(260)에 형성된 홀(H) 패턴과 그 하부의 보호막 패턴(230)의 홀(H) 패턴이 겹쳐지도록 접착제를 부착하여야 한다. 그 결과, 도전체 패턴(220), 보호막 패턴(230) 및 접착제 패턴(260)을 포함하는 반도체 칩 실장체(200)가 만들어진다.
이하에서는 이와 같은 반도체 칩 실장체(200)를 포함하고 있는 반도체 장치 및 이 반도체 장치에 대한 패키지 방법에 대하여 살펴보기로 한다.
도 3a에는 본 발명에 의하여 플립 칩 방식으로 반도체 칩이 반도체 칩 실장체에 실장되기 전의 반도체 칩 및 반도체 칩 실장체의 모습에 대한 개략적인 단면도가 도시되어 있으며, 도 3b에는 본 발명에 의하여 반도체 칩이 반도체 칩 실장체에 실장되어 접속 및 봉지된 후의 반도체 장치에 대한 개략적인 단면도가 도시되어 있다.
도 3a를 참조하면, 도면의 하부에는 전술한 실시예에 의한 반도체 칩 실장체가 도시되어 있다. 그리고, 그 상부에는 이 반도체 칩 실장체에 접속 및 봉지될 반도체 칩(240)이 도시되어 있다. 반도체 칩(240)의 일면에는 패드(미도시)가 형성되어 있고, 이 패드의 상면에는 범프(250)가 접착되어 있다. 본 실시예에서는 플립 칩 방식으로 실장되기 때문에, 범프(250)가 형성된 면이 반도체 칩 실장체를 향하고 있다. 반도체 칩(240)에 구비되어 있는 범프(250)는 볼 모양의 솔더 범프일 수도 있고 사각기둥 모양의 범프일 수도 있다.
반도체 칩 실장체를 포함하는 반도체 장치(200')를 패키지하기 위해서 먼저 홀(H)에 범프(250)를 삽입한다. 이 경우, 범프(250)가 홀(H)에 정확하게 정렬되도록 할 필요가 있다. 그리고, 범프(250)가 홀(H)에 완전히 삽입되어 도전체 패턴(220)과 직접 접속하도록 하는 것이 바람직하다.
계속해서 반도체 칩(240) 및/또는 기판(210)에 대하여 가열 및 압착 공정을 실시한다. 이 공정은 범프(250)가 홀(H)에 완전히 삽입되어 도전체 패턴(220)과 접속될 수 있고 또한 반도체 칩(240)이 접착제 패턴(260)에 의하여 반도체 칩 실장체에 완전히 접착되도록 하기 위한 공정이다. 그리고, 이 압착 과정에서 범프(250)도 도전체 패턴(220)과 완전히 접속된다.
가열 및 압착 공정이 실시되면 접착제는 약간 유동성을 가진 다음 경화될 수가 있다. 접착제가 약간 유동성을 가지게 되면 접촉 면적이 증가하여 접착이 보다 완전하게 이루어지도록 하며, 범프(250)와 도전체 패턴(220)의 접촉 부위에 빈 공간이 생기는 것을 방지할 수 있는 효과가 있어서 바람직하다.
이와 같이 가열 및 압착 공정을 실시하게 되면 종래 기술에서와 같이 봉지용 수지를 도포하는 봉지 공정을 실시할 필요가 없다. 이것은 전술한 바와 같이 접착제 패턴(260)에 의하여 반도체 칩(240)의 접착 및 연결 부위에 대한 봉지가 가능하기 때문이다. 또한, 반도체 칩 실장체는 별도의 공정 유닛에서 제조한 다음 패키지 공정에 공급될 수 있으므로, 패키지 공정을 상당히 단순화시킬 수 있고, 이를 통하여 제조 효율을 향상시키고 공정 기간을 단축시키며 생산비용을 절감시킬 수가 있다.
상기한 방법으로 패키지가 완료된 반도체 장치(200')는 도 3b에 도시되어 있다. 반도체 장치(200')는 기판(210), 도전체 패턴(220), 보호막 패턴(230)을 포함하는 반도체 칩 실장체와 반도체 칩(240) 및 범프(250)를 포함한다. 예를 들어, 기판(210)이 플렉시블 인쇄 회로 필름인 경우에는 이 반도체 장치(200')는 COF 구조가 된다. 그리고 반도체 칩 실장체와 반도체 칩(240)은 접착제 패턴(260)에 의하여 접착되어 있으며, 범프(250)의 연결 부위도 접착제 패턴(260)에 의하여 봉지되어 외부로부터 보호되고 있다.
본 발명에 의하면 플립 칩 방식으로 반도체 칩을 실장하여 접속 및 봉지할 경우에 별도의 봉지용 수지를 이용하여 범프의 연결 부위를 봉지하는 공정이 필요가 없다. 따라서, 패키지 공정이 단순화되고, 공정에 소요되는 기간이 단축되며 생산비용을 절감할 수가 있다.
아울러, 접착제로서 반드시 도전성 물질을 사용할 필요가 없기 때문에 열팽창률이나 접착력에 있어서 품질이 양호한 접착제를 사용할 수가 있다. 그리고, 절연 물질을 사용하여 접착제 패턴을 형성할 경우에는 이 부분에서 전기적인 절연 효과도 얻을 수가 있다.

Claims (16)

  1. 다수의 범프가 구비된 반도체 칩이 플립 칩 접속 및 봉지되는 반도체 칩 실장체에 있어서, 상기 반도체 칩 실장체는,
    기판;
    상기 다수의 범프와 접속될 예정이며 상기 기판 상에 형성되어 있는 도전체 패턴;
    상기 다수의 범프가 삽입되어 상기 도전체 패턴과 접속될 수 있도록 상기 도전체 패턴을 노출시키는 홀을 구비하고, 상기 기판 및 상기 도전체 패턴 상에 형성된 보호막 패턴; 및
    상기 보호막 패턴에 형성된 홀과 동일한 패턴으로 형성된 홀을 구비하여 상기 보호막 패턴 상에 형성되어 있는 접착제 패턴을 구비하는 것을 특징으로 하는 반도체 칩 실장체.
  2. 제1항에 있어서, 상기 기판은 잘 구부러지는 물질로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  3. 제2항에 있어서, 상기 기판은 폴리이미드 필름(polyimide film)으로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  4. 제1항에 있어서, 상기 기판은 유리 기판인 것을 특징으로 하는 반도체 칩 실장체.
  5. 제1항에 있어서, 상기 도전체 패턴은 구리(Cu)로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  6. 제1항에 있어서, 상기 보호막 패턴은 포토 센스티브 레지스트(PSR)로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  7. 제1항에 있어서, 상기 접착제 패턴은 테이프(tape) 또는 필름 형상으로 탈착이 가능한 것을 특징으로 하는 반도체 칩 실장체.
  8. 제1항에 있어서, 상기 접착제 패턴은 가열 압착시에 경화반응이 일어나는 물질로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  9. 제1항에 있어서, 상기 접착제 패턴은 절연 물질로 형성되는 것을 특징으로 하는 반도체 칩 실장체.
  10. 다수의 범프를 구비하는 반도체 칩 및 상기 반도체 칩이 플립 칩 접속 및 봉지된 반도체 칩 실장체를 포함하는 반도체 장치에 있어서, 상기 반도체 칩은 상기 반도체 칩 실장체의 접착제 패턴에 의하여 접착 및 봉지되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 반도체 칩 실장체는 제1항 내지 제9항에 기재된 반도체 칩 실장체 중의 하나인 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 다수의 범프는 금(Au)으로 형성되는 것을 특징으로 하는 반도체 장치.
  13. 제9항에 있어서, 상기 다수의 범프는 상기 도전체 패턴에 직접 접속되어 있는 것을 특징으로 하는 반도체 장치.
  14. 다수의 범프가 구비된 반도체 칩을 반도체 칩 실장체에 접속 및 봉지하는 반도체 장치의 패키지 방법에 있어서,
    제1항 내지 제9항에 기재된 반도체 칩 실장체 중 하나의 반도체 칩 실장체를 준비하는 단계;
    상기 접착제 패턴 및 보호막 패턴에 형성되어 있는 홀에 상기 다수의 범프가 삽입되어 도전체 패턴에 접속되도록 상기 반도체 칩 실장체 상에 상기 반도체 칩을 탑재시키는 단계; 및
    상기 반도체 칩 실장체 및/또는 상기 반도체 칩을 가열 압착시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 패키지 방법.
  15. 제14항에 있어서, 상기 다수의 범프는 금으로 형성되어 있는 것을 특징으로하는 반도체 장치의 패키지 방법.
  16. 제14항에 있어서, 상기 반도체 칩 실장체를 준비하는 단계는,
    기판 및 상기 기판 상에 탑재된 도전체 패턴 상에 상기 다수의 범프가 삽입되어 상기 도전체 패턴에 접속될 수 있도록 상기 도전체 패턴을 노출시키는 홀을 구비한 보호막 패턴을 형성하는 단계; 및
    상기 보호막 패턴 상에 상기 보호막 패턴에 형성된 홀의 패턴과 동일한 패턴으로 형성된 홀을 구비하는 접착제 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 패키지 방법.
KR10-2003-0006369A 2003-01-30 2003-01-30 반도체 장치 및 반도체 장치의 패키지 방법 KR100510518B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0006369A KR100510518B1 (ko) 2003-01-30 2003-01-30 반도체 장치 및 반도체 장치의 패키지 방법
US10/753,827 US7129585B2 (en) 2003-01-30 2004-01-05 Semiconductor device and method of packaging the same
US11/536,270 US7279360B2 (en) 2003-01-30 2006-09-28 Semiconductor device and method of packaging the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006369A KR100510518B1 (ko) 2003-01-30 2003-01-30 반도체 장치 및 반도체 장치의 패키지 방법

Publications (2)

Publication Number Publication Date
KR20040069827A true KR20040069827A (ko) 2004-08-06
KR100510518B1 KR100510518B1 (ko) 2005-08-26

Family

ID=32768582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0006369A KR100510518B1 (ko) 2003-01-30 2003-01-30 반도체 장치 및 반도체 장치의 패키지 방법

Country Status (2)

Country Link
US (2) US7129585B2 (ko)
KR (1) KR100510518B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674232B2 (en) 2010-08-17 2014-03-18 Samsung Techwin Co., Ltd. Device-embedded flexible printed circuit board and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US7705385B2 (en) * 2005-09-12 2010-04-27 International Business Machines Corporation Selective deposition of germanium spacers on nitride
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
EP2628370A4 (en) 2010-10-14 2017-08-02 Stora Enso Oyj Method and arrangement for attaching a chip to a printed conductive surface
US9041226B2 (en) * 2013-03-13 2015-05-26 Infineon Technologies Ag Chip arrangement and a method of manufacturing a chip arrangement
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997815A (ja) 1995-09-29 1997-04-08 Sumitomo Metal Mining Co Ltd フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
JP3702788B2 (ja) * 1998-07-01 2005-10-05 セイコーエプソン株式会社 半導体装置の製造方法
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
JP2002170839A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674232B2 (en) 2010-08-17 2014-03-18 Samsung Techwin Co., Ltd. Device-embedded flexible printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
US7129585B2 (en) 2006-10-31
US7279360B2 (en) 2007-10-09
US20070049002A1 (en) 2007-03-01
KR100510518B1 (ko) 2005-08-26
US20040150117A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
US7981725B2 (en) Fabricating process of a chip package structure
US8039307B2 (en) Mounted body and method for manufacturing the same
KR100194747B1 (ko) 반도체장치
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JPH10321672A (ja) 半導体装置及びその製造方法
US6887778B2 (en) Semiconductor device and manufacturing method
JP3565090B2 (ja) 半導体装置の製造方法
US7279360B2 (en) Semiconductor device and method of packaging the same
CN100369249C (zh) 半导体装置及其制造方法、电子设备、电子仪器
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP2002270717A (ja) 半導体装置
KR100295731B1 (ko) 전자패키지의제조방법
JP2001250876A (ja) 半導体装置及びその製造方法
US7960214B2 (en) Chip package
US7847414B2 (en) Chip package structure
JP3501281B2 (ja) 半導体装置
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
KR100533761B1 (ko) 반도체패키지
JP2002231856A (ja) 半導体装置及びその製造方法
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JP3973309B2 (ja) 半導体装置
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 15