JP4663184B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4663184B2
JP4663184B2 JP2001293686A JP2001293686A JP4663184B2 JP 4663184 B2 JP4663184 B2 JP 4663184B2 JP 2001293686 A JP2001293686 A JP 2001293686A JP 2001293686 A JP2001293686 A JP 2001293686A JP 4663184 B2 JP4663184 B2 JP 4663184B2
Authority
JP
Japan
Prior art keywords
wafer
interposer
semiconductor element
insulating resin
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001293686A
Other languages
English (en)
Other versions
JP2003100943A5 (ja
JP2003100943A (ja
Inventor
英信 西川
一人 西田
一路 清水
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001293686A priority Critical patent/JP4663184B2/ja
Priority to US10/253,604 priority patent/US7060528B2/en
Priority to CNB021433704A priority patent/CN1241244C/zh
Publication of JP2003100943A publication Critical patent/JP2003100943A/ja
Publication of JP2003100943A5 publication Critical patent/JP2003100943A5/ja
Application granted granted Critical
Publication of JP4663184B2 publication Critical patent/JP4663184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、ウェハ自体又はウェハから切り離された半導体素子を、回路基板へ実装されるインターポーザに実装する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
今日、電子回路基板は、あらゆる製品に使用されるようになり、かつ、携帯機器の増加から、回路基板のＩＣチップをパッケージでなく裸のまま搭載するフリップチップ実装方法が求められている。
【０００３】
従来の電子機器の回路基板へＩＣチップを接合する方法について、以下に説明する。
【０００４】
図２０〜図２２に示されるように、絶縁性樹脂のシートを半導体素子の実装方における封止材として使用する半導体素子の実装工法が提案されている。
【０００５】
図２０（ａ）において、ウェハ１０１を設備第１ステージ１０８上に吸着、平坦化し、第１ステージ１０８より２５０℃に加熱した後に、図２０（ｂ）において、ワイヤボンディング装置に付属するキャピラリ１０４により、２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ１０３を形成する。又は、ウェハ１０１のパッド上にメッキを施してバンプを形成する場合もある。
【０００６】
図２０（ｃ）において、インターポーザ１０５上に、導電粒子を含んだ絶縁性樹脂シート１０６を半導体素子実装領域に置き、図２１（ａ）において、カートリッジヒータ１０８を内蔵した貼り付けツール１０７を用いて加熱、加圧を行って絶縁性樹脂シート１０６をインターポーザ１０５上に貼り付けた。このときの加熱は絶縁性樹脂シート１０６に硬化反応を起こさず、かつ、絶縁性樹脂シート１０６の軟化を起こさせ、インターポーザ１０５への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。
【０００７】
図２１（ｂ），（ｃ）において、絶縁性樹脂シート１０６上のセパレーターと呼ばれるフィルムをはがし、インターポーザ１０５上の電極とウェハ上のバンプ１０３が接するように位置合わせして、カートリッジヒータ１０８ａを内蔵した圧着ツール１１０により、加熱、荷重により絶縁性樹脂シート１０６の硬化反応を起こさせて圧着する。このときの圧着条件は通常、１８０〜２４０℃、８〜３０ｓｅｃで行う。
【０００８】
図２２において、インターポーザ１０５に圧着したウェハ１０１をダイシング装置により半導体装置１２６毎に分割し、個片化する。
【０００９】
半導体素子個片毎の実装は、通常、絶縁性樹脂シートに導電粒子を混入させた異方性導電フィルム（ＡＣＦ）を用い、ＡＣＦ工法として広く実用されるようになってきた。
【００１０】
また、以上の工程を行うことにより、半導体装置を一括で短時間に、容易に製造することができるようになってきている。
【００１１】
【発明が解決しようとする課題】
このように、電気製品の小型化を実現するために、従来の技術に示したフリップチップ実装が提案され、実用化されているが、以下のような問題点を生じている。
【００１２】
第１に、半導体素子の個片毎に圧着し、加熱と加圧を行って実装を行っているために、生産性が向上しない。そのために、ウェハレベルでウェハの電極上にバンプを形成し、上記ウェハとインターポーザ間にＡＣＦを介して接するように装着し、加熱、加圧でＡＣＦを硬化してウェハとインターポーザを圧着し、ウェハ上の電極とインターポーザの電極を接合させ、その後に、半導体素子毎に切り離す工程が生産性向上として提案されているが、従来のような、ＡＣＦ工法などの圧接工法においては、ウェハ周辺へのＡＣＦの樹脂の逃げは大きく、中央部ではＡＣＦの樹脂が逃げられないと行った問題が起こり、ウェハレベルでの均一な接合が困難である。
【００１３】
第２に、ウェハレベルでのスタッドバンプの形成はウェハへの加熱を伴うが、１番目の半導体素子でのバンプ形成と最終の半導体素子でのバンプ形成とでは熱履歴が大きく異なり、特に初期の順番の半導体素子でのバンプ形成においては、加熱時間が長く、半導体素子とＡｕバンプとの間に合金層の形成が促進され、半導体素子の電極上のバンプの接合強度が低下する。
【００１４】
第３に、半導体素子上のスタッドバンプ形成においては、半導体素子の電極、例えばＡｌなどが露出してしまい、半導体装置組立後の吸湿による、半導体素子の電極の腐食が発生することがある。
【００１５】
第４に、現在では半導体装置の個片毎に、半導体素子の半導体素子面の反対面に１番ピンなどのマーキングを行っているため、生産性が向上しない。
【００１６】
第５に、ウェハでのマーキングにおいては、半導体素子面と、半導体素子反対面の位置関係が分からない。このときに、半導体素子にエッチング等において、貫通孔を設けて、表裏面の位置関係を示すことが可能であるが、コストアップの要因になる。
【００１７】
第６に、ＡＣＦのように、インターポーザにＡＣＦを貼り付けて、その後に半導体素子を実装するというように、半導体素子の絶縁性封止樹脂の供給は個片の半導体素子毎に行われ、生産性が低い。かつ、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付けるのは、量産設備上複雑となる。また、複数の半導体素子を１つのインターポーザ上に実装する場合、工程上、複数のサイズのＡＣＦを用意する必要があり、コストアップの要因、また、量産管理上複雑となる。
【００１８】
第７に、複数の半導体素子を積層して構成する半導体装置において、積層工法に、ＡＣＦなどの加圧加熱による圧接工法を用いたとき、加圧時に下層側のウェハがたわんで、下層と上層のウェハの電気的接合が不十分になる。
【００１９】
第８に、複数の半導体素子を積層した半導体装置において、ウェハ積層した後に個片切断を行うと、上層と下層の半導体結晶面の方向違いにより、半導体素子に欠けを生じることがある。
【００２０】
上記したように種々の問題があるが、とりわけ、半導体素子の個片毎に圧着し、加熱と加圧を行って実装を行っているために、生産性が向上しないということが、最も大きな問題であった。
【００２１】
従って、本発明の目的は、生産性の高い半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００２３】
本発明の第１態様によれば、複数の半導体素子を形成したウェハの電極上にスタッドバンプをワイヤボンディングにより形成し、
上記ウェハ又はインターポーザに絶縁性樹脂を貼り付け、
上記ウェハの上記複数の半導体素子と上記インターポーザを上記絶縁性樹脂を介して接するように仮圧着し、
上記仮圧着よりも高い温度で加熱し、かつ、上記仮圧着よりも大きな圧力で加圧することにより、上記絶縁性樹脂を硬化して上記ウェハと上記インターポーザを本圧着して上記ウェハの上記複数の半導体素子の各電極と上記インターポーザの各電極とを接合させて接合体を形成し、
その後、上記ウェハの上記半導体素子毎に上記接合体を切り離して個片の半導体装置を製造する半導体装置の製造方法を提供する。
本発明の第２態様によれば、上記本圧着時において、上記ウェハのダイシングラインと一致して配置された溝内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる第１態様に記載の半導体装置の製造方法を提供する。
本発明の第３態様によれば、上記本圧着時において、上記ウェハのダイシングラインと一致して配置され、かつ、上記インターポーザと上記ウェハを本圧着後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ ３ ／ｍｍ）以上の体積Ｖ１（ｃｍ ３ ／ｍｍ）を有する溝内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる第１態様に記載の半導体装置の製造方法を提供する。
本発明の第４態様によれば、上記本圧着時で加熱するとき、上記ウェハ上の半導体素子形成領域毎に加熱する第１〜３態様のいずれか１つに記載の半導体装置の製造方法を提供する。
本発明の第５態様によれば、上記ウェハの電極上への上記スタッドバンプの形成後に、上記ウェハ上に上記絶縁性樹脂層を形成する第１〜４態様のいずれか１つに記載の半導体装置の製造方法を提供する。
本発明の第６態様によれば、上記接合体を形成したのち、上記接合体の上記ウェハの上にさらに別のウェハを積み重ねるように第２の絶縁性樹脂を介して圧着させ、かつ、上下に積層されたウェハの上記バンプの位置と別のウェハのバンプの位置を揃えかつ上記上下に積層されたウェハの電極間は上記第２の絶縁性樹脂を貫通して接合したのち、上記ウェハの上記半導体素子毎に上記接合体をダイシングにより切り離して個片の半導体装置を製造する第１態様に記載の半導体装置の製造方法を提供する。
【００３８】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００３９】
（第１実施形態）
本発明の第１実施形態にかかる半導体素子の実装方法は、図１に示すように、多数の半導体素子１Ａを形成したウェハ１の各電極上にバンプ３をそれぞれ形成するバンプ形成工程と、その後、上記ウェハ１とインターポーザ５との間に絶縁性樹脂層（第１実施形態では一例として絶縁性樹脂シート）６を介して接するように上記ウェハ１を半導体装置形成用中間回路基板言い換えればインターポーザ５に仮圧着する仮圧着工程と、その後、加熱、加圧で絶縁性樹脂層６の熱硬化性又は熱可塑性の絶縁性樹脂を硬化してウェハ１とインターポーザ５を本圧着し、ウェハ１上の各電極とインターポーザ５の各電極９を接合させて接合体３０を形成する本圧着工程と、その後、上記半導体素子１Ａを含む半導体装置毎に上記接合体３０を切り離して半導体装置２６を製造する切り離し工程とを有するものである。製造された半導体装置２６は、単独で又は他の電子部品とともに所定の回路が形成された回路基板に実装される。なお、図１（ａ）における実線１ｚは半導体素子毎の境界を示す仮想線である。
【００４０】
詳しくは、上記バンプ形成工程では、ウェハ１をウェハ保持用ステージ上に吸着して平坦化させ、ステージより例えば２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリにより、例えば２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３をウェハ１の各パッド電極上に形成する。ウェハ１の電極上へのＡｕ線によるスタッドバンプ３の形成時、ウェハ１への加熱はウェハ１上の半導体素子形成領域毎に加熱する。この代わりに、ウェハ１の各パッド上にメッキを施してバンプを形成する場合もある。
【００４１】
上記仮圧着工程では、ウェハ１の各電極上へのＡｕ線によるスタッドバンプ３の形成後に、ウェハ１の全面上に絶縁性樹脂ペーストを供給したのちスピンコート方式で広げて絶縁性樹脂層６を形成し、その後、絶縁性樹脂層６を硬化又は半硬化する。又は、ウェハ１上への絶縁性樹脂層６の形成は、絶縁性樹脂フィルムをウェハ１の全面上に貼り付け、その後、加熱、加圧して絶縁性樹脂層６を形成し、その絶縁性樹脂層６を硬化又は半硬化するようにしてもよい。絶縁性樹脂層６が熱硬化性の絶縁性樹脂の場合には、未硬化又は半硬化とする。上記ウェハ１上の絶縁性樹脂層６は、完全硬化又は半硬化でもよく、完全硬化の場合は、半導体素子１Ａの電極露出部の保護を強化でき、半硬化のときには、後工程での半導体素子実装時における絶縁性封止樹脂との密着性を上げることができ、半導体装置自体の信頼性品質を向上することができる。
【００４２】
一方、これとは別に、インターポーザ５にダイシング装置を用いて、半導体素子１Ａ毎に、ダイシングラインに一致するように、例えば深さ０．１５ｍｍのＶ型の溝２を互いに平行にかつ格子状に形成する。この溝２は、ウェハ１の上面であって個々の半導体素子１Ａの外周、あるいは、インターポーザ５側の半導体素子１Ａを圧着する外周部に予め設けている。一例として、図１（ｂ），（ｃ）にはインターポーザ５側の半導体素子１Ａを圧着する外周部に溝２を予め設けた状態を示す。また、ウェハ１上の個々の半導体素子１Ａの外周あるいは、インターポーザ５側の半導体素子１Ａを圧着する外周部に設けられる溝２の体積Ｖ１（ｃｍ３／ｍｍ）と、インターポーザ５とウェハ１を圧着した後にできるウェハ１の周辺の単位長さ当たりの絶縁性樹脂層６の絶縁性樹脂のはみ出し体積Ｖ２（ｃｍ３／ｍｍ）とは、Ｖ２≦Ｖ１とする。
【００４３】
このような体積の溝２にしたのち、上記仮圧着工程において、図２（ａ）に示すように、カートリッジヒータ８を内蔵した貼り付けツール７を用いて、例えば８０℃の加熱、例えば約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の加圧で絶縁性樹脂層６の絶縁性樹脂を若干硬化してウェハ１とインターポーザ５を仮圧着する。このように貼り付けツール７により押え付けてウェハ１をインターポーザ５に貼り付けるとき、絶縁性樹脂層６の絶縁性樹脂の逃げ場所を、上記溝２により、十分に確保することができて、インターポーザ５に対するウェハ１内での均一な圧接接合を可能とする。なお、好ましくは、貼り付けツール７には吸着によりウェハ１が保持され、ステージ１１上にはインターポーザ５が吸着により位置決め保持されている。
【００４４】
なお、上記カートリッジヒータ８を内蔵した貼り付けツール７は他の実施形態においても仮圧着又は樹脂シートの貼り付けなどに使用する仮圧着用実装ヘッド又は貼り付けツールとして使用できる。
【００４５】
その後の上記本圧着工程においては、図２（ｂ）に示すように、ウェハ１を絶縁性樹脂層６を介してステージ１１上のインターポーザ５に仮圧着した状態において、カートリッジヒータ８ａを内蔵した圧着ツール１０により、ウェハ１の裏面（図では上面）を例えば本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、例えば２００℃に加熱して、絶縁性樹脂層６の絶縁性樹脂を完全に硬化してウェハ１とインターポーザ５を本圧着する。本圧着後には、ウェハ１上の各バンプ３とインターポーザ５の各電極９との間は、絶縁性樹脂層６を貫通して直接的に接触して電気的に接続した状態となる。
【００４６】
なお、上記カートリッジヒータ８ａを内蔵した圧着ツール１０は他の実施形態においても本圧着に使用する本圧着用実装ヘッドとして使用できる。
【００４７】
ここで、従来のように、インターポーザ１０５に溝２を設けないとき、図３（ａ）に本圧着時の絶縁性樹脂層１０６の流動を示している。ウェハ１０１の中央部分の絶縁性樹脂が流れ出さず、周辺部は絶縁性樹脂が流れやすくなっている。結果として、ウェハ１０１の中央部のバンプ１０３とインターポーザ１０５の電極１０９の接続抵抗値はウェハ１０１の周辺部よりも高く、あるいは接続オープンとなる。一方、本第１実施形態に相当する図３（ｂ）においては、ウェハ１の中央部及び周辺部において、インターポーザ５に設けた溝２があるために、ウェハ１の中央部及び周辺部の絶縁性樹脂層６の絶縁性樹脂の流動が均一になり、ウェハ１の中央部及び周辺部にかかわらず、安定した電気的接続を得ることができる。
【００４８】
その後の上記切り離し工程では、上記半導体素子１Ａを含む半導体装置毎に上記接合体３０を切り離して半導体素子１Ａ毎に個片化して、多数の半導体装置を得る。
【００４９】
上記第１実施形態によれば、複数の半導体素子１Ａの各バンプ３を同時的にインターポーザ５の各電極９に圧着することができるので、半導体素子１Ａの個片毎にインターポーザに実装するときには半導体素子１Ａの個片毎の厚みを考慮する必要があるのに対して、そのような半導体素子１Ａの個片毎の厚みのバラツキを考慮する必要がなくなる。また、インターポーザ５に複数の半導体素子１Ａを樹脂層６を介して貼り付けるので、レジスト塗布工程、硬化工程、露光工程、現像工程、又は、メッキ工程などが不要となる。言い換えれば、メッキ工程など半導体工場でしかできないことが不要となり、半導体素子１Ａが絶縁性樹脂層で封止された状態でインターポーザ５に実装された半導体装置２６の状態で所定の回路基板に実装することができ、半導体工場を持たない工場でも容易に取り扱うことができる。
【００５０】
また、レベリング無しに、複数の半導体素子１Ａの各バンプ３を同時的にインターポーザ５の各電極９に圧着して接続させることができるので、レベリングが不要となり、かつ、ウェハ１の反り矯正も可能となり、さらに、ロット毎のウェハの厚みのバラツキも考慮する必要が無くなり、複数の半導体装置を同時に一括して高い生産性でもって製造することができる。すなわち、従来の、ウェハレベルでウェハの電極上にバンプを形成し、上記ウェハとインターポーザ間に絶縁性樹脂を介して接するように仮圧着し、加熱、加圧で絶縁性樹脂を硬化してウェハとインターポーザを本圧着し、ウェハ上の電極とインターポーザの電極を接合させ、その後に、半導体装置毎に切り離す工程において、ＡＣＦ工法などの圧接工法を用いて、ウェハとインターポーザを接合した場合には、ウェハ周辺への絶縁性樹脂の逃げは大きく、中央部では絶縁性樹脂が逃げられないと行った問題が起こり、ウェハレベルでの均一な接合が困難であった。一方、上記第１実施形態では、ウェハ１上の個々の半導体素子１Ａの外周あるいはインターポーザ５側の半導体素子１Ａを圧着する外周部に溝２を設けることにより、ウェハ１とインターポーザ５の圧着時の絶縁性樹脂層６の絶縁性樹脂の逃げ場所を設けることができるため、ウェハ１内の中央部及び周辺部の両方で均一に絶縁性樹脂を溝２内に逃がすことができ、ウェハレベルでのウェハ１とインターポーザ５の均一な接合が可能となる。また、ウェハ上の個々の半導体素子１Ａの外周あるいはインターポーザ側の半導体素子１Ａを圧着する外周部に設ける溝２の体積Ｖ１（ｃｍ３／ｍｍ）と、インターポーザ５とウェハ１を圧着した後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ３／ｍｍ）との関係は、Ｖ２≦Ｖ１となるように溝２を形成すれば、絶縁性樹脂の逃げ体積を十分に確保することができ、より確実に、ウェハレベルでのウェハ１とインターポーザ５の均一な圧着接合が可能となる。
【００５１】
（第２実施形態）
本発明の第２実施形態にかかる半導体素子の実装方法を図４（ａ）〜（ｃ）を用いて説明する。上記第１実施形態では、インターポーザ５側に溝２を設けているが、ウェハ１側、あるいはインターポーザ５とウェハ１の両方に溝２Ａを設けても同様の効果が得られる。ウェハ１側に溝２Ａを設ける場合について第２実施形態として説明する。
【００５２】
図４（ａ）は、ウェハ１のインターポーザ接合側の面に、個々の半導体素子１Ａの外周に互いに平行にかつ格子状に溝２Ａを設けたとき、ウェハ１とインターポーザ５との圧着時の絶縁性樹脂の流動を示している。
【００５３】
図４（ａ）において、ウェハ１側に溝２Ａを設けても同様の効果が得られ、圧着時の絶縁性樹脂の流動が均一化する。結果として、ウェハ１の中央部及び周辺部にかかわらず、安定した電気的接続を得ることができる。
【００５４】
更なる第２実施形態の効果を図４（ｂ），（ｃ）に示す。
【００５５】
図４（ｂ）及び（ｃ）に示すように、ウェハ１を設備のステージ１１上の平坦な載置面に載置したのち、ステージ１１に貫通形成された多数の貫通孔１３より吸引してウェハ１をステージ１１上に吸着して平坦化し、ステージ１１に内蔵したヒータにより２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリ４により、例えば２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３をウェハ１の各電極上に形成する。
【００５６】
上記第２実施形態によれば以下のような効果を奏することができる。すなわち、一般に、ウェハ１には片面のみに半導体素子１Ａを形成するので反りが生じている。この反りのため、スタッドバンプ形成時においては、ウェハ１内に均一に安定した形状にスタッドバンプを形成することができない可能性がある。これに対して、この第２実施形態に示すように、ウェハ１に溝２Ａを形成するときには、ウェハ１の片面のみの半導体素子１Ａの形成により発生する応力を溝２Ａで解放させることができ、ウェハ１がステージ１１上で平坦化し、安定した形状でスタッドバンプ３を形成することができる。
【００５７】
（第３実施形態）
本発明の第３実施形態にかかる半導体素子の実装方法を図５を用いて説明する。この第３実施形態は、上記した又は後述する各実施形態において、スタッドバンプ形成時に、スタッドバンプ３を形成する半導体素子形成領域毎に加熱するものである。
【００５８】
図５は、スタッドバンプ形成方法を示している。
【００５９】
ウェハ１上の各電極へのスタッドバンプ３の形成は、第１ステージ１１Ａにより、ウェハ１の周辺部を吸着して固定し、かつ、第２ステージ１２に内蔵されたカートリッジヒーター８Ｂによってウェハ１を加熱する。このときの第２ステージ１２の温度は一例として２５０℃である。
【００６０】
さらに、スタッドバンプ３を形成するウェハ１内の第１の半導体素子形成領域の直下に第２ステージ１２を直交する２方向にバンプ形成領域と同期して移動させ、第２の半導体素子形成領域のバンプ形成時には第２ステージ１２を第２の半導体素子形成領域まで移動させる。なお、第２ステージ１２にも貫通した貫通孔１３Ｂを形成して、ウェハ１の対向する半導体素子形成領域を下方から吸引して吸着保持できるようにしている。
【００６１】
すなわち、第２ステージ１２により、ウェハ１の多数の半導体素子形成領域のうちのバンプ形成領域のみを下方から吸着保持しつつ、その領域のみを局部的にカートリッジヒーター８Ｂにより加熱できるようにしている。
【００６２】
この第３実施形態によれば、バンプ３を形成する半導体素子形成領域のみを選択的にかつ局部的に加熱するため、１番目の半導体素子形成領域でのバンプ形成と、最終の半導体素子形成領域でのバンプ形成とでは、両者の間での熱履歴の差を小さくすることができ、バンプ接合的に安定した強度を維持することができる。すなわち、バンプ形成のためにウェハへ加熱するとき、バンプ３を形成する半導体素子形成領域毎に加熱するようにし、加熱されている半導体素子形成領域でのバンプ形成が終了すると、次にバンプ形成する半導体素子形成領域を加熱するというように、バンプ形成動作と加熱動作とが同一の半導体素子形成領域に対して行われるように同期させ、少なくともバンプ形成領域のみを加熱するようにする。この結果、加熱時間が一定で短時間となり、合金層の形成を減少させることができて、そのバラツキも少なくすることができ、品質の安定化を図ることができ、安定した接合の信頼性を得ることができる。
【００６３】
（第４実施形態）
本発明の第４実施形態にかかる半導体素子の実装方法の第４実施例を図６〜図８を用いて説明する。この第４実施形態は、上記した又は後述する各実施形態において、スタッドバンプ形成後のバンプ３をなどを絶縁性樹脂層１６で保護するものである。
【００６４】
図６（ａ）〜（ｃ）は、スタッドバンプ形成方法を示している。
【００６５】
ウェハ１を設備ステージ上に吸着、平坦化し、ステージより例えば２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリ４により、例えば２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３をウェハ１のパッド１４上に形成する。また、ウェハ１のパッド１４上にメッキを施してバンプを形成する場合もある。
【００６６】
図７（ａ）は、バンプ３を形成したウェハ１上に熱硬化性の絶縁性樹脂ペースト１５をディスペンサ３１から滴下し、スピンコート装置により、図７（ｂ），（ｃ）に示すように絶縁性樹脂ペースト１５をウェハ１上で広げてウェハ１上に絶縁性樹脂層１６を形成し、例えば１５０℃、３０分の加熱により絶縁性樹脂層１６を硬化させる。
【００６７】
図８（ａ）において、インターポーザ５上の電極９とウェハ１に形成したバンプ３が接するように位置合わせして貼り付けツール７により仮圧着する。仮圧着時には、貼り付けツール７より加熱し、ウェハ１の温度を例えば８０℃にし、また、仮圧着荷重を例えば約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この条件でウェハ１を仮圧着したとき、絶縁性樹脂層１６の反応率（硬化率）は例えば１０％となる。
【００６８】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ１の裏面を本圧着荷重例えば約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、例えば２００℃に加熱して本圧着する。このとき、ウェハ１上の各バンプ３とインターポーザ５の各電極９間は絶縁性樹脂層１６を貫通して直接的に接触して電気的に接続される。
【００６９】
図８（ｂ）において、ダイシング装置により半導体装置毎に個片に分割する。
【００７０】
このように、第５実施形態によれば、半導体素子１Ａ上のスタッドバンプ形成においては、半導体素子１Ａの電極、例えばＡｌなとが露出してしまい、半導体装置組立後の吸湿により半導体素子電極の腐食が発生することがあるといった問題に対して、ウェハ１の電極上へのＡｕ線によるスタッドバンプ形成後に、ウェハ１上に絶縁性樹脂層１６を形成することにより、半導体素子１Ａ上の電極の露出を防止できる。
【００７１】
このとき、ウェハ１上の絶縁性樹脂層１６は、完全硬化又は半硬化でもよく、完全硬化の場合は、半導体素子１Ａの電極露出部の保護を強化でき、半硬化のときには、後工程での半導体素子実装時における絶縁性封止樹脂との密着性を上げることができ、半導体装置自体の信頼性品質を向上することができる。
【００７２】
（第５実施形態）
本発明の第５実施形態にかかる半導体素子の実装方法を図９及び図１０を用いて説明する。この第５実施形態は、上記した又は後述する各実施形態において、ウェハ１の半導体素子１Ａと反対の面に一括マーキングするものである。
【００７３】
図９（ａ）に示すように、ステージ１９上に、ウェハ１の半導体素子１Ａが形成された半導体素子形成面を載置し、ステージ１９の吸引孔１９ａを通じて半導体素子形成面を吸引して吸着保持したのち、ウェハ１の半導体素子１Ａと反対の面にスクリーン版１７を載置し、スクリーン版１７上でスキージ１８をインク２８とともに移動させて、スクリーン版１７の貫通孔を貫通したインク２８が半導体素子１Ａと反対の面に供給されるスクリーン印刷により、インク２８をマーキングしてマーク２７を形成した後、熱処理してマーク２７を定着させる。
【００７４】
その後は、図９（ｃ）に示すように、先の実施形態と同様の方法でダイシングして、マーキングによるマーク２７付きの半導体装置２６を製造する。このマーキングは、半導体装置２６を回路基板に実装するときに電極の位置決めのために使用され、例えば、半導体素子１Ａの１番ピンの真上に付けられる。また、マーク２７に代えて、バーコードなどの二次元コード若しくは三次元コードなどでもよい。また、位置決め用としての用途以外に、品質不良時のバッドマーク、品番、ロゴ、ロット番号などもスクリーン印刷により形成するようにしてもよい。
【００７５】
ここで、図１０（ａ），（ｂ）にインク印刷時のウェハ位置合わせ方法を示す。ウェハレベルでのマーキングにおいては、一般に、半導体素子１Ａが形成された半導体素子面と、半導体素子面とは反対側の面すなわち反対面との位置関係が分からない。このとき、半導体素子１Ａにエッチング等により貫通孔を設けて、半導体素子面と反対面との位置関係を示すことが可能であるが、コストアップの要因になる。これに対して、第５実施形態では、ウェハ１へのバンプ形成前において、図１０（ａ），（ｂ）に示すように、ウェハ１に設けられたオリフラ２０を用いて、このオリフラ２０をステージ１９の少なくとも２個の位置合わせピン２１に当接させる。そして、このオリフラ２０を基準として、ウェハ１とスクリーン版１７との位置合わせを行い、ウェハ１の半導体素子形成面の反対面の各半導体素子１Ａの所望位置に対するマーキングを、ウェハ１の全ての半導体素子１Ａに対して一括してスクリーン印刷により行うことができて、安価にかつ効率よく一括マーキングすることができる。なお、図９（ｂ）における実線１ｚは半導体素子毎の境界を示す仮想線である。
【００７６】
（第６実施形態）
本発明の第６実施形態にかかる半導体素子の実装方法を図１１及び図１２を用いて説明する。この第６実施形態は、絶縁性樹脂シート６Ｂをウェハ１に貼り付けた後、半導体素子毎に個片化させ、その後、インターポーザ５に実装するものである。
【００７７】
図１１（ｂ）において、スタッドバンプを形成した図１１（ａ）のウェハ１の半導体素子形成領域上に、例えば厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート（ソニーケミカル製、ＭＪ−９３２ＮＰ）６Ｂを置き、図２（ａ）に示すカートリッジヒーター８を内蔵した貼り付けツール７を、一例として、温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で絶縁性樹脂シート６Ｂを介してウェハ１に押え付けて、図１１（ｃ）に示すように絶縁性樹脂シート６Ｂをウェハ１に貼り付ける。
【００７８】
次いで、スタッドバンプ３を形成し、絶縁性樹脂シート６Ｂを貼り付けたウェハ１をスクライブ装置にて半導体素子１Ａ毎に切断し、図１２（ａ）に示すように半導体素子１Ａ毎に個片化する。
【００７９】
次いで、図１２（ｂ）において、インターポーザ５上の電極１０と半導体素子個片をバンプ３が接するように位置合わせして、仮圧着用実装ヘッド（一例としては、図２（ａ）の仮圧着用実装ヘッドである貼り付けツール７を半導体素子個片に対応して小型化したもの。）によりインターポーザ５に仮圧着する。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の半導体素子１Ａの温度を例えば８０℃にし、また、仮圧着荷重を例えば約０．６３７ＭＰａ（６．５ｋｇｆ／ｃｍ２）で行う。この仮圧着条件でウェハ１の半導体素子１Ａを仮圧着すると、絶縁性樹脂シートの反応率（硬化率）は例えば１０％となる。
【００８０】
その後に、ウェハ１の半導体素子１Ａを仮圧着したインターポーザ５において、ウェハ１の半導体素子１Ａの裏面を、本圧着用実装ヘッド（一例としては、図２（ｂ）の本圧着用実装ヘッドである圧着ツール１０を半導体素子個片に対応して小型化したもの。）により、本圧着荷重約例えば２．４５ＭＰａ（２５ｋｇｆ／ｃｍ２）で加圧し、例えば２００℃に加熱して本圧着する。このとき、ウェハ１の半導体素子１Ａ上の各バンプ３とインターポーザ５の各電極９間は、絶縁性樹脂シート６Ｂを貫通して直接的に接触して電気的に接続される。
【００８１】
第６実施形態によれば以下の効果をえることができる。すなわち、従来、インターポーザにＡＣＦを貼り付けた後に半導体素子を実装する場合には、半導体素子の絶縁性封止樹脂の供給は個片の半導体素子毎に行われ、生産性が低いものであった。また、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付けるのは、量産設備上、複雑なものとなっていた。また、複数の半導体素子を一つのインターポーザ上に実装する場合、工程上、複数のサイズのＡＣＦを用意する必要があり、コストアップの要因、また、量産管理上、複雑となっていた。これに対して、この第６実施形態では、多数の半導体素子１Ａを形成したウェハ１の電極上にバンプ３を一括して形成するバンプ形成工程と、上記ウェハ１上にシート状の絶縁性樹脂シート６を貼り付けて加圧加熱により絶縁性樹脂層を形成する工程と、半導体素子１Ａ毎に切り離す工程と、その後に半導体素子１Ａのバンプ３とインターポーザ５の電極９を合せて位置合わせし、加熱、加圧して半導体素子１Ａを圧着することにより、絶縁性樹脂シート６Ｂにより樹脂封止しつつ半導体素子１Ａを一つのインターポーザ５に容易に圧着することができる。すなわち、各半導体素子１Ａ毎の絶縁性封止樹脂の供給ではなく、ウェハ状態で多数の半導体素子１Ａに対して絶縁性封止樹脂を一括して供給することができ、生産性が高くなるとともに、実装前に半導体素子１Ａに絶縁性樹脂層が形成されているので、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付ける必要も無く、複数のサイズのＡＣＦを用意する必要も無くなる。よって、マルチチップモジュールを容易に製造することができる。
【００８２】
（第７実施形態）
本発明の第７実施形態にかかる半導体素子の実装方法を図１３（ａ）〜（ｃ）を用いて説明する。この第７実施形態は、インターポーザ５上に複数のウェハ１−１，１−２を積み重ねるものである。
【００８３】
図１３（ａ）において、一例として、ガラスエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート６−１（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、図２（ａ）に示すようなカートリッジヒーター８を内蔵した貼り付けツール７により、一例として、温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で絶縁性樹脂シート６−１を１枚目のウェハ１−１に対して押え付けて、絶縁性樹脂シート６−１を１枚目のウェハ１−１に貼り付ける。
【００８４】
図１３（ｂ）において、インターポーザ５上の電極９と１枚目のウェハ１−１のパッド電極１ａに形成したバンプ３が絶縁性樹脂シート６−１を介して対向するように位置合わせして図２（ａ）に示すような仮圧着用実装ヘッド８により仮圧着する。仮圧着時には、仮圧着用実装ヘッド８より加熱し、一例として、１枚目のウェハ１−１の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この仮圧着条件で１枚目のウェハ１−１を仮圧着すると、絶縁性樹脂シート６−１の反応率（硬化率）は１０％となる。
【００８５】
その後に、１枚目のウェハ１−１を仮圧着したインターポーザ５において、１枚目のウェハ１−１の裏面をインターポーザ５に対して本圧着用荷重例えば約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、例えば２００℃に加熱して本圧着する。この結果、インターポーザ５上の各電極９と１枚目のウェハ１−１の各パッド電極１ａに形成した各バンプ３とが、絶縁性樹脂シート６−１を貫通して直接的に接触して互いに電気的に接続される。
【００８６】
次いで、図１３（ｃ）において、１枚目のウェハ１−１の第１の半導体素子１Ａのインターポーザ５とは反対側の面に予め形成した電極と２枚目のウェハ１−２の第２の半導体素子１Ａに形成したバンプ３とが絶縁性樹脂シート６−２を介して対向するように位置合わせして図２（ａ）に示すような仮圧着用実装ヘッド８により仮圧着する。なお、１枚目のウェハ１−１の第１の半導体素子１Ａと２枚目のウェハ１−２の第２の半導体素子１Ａのバンプ位置は同じ位置に配置している。仮圧着時には、仮圧着用実装ヘッド８より加熱し、一例として、２枚目のウェハ１−２の温度を８０℃にし、また、仮圧着用荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この仮圧着条件で２枚目のウェハ１−２を１枚目のウェハ１−１に仮圧着すると、絶縁性樹脂シート６−２の反応率（硬化率）は例えば１０％となる。
【００８７】
その後に、２枚目のウェハ１−２を１枚目のウェハ１−１に仮圧着したインターポーザ５において、一例として、２枚目のウェハ１−２の裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、２００℃に加熱して本圧着する。このとき、２枚目のウェハ１−２の上の各バンプ３と１枚目のウェハ１−１の各電極間は、絶縁性樹脂シート６−２を貫通して直接的に接触して電気的に接続される。
【００８８】
なお、１枚目のウェハ１−１の第１の半導体素子１Ａと２枚目のウェハ１−２の第２の半導体素子１Ａを同時に加熱、加圧により接合しても同様の接続抵抗を得ることができる。
【００８９】
この第７実施形態によれば、ウェハレベルにおいて、複数のウェハ１−１，１−２従って複数の半導体素子１Ａを１つのインターポーザ５上に積層して構成される半導体装置を製造するとき、１枚目のウェハ１−１とインターポーザ５と、１枚目のウェハ１−１と２枚目のウェハ１−２とをそれぞれ別々に電極とバンプとを直接的に接続するようにしたので、１枚目のウェハ１−１とインターポーザ５とを接合したのち１枚目のウェハ１−１と２枚目のウェハ１−２とを接合するとき、１枚目のウェハ１−１がたとえ撓んでも、１枚目のウェハ１−１と２枚目のウェハ１−２との接合を十分に行うことができる。よって、従来のように、積層工法にＡＣＦなどの加圧加熱による圧接工法を用いると、加圧時に下層側のウェハが撓んで下層と上層のウェハの電気的接合が不十分になる問題があったが、上記第７実施形態ではこのような問題を確実に解消することができる。
【００９０】
（第８実施形態）
本発明の第８実施形態にかかる半導体素子の実装方法を図１４及び図１５を用いて説明する。この第８実施形態は、第７実施形態において２枚のウェハ１−１，１−２の結晶構造面が互いに揃うようにオリフラ２０を互いに合わせて接合するものである。
【００９１】
図１４（ａ）において、ガラスエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、例えば厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート６Ｃ（ソニーケミカル製、ＭＪ−９３２ＮＰ）を１枚目のウェハ１−１の半導体素子形成領域が実装される領域に置き、カートリッジヒーターを内蔵した貼り付けツールにより、例えば、温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で絶縁性樹脂シート６Ｃをインターポーザ５に対して押え付けて貼り付ける。
【００９２】
次に、図１４（ｂ）において、インターポーザ５上の各電極９と１枚目のウェハ１−１に形成した各バンプ３とが絶縁性樹脂シート６Ｃを介して対向するように位置合わせして、仮圧着用実装ヘッドにより、インターポーザ５に１枚目のウェハ１−１を絶縁性樹脂シート６Ｃを介して仮圧着する。仮圧着時には、仮圧着用実装ヘッドより加熱し、１枚目のウェハ１−１の温度を例えば８０℃にし、また、仮圧着荷重を例えば約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この仮圧着条件で、１枚目のウェハ１−１を絶縁性樹脂シート６Ｃを介してインターポーザ５に仮圧着すると、絶縁性樹脂シート６Ｃの反応率（硬化率）は例えば１０％となる。
【００９３】
その後、１枚目のウェハ１−１を仮圧着したインターポーザ５において、１枚目のウェハ１−１の裏面を本圧着荷重例えば約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、例えば２００℃に加熱して本圧着し、１枚目のウェハ１−１の各半導体素子１Ａの各バンプ３とインターポーザ５の各電極９とが、絶縁性樹脂シート６Ｃを貫通して直接的に接触して電気的に接続される。
【００９４】
次いで、図１５（ａ）において、１枚目のウェハ１−１の第１の半導体素子１Ａのインターポーザ５とは反対側の面に予め形成した電極と、２枚目のウェハ１−２の第２の半導体素子１Ａに形成したバンプ３とが絶縁性樹脂シート６Ｄを介して対向するように位置合わせして、実装ヘッドにより仮圧着する。このとき、１枚目のウェハ１−１と２枚目のウェハ１−２の結晶面が揃うように、オリフラ２０を互いに合わせて接合する。仮圧着時には、仮圧着用実装ヘッドより加熱し、一例として、２枚目のウェハ１−２の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行う。この仮圧着条件で２枚目のウェハ１−２を１枚目のウェハ１−１に絶縁性樹脂シート６Ｄを介して仮圧着すると、絶縁性樹脂シート６Ｄの反応率（硬化率）は例えば１０％となる。
【００９５】
その後、２枚目のウェハ１−２を仮圧着した１枚目のウェハ１−１を有するインターポーザ５において、一例として、２枚目のウェハ１−２の裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着する。このとき、２枚目のウェハ１−２上の各バンプ３とインターポーザ５の各電極９間は、絶縁性樹脂シート６Ｄを貫通して直接的に接触して電気的に接続される。
【００９６】
なお、１枚目のウェハ１−１の第１の半導体素子１Ａと２枚目のウェハ１−２の第２の半導体素子１Ａを同時に加熱、加圧により接合しても同様の接続抵抗を得ることができる。
【００９７】
この第８実施形態によれば、以下の効果が得られる。すなわち、複数の半導体素子１Ａを積層した半導体装置において、従来の方法ではウェハ積層した後に個片切断を行うと上層と下層の半導体結晶面の方向違いにより、半導体素子に欠けを生じることがあるが、第８実施形態においては、オリフラ２０を互いに合わせることにより１枚目のウェハ１−１と２枚目のウェハ１−２のウェハ結晶面を揃えて積層しているため、個片切断時に欠けを生じることを防ぐことができる。
【００９８】
（第９実施形態）
本発明の第９実施形態にかかる半導体素子の実装方法は、図１６に示すように、上記各実施形態による半導体素子の実装方法を実施するときのより具体的な工程について説明する。
【００９９】
図１６において、ステップＳ１のウェハの切断工程では、必要に応じて、１枚のウェハ１のアクティブ面に、半導体素子１Ａ毎に切れ目としてのダイシングラインと一致する、絶縁性樹脂はみ出し用溝２，２Ａを形成する。このとき、必要に応じて、１枚のウェハ１をそのまま使用するものに限らず、２分の１、又は、４分の１、又は、８分の１など任意に分割した後、各分割されたウェハに対して以下の工程を行うようにしてもよい。ウェハ１を分割する例を図１７に示す。図１７（ａ）はウェハ１を４分の１に分割する例、図１７（ｂ）はウェハ１を図において縦に３列、横に３行に分割する例、図１７（ｃ）はウェハ１を図において縦に３列、横に４行に分割する例、図１７（ｄ）はウェハ１を図において縦に３列、横に２行に分割する例、図１７（ｅ）はウェハ１を図において縦に４列、横に４行に分割する例を示す。なお、図１７における縦横の線を上記したようにウェハの分割線と見る代わりに、第１実施形態での溝２の配置箇所としてもよい。すなわち、全てのダイシングライン沿いに溝２を形成するのではなく、多数のダイシングラインのうちの任意のダイシングライン沿いに溝２を形成するものであって、図１７（ａ）に示すように図において縦１本、横１本の溝２としたり、図１７（ｂ）に示すように図において縦２本、横２本の溝２としたり、図１７（ｃ）に示すように図において縦２本、横３本の溝２としたり、図１７（ｄ）に示すように図において縦２本、横１本の溝２としたり、図１７（ｅ）に示すように図において縦３本、横３本の溝２としてもよい。従って、これらの場合には、半導体素子１Ａ毎に溝２を形成するのではなく、複数個の半導体素子１Ａ毎に溝２を形成することになる。
【０１００】
なお、このステップＳ１のウェハの切断工程は、場合によっては省略することができる。
【０１０１】
次に、ステップＳ２のバンプ形成工程では、各半導体素子１Ａの電極である各パッド１ａ（図１３参照）上にワイヤボンディングによりバンプ３を形成する。このとき、例えば、第３実施形態により半導体素子形成領域毎に加熱することができる。
【０１０２】
次に、ステップＳ３のマーキング工程では、ウェハ１のバンプ形成面とは反対側の面に回路基板への実装時の位置決めのためのマーキングを行う。このとき、例えば、第５実施形態により一括マーキングを行うことができる。
【０１０３】
次に、ステップＳ４の接着剤配置工程では、ウェハ１側、又は、インターポーザ５側に接着剤として機能する絶縁性樹脂を配置して絶縁性樹脂層６を形成する。絶縁性樹脂層６の形成の仕方としては、絶縁性樹脂の塗布若しくはコーティング、絶縁性樹脂シートの貼り付け、などにより行う。
【０１０４】
一方、インターポーザ５に関しては、ステップＳ１１とステップＳ１２がある。
【０１０５】
ステップＳ１１の溝形成工程では、必要に応じて、インターポーザ５に対して、半導体素子１Ａ毎に切れ目としてダイシングラインと一致する溝２，２Ａを形成する。なお、インターポーザ５に溝形成する必要が無い場合にはステップＳ１１の溝形成工程を省略することができる。
【０１０６】
ステップＳ１２の封止剤配置工程では、必要に応じて、ポリイミドなどの絶縁性樹脂をスピンコートすることにより、インターポーザ５の電極露出面を覆う。なお、インターポーザ５の電極露出面を覆う必要が無い場合にはステップＳ１２の封止剤配置工程を省略することができる。
【０１０７】
次に、ステップＳ５の位置合わせ工程では、ステージ１１，１１Ａに吸着保持されたインターポーザ５と、仮圧着用実装ヘッド（一例としては、図２（ａ）の貼り付けツール７）に吸着保持されたウェハ１の複数の半導体素子１Ａとの位置合わせを行う。
【０１０８】
次に、ステップＳ６の熱圧着工程では、ステージ１１，１１Ａに吸着保持されたインターポーザ５に対して、仮圧着用ツールに吸着保持されたウェハ１の複数の半導体素子１Ａを絶縁性樹脂層６を介して加熱加圧して仮圧着を行う。その後、仮圧着よりも高い温度及び大きな圧力で、仮圧着されたウェハ１の複数の半導体素子１Ａをインターポーザ５に対して本圧着用実装ヘッド（一例としては、図２（ｂ）の圧着ツール１０）により本圧着させる。すなわち、上記絶縁性樹脂層６を硬化して上記ウェハ１と上記インターポーザ５を本圧着して上記ウェハ１上の上記複数の半導体素子１Ａの各バンプ３と上記インターポーザ５の各電極９とを接合させる。このような仮圧着及び本圧着の熱圧着により、各バンプ３のレベリング無しで、ウェハ１及びインターポーザ５の反り矯正を行いつつ両者の圧着を行うことができる。
【０１０９】
次に、ステップＳ７の検査工程では、熱圧着されて形成された接合体３０の各半導体素子１Ａの動作、例えば、電気的特性などを検査する。
【０１１０】
この検査工程の前後いずれかにおいて、上記接合体３０のバックグラインドを行うことにより、接合体全体をより薄くすることができる。半導体装置個片毎にバックグラインドを行って薄くするよりも、多数の半導体装置をまとめて薄型化するほうが行いやすい。また、半導体装置個片毎に薄型化するときには、個片自体の反りによりバックグラインドを行うのが困難であるが、このように一括してまとめて行えば、このような問題はない。
【０１１１】
次に、ステップＳ８のダイシング工程では、上記接合体３０に対して半導体素子１Ａ毎にダイシングを行って切り離して、半導体素子１Ａ毎に半導体装置２６を形成する。
【０１１２】
次に、ステップＳ９のトレイ収納工程では、各半導体装置２６をトレイ内にそれぞれ収納する。
【０１１３】
ステップＳ１０の出荷工程では、多数の上記半導体装置２６がトレイに収納された状態で、トレイごと出荷する。
【０１１４】
このようにすれば、ウェハレベルの状態で一括してインターポーザ５との圧着及び絶縁性樹脂による封止を行って製造された半導体装置２６をトレイに収納して出荷することができる。
【０１１５】
また、上記したように、上記各実施形態において、１枚のウェハ１をそのまま使用するものに限らず、図１７に示すように、２分の１、又は、４分の１、又は、８分の１など任意に分割した後、各分割されたウェハに対して、上記各実施形態を適用するようにしてもよい。例えば、第６実施形態に適用した場合として、図１８に示すように、１枚のウェハ１を４分の１に分割した分割体１Ｈ（図１７（ａ）参照）を２枚使用し、１枚目の分割体１Ｈを、分割体１Ｈと大略同一形状又は三角形状の絶縁性樹脂シート６Ｈを介して仮圧着及び本圧着してインターポーザ５に接合したのち、１枚目の分割体１Ｈの上に、２枚目の分割体１Ｈを、分割体１Ｈと大略同一形状又は三角形状の絶縁性樹脂シート６Ｈを介して仮圧着及び本圧着するようにしてもよい。このように、１枚のウェハではなく、分割された分割体で実装を行うようにすれば、１枚のウェハの場合よりも、加圧力を小さくすることができ、場合によっては、上記溝２が不要となる場合もあり、かつ、バックグラインドされて薄型化された場合でも取り扱いやすくなる。また、同一ウェハから分割された分割体を第６又は７実施形態のように積層する場合（例えば図１８参照）には、厚みが同一であるため、実装しやすくなる。
【０１１６】
（第１０実施形態）
本発明の第１０実施形態にかかる半導体素子の実装方法は、図１９に示すように、インターポーザ５と、樹脂シートなどの樹脂層と、ウェハ１とを真空室４０の内部４３に配置し、真空状態又は減圧状態で、真空室４０の底部のヒータ４１により加熱しつつ、仮圧着及び本圧着兼用実装ヘッド４２により、仮圧着及び本圧着動作を行うようにしてもよい。このようにすれば、加圧力を小さくすることができるとともに、均一な加圧力をインターポーザ５と樹脂シートなどの樹脂層とウェハ１とに作用させることができ、かつ、樹脂シートなどの樹脂層から気泡が除去しやすくなる。
【０１１７】
【実施例】
以下、本発明の上記種々の実施形態にかかる半導体素子の実装方法についての実施例を図１から図１５を用いて説明する。
【０１１８】
（第１実施例）
本発明の第１実施形態にかかる半導体素子の実装方法の第１実施例を図１（ａ）〜図３（ｂ）を用いて説明する。
【０１１９】
図１（ａ）において、ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最少ピッチは１００μｍ、総パッド数は１９，９６８パッドであった。
【０１２０】
このウェハ１を設備ステージ上に吸着して平坦化させ、ステージより２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリにより、２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３をウェハ１の各パッド電極上に形成した。又は、ウェハ１の各パッド上にメッキを施してバンプを形成する場合もある。
【０１２１】
一方、インターポーザ５にダイシング装置を用いて、深さ０．１５ｍｍのＶ型の溝を形成した。
【０１２２】
図２（ａ）において、ガラスエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート６（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、カートリッジヒータを内蔵した貼り付けツールを温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付けた。
【０１２３】
図２（ａ）において、インターポーザ５上の電極９と半導体素子１に形成したバンプ３が接するように位置合わせして仮圧着用実装ヘッド７により仮圧着した。仮圧着時には、仮圧着用実装ヘッド７より加熱し、ウェハ温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハ１を仮圧着したとき、絶縁性樹脂シート６の反応率（硬化率）は１０％であった。
【０１２４】
その後に、図２（ｂ）において、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、２００℃に加熱して本圧着した。このとき、ウェハ１上のバンプ３とインターポーザ５の電極９間は電気的に接続した。
【０１２５】
図３（ａ）はインターポーザ１０５上に溝を設けないとき、圧着時の絶縁性樹脂１０６の流動を示している。ウェハ１０１の中央部分の絶縁性樹脂１０６が流れ出さず、周辺部は絶縁性樹脂１０６が流れやすくなっていた。結果として、中央部のバンプ１０３とインターポーザ１０５の電極の接続抵抗値はウェハ１０１の周辺部よりも高く、あるいは、接続オープンであった。一方、この第１実施例の図３（ｂ）においては、ウェハ１の中央部及び周辺部において、インターポーザ５に設けた溝２があるために、ウェハ中央部及び周辺部の絶縁性樹脂６の流動が均一になり、ウェハ１の中央部及び周辺部にかかわらず、安定した電気的接続を得ることができた。
【０１２６】
一方、今回は、インターポーザ５に溝２Ａを設けたが、ウェハ１側、あるいは、インターポーザ５及びウェハ１の両方に溝２，２Ａを設けても同様の効果が得られる。
【０１２７】
（第２実施例）
本発明の第２実施形態にかかる半導体素子の実装方法の第２実施例を図４（ａ）〜（ｃ）を用いて説明する。
【０１２８】
図４（ａ）は、ウェハ側に溝を設けたときの圧着時の絶縁性樹脂流動を示している。
【０１２９】
図４（ａ）において、ウェハ１側に溝２Ａを設けても同様の効果が得られ、圧着時の絶縁性樹脂の流動が均一化した。結果として、ウェハ中央部、周辺部にかかわらず、安定した電気的接続を得ることができた。
【０１３０】
更なる実施例の効果を図４（ｂ），（ｃ）に示す。
【０１３１】
図４（ｂ）において、ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最少ピッチは１００μｍ、総パッド数は１９，９６８パッドであった。ウェハ内の半導体素子形成領域の周辺部にダイシング装置を用いて、深さ０．１５ｍｍのＶ型の溝を形成した。
【０１３２】
図４（ｃ）において、このウェハ１を設備第１ステージ８上に貫通孔１３を介して吸引により吸着して平坦化し、ステージより２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリ４により、２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３を形成した。
【０１３３】
一般に、ウェハには片面のみに半導体素子を形成するので、反りが生じている。そのため、スタッドバンプ形成時においては、ウェハ内に均一に安定して形成することができない。一方、ウェハに溝を形成したときには、ウェハ片面のみの半導体素子形成による応力を溝部分で開放されるので、ウェハが平坦化し、安定してスタッドバンプを形成できた。
【０１３４】
（第３実施例）
本発明の第３実施形態にかかる半導体素子の実装方法の第３実施例を図５を用いて説明する。
【０１３５】
図５は、スタッドバンプ形成方法を示している。
【０１３６】
ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最小ピッチは１００μｍ、総パッド数は１９９６８パッドであった。ウェハ１上へのスタッドバンプ形成は、第１ステージ１１により、ウェハ周辺部を吸着して固定し、かつ、第２ステージ１２に内蔵されたカートリッジ８によってウェハ１を加熱した。このときの第２ステージ１２の温度は２５０℃であった。
【０１３７】
さらに、スタッドバンプ３を形成するウェハ内の第１の半導体素子形成領域の直下に第２ステージ１２を移動させ、第２の半導体素子形成領域のバンプ形成時には第２ステージ１２を第２の半導体素子形成領域まで移動させた。
【０１３８】
この方法により、１番目の半導体素子形成領域でのバンプ形成と最終の半導体素子形成領域でのバンプ形成とでは熱履歴の差が小さく、バンプ接合的に安定した強度を維持できた。
【０１３９】
（第４実施例）
本発明の第４実施形態にかかる半導体素子の実装方法の第４実施例を図６〜図８を用いて説明する。
【０１４０】
図６は、スタッドバンプ形成方法を示している。ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最小ピッチは１００μｍ、総パッド数は１９，９６８パッドであった。
【０１４１】
このウェハ１を設備ステージ上に吸着、平坦化し、ステージより２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリ４により、２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプを形成した。
【０１４２】
また、ウェハのパッド上にメッキを施してバンプを形成する場合もある。
【０１４３】
図７は、バンプを形成したウェハ１上に熱硬化性の絶縁性樹脂ペースト１５を滴下、スピンコート装置により、ウェハ上に絶縁性樹脂層を形成し、加熱１５０℃、３０分により絶縁性樹脂層を硬化させた。
【０１４４】
図８（ａ）において、インターポーザ５上の電極９とウェハ１に形成したバンプ３が接するように位置合わせして仮圧着用実装ヘッドにより仮圧着した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハ１を仮圧着した時、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１４５】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ１の裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。このときには、ウェハ１上のバンプ３とインターポーザ５の電極９間は電気的に接続した。
【０１４６】
図８（ｂ）において、ダイシング装置により半導体装置毎に個片に分割した。
【０１４７】
この方法により、半導体素子上のスタッドバンプ形成においては、半導体素子の電極、例えばＡｌなとが露出してしまい、半導体装置組立後の吸湿による、半導体素子電極の腐食が発生することがある問題に対して、ウェハ１の電極上へのＡｕ線によるスタッドバンプ形成後に、ウェハ１上に絶縁性樹脂層を形成し半導体素子上の電極の露出を防止できた。
【０１４８】
このとき、ウェハ１上の絶縁性樹脂層は、完全硬化又は半硬化でもよく、完全硬化の場合は、半導体素子の電極露出部の保護を強化でき、半硬化のときには、後工程での半導体素子実装時における絶縁性封止樹脂との密着を上げることができ、半導体装置自体の信頼性品質を向上することができた。
【０１４９】
（第５実施例）
本発明の第５実施形態にかかる半導体素子の実装方法の第５実施例を図９及び図１０を用いて説明する。
【０１５０】
図９（ａ）は、スタッドバンプ形成方法を示している。ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最小ピッチは１００μｍ、総パッド数は１９９６８パッドであった。このウェハ１の半導体素子と反対の面スクリーン印刷により、インク２８をマーキング印刷し、熱処理した。
【０１５１】
その後、上記と同様の方法で図９（ｃ）に示す半導体装置２６を製造した。
【０１５２】
図１０はインク印刷時のウェハ位置合わせ方法を示している。ウェハレベルでのマーキングにおいては、半導体素子面と、半導体素子反対面の位置関係が分からない。このときに、半導体素子にエッチング等において、貫通孔を設けて、表裏面の位置関係を示すことが可能であるが、コストアップの要因になる。この第５実施例では、ウェハへのバンプ形成前において、ウェハに設けられたオリフラを用いて基準として位置合わせを行い、ウェハの半導体素子形成面の反対面に、半導体素子毎の一括マーキングを行い、安価にかつ効率よく一括マーキングすることができた。
【０１５３】
（第６実施例）
本発明の第６実施形態にかかる半導体素子の実装方法の第６実施例を図１１〜図１２を用いて説明する。
【０１５４】
図１１（ａ）は、スタッドバンプ形成方法を示している。ウェハサイズは５インチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素子内のパッド電極数は２５６個、最小ピッチは１００μｍ、総パッド数は１９９６８パッドであった。
【０１５５】
このウェハ１を設備第１ステージ８上に吸着、平坦化し、ステージより２５０℃に加熱した後に、ワイヤボンディング装置に付属するキャピラリ４により、２５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッドバンプ３を形成した。又は、ウェハのパッド上にメッキを施してバンプを形成する場合もある。
【０１５６】
図１１（ｂ），（ｃ）において、スタッドバンプを形成したウェハ上に、厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、カートリッジヒーターを内蔵した貼り付けツールを温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付けた。
【０１５７】
図１２（ａ）は、スタッドバンプ３を形成し、絶縁性樹脂シート６を貼り付けたウェハ１をスクライブ装置にて切断し、半導体素子毎に個片化した。
【０１５８】
図１２（ｂ）において、インターポーザ５上の電極９と半導体素子個片をバンプ３が接するように位置合わせして仮圧着用実装ヘッドにより仮圧着した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の温度を８０℃にし、また、仮圧着荷重を約０．６３７ＭＰａ（６．５ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１５９】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約２．４５ＭＰａ（２５ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。このとき、ウェハ１上のバンプ３とインターポーザ５の電極９間は電気的に接続した。
【０１６０】
ＡＣＦのように、インターポーザにＡＣＦを貼り付けて、その後に半導体素子を実装するというように、半導体素子の絶縁性封止樹脂の供給は個片の半導体素子毎に行われ、生産性が低い。かつ、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付けるのは、量産設備上複雑となる。また、複数の半導体素子を一つのインターポーザ上に実装する場合、工程上、複数のサイズのＡＣＦを用意する必要があり、コストアップの要因、また、量産管理上複雑となる。
【０１６１】
この第６実施例では、半導体素子を形成したウェハの電極上にバンプを形成するバンプ形成工程と、上記ウェハ上にシート状の絶縁性樹脂層を貼り付けて加圧加熱により形成する工程と、半導体素子毎に切り離す工程と、その後に半導体素子のバンプとインターポーザの電極を合せて位置合わせし、加熱、加圧して半導体素子を実装することにより、複数の半導体素子を一つのインターポーザ５に容易に実装することができた。
【０１６２】
（第７実施例）
本発明の第７実施形態にかかる半導体素子の実装方法の第７実施例を図１３〜図１４を用いて説明する。
【０１６３】
図１３（ａ）において、ガラスエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート６−１（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、カートリッジヒーターを内蔵した貼り付けツールを温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付けた。
【０１６４】
図１３（ｂ）において、インターポーザ５上の電極９とウェハ１に形成したバンプ３が接するように位置合わせして仮圧着用実装ヘッドにより仮圧着した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１６５】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。
【０１６６】
図１３（ｃ）において、第１の半導体素子にあらかじめ形成した電極と第２の半導体素子１Ａに形成したバンプ３が接するように位置合わせして仮圧着用実装ヘッドにより仮圧着した。なお、第１の半導体素子と第２の半導体素子のバンプ位置は同じ位置に配置した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１６７】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。このときには、ウェハ１上のバンプ３とインターポーザの電極間は電気的に接続した。
【０１６８】
なお、第１の半導体素子と第２の半導体素子を同時に加熱、加圧により接合しても同様の接続抵抗を得ることができた。
【０１６９】
ウェハレベルにおいて、複数の半導体素子を積層した半導体装置において、積層工法に、ＡＣＦなどの加圧加熱による圧接工法を用いたとき、加圧時に下層側のウェハがたわんで、下層と上層のウェハの電気的接合が不十分になる問題を解決することができた。
【０１７０】
（第８実施例）
本発明の第８実施形態にかかる半導体素子の実装方法の第８実施例を図１４〜図１５を用いて説明する。
【０１７１】
図１４（ａ）において、ガラスエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート６（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、カートリッジヒーターを内蔵した貼り付けツールを温度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付けた。
【０１７２】
図１４（ｂ）において、インターポーザ上の電極とウェハに形成したバンプ３が接するように位置合わせして仮圧着用実装ヘッドにより仮圧着した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１７３】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。
【０１７４】
図１５（ａ），（ｂ）において、第１の半導体素子にあらかじめ形成した電極と第２の半導体素子に形成したバンプ３が接するように位置合わせして実装ヘッドにより実装した。このとき、第１のウェハと第２のウェハの結晶面が揃うようにオリフラを合わせて接合した。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シートの反応率（硬化率）は１０％であった。
【０１７５】
その後に、ウェハ１を仮圧着したインターポーザ５において、ウェハ裏面を本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱して本圧着した。このときには、ウェハ１上のバンプ３とインターポーザ５の電極９間は電気的に接続した。その後、ダイシングして図１５（ｃ）に示す半導体装置２６を製造した。
【０１７６】
なお、第１の半導体素子と第２の半導体素子を同時に加熱、加圧により接合しても同様の接続抵抗を得ることができた。
【０１７７】
複数の半導体素子を積層した半導体装置において、ウェハ積層した後に個片切断を行うと、上層、下層の半導体結晶面の方向違いにより、半導体素子に欠けを生じることがあるが、本第８実施例においては、第１のウェハと第２のウェハの結晶面を揃えて積層しているため、個片切断時に欠けを生じることを防ぐことができた。
【０１７８】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【０１７９】
【発明の効果】
本発明によれば、ウェハレベルでウェハの電極上にバンプを形成し、上記ウェハとインターポーザ間に絶縁性樹脂を介して接するように仮圧着し、加熱、加圧で絶縁性樹脂を硬化するとともにウェハとインターポーザを圧着して、ウェハ上の電極とインターポーザの電極を直接的に接合させ、その後、半導体素子毎に切り離して半導体装置を製造するので、ウェハレベルで、一括して複数の半導体装置を製造することができるため、生産性を向上させることができる。
【０１８０】
すなわち、複数の半導体素子の各バンプを同時的にインターポーザの各電極に圧着することができるので、半導体素子の個片毎にインターポーザに実装するときには半導体素子の個片毎の厚みを考慮する必要があるのに対して、そのような半導体素子の個片毎の厚みのバラツキを考慮する必要がなくなる。また、インターポーザに複数の半導体素子を樹脂層を介して貼り付けるので、レジスト塗布工程、硬化工程、露光工程、現像工程、又は、メッキ工程などが不要となる。言い換えれば、メッキ工程など半導体工場でしかできないことが不要となり、半導体素子が絶縁性樹脂層で封止された状態でインターポーザに実装された半導体装置の状態で所定の回路基板に実装することができ、半導体工場を持たない工場でも容易に取り扱うことができる。
【０１８１】
また、レベリング無しに、複数の半導体素子の各バンプを同時的にインターポーザの各電極に圧着して接続させることができるので、レベリングが不要となり、かつ、ウェハの反り矯正も可能となり、さらに、ロット毎のウェハの厚みのバラツキも考慮する必要が無くなり、複数の半導体装置を同時に一括して高い生産性でもって製造することができる。すなわち、従来の、ウェハレベルでウェハの電極上にバンプを形成し、上記ウェハとインターポーザ間に絶縁性樹脂を介して接するように仮圧着し、加熱、加圧で絶縁性樹脂を硬化してウェハとインターポーザを本圧着し、ウェハ上の電極とインターポーザの電極を接合させ、その後に、半導体装置毎に切り離す工程において、ＡＣＦ工法などの圧接工法を用いて、ウェハとインターポーザを接合した場合には、ウェハ周辺への絶縁性樹脂の逃げは大きく、中央部では絶縁性樹脂が逃げられないと行った問題が起こり、ウェハレベルでの均一な接合が困難であった。
【０１８２】
一方、本発明では、ウェハ上の個々の半導体素子の外周あるいはインターポーザ側の半導体素子を圧着する外周部に溝を設けることにより、ウェハとインターポーザの圧着時の絶縁性樹脂層の絶縁性樹脂の逃げ場所を設けることができるため、ウェハ内の中央部及び周辺部の両方で均一に絶縁性樹脂を溝内に逃がすことができ、ウェハレベルでのウェハとインターポーザの均一な接合が可能となる。また、ウェハ上の個々の半導体素子の外周あるいはインターポーザ側の半導体素子を圧着する外周部に設ける溝の体積Ｖ１（ｃｍ３／ｍｍ）と、インターポーザとウェハを圧着した後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ３／ｍｍ）との関係は、Ｖ２≦Ｖ１となるように溝を形成すれば、絶縁性樹脂の逃げ体積を十分に確保することができ、より確実に、ウェハレベルでのウェハとインターポーザの均一な圧着接合が可能となる。
【０１８３】
また、本発明によれば、以下のような効果を奏することができる。すなわち、一般に、ウェハには片面のみに半導体素子を形成するので反りが生じている。この反りのため、スタッドバンプ形成時においては、ウェハ内に均一に安定した形状にスタッドバンプを形成することができない可能性がある。これに対して、本発明において、ウェハに溝を形成するようにする場合には、ウェハの片面のみの半導体素子の形成により発生する応力を溝で解放させることができ、ウェハがステージ上で平坦化し、安定した形状でスタッドバンプを形成することができる。よって、形状のバラツキを少なくすることができて、接合の信頼性をより一層高めることができる。
【０１８４】
第２に、ウェハレベルでのスタッドバンプの形成はウェハへの加熱を伴うが、１番目の半導体素子形成領域でのバンプ形成と最終の半導体素子形成領域でのバンプ形成とでは熱履歴が大きく異なり、特に初期の順番の半導体素子形成領域でのバンプにおいては、加熱時間が長く、半導体素子とＡｕバンプ間に合金層の形成が促進され、半導体素子の電極上のバンプの接合強度が低下するといった問題が従来あった。
【０１８５】
これに対して、本発明によれば、バンプ形成のためにウェハへ加熱するとき、バンプを形成する半導体素子形成領域毎に加熱するようにし、加熱されている半導体素子形成領域でのバンプ形成が終了すると、次にバンプ形成する半導体素子形成領域を加熱するというように、バンプ形成動作と加熱動作とが同一の半導体素子形成領域に対して行われるように同期させ、少なくともバンプ形成領域のみを加熱する場合には、加熱時間が一定で短時間となり、合金層の形成を減少させることができて、そのバラツキも少なくすることができ、品質の安定化を図ることができ、安定した接合の信頼性を得ることができる。
【０１８６】
第３に、半導体素子上のスタッドバンプ形成においては、半導体素子の電極、例えばＡｌなどが露出してしまい、半導体装置組立後の吸湿による、半導体素子電極の腐食が発生することがある問題に対しては、ウェハの電極上へのスタッドバンプ形成後に、ウェハ上に絶縁性樹脂層を配置する場合には、半導体素子上の電極の露出を防止することができる。このときの絶縁性樹脂層形成方法はペーストによるスピンコート、シートによる貼り付けなどいずれでも上記効果が得られる。このとき、ウェハ上の絶縁性樹脂層は、完全硬化又は半硬化でもよく、完全硬化の場合は、半導体素子の電極露出部の保護を強化でき、半硬化のときには、後工程での半導体素子実装時における絶縁性封止樹脂との密着を上げることができ、半導体装置自体の信頼性品質を向上することができる。
【０１８７】
第４に、現在では半導体装置の個片毎に半導体素子の半導体素子面の反対面に１番ピンなどのマーキングを行っているため、生産性向上に問題がある。また、第５に、ウェハレベルでのマーキングにおいては、半導体素子面と、半導体素子反対面の位置関係が分からない。このときに、半導体素子にエッチング等において、貫通孔を設けて、表裏面の位置関係を示すことが可能であるが、コストアップの要因になる。
【０１８８】
本発明では、ウェハへのバンプ形成前において、ウェハに設けられたオリフラを用いて当て基準として位置合わせを行い、ウェハの半導体素子形成面の反対面に、半導体素子毎の一括マーキングを行う場合には、安価にかつ効率よく一括マーキングすることができる。
【０１８９】
第６に、ＡＣＦのように、インターポーザにＡＣＦを貼り付けて、その後に半導体素子を実装するというように、半導体素子の絶縁性封止樹脂の供給は個片の半導体素子毎に行われ、生産性が低い。かつ、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付けるのは、量産設備上複雑となる。また、複数の半導体素子を一つのインターポーザ上に実装する場合、工程上、複数のサイズのＡＣＦを用意する必要があり、コストアップの要因、また、量産管理上複雑となる。
【０１９０】
本発明では、半導体素子を形成したウェハの電極上にバンプを形成し、上記ウェハ上にシート状の絶縁性樹脂層を貼り付けて加圧加熱により形成し、半導体素子毎に切り離し、その後に半導体素子のバンプとインターポーザの電極を合せて位置合わせし、加熱、加圧して半導体素子をインターポーザに実装する場合、すなわち、各半導体素子毎の絶縁性封止樹脂の供給ではなく、ウェハ状態で多数の半導体素子に対して絶縁性封止樹脂を一括して供給する場合には、生産性が高くなるとともに、実装前に半導体素子に絶縁性樹脂層が形成されているので、インターポーザの所定の場所に、任意に、ＡＣＦを貼り付ける必要も無く、複数のサイズのＡＣＦを用意する必要も無くなる。よって、マルチチップモジュールを容易に製造することができる。また、上記絶縁性樹脂は、熱硬化、あるいは絶縁性熱可塑性樹脂とすることができ、特に、絶縁性熱硬化性樹脂のときには、絶縁性樹脂形成での絶縁性熱硬化樹脂は未硬化又は半硬化とすることができる。
【０１９１】
第７に、ウェハレベルにおいて、複数の半導体素子を積層した半導体装置において、積層工法に、ＡＣＦなどの加圧加熱による圧接工法を用いたとき、加圧時に下層側のウェハが撓んで、下層と上層のウェハの電気的接合が不十分となる。
【０１９２】
これに対して、本発明によれば、ウェハレベルにおいて、複数のウェハ従って複数の半導体素子を１つのインターポーザ上に積層して構成される半導体装置を製造するとき、１枚目のウェハとインターポーザと、１枚目のウェハと２枚目のウェハとをそれぞれ別々に電極とバンプとを直接的に接続する場合には、１枚目のウェハとインターポーザとを接合したのち１枚目のウェハと２枚目のウェハとを接合するとき、１枚目のウェハがたとえ撓んでも、１枚目のウェハと２枚目のウェハとの接合を十分に行うことができる。
【０１９３】
第８に、複数の半導体素子を積層した半導体装置において、ウェハ積層した後に個片切断を行うと、上層と下層の半導体結晶面の方向違いにより、半導体素子に欠けを生じることがある。
【０１９４】
これに対して、本発明によれば、オリフラを互いに合わせることにより１枚目のウェハと２枚目のウェハのウェハ結晶面を揃えて積層する場合には、個片切断時に欠けを生じることを防ぐことができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）はそれぞれ本発明の第１実施形態にかかる半導体素子の実装方法を示す説明図である。
【図２】 （ａ），（ｂ）はそれぞれ、図１に続く、本発明の第１実施形態にかかる半導体素子の実装方法を示す説明図である。
【図３】 （ａ），（ｂ）はそれぞれ、従来の半導体素子の実装方法を示す説明図、及び、図１に続く、本発明の第１実施形態にかかる半導体素子の実装方法を示す説明図である。
【図４】 （ａ）〜（ｃ）はそれぞれ本発明の第２実施形態にかかる半導体素子の実装方法を示す説明図である。
【図５】 本発明の第３実施形態にかかる半導体素子の実装方法を示す説明図である。
【図６】 （ａ）〜（ｃ）はそれぞれ本発明の第４実施形態にかかる半導体素子の実装方法を示す説明図である。
【図７】 （ａ）〜（ｃ）はそれぞれ、図６（ｃ）に続く、本発明の第４実施形態にかかる半導体素子の実装方法を示す説明図である。
【図８】 （ａ），（ｂ）はそれぞれ、図７（ｃ）に続く、本発明の第４実施形態にかかる半導体素子の実装方法を示す説明図である。
【図９】 （ａ）〜（ｃ）はそれぞれ本発明の第５実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１０】 （ａ），（ｂ）はそれぞれ本発明の第５実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１１】 （ａ）〜（ｃ）はそれぞれ本発明の第６実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１２】 （ａ），（ｂ）はそれぞれ、図１１（ｃ）に続く、本発明の第６実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１３】 （ａ）〜（ｃ）は本発明の第７実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１４】 （ａ），（ｂ）はそれぞれ本発明の第８実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１５】 （ａ）〜（ｃ）はそれぞれ、図１４（ｂ）に続く、本発明の第８実施形態にかかる半導体素子の実装方法を示す説明図である。
【図１６】 本発明の第９実施形態にかかる半導体素子の実装方法を示すフロー図である。
【図１７】 （ａ）〜（ｅ）はそれぞれ本発明の第９実施形態にかかる半導体素子の実装方法で使用するウェハを示す説明図である。
【図１８】 本発明の第９実施形態を第６実施形態に適用する場合の半導体素子の実装方法を示す説明図である。
【図１９】 本発明の第１０実施形態にかかる半導体素子の実装方法を示す説明図である。
【図２０】 （ａ）〜（ｃ）はそれぞれ従来のインターポーザへの半導体素子の実装方法を示す説明図である。
【図２１】 （ａ）〜（ｃ）は、図２０に続く、従来のインターポーザへの半導体素子の実装方法を示す説明図である。
【図２２】 図２１に続く、従来のインターポーザへの半導体素子の実装方法を示す説明図である。
【符号の説明】
１，１−１，１−２…ウェハ、１Ａ…半導体素子、１Ｈ…分割体、１ａ…パッド電極、２，２Ａ…溝、３…スタッドバンプ、４…キャピラリ、５…インターポーザ、６，６−１，６−２，６Ｈ…絶縁性樹脂層、６Ｂ…絶縁性樹脂シート、６Ｃ…絶縁性樹脂シート、７…貼り付けツール、８，８ａ…カートリッジヒーター、９…インターポーザの電極、１０…圧着ツール、１１…ステージ、１１Ａ…第１ステージ、１２…第２ステージ、１３，１３Ｂ…貫通孔、１４…パッド、１５…絶縁性樹脂ペースト、１６…絶縁性樹脂層、１７…スクリーン版、１８…スキージ、１９…ステージ、１９ａ…貫通孔、２０…オリフラ、２１…位置合わせピン、２６…半導体装置、２７…マーク、２８…インク、３０…接合体、３１…ディスペンサ、４０…真空室、４1…ヒータ、４２…仮圧着及び本圧着兼用実装ヘッド、４３…内部。

Claims (6)

  1. 複数の半導体素子を形成したウェハの電極上にスタッドバンプをワイヤボンディングにより形成し、
    上記ウェハ又はインターポーザに絶縁性樹脂を貼り付け、
    上記ウェハの上記複数の半導体素子と上記インターポーザを上記絶縁性樹脂を介して接するように仮圧着し、
    上記仮圧着よりも高い温度で加熱し、かつ、上記仮圧着よりも大きな圧力で加圧することにより、上記絶縁性樹脂を硬化して上記ウェハと上記インターポーザを本圧着して上記ウェハの上記複数の半導体素子の各電極と上記インターポーザの各電極とを接合させて接合体を形成し、
    その後、上記ウェハの上記半導体素子毎に上記接合体を切り離して個片の半導体装置を製造する半導体装置の製造方法。
  2. 上記本圧着時において、上記ウェハのダイシングラインと一致して配置された溝内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる請求項１に記載の半導体装置の製造方法。
  3. 上記本圧着時において、上記ウェハのダイシングラインと一致して配置され、かつ、上記インターポーザと上記ウェハを本圧着後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ ３ ／ｍｍ）以上の体積Ｖ１（ｃｍ ３ ／ｍｍ）を有する溝内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる請求項１に記載の半導体装置の製造方法。
  4. 上記本圧着時で加熱するとき、上記ウェハ上の半導体素子形成領域毎に加熱する請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 上記ウェハの電極上への上記スタッドバンプの形成後に、上記ウェハ上に上記絶縁性樹脂層を形成する請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 上記接合体を形成したのち、上記接合体の上記ウェハの上にさらに別のウェハを積み重ねるように第２の絶縁性樹脂を介して圧着させ、かつ、上下に積層されたウェハの上記バンプの位置と別のウェハのバンプの位置を揃えかつ上記上下に積層されたウェハの電極間は上記第２の絶縁性樹脂を貫通して接合したのち、上記ウェハの上記半導体素子毎に上記接合体をダイシングにより切り離して個片の半導体装置を製造する請求項１に記載の半導体装置の製造方法。
JP2001293686A 2001-09-26 2001-09-26 半導体装置の製造方法 Expired - Fee Related JP4663184B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001293686A JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法
US10/253,604 US7060528B2 (en) 2001-09-26 2002-09-25 Method for mounting a semiconductor element to an interposer by compression bonding
CNB021433704A CN1241244C (zh) 2001-09-26 2002-09-26 半导体元件的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001293686A JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003100943A JP2003100943A (ja) 2003-04-04
JP2003100943A5 JP2003100943A5 (ja) 2008-05-15
JP4663184B2 true JP4663184B2 (ja) 2011-03-30

Family

ID=19115429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293686A Expired - Fee Related JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7060528B2 (ja)
JP (1) JP4663184B2 (ja)
CN (1) CN1241244C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
JP4935074B2 (ja) 2004-01-07 2012-05-23 株式会社ニコン 積層装置及び集積回路素子の積層方法
JP4372605B2 (ja) * 2004-04-15 2009-11-25 パナソニック株式会社 電子部品搭載装置および電子部品搭載方法
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
CN101405752B (zh) * 2006-04-21 2012-05-09 松下电器产业株式会社 存储卡
JP5091600B2 (ja) 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100941656B1 (ko) 2008-05-20 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
JP5214347B2 (ja) * 2008-06-24 2013-06-19 株式会社東芝 半導体装置の製造方法および半導体装置の製造装置
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
EP2306517B1 (en) 2009-09-30 2016-11-02 STMicroelectronics Srl Indexing of electronic devices using marks distributed on two coupled chips
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
JP5830702B2 (ja) * 2010-04-28 2015-12-09 パナソニックＩｐマネジメント株式会社 回路装置の製造方法
US8652935B2 (en) * 2010-12-16 2014-02-18 Tessera, Inc. Void-free wafer bonding using channels
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
CN104380465B (zh) 2012-05-30 2018-02-09 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
WO2013179767A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
WO2013179766A1 (ja) 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
WO2013179764A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US9799625B2 (en) * 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10962571B2 (en) * 2017-12-30 2021-03-30 Texas Instruments Incorporated Interposers having cuts through an insulating substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10178048A (ja) * 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767425B2 (ja) * 1988-05-14 1998-06-18 株式会社リコー 交換素子チップの実装方法
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH10256306A (ja) * 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10178048A (ja) * 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板

Also Published As

Publication number Publication date
US7060528B2 (en) 2006-06-13
CN1241244C (zh) 2006-02-08
JP2003100943A (ja) 2003-04-04
CN1411043A (zh) 2003-04-16
US20030166313A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
JP4663184B2 (ja) 半導体装置の製造方法
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
JP3927759B2 (ja) 回路基板への電子部品の実装方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JP4705748B2 (ja) 半導体装置の製造方法
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
JP3326382B2 (ja) 半導体装置の製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR20070019798A (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JP2003282819A (ja) 半導体装置の製造方法
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP2013171916A (ja) 半導体装置の製造方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム
JP5414336B2 (ja) 電子部品
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2006173234A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees