JP4441090B2 - プリント配線基板に半導体チップを装着する方法 - Google Patents
プリント配線基板に半導体チップを装着する方法 Download PDFInfo
- Publication number
- JP4441090B2 JP4441090B2 JP2000310211A JP2000310211A JP4441090B2 JP 4441090 B2 JP4441090 B2 JP 4441090B2 JP 2000310211 A JP2000310211 A JP 2000310211A JP 2000310211 A JP2000310211 A JP 2000310211A JP 4441090 B2 JP4441090 B2 JP 4441090B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor chip
- thermosetting resin
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる半導体チップ装着用シートに関する．
【０００２】
【従来の技術】
従来、ＭＰＵやゲートアレー等に用いる多ピンのＬＳＩパッケージをプリント配線基板に実装する場合には、半導体チップの接続パッド部に共晶ハンダ、高温ハンダ、金等から成るバンプ電極を形成し、所謂フェースダウン方式により、それらのバンプ電極をプリント配線基板上の相対応する端子部に対面、接触させ、溶融／拡散接合するフリップチップ実装方法が採用されてきた。
然し、この方法によるときは、温度の周期的変動を受けたとき、半導体チップとプリント配線基板の熱膨張係数の違いにより接合部が破断する恐れがあるため、フェースダウンで接続された半導体チップのバンプ電極が設けられた面全体と、相対向するプリント配線基板の間の間隙に液状の熱硬化性樹脂（アンダーフィル材）を注入、硬化させ、バンプ接合部全面をプリント配線基板に接合してバンプ電極に集中する熱応力を分散させ、破断を防止する方法が提案されている。
然しながら、フリップチップ実装における半導体チップとプリント配線基板の間の空隙は４０〜２００μｍと小さく、そのためアンダーフィル材をボイドなく含浸させる工程には相当の時間が掛ること、及び、アンダーフィル材のロット間の粘度管理が煩雑なこと等の問題がある。
【０００３】
この解決方法として、シート状の熱硬化性樹脂或いは熱可塑性樹脂を半導体チップとプリント配線基板の間に挟み、熱圧着する技術が、例えば、特開平９−２１３７４１号、特開平１０−２４２２０８号、特開平１０−２７０４９７号などにより提案されている。
然しながら、特開平９−２１３７４１号の技術は、別途封止材によりバンプ部を囲むように封止部を設ける工程が必要であり、工程が煩雑になると同時にボイドの発生を完全に回避することができないという問題がある。
又、特開平１０−２４２２０８号の提案では、アンダーフィル樹脂の位置合わせが必要であり、場所によりアンダーフィル樹脂量の過不足が発生したり、逃げ穴によるボイド発生の可能性があることが否めない。
又更に、特開平１０−２７０４９７号では、絶縁接着フィルムに半導体チップのバンプ電極を食い込ませてプリント配線基板の端子部に接続させているため、バンプ電極先端には絶縁接着フィルムの被膜が残存し、接続の信頼性を損ねることがあるなど、工程の面、信頼性の面より問題がある。
【０００４】
【発明が解決しようとする課題】
本発明は上記の問題を解決するためなされたものであって、その目的とするところは、工程が単純で、コストが掛らず、かつプリント配線基板のバンプ電極と半導体チップの端子が確実に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することにある。
【０００５】
【課題を解決するための手段】
本発明の上記第一の目的は、下記〔ａ〕〜〔ｅ〕のステップ、即ち、
〔ａ〕合成樹脂フィルムの一方の面に、プリント配線基板のバンプ電極の高さＨと同一程度の厚みＴを有する熱硬化性樹脂層を設けて成る半導体チップ装着用シートを製造するステップと、
〔ｂ〕プリント配線基板のバンプ電極が設けられた面に、上記半導体チップ装着用シートの熱硬化性樹脂層を圧着するステップと、
〔ｃ〕プリント配線基板のバンプ電極面に圧着した半導体チップ装着用シートの合成樹脂フィルムを引き剥がすステップと、
〔ｄ〕プリント配線基板のバンプ電極が、対応する半導体チップ上の端子に正しく対面し、接触するよう位置決めするステップと、
〔ｅ〕プリント配線基板のバンプ電極を、半導体チップ上の対応する端子に接合すると共に、熱硬化性樹脂を加熱硬化するステップと、
を含むことを特徴とする、プリント配線基板に半導体チップを装着する方法によって達成される。
尚、ここで熱硬化性樹脂層の厚みＴを装着すべきプリント配線基板のバンプ電極の高さＨと同一程度とするということは、具体的には、（Ｈ−Ｔ）を、±３０μｍ以内、望ましくは±１５μｍ以内とすることを意味する。この偏差（Ｈ−Ｔ）の許容限界は実際にはバンプ電極の形状、寸法、分布密度、配置、熱硬化性樹脂の粘度などにもよるもので特定し難いが、上記の如くすることにより殆ど総ての半導体チップに対して目的を達成し得るものである。
【０００６】
本発明の第二の目的は、合成樹脂フィルムの一方の面に、プリント配線基板のバンプ電極の高さＨと同一程度の厚みＴを有する熱硬化性樹脂層を設けて成ることを特徴とする、請求項１に記載のプリント配線基板に半導体チップを装着する方法の実施に用いる半導体チップ装着用シートによって達成される。
このとき使用する合成樹脂フィルムは、その上に積層される熱硬化性樹脂の硬化温度より低いガラス転移温度を有するものであることが望ましい。
熱硬化性樹脂としては、プリント配線基板のバンプ電極と半導体チップの端子の接合温度より低い硬化温度を有するエポキシ樹脂組成物が推奨される。
又更に、そのエポキシ樹脂組成物は、５０重量％以上の無機質充填材を含むものであることが望ましい。
【０００７】
【発明の実施の形態】
以下、図面により本発明の一実施例について説明する。
図は、本発明方法の構成を示す説明図であるが、説明を判りやすくするため、これらの図面には、バンプ電極と、装着用シートが誇張して表示されている。
図１は、プリント配線基板の構成中、本発明に関係する部分を示す一部拡大断面図、図２は、半導体チップ装着用シートの拡大断面図、図３はプリント配線基板のバンプ電極側のフェース面上に半導体チップ装着用シートを貼り合わせた状態を示す一部拡大断面図、図４は、貼り合せた半導体チップ装着用シートの合成樹脂フィルム完全に引き剥がした状態を示す一部拡大断面図、図５は、図４に示されたプリント配線基板に半導体チップを実装した状態を示す一部拡大断面図である。
【０００８】
而して、これらの図中、１はプリント配線基板、１−1 はその基板、１−２はバンプ電極であり、バンプ電極の形成は、ハンダ、ニッケル、金等のメッキ法、銀ペースト、金ペーストを用いた導電ペースト印刷法、金ワイアのボールボンディング法、ハンダプリコート法、ハンダペースト印刷リフロー法、ハンダボールリフロー法等の方法により形成される。２は、合成樹脂フィルム２−２の一方の面に熱硬化性樹脂層２−１を形成して成る半導体チップ装着用シート（以下、単に『装着用シート』ともいう。）、３は半導体チップであり、チップ配線面３−１の上に、プリント配線基板１のバンプ電極１−２に対応する端子３−２を具備する。
【０００９】
而して、本発明方法により、プリント配線基板１上に半導体チップ３を実装する場合には、先ず、前記〔ａ〕ステップに記載の如く、合成樹脂フィルム２−２の一方の面に熱硬化性樹脂層２−１を形成して成る半導体チップ装着用シート２を製造する。
その場合の熱硬化性樹脂層２−１の厚さＴは、この装着用シート２をプリント配線基板１に貼り付けた際、バンプ電極１−２の先端が熱硬化性樹脂層２−１を貫通して合成樹脂フィルム２−２に接触すると共に、その貼着領域の周縁に適量の熱硬化性樹脂がはみ出し、貼着面にボイドが残らないように定める。
熱硬化性樹脂層２−１の厚さＴの上限及び下限は、厳密にはプリント配線基板１に形成されたバンプ電極１−２の寸法、形状、数、全体積及び分布状況、並びに、熱硬化性樹脂層の硬度などにより定められるが、一般に用いられているプリント配線基板に対しては概ねそのバンプ電極１−２の高さＨと同一とすることにより上記の条件を成就することができる。
【００１０】
量産プラントにおいては、熱硬化性樹脂層２−１の厚さＴを常時完全にバンプ電極１−２の高さＨと同一値に保持することは困難である。
然しながら、熱硬化性樹脂層２−１の厚さＴを、バンプ電極１−２の高さＨの±３０μｍ以内とすれば、殆ど全てのプリント配線基板１に対して良好な結果が得られることが判明した。
熱硬化性樹脂層２−１の厚さＴの更に望ましい値は、バンプ電極１−２の高さＨ±１５μｍ以内である。
熱硬化性樹脂層の厚みＴがこの範囲にあると、装着用シート２の圧着が容易であり、適切な圧着力でバンプ電極の先端を合成樹脂フィルム２−２に接触させることができ、かつ、貼着面にボイドが残らず、貼着領域の周縁にはみ出す熱硬化性樹脂も適量に留まる。
【００１１】
熱硬化性樹脂層の厚みＴが、バンプ電極の高さＨ＋３０μｍを超えると、装着用シート２をプリント配線基板に圧着した際、バンプ電極が熱硬化性樹脂層を貫通せず、半導体チップの端子との接続が不充分となる恐れがある上、貼着領域の周縁にはみ出す熱硬化性樹脂量が過大になり不都合を生じる。
又逆に、その厚みＴが、Ｈ−３０μｍ以下となると、半導体チップとプリント配線基板との間隙を熱硬化性樹脂により十分に埋めることが出来ず、ボイドの発生する恐れが生じる。
【００１２】
熱硬化性樹脂層２−１を構成するエポキシ樹脂組成物としては、単官能エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等の多官能エポキシ樹脂及びこれらの臭素化物の１種又は２種以上から成るエポキシ樹脂と、多価フェノール化合物、尿素誘導体、アミン化合物、イミダゾール化合物、変性アミン化合物、変性イミダゾール化合物、酸無水物の１種又は２種以上を混合して得た硬化剤より成る組成物が推奨される。
【００１３】
この組成物には、結晶シリカ、溶融シリカ、アルミナ、窒化アルミ、窒化ボロン、窒化珪素、マグネシア、マグネシウムシリケートなどの無機質充填材、ゴム成分、粘性調整剤、難燃剤などを加えても良い。
無機質充填材の添加量は、５０重量％以上が好ましく、それ以下では熱膨張係数の低減効果、熱伝導効果が乏しくなり、信頼性が低下する。
尚、この組成物としては、プリント配線基板のバンプ電極と半導体チップの端子との接合温度より低い硬化温度を有するものが強く推奨される。
硬化温度が接合温度より高いと、接合後に接合温度より高い温度での熱処理が必要となるので、工程が煩雑となるばかりでなく、接合部の信頼性の低下を招くからである。
このエポキシ樹脂組成物は、通常、溶剤にて適正な粘度に調整され、適宜の合成樹脂フィルムに塗布、乾燥せしめられ、熱硬化性樹脂層を形成する。
【００１４】
合成樹脂フィルム２−２は、単に熱硬化性樹脂層のキャリアーに過ぎないので、材質などには特段の限定はないが、上記熱硬化性樹脂組成物の硬化温度より低いガラス転移温度を有する熱可塑性樹脂、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、エチレン−アルキルアクリレート共重合体、ポリエステル、ポリ塩化ビニール、ポリ塩化ビニリデン、ポリウレタン、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリスルホン、ポリエーテルスルホン、メチルペンテンコポリマー等により作製された熱可塑性のフィルムが採用できる。
フィルムの厚さは特に限定しないが、通常３０〜５００μｍの厚さで使用される。
【００１５】
この装着用シート２は、図２及び図３に示すように、その熱硬化性樹脂層２−１をプリント配線基板１のバンプ電極１−２が設けられている面に貼り合わされる。
貼り合わせる方法は特に限定されないが、通常ロールラミネーション、プレスラミネーションにより行われる。
貼り合せは、硬化前の熱硬化性樹脂層の軟化温度以上、硬化温度以下にて行われる。従って、この段階では熱硬化性樹脂層２−１は硬化前の状態である。
この貼り合せ工程により、プリント配線基板のバンプ電極１−２は、装着用シートの熱硬化性樹脂層２−１を貫通し、それらの先端が合成樹脂フィルム２−２に接触し、場合によってはその表面を強く押圧するようになる。
【００１６】
次いで、装着用シート２の合成樹脂フィルム２−２を引き剥がす。
図４は、合成樹脂フィルム２−２が完全に取り除かれた状態を示す。このとき、バンプ電極１−２の先端は、熱硬化性樹脂層２−１の表面より露出した状態となっている。
最後に、図５に示す如く、フェースダウン方式で、プリント配線基板の各バンプ電極１−２を、半導体チップ３のそれぞれ対応する端子３−２と正しく対面、接触させるよう位置決めし、熱圧により、更には必要に応じ超音波振動を与えることにより接合を行う。
熱硬化性樹脂層２−１の樹脂組成物は、接合時加えられた熱により軟化し、然る後、硬化し、半導体チップ３とプリント配線基板１の間に強固な硬化樹脂層を形成する。
このように接合した後に、必要に応じて熱処理を加えても構わないが、その場合、接合温度より低い温度であることが必要である。
【００１７】
以下、本発明方法により、実際に市販されている半導体チップを、プリント基板に実装する実施例を示す。
〔実施例１〕
フェノールノボラック型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック樹脂、尿素誘導体からなるエポキシ樹脂組成物１００重量部に、球状アルミナ２６０重量部と溶剤を加えて混練分散し、得られた硬化温度１６０℃のエポキシ樹脂組成物を、ガラス転移温度−２０℃、厚み１００μｍのエチレン酢酸ビニル共重合体フィルムに塗付、乾燥し、半導体チップ装着用シートを得た。熱硬化性樹脂層の厚みは９０μｍであった。
【００１８】
この装着用シートを、装着すべき半導体チップの大きさに打ち抜き、共晶ハンダペースト印刷、リフローにより高さ１００μｍのバンプ電極が１００箇所に形成されたプリント配線基板のバンプ電極面にプレスにより貼り付けを行った。貼り付け温度は８０℃であった。
その後、このプリント配線基板から装着用シートのエチレン酢酸ビニル共重合体フィルムを剥し取って、バンプ電極の先端を露出させ、バンプ電極と半導体チップの端子との位置合わせを行い、２２０℃で２分間加熱加圧を行って、両者を接合すると同時に、熱硬化性樹脂層を硬化させた。接合後、更に１８０℃にて１時間熱処理し熱硬化性樹脂の硬化を完了させた。
このときのプリント配線基板のバンプ電極と半導体チップの端子の接合は１００箇所とも良好であり、−５５℃と１２５℃の温度サイクル試験１０００サイクル後も接続部の破断は生じなかった。
【００１９】
〔実施例２〕
クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、酸無水物、窒化アルミ、溶剤から成る硬化温度１８０℃の熱硬化性樹脂組成物を、ガラス転移温度７０℃、厚さ５０μｍのポリエステルフィルムに塗布、乾燥し、半導体チップ装着用シートを得た。熱硬化性樹脂層の厚みは１６５μｍであった。
この装着用シートを、装着すべき半導体チップの大きさに打ち抜き、金ワイアのボールボンディングにより形成された高さ１２０μｍのバンプ電極を１００箇所に有するプリント配線基板に、熱ロールによるラミネートにより１２０℃で貼り付けた。
その後、このプリント配線基板から装着用シートのポリエステルフィルムを剥し取って、バンプ電極の先端を露出させ、バンプ電極と半導体チップの端子との位置合わせを行い、３００℃にて３０秒間超音波振動を与えつつ加熱加圧を行い、両者を接合すると同時に熱硬化性樹脂層を硬化させた。
このときのプリント配線基板のバンプ電極と半導体チップの端子の接合は１００箇所とも良好であり、−５５℃と１２５℃の温度サイクル試験１０００サイクル後も接続部の破断は生じなかった。
【００２０】
〔比較例１〕
実施例１にて用いた熱硬化性樹脂組成物をシート状に成形し、実施例１で使用した個片の半導体チップとプリント配線基板の間に直接挟み、８０℃にて加熱圧した後、２２０℃に昇温し接合を行った。
プリント配線基板のバンプ電極と半導体チップの端子との接続部は、１７箇所が不良となった。
【００２１】
【発明の効果】
本発明は叙上の如く構成されるから、本発明によるときは、工程が単純で、コストが掛らず、しかもプリント配線基板のバンプ電極が確実に半導体チップの端子に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することができる。
【図面の簡単な説明】
【図１】 プリント配線基板の構成中、本発明に関係する部分を示す一部拡大断面図である。
【図２】 半導体チップ装着用シートの一部拡大断面図である。
【図３】 プリント配線基板のバンプ電極側のフェース面上に半導体チップ装着用シートを貼り合わせた状態を示す一部拡大断面である。
【図４】 装着用シートの合成樹脂フィルムを完全に引き剥がした状態を示す一部拡大断面図である。
【図５】 図４に示されたプリント配線基板に、フェースダウン方式により半導体チップを実装した状態を示す一部拡大断面図である。
【符号の説明】
１ プリント配線基板
１−１ 基板
１−２ バンプ電極
２ 半導体チップ装着用シート
２−1 熱硬化性樹脂層
２−２ 合成樹脂フィルム
３ 半導体チップ
３−１ 基板
３−２ 端子
【発明の属する技術分野】
本発明は、プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる半導体チップ装着用シートに関する．
【０００２】
【従来の技術】
従来、ＭＰＵやゲートアレー等に用いる多ピンのＬＳＩパッケージをプリント配線基板に実装する場合には、半導体チップの接続パッド部に共晶ハンダ、高温ハンダ、金等から成るバンプ電極を形成し、所謂フェースダウン方式により、それらのバンプ電極をプリント配線基板上の相対応する端子部に対面、接触させ、溶融／拡散接合するフリップチップ実装方法が採用されてきた。
然し、この方法によるときは、温度の周期的変動を受けたとき、半導体チップとプリント配線基板の熱膨張係数の違いにより接合部が破断する恐れがあるため、フェースダウンで接続された半導体チップのバンプ電極が設けられた面全体と、相対向するプリント配線基板の間の間隙に液状の熱硬化性樹脂（アンダーフィル材）を注入、硬化させ、バンプ接合部全面をプリント配線基板に接合してバンプ電極に集中する熱応力を分散させ、破断を防止する方法が提案されている。
然しながら、フリップチップ実装における半導体チップとプリント配線基板の間の空隙は４０〜２００μｍと小さく、そのためアンダーフィル材をボイドなく含浸させる工程には相当の時間が掛ること、及び、アンダーフィル材のロット間の粘度管理が煩雑なこと等の問題がある。
【０００３】
この解決方法として、シート状の熱硬化性樹脂或いは熱可塑性樹脂を半導体チップとプリント配線基板の間に挟み、熱圧着する技術が、例えば、特開平９−２１３７４１号、特開平１０−２４２２０８号、特開平１０−２７０４９７号などにより提案されている。
然しながら、特開平９−２１３７４１号の技術は、別途封止材によりバンプ部を囲むように封止部を設ける工程が必要であり、工程が煩雑になると同時にボイドの発生を完全に回避することができないという問題がある。
又、特開平１０−２４２２０８号の提案では、アンダーフィル樹脂の位置合わせが必要であり、場所によりアンダーフィル樹脂量の過不足が発生したり、逃げ穴によるボイド発生の可能性があることが否めない。
又更に、特開平１０−２７０４９７号では、絶縁接着フィルムに半導体チップのバンプ電極を食い込ませてプリント配線基板の端子部に接続させているため、バンプ電極先端には絶縁接着フィルムの被膜が残存し、接続の信頼性を損ねることがあるなど、工程の面、信頼性の面より問題がある。
【０００４】
【発明が解決しようとする課題】
本発明は上記の問題を解決するためなされたものであって、その目的とするところは、工程が単純で、コストが掛らず、かつプリント配線基板のバンプ電極と半導体チップの端子が確実に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することにある。
【０００５】
【課題を解決するための手段】
本発明の上記第一の目的は、下記〔ａ〕〜〔ｅ〕のステップ、即ち、
〔ａ〕合成樹脂フィルムの一方の面に、プリント配線基板のバンプ電極の高さＨと同一程度の厚みＴを有する熱硬化性樹脂層を設けて成る半導体チップ装着用シートを製造するステップと、
〔ｂ〕プリント配線基板のバンプ電極が設けられた面に、上記半導体チップ装着用シートの熱硬化性樹脂層を圧着するステップと、
〔ｃ〕プリント配線基板のバンプ電極面に圧着した半導体チップ装着用シートの合成樹脂フィルムを引き剥がすステップと、
〔ｄ〕プリント配線基板のバンプ電極が、対応する半導体チップ上の端子に正しく対面し、接触するよう位置決めするステップと、
〔ｅ〕プリント配線基板のバンプ電極を、半導体チップ上の対応する端子に接合すると共に、熱硬化性樹脂を加熱硬化するステップと、
を含むことを特徴とする、プリント配線基板に半導体チップを装着する方法によって達成される。
尚、ここで熱硬化性樹脂層の厚みＴを装着すべきプリント配線基板のバンプ電極の高さＨと同一程度とするということは、具体的には、（Ｈ−Ｔ）を、±３０μｍ以内、望ましくは±１５μｍ以内とすることを意味する。この偏差（Ｈ−Ｔ）の許容限界は実際にはバンプ電極の形状、寸法、分布密度、配置、熱硬化性樹脂の粘度などにもよるもので特定し難いが、上記の如くすることにより殆ど総ての半導体チップに対して目的を達成し得るものである。
【０００６】
本発明の第二の目的は、合成樹脂フィルムの一方の面に、プリント配線基板のバンプ電極の高さＨと同一程度の厚みＴを有する熱硬化性樹脂層を設けて成ることを特徴とする、請求項１に記載のプリント配線基板に半導体チップを装着する方法の実施に用いる半導体チップ装着用シートによって達成される。
このとき使用する合成樹脂フィルムは、その上に積層される熱硬化性樹脂の硬化温度より低いガラス転移温度を有するものであることが望ましい。
熱硬化性樹脂としては、プリント配線基板のバンプ電極と半導体チップの端子の接合温度より低い硬化温度を有するエポキシ樹脂組成物が推奨される。
又更に、そのエポキシ樹脂組成物は、５０重量％以上の無機質充填材を含むものであることが望ましい。
【０００７】
【発明の実施の形態】
以下、図面により本発明の一実施例について説明する。
図は、本発明方法の構成を示す説明図であるが、説明を判りやすくするため、これらの図面には、バンプ電極と、装着用シートが誇張して表示されている。
図１は、プリント配線基板の構成中、本発明に関係する部分を示す一部拡大断面図、図２は、半導体チップ装着用シートの拡大断面図、図３はプリント配線基板のバンプ電極側のフェース面上に半導体チップ装着用シートを貼り合わせた状態を示す一部拡大断面図、図４は、貼り合せた半導体チップ装着用シートの合成樹脂フィルム完全に引き剥がした状態を示す一部拡大断面図、図５は、図４に示されたプリント配線基板に半導体チップを実装した状態を示す一部拡大断面図である。
【０００８】
而して、これらの図中、１はプリント配線基板、１−1 はその基板、１−２はバンプ電極であり、バンプ電極の形成は、ハンダ、ニッケル、金等のメッキ法、銀ペースト、金ペーストを用いた導電ペースト印刷法、金ワイアのボールボンディング法、ハンダプリコート法、ハンダペースト印刷リフロー法、ハンダボールリフロー法等の方法により形成される。２は、合成樹脂フィルム２−２の一方の面に熱硬化性樹脂層２−１を形成して成る半導体チップ装着用シート（以下、単に『装着用シート』ともいう。）、３は半導体チップであり、チップ配線面３−１の上に、プリント配線基板１のバンプ電極１−２に対応する端子３−２を具備する。
【０００９】
而して、本発明方法により、プリント配線基板１上に半導体チップ３を実装する場合には、先ず、前記〔ａ〕ステップに記載の如く、合成樹脂フィルム２−２の一方の面に熱硬化性樹脂層２−１を形成して成る半導体チップ装着用シート２を製造する。
その場合の熱硬化性樹脂層２−１の厚さＴは、この装着用シート２をプリント配線基板１に貼り付けた際、バンプ電極１−２の先端が熱硬化性樹脂層２−１を貫通して合成樹脂フィルム２−２に接触すると共に、その貼着領域の周縁に適量の熱硬化性樹脂がはみ出し、貼着面にボイドが残らないように定める。
熱硬化性樹脂層２−１の厚さＴの上限及び下限は、厳密にはプリント配線基板１に形成されたバンプ電極１−２の寸法、形状、数、全体積及び分布状況、並びに、熱硬化性樹脂層の硬度などにより定められるが、一般に用いられているプリント配線基板に対しては概ねそのバンプ電極１−２の高さＨと同一とすることにより上記の条件を成就することができる。
【００１０】
量産プラントにおいては、熱硬化性樹脂層２−１の厚さＴを常時完全にバンプ電極１−２の高さＨと同一値に保持することは困難である。
然しながら、熱硬化性樹脂層２−１の厚さＴを、バンプ電極１−２の高さＨの±３０μｍ以内とすれば、殆ど全てのプリント配線基板１に対して良好な結果が得られることが判明した。
熱硬化性樹脂層２−１の厚さＴの更に望ましい値は、バンプ電極１−２の高さＨ±１５μｍ以内である。
熱硬化性樹脂層の厚みＴがこの範囲にあると、装着用シート２の圧着が容易であり、適切な圧着力でバンプ電極の先端を合成樹脂フィルム２−２に接触させることができ、かつ、貼着面にボイドが残らず、貼着領域の周縁にはみ出す熱硬化性樹脂も適量に留まる。
【００１１】
熱硬化性樹脂層の厚みＴが、バンプ電極の高さＨ＋３０μｍを超えると、装着用シート２をプリント配線基板に圧着した際、バンプ電極が熱硬化性樹脂層を貫通せず、半導体チップの端子との接続が不充分となる恐れがある上、貼着領域の周縁にはみ出す熱硬化性樹脂量が過大になり不都合を生じる。
又逆に、その厚みＴが、Ｈ−３０μｍ以下となると、半導体チップとプリント配線基板との間隙を熱硬化性樹脂により十分に埋めることが出来ず、ボイドの発生する恐れが生じる。
【００１２】
熱硬化性樹脂層２−１を構成するエポキシ樹脂組成物としては、単官能エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等の多官能エポキシ樹脂及びこれらの臭素化物の１種又は２種以上から成るエポキシ樹脂と、多価フェノール化合物、尿素誘導体、アミン化合物、イミダゾール化合物、変性アミン化合物、変性イミダゾール化合物、酸無水物の１種又は２種以上を混合して得た硬化剤より成る組成物が推奨される。
【００１３】
この組成物には、結晶シリカ、溶融シリカ、アルミナ、窒化アルミ、窒化ボロン、窒化珪素、マグネシア、マグネシウムシリケートなどの無機質充填材、ゴム成分、粘性調整剤、難燃剤などを加えても良い。
無機質充填材の添加量は、５０重量％以上が好ましく、それ以下では熱膨張係数の低減効果、熱伝導効果が乏しくなり、信頼性が低下する。
尚、この組成物としては、プリント配線基板のバンプ電極と半導体チップの端子との接合温度より低い硬化温度を有するものが強く推奨される。
硬化温度が接合温度より高いと、接合後に接合温度より高い温度での熱処理が必要となるので、工程が煩雑となるばかりでなく、接合部の信頼性の低下を招くからである。
このエポキシ樹脂組成物は、通常、溶剤にて適正な粘度に調整され、適宜の合成樹脂フィルムに塗布、乾燥せしめられ、熱硬化性樹脂層を形成する。
【００１４】
合成樹脂フィルム２−２は、単に熱硬化性樹脂層のキャリアーに過ぎないので、材質などには特段の限定はないが、上記熱硬化性樹脂組成物の硬化温度より低いガラス転移温度を有する熱可塑性樹脂、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、エチレン−アルキルアクリレート共重合体、ポリエステル、ポリ塩化ビニール、ポリ塩化ビニリデン、ポリウレタン、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリスルホン、ポリエーテルスルホン、メチルペンテンコポリマー等により作製された熱可塑性のフィルムが採用できる。
フィルムの厚さは特に限定しないが、通常３０〜５００μｍの厚さで使用される。
【００１５】
この装着用シート２は、図２及び図３に示すように、その熱硬化性樹脂層２−１をプリント配線基板１のバンプ電極１−２が設けられている面に貼り合わされる。
貼り合わせる方法は特に限定されないが、通常ロールラミネーション、プレスラミネーションにより行われる。
貼り合せは、硬化前の熱硬化性樹脂層の軟化温度以上、硬化温度以下にて行われる。従って、この段階では熱硬化性樹脂層２−１は硬化前の状態である。
この貼り合せ工程により、プリント配線基板のバンプ電極１−２は、装着用シートの熱硬化性樹脂層２−１を貫通し、それらの先端が合成樹脂フィルム２−２に接触し、場合によってはその表面を強く押圧するようになる。
【００１６】
次いで、装着用シート２の合成樹脂フィルム２−２を引き剥がす。
図４は、合成樹脂フィルム２−２が完全に取り除かれた状態を示す。このとき、バンプ電極１−２の先端は、熱硬化性樹脂層２−１の表面より露出した状態となっている。
最後に、図５に示す如く、フェースダウン方式で、プリント配線基板の各バンプ電極１−２を、半導体チップ３のそれぞれ対応する端子３−２と正しく対面、接触させるよう位置決めし、熱圧により、更には必要に応じ超音波振動を与えることにより接合を行う。
熱硬化性樹脂層２−１の樹脂組成物は、接合時加えられた熱により軟化し、然る後、硬化し、半導体チップ３とプリント配線基板１の間に強固な硬化樹脂層を形成する。
このように接合した後に、必要に応じて熱処理を加えても構わないが、その場合、接合温度より低い温度であることが必要である。
【００１７】
以下、本発明方法により、実際に市販されている半導体チップを、プリント基板に実装する実施例を示す。
〔実施例１〕
フェノールノボラック型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック樹脂、尿素誘導体からなるエポキシ樹脂組成物１００重量部に、球状アルミナ２６０重量部と溶剤を加えて混練分散し、得られた硬化温度１６０℃のエポキシ樹脂組成物を、ガラス転移温度−２０℃、厚み１００μｍのエチレン酢酸ビニル共重合体フィルムに塗付、乾燥し、半導体チップ装着用シートを得た。熱硬化性樹脂層の厚みは９０μｍであった。
【００１８】
この装着用シートを、装着すべき半導体チップの大きさに打ち抜き、共晶ハンダペースト印刷、リフローにより高さ１００μｍのバンプ電極が１００箇所に形成されたプリント配線基板のバンプ電極面にプレスにより貼り付けを行った。貼り付け温度は８０℃であった。
その後、このプリント配線基板から装着用シートのエチレン酢酸ビニル共重合体フィルムを剥し取って、バンプ電極の先端を露出させ、バンプ電極と半導体チップの端子との位置合わせを行い、２２０℃で２分間加熱加圧を行って、両者を接合すると同時に、熱硬化性樹脂層を硬化させた。接合後、更に１８０℃にて１時間熱処理し熱硬化性樹脂の硬化を完了させた。
このときのプリント配線基板のバンプ電極と半導体チップの端子の接合は１００箇所とも良好であり、−５５℃と１２５℃の温度サイクル試験１０００サイクル後も接続部の破断は生じなかった。
【００１９】
〔実施例２〕
クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、酸無水物、窒化アルミ、溶剤から成る硬化温度１８０℃の熱硬化性樹脂組成物を、ガラス転移温度７０℃、厚さ５０μｍのポリエステルフィルムに塗布、乾燥し、半導体チップ装着用シートを得た。熱硬化性樹脂層の厚みは１６５μｍであった。
この装着用シートを、装着すべき半導体チップの大きさに打ち抜き、金ワイアのボールボンディングにより形成された高さ１２０μｍのバンプ電極を１００箇所に有するプリント配線基板に、熱ロールによるラミネートにより１２０℃で貼り付けた。
その後、このプリント配線基板から装着用シートのポリエステルフィルムを剥し取って、バンプ電極の先端を露出させ、バンプ電極と半導体チップの端子との位置合わせを行い、３００℃にて３０秒間超音波振動を与えつつ加熱加圧を行い、両者を接合すると同時に熱硬化性樹脂層を硬化させた。
このときのプリント配線基板のバンプ電極と半導体チップの端子の接合は１００箇所とも良好であり、−５５℃と１２５℃の温度サイクル試験１０００サイクル後も接続部の破断は生じなかった。
【００２０】
〔比較例１〕
実施例１にて用いた熱硬化性樹脂組成物をシート状に成形し、実施例１で使用した個片の半導体チップとプリント配線基板の間に直接挟み、８０℃にて加熱圧した後、２２０℃に昇温し接合を行った。
プリント配線基板のバンプ電極と半導体チップの端子との接続部は、１７箇所が不良となった。
【００２１】
【発明の効果】
本発明は叙上の如く構成されるから、本発明によるときは、工程が単純で、コストが掛らず、しかもプリント配線基板のバンプ電極が確実に半導体チップの端子に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することができる。
【図面の簡単な説明】
【図１】 プリント配線基板の構成中、本発明に関係する部分を示す一部拡大断面図である。
【図２】 半導体チップ装着用シートの一部拡大断面図である。
【図３】 プリント配線基板のバンプ電極側のフェース面上に半導体チップ装着用シートを貼り合わせた状態を示す一部拡大断面である。
【図４】 装着用シートの合成樹脂フィルムを完全に引き剥がした状態を示す一部拡大断面図である。
【図５】 図４に示されたプリント配線基板に、フェースダウン方式により半導体チップを実装した状態を示す一部拡大断面図である。
【符号の説明】
１ プリント配線基板
１−１ 基板
１−２ バンプ電極
２ 半導体チップ装着用シート
２−1 熱硬化性樹脂層
２−２ 合成樹脂フィルム
３ 半導体チップ
３−１ 基板
３−２ 端子
Claims (3)
- 下記のステップ〔ａ〕〜〔ｅ〕を含むことを特徴とする、プリント配線基板（１）に半導体チップ（３）を装着する方法。
〔ａ〕合成樹脂フィルム（２−２）の一方の面に、プリント配線基板（１）のバンプ電極（１−２）の高さＨと同一程度の厚みＴを有し、５０重量％以上の無機質充填材を含む熱硬化性樹脂層（２−１）を設けて成り、かつ合成樹脂フィルム（２−２）が、熱硬化性樹脂層（２−１）の硬化温度より低いガラス転移温度を有する、半導体チップ装着用シート（２）を用意するステップ。
〔ｂ〕プリント配線基板（１）のバンプ電極（１−２）が設けられた面に、上記半導体チップ装着用シート（２）の熱硬化性樹脂層（２−１）を圧着するステップ。
〔ｃ〕プリント配線基板（１）のバンプ電極面に圧着した半導体チップ装着用シート（２）の合成樹脂フィルム（２−２）を引き剥がすステップ。
〔ｄ〕プリント配線基板（１）のバンプ電極（１−２）が、対応する半導体チップ（３）上の端子（３−２）に正しく対面し、接触するよう位置決めするステップ。
〔ｅ〕プリント配線基板（１）のバンプ電極（１−２）を、半導体チップ（３）上の対応する端子（３−２）に接合すると共に、熱硬化性樹脂（２−１）を加熱硬化するステップ。 - 下記のステップ〔ａ〕〜〔ｅ〕を含むことを特徴とする、プリント配線基板（１）に半導体チップ（３）を装着する方法。
〔ａ〕合成樹脂フィルム（２−２）の一方の面に、プリント配線基板（１）のバンプ電極（１−２）の高さＨと同一程度の厚みＴを有し、５０重量％以上の無機質充填材を含むエポキシ樹脂組成物からなる熱硬化性樹脂層（２−１）を設けて成る半導体チップ装着用シート（２）を用意するステップ。
〔ｂ〕プリント配線基板（１）のバンプ電極（１−２）が設けられた面に、上記半導体チップ装着用シート（２）の熱硬化性樹脂層（２−１）を圧着するステップ。
〔ｃ〕プリント配線基板（１）のバンプ電極面に圧着した半導体チップ装着用シート（２）の合成樹脂フィルム（２−２）を引き剥がすステップ。
〔ｄ〕プリント配線基板（１）のバンプ電極（１−２）が、対応する半導体チップ（３）上の端子（３−２）に正しく対面し、接触するよう位置決めするステップ。
〔ｅ〕プリント配線基板（１）のバンプ電極（１−２）を、半導体チップ（３）上の対応する端子（３−２）に接合すると共に、熱硬化性樹脂（２−１）を加熱硬化するステップであって、熱硬化性樹脂（２−１）を構成するエポキシ樹脂組成物の硬化温度が、プリント配線基板（１）のバンプ電極（１−２）と半導体チップ（３）の端子（３−２）の接合温度より低いステップ。 - 熱硬化性樹脂層（２−１）の厚みＴ（単位μｍ。以下同様。）が、装着すべきプリント配線基板（１）のバンプ電極（１−２）の高さをＨとしたとき、Ｈ−３０≦Ｔ≦Ｈ＋３０の範囲内にある、請求項１または２に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310211A JP4441090B2 (ja) | 2000-10-11 | 2000-10-11 | プリント配線基板に半導体チップを装着する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310211A JP4441090B2 (ja) | 2000-10-11 | 2000-10-11 | プリント配線基板に半導体チップを装着する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118148A JP2002118148A (ja) | 2002-04-19 |
| JP4441090B2 true JP4441090B2 (ja) | 2010-03-31 |
Family
ID=18790209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000310211A Expired - Fee Related JP4441090B2 (ja) | 2000-10-11 | 2000-10-11 | プリント配線基板に半導体チップを装着する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4441090B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4421813B2 (ja) * | 2002-07-12 | 2010-02-24 | パナソニック株式会社 | 電子部品の接合材料および電子部品実装方法 |
| JP2006128567A (ja) * | 2004-11-01 | 2006-05-18 | Three M Innovative Properties Co | 半導体パッケージのプリント配線板への接続方法 |
| JP2006261529A (ja) * | 2005-03-18 | 2006-09-28 | Lintec Corp | フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法 |
| JP5064288B2 (ja) * | 2008-04-15 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2011243922A (ja) * | 2010-05-21 | 2011-12-01 | Murata Mfg Co Ltd | 電子部品モジュールの製造方法 |
-
2000
- 2000-10-11 JP JP2000310211A patent/JP4441090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118148A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| CN102256452B (zh) | 具有内置半导体芯片的电路板以及制造该电路板的方法 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2006112384A1 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP2003264205A (ja) | 半導体装置の製造方法 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP2002118147A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP4849926B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP2001077295A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |