JP4849926B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4849926B2
JP4849926B2 JP2006086533A JP2006086533A JP4849926B2 JP 4849926 B2 JP4849926 B2 JP 4849926B2 JP 2006086533 A JP2006086533 A JP 2006086533A JP 2006086533 A JP2006086533 A JP 2006086533A JP 4849926 B2 JP4849926 B2 JP 4849926B2
Authority
JP
Japan
Prior art keywords
resin material
resin
semiconductor device
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006086533A
Other languages
English (en)
Other versions
JP2007266129A (ja
Inventor
隆 菅田
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006086533A priority Critical patent/JP4849926B2/ja
Priority to US11/526,100 priority patent/US20070222039A1/en
Publication of JP2007266129A publication Critical patent/JP2007266129A/ja
Priority to US12/712,604 priority patent/US8168471B2/en
Application granted granted Critical
Publication of JP4849926B2 publication Critical patent/JP4849926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置に係わり、特に積層基板に半導体チップを搭載して形成されたチップモジュールのような半導体装置に関する。
従来、いわゆるビルドアップ基板のような積層基板上に半導体チップを搭載して、シングルチップモジュールやマルチチップモジュールを形成することが一般的に行われている。ビルドアップ基板は、例えばコア基板の両面に回路パターン層を積層して製造することができる（例えば、特許文献１及び特許文献２参照。）。このような、ビルドアップ基板を製造し、製造されたビルドアップ基板に一つ又は複数の半導体チップ及びコンデンサや抵抗等の周辺電子部品を実装することで、チップモジュールが製造される。
このようなチップモジュールの製造工程では、ビルドアップ基板を製造する工程と、半導体チップをビルドアップ基板に搭載する工程とは、別工程であることが一般的である。 ここで、従来のチップモジュールの製造工程の一例を図１に示す。
図１に示す製造工程では、まず、内部に配線が形成され且つ半導体チップや受動素子のような電子部品を接続する電極が表面に形成されたビルドアップ基板１を製造する（図１（ａ））。次に、製造されたビルドアップ基板１に半導体チップ２を搭載する（図１（ｂ））。図１に示す例では、はんだバンプが形成された複数の半導体チップ２がビルドアップ基板１の片面にフリップチップ実装され、はんだバンプをリフローにより溶融している。ビルドアップ基板１に半導体チップ２を搭載した後、ビルドアップ基板１の裏面にコンデンサ等のチップ部品３を搭載する（図１（ｃ））。この工程においてもはんだをリフローしてチップ部品３を搭載している。そして、搭載した半導体チップ２とビルドアップ基板１との間にアンダーフィル４を充填し、アンダーフィル４を加熱して硬化させて半導体チップ２を固定する（図１（ｄ）。アンダーフィル４を硬化させた後に、半導体チップ２の背面にヒートスプレッダ５を接着材を介して搭載し、接着材を加熱して硬化させてヒートスプレッダ５を半導体チップ２に固定する（図１（ｅ））。
以上の工程において、通常、ビルドアップ基板１の製造業者とチップモジュールの製造業者は異なることが多い。すなわち、図１（ａ）の工程で製造されてビルドアップ基板１は、製造された後に他の場所に搬送され、図１（ｂ）の工程に供給されることが多い。また、図１（ｂ）〜図１（ｅ）に示す工程は、はんだをリフローしたりアンダーフィル４を加熱硬化させたり、接着材を加熱硬化させるといった、加熱工程を含んでいるが、工程としては別個の工程である。
以上のように、従来のチップモジュールの製造工程には、図１に示すように多くの工程が含まれる。
一方、ビルドアップ基板の中に半導体チップを埋め込んでチップモジュールを形成する技術が提案されている（例えば、特許文献３及び特許文献４参照。）。半導体チップをビルドアップ基板中に埋め込むには、ビルドアップ基板の製造工程に、半導体チップを基板に搭載する工程が含まれることとなる。
特開２００５−３４０６８６号公報 特開２００５−３４０６８７号公報 特開２０００−２２３８３７号公報 特開平８−３１６６４１号公報
上述のように、ビルドアップ基板を製造した後に、別工程で半導体チップをビルドアップ基板に搭載し、チップモジュールを製造する方法がある。この方法では、基板製造工程とチップ搭載工程が別工程であり、最終的にチップモジュールが完成するまでの工程数が多く、時間がかかってしまうという問題がある。
一方、ビルドアップ基板中に半導体チップを埋め込むことで、半導体チップの搭載工程を基板製造工程に含ませることができる。しかし、半導体チップをビルドアップ基板中に埋め込むと、半導体チップが基板の絶縁層や接着材層に覆われるため、半導体チップからの放熱が制限されてしまう。また、半導体チップを冷却するためのヒートスプレッダを設けたとしても、ヒートスプレッダ自体が基板中に埋め込まれてしまい、放熱することができなくなってしまう。したがって、例えばＣＰＵ等の発熱量の大きい半導体チップを基板中に埋め込むことは難しく、基板中に埋め込む半導体チップは比較的小型で発熱量の小さな半導体チップに限られてしまうという問題がある。
本発明は上述の問題点に鑑みなされたものであり、半導体装置を製造する際の樹脂の加熱硬化に係わる工程を一括して行うことで、製造工程数を低減することのできる半導体装置及び半導体装置の製造方法を提供することを目的とする。
上述の目的を達成するために、本発明によれば、 積層基板上に搭載された半導体素子を有する半導体装置であって、該積層基板は第１の樹脂材により接合された複数の回路形成層を含み、前記半導体素子は第２の樹脂材により前記積層基板に接合され、該第１の樹脂材と該第２の樹脂材とは、同じ加熱条件で硬化した樹脂よりなり、前記第１の樹脂材は、前記回路形成層の電極に対応する位置に形成された第１の孔に導電性ペーストが充填された第１の絶縁性接着材シートであり、且つ、前記第２の樹脂材は、前記半導体素子の電極に対応する位置に形成された第２の孔に導電性ペーストが充填された第２の絶縁性接着材シートであり、前記導電性ペーストは、基材樹脂中に分散した導電性粒子及び拡散したはんだを含むことを特徴とする半導体装置が提供される。
本発明による半導体装置において、前記第１の絶縁性接着材シートと前記第２の絶縁性接着剤シートとは、同一の樹脂よりなることが好ましい。また、本発明による半導体装置は、第３の樹脂材により半導体素子に接着された放熱部材を更に有し、該第３の樹脂材は、前記第１の樹脂材及び前記第２の樹脂材と同じ加熱条件で硬化する樹脂よりなることとしてもよい。
また、本発明によれば、積層基板上に搭載された半導体素子を有する半導体装置の製造方法であって、複数の回路形成層の間にシート状の第１の樹脂材を配置して該積層基板を構成し、且つ該積層基板の上にシート状の第２の樹脂材を介して半導体素子を配置して積層体を構成し、前記第１の樹脂材は前記回路形成層の電極に対応する位置に形成された第１の孔に導電性ペーストが充填された第１の絶縁性接着材シートであり、且つ、前記第２の樹脂材は、前記半導体素子の電極に対応する位置に形成された第２の孔に導電性ペーストが充填された第２の絶縁性接着材シートであり、前記導電性ペーストは、基材樹脂中に分散し、金属粒子或いはフィラーにはんだがコーティングされた導電性粒子を含み、該積層体を加圧しながら加熱して、前記はんだを前記基材樹脂中に拡散させながら前記第１及び第２の樹脂材を硬化させ、前記回路形成層同士及び前記半導体素子を同時に接合することを特徴とする半導体装置の製造方法が提供される。
本発明による半導体装置の製造方法において、前記積層体の前記半導体素子の上に第３の樹脂材を介して放熱部材を配置し、前記積層体を加熱する際に該第３の樹脂材も同時に硬化させて前記放熱部材を前記半導体素子に接着することとしてもよい。
上述のように、積層基板を形成するための加熱工程と、半導体素子を搭載するための加熱工程とを同時に一括して行うことで、半導体装置の製造工程数を低減することができ、その結果半導体装置の製造コストを低減することができる。
本発明の実施形態について図面を参照しながら説明する。
本発明の一実施形態では、従来別個に行なっていた半導体装置の製造工程を一括して行うことを特徴とする。すなわち、従来の半導体装置製造工程では、半導体チップを搭載する工程に加熱により接着材やアンダーフィルを硬化させる加熱工程が含まれており、また、
ビルドアップ基板のような積層基板の製造にも、加熱により回路形成基板を樹脂材で接着する工程が含まれることが多い。そこで、このような加熱工程を一括して行うことで、別個の加熱工程を一回の加熱工程のみで行ってしまう。これにより、半導体装置の製造に係わる工程数を低減し、半導体装置のコストを低減する。
本発明の一実施形態では、積層基板であるビルドアップ基板の製造工程と半導体チップのビルドアップ基板への実装工程とを一括して行う。これを実現するために、ビルドアップ基板の製造には、コア基板に回路形成層であるビルドアップ層を接合して積層する方法を用いる。ビルドアップ層及びコア基板の電極同士を接合するために、加熱硬化する導電性ペーストを用いることで、電極同士の接合も導電性ペーストの加熱により行われる。
ここで、ビルドアップ基板のビルドアップ層の電極を接合するために用いられる導電性ペーストの供給形態について図２を参照しながら説明する。図２は導電ペーストが設けられた接着材シートを形成する方法を示す図である。
図２（ａ）に示すように、まず、絶縁性接着材シート１０に、接合すべき電極に対応した位置に孔１０ａを形成する。例えば、絶縁性接着材シート１０をプレス打ち抜きにより加工して孔１０ａを一括に形成する。孔１０ａを形成したら、図２（ｂ）に示すように、電極同士を接合するための導電性ペースト１２を孔１０ａに充填する。導電性ペースト１２の充填は、印刷法を用いて行うことが好ましい。孔１０ａに塗り込まれた充填された導電性ペースト１２は、導電性ペースト１２の粘性と粘着性により孔１０ａ内に保持される。したがって、導電性ペースト１２は絶縁性接着シート１０と一体となり、一つの部品として扱い且つ搬送することができる。また、電極に対する導電性ペースト１２の位置決めも、絶縁性接着材シート１０をビルドアップ層に対して位置決めする配置するだけで行うことができる。
絶縁性接着材シート１０は、エポキシ樹脂等の熱硬化型の絶縁樹脂で作られており、ビルドアップ層同士を絶縁しながら接着する。導電性ペースト１２を有する絶縁性接着材シート１０を、ビルドアップ基板を構成するビルドアップ層の間に挟み込むことで、電気的に接続しながら接着すべき電極の位置に導電ペースト１２が配置され、その他の部分には絶縁樹脂が配置される。したがって、ビルドアップ層の間の絶縁性接着材シート１０を加熱することで、ビルドアップ層同士は絶縁樹脂により接着され、同時に電極同士は導電性ペースト１２により接着される。以下、上述のように導電性ペーストが設けられた絶縁性接着材シート１０を、接着材シート又は樹脂材と称する。
導電性ペースト１２は、例えば、熱硬化型のエポキシ樹脂を基材樹脂とし、基材樹脂に導電性粒子を混ぜて分散させることで作ることができる。例えば、導電性粒子として銅などの金属粒子あるいはフィラーを用い、この金属粒子あるいはフィラーに錫ビスマス系のはんだ（Ｓｎ−Ｂｉはんだ：融点１３８℃）をめっき等によりコーティングしたものを用いることができる。エポキシ樹脂としては、例えば、１５０℃程度の温度で硬化する樹脂を用いる。この組み合わせであると、樹脂を１５０℃で硬化させる際に、融点が１３８℃のはんだが溶融して基材樹脂中に拡散し、良好な導電性を得ることができる。基材樹脂が硬化してしまえば拡散したはんだはそのまま拡散した状態に維持され、硬化後の導電性ペーストは良好な導電性を維持する。
本実施形態では、上述のような接着材シートを用いてビルドアップ基板を形成すると同時に、形成するビルドアップ基板に半導体チップを搭載し且つヒートスプレッダも同時に接合する。
次に、本実施形態による半導体装置としてのマルチチップモジュールの製造方法について図３及び図４を参照しながら説明する。図３は、本発明の一実施形態によるマルチチップモジュールの製造方法を示す図であり、図４は図３に示す方法により製造したマルチチップモジュールの断面図である。
まず、図３（ａ）に示すように、マルチチップモジュールを構成する全ての部品を位置決めして積層する。マルチチップモジュールを構成する全ての部品には、ビルドアップ基板２０を構成するコア基板２２、コア基板２２上に積層される回路形成層であるビルドアップ層２４、コア基板２２とビルドアップ層２４とを接着するための第１の樹脂材である接着材シート２６、ビルドアップ層２４同士を接着するための第１の樹脂材である接着材シート２６、ビルドアップ基板２０に搭載される半導体素子としての半導体チップ２８、半導体チップ２８をビルドアップ基板２０に固定するための第２の樹脂材である接着材シート３０、ヒートスプレッダ３２、及びヒートスプレッダ３２を半導体チップ２８に接着するための接着材ペースト３４が含まれる。
コア基板２２はビルドアップ基板２０の中心になる基板であり、例えばＢＴレジンやガラスエポキシ等により形成される。コア基板２２の表面には電極２２ａが形成される。ビルドアップ層２４は、上下面に電極２４ａが形成され、電極２４ａが配線やビアにより接続された回路形成層である。第１の樹脂材としての接着材シート２６は、上述の図２（ｂ）に示す構成の接着材シートであり、コア基板２２の電極２２ａ及びビルドアップ層２４の電極２４ａに対応する位置に導電性ペースト１２が設けられている。コア基板２２、ビルドアップ層２４、及びこれらを接着する接着材シート２６により、ビルドアップ基板２０が形成される。なお、コア基板２２は必ず設けなければいけないわけではなく、ビルドアップ層２４のみを積層してビルドアップ基板２０とすることもできる。
最上部のビルドアップ層２４の上には、接着材シート３０を介して２つの半導体チップ２８が配置される。第２の樹脂材としての接着材シート３０は、上述の図２（ｂ）に示す構成の接着材シートであり、半導体チップ２８の電極２８ａ及びビルドアップ層２４の電極２４ａに対応する位置に導電性ペースト１２が設けられている。
各半導体装置２８の上には、接着材ペースト３４を介してヒートスプレッダ３２が配置される。ヒートスプレッダ３２は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）により形成された板又はフィルム状の伝熱性部材であり、半導体チップ２８で発生する熱を放出するための放熱部材として半導体チップ２８に取り付けられる。
接着材ペースト３４は、ヒートスプレッダ３２を半導体チップ２８に接着するために設けられ、伝熱性の樹脂（伝熱性を高めるために伝熱性部材を含有した樹脂）よりなる接着材である。接着材ペースト３４は、半導体チップ２８の背面に塗布されてもよく、あるいは、シート材として形成して半導体チップ２８と同じ形状に加工してもよい。上述の導電性ペースト１２は、樹脂に金属粒子を混入して導電性を付与したものであり、金属粒子により伝熱性も良好となるので、導電性ペースト１２を接着材ペースト３４として用いてもよい。
以上のようにマルチチップモジュールの構成部品を位置決めして積層した後、この積層体を真空プレス機の上側熱板３６と下側熱板３８との間に挟み込み、積層体を加圧しながら真空中で加熱する。真空中での加熱は、樹脂が軟化してから硬化する際に樹脂内に気泡が発生しないようにするためである。接着材シート２６，３０として上述の図２（ｂ）に示す導電性ペースト１２を用いた接着材シートを用いた場合、例えば、１５０℃で１．５時間加熱して樹脂（接着材シート２６，３０及び接着材ペースト３４）を硬化させる。これにより、コア基板２２とビルドアップ層２４が接着材シート２６により接着されてビルドアップ基板２０が形成され、同時に半導体チップ２８が接着材シート３０によりビルドアップ基板２０に接合される。また、同時にヒートスプレッダ３２も接着材ペースト３４により半導体チップ２８に接着される。
上述の加熱の際、接着材シート２６の導電性ペースト１２が設けられた部分は、ビルドアップ層２４の電極２４ａに接触しており、電極２４ａは導電性ペースト１２により接合され、電極２４ａ以外の部分は絶縁性樹脂により接合される。導電性ペースト１２が硬化する際、導電性ペースト１２中の金属粒子の表面を覆うハンダが熱により溶融し、基材樹脂中に拡散する。この拡散したはんだにより硬化後の導電性ペースト１２は良好な導電性を有する。
同様に、接着材シート３０の導電性ペースト１２が設けられた部分は、半導体チップ２８の電極２８ａに接触しており、電極２８ａは導電性ペースト１２により接合され、電極２８ａ以外の部分は絶縁性樹脂により接合される。導電性ペースト１２が硬化する際、導電性ペースト１２中の金属粒子の表面を覆うハンダが熱により溶融し、基材樹脂中に拡散する。この拡散したはんだにより硬化後の導電性ペースト１２は良好な導電性を有する。電極２８ａ以外の部分は絶縁性樹脂により接合されるため、この絶縁性樹脂は従来のアンダーフィルと同様に機能する。したがって、本実施形態では、従来のアンダーフィルを加熱して硬化させる工程も、半導体チップ２８の電極２８ａを接合する工程と同時に一括に行っていることとなる。
以上のように樹脂の硬化が完了した後、図４に示すように、コンデンサチップや抵抗チップなどのチップ部品４２をビルドアップ基板２０の裏面に搭載し、マルチチップモジュール４０が完成する。ただし、チップ部品４２は必ずしも必要であるわけではなく、不要な場合は、図３（ｂ）に示す工程が終了した時点でマルチチップモジュールが完成する。また、チップ部品４２を搭載する際にビルドアップ基板２０の裏面に外部接続用電極としてはんだボール等で突起電極を形成してもよい。
以上のように本実施形態では、ビルドアップ基板２０の形成、半導体チップ２８の搭載、及びヒートスプレッダ３２の接着を、一括して一つの加熱工程で行っており、マルチチップモジュールの製造に係わる工程数を低減することができ、その分マルチチップモジュールの製造コストを低減することができる。
なお、本実施形態では半導体チップ２８にヒートスプレッダ３２を接着しているが、放熱量の少ない半導体チップであれば、ヒートスプレッダ３２を設ける必要はない。その場合、図３（ｂ）に示す工程において、半導体チップ２８上に接着材ペースト３４及びヒートスプレッダ３２を配置する必要はなく、積層体の最上部が半導体チップ２８となる。
本実施形態では、ビルドアップ基板２０を形成するための第１の樹脂材である接着材シート２６と、半導体チップ２８を搭載するための第２の樹脂材である接着材シートとを、同じ樹脂及び同じ導電性ペーストを用いて形成し、同じ加熱条件で硬化できるようにしている。ただし、全く同じ材料を用いる必要はなく、同じような加熱条件で同時に硬化できる樹脂や導電性ペーストを用いることとしてもよい。例えば、接着材シート２６にはビルドアップ層２４を接着するのに適した樹脂を用い、接着材シート３０には半導体チップ２８を接着するのに適した樹脂を用いることとしてもよい。
また、上述のように、ヒートスプレッダ３２を半導体装置２８に接着するための接着材ペースト３４も、接着材シート２６，３０に用いられる導電性ペースト１２と全く同じ材料とする必要はなく、伝熱性が良好で接着材シート２６，３０と同様な加熱処理により硬化して接着できるものであれば、どのような樹脂ペーストあるいは樹脂シートであってもよい。
ただし、接着材シート２６及び３０を同じ樹脂材料及び導電性ペーストを用いて形成し、また、接着材ペースト３４も同じ導電性ペーストを用いることにより、共通の材料を用いて部品コストを低減することができ、マルチチップモジュールの製造コストを低減することができる。
なお、上述の実施形態では２個の半導体チップを有するマルチチップモジュールを例にとって説明したが、半導体チップの個数は2個に限ることはない。すなわち、３個以上の半導体チップを搭載したマルチチップモジュールとしてもよく、あるいは1個の半導体チップでシングルチップモジュールを形成してもよい。
以上のように、本明細書は以下の発明を開示する。
（付記１）積層基板上に搭載された半導体素子を有する半導体装置であって、
該積層基板は第１の樹脂材により接合された複数の回路形成層を含み、
該半導体素子は第２の樹脂材により前記積層基板に接合され、
該第１の樹脂材と該第２の樹脂材とは、同じ加熱条件で硬化する樹脂よりなることを特徴とする半導体装置。
（付記２）付記１記載の半導体装置であって、
前記第１の樹脂材と前記第２の樹脂材とは、同一の樹脂よりなることを特徴とする半導体装置。
（付記３）付記１記載の半導体装置であって、
第３の樹脂材により半導体素子に接着された放熱部材を更に有し、
該第３の樹脂材は、前記第１の樹脂材及び前記第２の樹脂材と同じ加熱条件で硬化する樹脂よりなることを特徴とする半導体装置。
（付記４）付記３記載の半導体装置であって、
前記第３の樹脂材は、前記第１の樹脂材及び前記第２の樹脂材と同一の樹脂よりなることを特徴とする半導体装置。
（付記５）付記１記載の半導体装置であって、
前記第１の樹脂材及び前記第２の樹脂材の各々は、絶縁性樹脂中に導電性樹脂が埋め込まれた構成であり、該導電性樹脂により半導体装置の電極及び前記積層基板内の電極が接合されたことを特徴とする半導体装置。
（付記６）付記５記載の半導体装置であって、
第３の樹脂材により半導体素子に接着された放熱部材を更に有し、
該第３の樹脂材は、前記第１の樹脂材及び前記第２の樹脂材の前記導電性樹脂と同一の樹脂よりなることを特徴とする半導体装置。
（付記７）付記５記載の半導体装置であって、
前記導電性樹脂は、基材樹脂中に分散した導電性粒子及び拡散したはんだを含むことを特徴とする半導体装置。
（付記８）積層基板上に搭載された半導体素子を有する半導体装置の製造方法であって、
複数の回路形成層の間にシート状の第１の樹脂材を配置して該積層基板を構成し、且つ該積層基板の上にシート状の第２の樹脂材を介して半導体素子を配置して積層体を形成し、
該積層体を加圧しながら加熱して該第１及び第２の樹脂材を硬化させ、前記回路形成層同士及び前記半導体素子を同時に接合する
ことを特徴とする半導体装置の製造方法。
（付記９）付記８記載の半導体装置の製造方法であって、
前記積層体の前記半導体素子の上に第３の樹脂材を介して放熱部材を配置し、
前記積層体を加熱する際に該第３の樹脂材も同時に硬化させて前記放熱部材を前記半導体素子に接着する
ことを特徴とする半導体装置の製造方法。
（付記１０）付記８記載の半導体装置の製造方法であって、
シート状の絶縁性樹脂に、前記回路形成層の電極に対応した位置に孔を形成し、該孔に導電性樹脂を充填して前記第１の樹脂材を形成し、
シート状の絶縁性樹脂に、前記半導体素子の電極に対応した位置に孔を形成し、該孔に導電性樹脂を充填して前記第２の樹脂材を形成する
ことを特徴とする半導体装置の製造方法。
（付記１１）付記１０記載の半導体装置の製造方法であって、
前記導電性樹脂は、基材樹脂と該基材樹脂中に分散して含まれた導電性粒子よりなり、該導電性粒子の表面に金属被膜が形成されていることを特徴とする半導体装置の製造方法。
（付記１２）付記１１記載の半導体装置の製造方法であって、
前記導電性粒子は金属粒子であり、前記金属被膜ははんだ被膜でることを特徴とする半導体装置の製造方法。
従来のチップモジュールの製造工程の一例を示す図である。 導電ペーストが設けられた接着材シートを形成する方法を示す図である。 本発明の一実施形態によるマルチチップモジュールの製造方法を示す図である。 本発明の一実施形態によるマルチチップモジュールの断面図である。
符号の説明
１０ 絶縁性接着材シート
１０ａ 孔
１２ 導電性ペースト
２０ ビルドアップ基板
２２ コア基板
２２ａ 電極
２４ ビルドアップ層
２４ａ 電極
２６ 接着材シート
２８ 半導体チップ
３０ 接着材シート
３２ ヒートスプレッダ
３４ 接着材ペースト
４０ マルチチップモジュール
４２ チップ部品

Claims (5)

  1. 積層基板上に搭載された半導体素子を有する半導体装置であって、
    該積層基板は第１の樹脂材により接合された複数の回路形成層を含み、
    前記半導体素子は第２の樹脂材により前記積層基板に接合され、
    該第１の樹脂材と該第２の樹脂材とは、同じ加熱条件で硬化した樹脂よりなり、
    前記第１の樹脂材は、前記回路形成層の電極に対応する位置に形成された第１の孔に導電性ペーストが充填された第１の絶縁性接着材シートであり、且つ、前記第２の樹脂材は、前記半導体素子の電極に対応する位置に形成された第２の孔に導電性ペーストが充填された第２の絶縁性接着材シートであり、
    前記導電性ペーストは、基材樹脂中に分散した導電性粒子及び拡散したはんだを含む
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第１の絶縁性接着材シートと前記第２の絶縁性接着剤シートとは、同一の樹脂よりなることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    第３の樹脂材により半導体素子に接着された放熱部材を更に有し、
    該第３の樹脂材は、前記第１の樹脂材及び前記第２の樹脂材と同じ加熱条件で硬化する樹脂よりなることを特徴とする半導体装置。
  4. 積層基板上に搭載された半導体素子を有する半導体装置の製造方法であって、
    複数の回路形成層の間にシート状の第１の樹脂材を配置して該積層基板を構成し、且つ該積層基板の上にシート状の第２の樹脂材を介して半導体素子を配置して積層体を構成し、前記第１の樹脂材は前記回路形成層の電極に対応する位置に形成された第１の孔に導電性ペーストが充填された第１の絶縁性接着材シートであり、且つ、前記第２の樹脂材は、前記半導体素子の電極に対応する位置に形成された第２の孔に導電性ペーストが充填された第２の絶縁性接着材シートであり、前記導電性ペーストは、基材樹脂中に分散し、金属粒子或いはフィラーにはんだがコーティングされた導電性粒子を含み、
    該積層体を加圧しながら加熱して、前記はんだを前記基材樹脂中に拡散させながら前記第１及び第２の樹脂材を硬化させ、前記回路形成層同士及び前記半導体素子を同時に接合する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法であって、
    前記積層体の前記半導体素子の上に第３の樹脂材を介して放熱部材を配置し、
    前記積層体を加熱する際に該第３の樹脂材も同時に硬化させて前記放熱部材を前記半導体素子に接着する
    ことを特徴とする半導体装置の製造方法。
JP2006086533A 2006-03-27 2006-03-27 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4849926B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006086533A JP4849926B2 (ja) 2006-03-27 2006-03-27 半導体装置及び半導体装置の製造方法
US11/526,100 US20070222039A1 (en) 2006-03-27 2006-09-25 Semiconductor device and manufacturing method of a semiconductor device
US12/712,604 US8168471B2 (en) 2006-03-27 2010-02-25 Semiconductor device and manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086533A JP4849926B2 (ja) 2006-03-27 2006-03-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266129A JP2007266129A (ja) 2007-10-11
JP4849926B2 true JP4849926B2 (ja) 2012-01-11

Family

ID=38532478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086533A Expired - Fee Related JP4849926B2 (ja) 2006-03-27 2006-03-27 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20070222039A1 (ja)
JP (1) JP4849926B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253250B2 (en) * 2007-03-30 2012-08-28 Nec Corporation Interconnection structure of electronic device having multilayer interconnections structure with electrically conductive layers
US10037941B2 (en) * 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
JP2016134481A (ja) * 2015-01-19 2016-07-25 富士通株式会社 積層チップ及び積層チップの製造方法
DE102016222631A1 (de) * 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316641A (ja) 1995-05-12 1996-11-29 Hitachi Ltd 一括接続法による多層配線基板
JP3207174B2 (ja) 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
JP4004196B2 (ja) * 1999-11-16 2007-11-07 イビデン株式会社 半導体チップ
JP4683770B2 (ja) * 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP3764137B2 (ja) * 2002-11-07 2006-04-05 富士通株式会社 ヒートシンクの実装方法
JP2005340686A (ja) 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
JP2005340687A (ja) 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
US7849591B2 (en) * 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board

Also Published As

Publication number Publication date
US20100151632A1 (en) 2010-06-17
US20070222039A1 (en) 2007-09-27
US8168471B2 (en) 2012-05-01
JP2007266129A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
TWI415542B (zh) A printed wiring board, and a printed wiring board
KR101053226B1 (ko) 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법
US10098243B2 (en) Printed wiring board and semiconductor package
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
JP4992310B2 (ja) 積層基板の製造方法
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
WO2006043388A1 (ja) 半導体内蔵モジュール及びその製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
WO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP5459108B2 (ja) 部品内蔵配線基板
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
US10398026B2 (en) Laminated substrate and method of manufacturing laminated substrate
JP2009135391A (ja) 電子装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
TW202038426A (zh) 異向導電膜、連接構造體及連接構造體之製造方法
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees